IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ラピスセミコンダクタ株式会社の特許一覧

<>
  • 特開-半導体装置及び電子機器 図1
  • 特開-半導体装置及び電子機器 図2
  • 特開-半導体装置及び電子機器 図3
  • 特開-半導体装置及び電子機器 図4
  • 特開-半導体装置及び電子機器 図5
  • 特開-半導体装置及び電子機器 図6
  • 特開-半導体装置及び電子機器 図7
  • 特開-半導体装置及び電子機器 図8
  • 特開-半導体装置及び電子機器 図9
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024018696
(43)【公開日】2024-02-08
(54)【発明の名称】半導体装置及び電子機器
(51)【国際特許分類】
   H01L 27/146 20060101AFI20240201BHJP
【FI】
H01L27/146 A
H01L27/146 D
【審査請求】未請求
【請求項の数】9
【出願形態】OL
(21)【出願番号】P 2022122182
(22)【出願日】2022-07-29
(71)【出願人】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】谷畑 篤史
【テーマコード(参考)】
4M118
【Fターム(参考)】
4M118AA10
4M118AB01
4M118BA09
4M118CA02
4M118DD04
4M118FA38
4M118GB03
4M118GB08
4M118GB11
4M118GB15
4M118GD03
(57)【要約】
【課題】画素サイズを増加させることなく従来に比べて容量素子の容量を増加させることが可能な半導体装置を提供する。
【解決手段】画素10は、半導体基板21上に形成された、フォトダイオード11が形成される領域を避け、かつ読み出し回路12が形成される領域に形成された下部メタル電極41、上部メタル電極43、及びキャパシタ絶縁膜42と、下部メタル電極41と金属配線40とを電気的に接続する少なくともコンタクト44、45と、上部メタル電極43と金属配線40とを電気的に接続する少なくともコンタクト46と、を備える。
【選択図】図2
【特許請求の範囲】
【請求項1】
基板上に形成された受光素子と、
前記受光素子の受光により生じた電荷を読み出す読み出し回路と、
前記読み出し回路上を覆うよう形成された第1遮光膜及び第2遮光膜と、
前記第1遮光膜と前記第2遮光膜との間の少なくとも一部の領域で形成されたキャパシタ絶縁膜と、
を備える、半導体装置。
【請求項2】
前記読み出し回路上に形成された第1メタル配線及び第2メタル配線と、
前記第1遮光膜と前記第1メタル配線とを電気的に接続する少なくとも1つの第1コンタクトと、
前記第2遮光膜と前記第2メタル配線とを電気的に接続する少なくとも1つの第2コンタクトと、
を更に備える請求項1に記載の半導体装置。
【請求項3】
前記第2メタル配線は、前記第1メタル配線と異なる層に形成された、請求項2に記載の半導体装置。
【請求項4】
前記第2メタル配線は、前記第1メタル配線と同一の層に形成された、請求項2に記載の半導体装置。
【請求項5】
前記受光素子と前記読み出し回路とにより構成された画素を備え、
前記第1遮光膜、前記キャパシタ絶縁膜、及び前記第2遮光膜は、前記画素単位で電気的に独立している、請求項1~4のいずれか1項に記載の半導体装置。
【請求項6】
前記受光素子と前記読み出し回路とにより構成された画素を備え、
前記第1遮光膜及び前記第2遮光膜は、前記画素単位で分離して形成された、請求項1~4のいずれか1項に記載の半導体装置。
【請求項7】
前記第1遮光膜及び前記第2遮光膜は、前記受光素子上を避けて形成された、請求項1に記載の半導体装置。
【請求項8】
前記第1遮光膜及び前記第2遮光膜は、導電性を有する金属または金属化合物により形成された、請求項1に記載の半導体装置。
【請求項9】
請求項1に記載の半導体装置と、
前記半導体装置から読み出した電荷に対する処理を実行する処理装置と、
を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及び電子機器に関する。
【背景技術】
【0002】
光センサ素子において、アナログ回路部のトランジスタが誤動作しないように最上層に遮光メタルを形成する構造が採用されている(特許文献1、2参照)。この構造は、表面側から光を入射させ、フォトダイオードで光を受光し、それを光電変換することで電気信号を処理するためである。電気信号を処理するために、センサの画素内にはトランジスタ等を配置し、読み出し用のアナログ回路が構成されるが、トランジスタ部に光が入射すると、トランジスタが誤動作するため、遮光メタルはトランジスタ部に光が入射しないように形成される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2006-294963号公報
【特許文献2】特許第6986857号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一方で、フォトダイオードからの電気信号の蓄積や、CDS(相間2重サンプリング)回路等には容量素子が必要であるため、MOS(Metal-Oxide-Semiconductor)キャパシタ又はMIM(Metal-Insulator-Metal)キャパシタ等が画素内に搭載される。しかし、これらの素子はシリコン上の面積又は配線領域の面積を必要とするため、画素サイズが大きくなってしまう。
【0005】
本発明は、上記の点に鑑みてなされたものであり、画素サイズを増加させることなく従来に比べて容量素子の容量を増加させることが可能な半導体装置及び半導体装置を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のある観点によれば、基板上に形成された受光素子と、前記受光素子の受光により生じた電荷を読み出す読み出し回路と、前記読み出し回路上を覆うよう形成された第1遮光膜及び第2遮光膜と、前記第1遮光膜と前記第2遮光膜との間の少なくとも一部の領域で形成されたキャパシタ絶縁膜と、を備える、半導体装置が提供される。
【0007】
本発明の別の観点によれば、上記半導体装置と、上記半導体装置から読み出した電荷に対する処理を実行する処理装置と、を備える、電子機器が提供される。
【発明の効果】
【0008】
本発明によれば、画素サイズを増加させることなく従来に比べて容量素子の容量を増加させることが可能な半導体装置及び半導体装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【0009】
図1】実施形態に係る半導体装置に形成された固体撮像素子の1つの画素を切り出して示す平面図である。
図2図1のA-B線の断面例を示す断面図である。
図3】MIMキャパシタの断面を拡大して示す断面図である。
図4図1のA-B線の断面例を示す断面図である。
図5】MIMキャパシタの断面を拡大して示す断面図である。
図6】本実施形態に係る半導体装置に形成された固体撮像素子の4つの画素を切り出して示す平面図である。
図7図6のX-Y線の断面を示す断面図である。
図8】本実施形態に係る固体撮像素子を備えた電子機器の機能構成例を示す構成図である。
図9図1のA-B線の断面の比較例を示す断面図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
【0011】
図1は、本実施形態に係る半導体装置に形成された固体撮像素子の1つの画素を切り出して示す平面図である。図1に示した画素10が二次元状に配列されることで固体撮像素子のイメージエリアが形成される。
【0012】
画素10は、フォトダイオード11、フォトダイオード11から電荷の転送を受けるためのフローティングディフュージョン(FD)部12、フォトダイオード11が生成した電荷を読み出す読み出し回路13、MOSキャパシタ15が形成されるポリシリコン14を有する。MOSキャパシタ15に蓄積された電荷は、イメージエリアの周囲に形成された読み出し回路により読み出され、同じくイメージエリアの周囲に形成された信号処理回路により所望の信号処理が行われる。MOSキャパシタ15は、プレーナ型又はトレンチ型のキャパシタが用いられ得る。
【0013】
光を上部から入射させる固体撮像素子の場合、画素10のフォトダイオード11が形成される領域を除いた領域には、読み出し回路13及びポリシリコン14への光の入射による誤動作を防ぐためのメタル遮光膜16(図1中の破線で囲まれた領域)が形成される。メタル遮光膜16は、例えばタングステン(W)、モリブデン(Mo)、タンタル(Ta)、白金(Pt)、銅(Cu)、TiW、TiN、WN等の高反射材料で形成されている。
【0014】
ここで、実施形態の比較例を説明する。図9は、図1のA-B線の断面の比較例を示す断面図である。画素10は、半導体基板21にフォトダイオード11と、トランジスタ30と、が形成される。トランジスタ30は、フォトダイオード11が生成した電荷を読み出し回路13に転送するために形成されている。以下の説明では、入射光が入射する向きを上から下、反射光の向きを下から上として説明する。
【0015】
画素10には、トランジスタ30を駆動するための金属配線32、34、36、38、40と、各金属配線を接続するためのコンタクト31、33、35、37、39と、が形成される。金属配線32は、層間絶縁膜22及び23の上に形成され、金属配線34、36、38、40は、それぞれ層間絶縁膜24、25、26、27の上に形成される。さらに、層間絶縁膜27及び金属配線40の上には層間絶縁膜28が形成される。層間絶縁膜22、23、24、25、26、27、28は、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiON)等が用いられる。そして、層間絶縁膜28の、フォトダイオード11が形成される領域を含まない領域には、メタル遮光膜16が形成され、メタル遮光膜16及び層間絶縁膜28の上には窒化膜48が形成される。窒化膜48は、例えばSiN膜、SiON膜等である。
【0016】
固体撮像素子の感度を高めようとする場合、フォトダイオード11の面積を広くすることが一般的である。フォトダイオード11の面積を広くすると、受光により発生する電荷の量も増えるため、電荷を蓄えるためのキャパシタの容量も増やす必要がある。
【0017】
MOSキャパシタにはプレーナ型とトレンチ型とがある。プレーナ型のキャパシタの場合、表面に電極を形成するために、キャパシタの平面の面積を増やすことで容量を増やすことができるが、一方で平面の面積の増加は画素サイズの増大に繋がってしまう。画素サイズの増大は画素数の減少に繋がるため、解像度が低下してしまう。トレンチ型のキャパシタの場合、トレンチを深くすることで電極の面積を増やせば容量を増やすことができるが、一方でトレンチを深くすることはプロセス加工の難易度が高くなり、物理的な不良による歩留まりの低下を招く。
【0018】
本実施形態に係る画素10は、メタル遮光膜16を用いたMIM(Metal-Insulator-Metal)キャパシタを内部に形成する。MIMキャパシタにメタル遮光膜16を用いることで、フォトダイオード11が形成される領域を除いた領域にキャパシタを形成することが出来る。すなわち、本実施形態に係る画素10は、サイズを増加させることなく、キャパシタの容量を増加させることが可能となる。
【0019】
図2は、図1のA-B線の断面例を示す断面図である。画素10は、半導体基板21にフォトダイオード11と、トランジスタ30と、が形成される。以下の説明では、入射光が入射する向きを上から下、反射光の向きを下から上として説明する。
【0020】
図9に示した画素10と同様に、画素10には、トランジスタ30を駆動するための金属配線32、34、36、38、40と、各金属配線を接続するためのコンタクト31、33、35、37、39と、が形成される。金属配線32は、層間絶縁膜22及び23の上に形成され、金属配線34、36、38、40は、それぞれ層間絶縁膜24、25、26、27の上に形成される。層間絶縁膜22、23、24、25、26、27、28は、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiON)等が用いられる。
【0021】
そして層間絶縁膜28の上には、下部メタル電極41、キャパシタ絶縁膜42及び上部メタル電極43が形成されている。下部メタル電極41、キャパシタ絶縁膜42及び上部メタル電極43によりMIMキャパシタが形成される。図3は、下部メタル電極41、キャパシタ絶縁膜42及び上部メタル電極43により形成されるMIMキャパシタの断面を拡大して示す断面図である。
【0022】
下部メタル電極41が、読み出し回路13及びポリシリコン14への光の入射による誤動作を防ぐためのメタル遮光膜の機能を有する。また、下部メタル電極41と金属配線40との間には下部メタル電極41と金属配線40とを接続して、下部メタル電極41の電位を与えるためのコンタクト44、45が形成される。
【0023】
そして、MIMキャパシタが蓄えた電極を読み出すための金属配線47が上部メタル電極43の上に形成される。さらに、上部メタル電極43と金属配線47との間には上部メタル電極43と金属配線47とを接続して、上部メタル電極43の電位を与えるためのコンタクト46が形成される。
【0024】
なお、金属配線40は本発明の第1メタル配線の一例であり、金属配線47は本発明の第2メタル配線の一例であり、コンタクト44、45は本発明の第1コンタクトの一例であり、コンタクト46は本発明の第2コンタクトの一例である。
【0025】
本実施形態に係る画素10は、フォトダイオード11が形成される領域を除いた領域にMIMキャパシタを形成することが出来る。すなわち、本実施形態に係る画素10は、フォトダイオード11が形成される領域を除いた領域にMIMキャパシタが形成されることで、画素のサイズを増加させることなく、キャパシタの容量を増加させることが可能となる。
【0026】
本実施形態に係る画素10の別の実施例を示す。図4は、図1のA-B線の断面を示す断面図である。画素10は、半導体基板21にフォトダイオード11と、トランジスタ30と、が形成される。以下の説明では、入射光が入射する向きを上から下、反射光の向きを下から上として説明する。
【0027】
図9に示した画素10と同様に、画素10には、トランジスタ30を駆動するための金属配線32、34、36、38、40と、各金属配線を接続するためのコンタクト31、33、35、37、39と、が形成される。金属配線32は、層間絶縁膜22及び23の上に形成され、金属配線34、36、38、40は、それぞれ層間絶縁膜24、25、26、27の上に形成される。層間絶縁膜22、23、24、25、26、27、28は、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiON)等が用いられる。
【0028】
そして層間絶縁膜28の上には、下部メタル電極51、キャパシタ絶縁膜52及び上部メタル電極53が形成されている。下部メタル電極51、キャパシタ絶縁膜52及び上部メタル電極53によりMIMキャパシタが形成される。
【0029】
図5は、下部メタル電極51、キャパシタ絶縁膜52及び上部メタル電極53により形成されるMIMキャパシタの断面を拡大して示す断面図である。図4に示した断面構造を有する画素10は、下部メタル電極51の側壁部分についても、MIMキャパシタの容量として使用することができる。
【0030】
上部メタル電極53が、読み出し回路13及びポリシリコン14への光の入射による誤動作を防ぐためのメタル遮光膜の機能を有する。また、下部メタル電極51と金属配線40との間には下部メタル電極41と金属配線40とを接続して、下部メタル電極51の電位を与えるためのコンタクト44、45が形成される。
【0031】
そして、MIMキャパシタが蓄えた電極を読み出すための金属配線57が層間絶縁膜27の上に形成される。さらに、上部メタル電極53と金属配線57との間には上部メタル電極53と金属配線57とを接続して、上部メタル電極53の電位を与えるためのコンタクト56が形成される。
【0032】
なお、金属配線40は本発明の第1メタル配線の一例であり、金属配線57は本発明の第2メタル配線の一例であり、コンタクト44、45は本発明の第1コンタクトの一例であり、コンタクト56は本発明の第2コンタクトの一例である。
【0033】
図4に示した断面構造を有する画素10は、図2に示した断面構造を有する画素10と比較すると、金属配線40と金属配線57とが同一の層に形成されていることで、上部メタルの上に形成されるコンタクト及び金属配線が不要となる。
【0034】
図2又は図4のように画素10を形成することで、MIMキャパシタの画素単位の分離ができる。
【0035】
図6は、本実施形態に係る半導体装置に形成された固体撮像素子の4つの画素を切り出して示す平面図である。また、図7図6のX-Y線の断面を示す断面図である。メタル遮光膜として形成される下部メタル電極41又は上部メタル電極43は、画素単位で分離して形成されるので、本実施形態に係る画素10は、MIMキャパシタを画素単位に分離できる。
【0036】
続いて、本実施形態に係る固体撮像素子を備えた電子機器の構成例を説明する。図8は、本実施形態に係る固体撮像素子を備えた電子機器の機能構成例を示す構成図である。
【0037】
図8に示した電子機器1000は、撮像部1010と、制御部1020と、表示部1030と、を備える。電子機器1000は、例えば携帯電話、パーソナルコンピュータ、携帯型情報端末、デジタルスチルカメラ、デジタルビデオカメラ、スマートグラス、ゲーム機等の、被写体の撮像機能及び情報の表示機能を備えた機器である。
【0038】
撮像部1010は、被写体からの入射光を取り込んで固体撮像素子の撮像面上に結像するレンズ、レンズを通った入射光の光量を画素単位で電気信号に変換する固体撮像素子、固体撮像素子が生成した電気信号に対する信号処理を行う信号処理回路を含む。撮像部1010に含まれる固体撮像素子は、上述の実施形態に係る固体撮像素子が用いられる。
【0039】
制御部1020は、本発明の処理装置の一例であり、電子機器1000の動作を制御する。制御部1020は、CPU(Central Processing Unit)、ROM(Read Only Memory)、及びRAM(Random Access Memory)を有する。制御部1020は、ROM、RAM、又は図示しないストレージ装置等に記録された各種プログラムをCPUが読み出して実行することにより、電子機器1000の動作全般又はその一部を制御する。
【0040】
表示部1030は、電子機器1000の表面に設けられ、例えば、液晶ディスプレイ、有機EL(Electro Luminescence)ディスプレイ等の表示装置であることができる。表示部1030は、制御部1020の制御により、電子機器1000の操作画面を表示したり、上述した撮像部1010が取得した撮像画像などを表示したりすることができる。
【0041】
電子機器1000は、上述の実施形態に係る固体撮像素子を備えることで、撮像部1010による撮像時の感度を高め、かつ、個々の画素のサイズの増大を抑えられるので、撮像部1010が撮像する撮像画像の解像度の低下を抑えることができる。
【0042】
以上、添付図面を参照しながら本発明の実施形態について詳細に説明したが、本発明の技術的範囲はかかる例に限定されない。本発明の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これら各種の変更例または修正例についても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【0043】
10 画素
11 フォトダイオード
12 フローティングディフュージョン(FD)部
13 読み出し回路
14 ポリシリコン
15 MOSキャパシタ
22、23、24、25、26、27、28 層間絶縁膜
31、33、35、37、39 コンタクト
32、34、36、38、40 金属配線
41 下部メタル電極
42 キャパシタ絶縁膜
43 上部メタル電極
1000 電子機器
1010 撮像部
1020 制御部
1030 表示部
図1
図2
図3
図4
図5
図6
図7
図8
図9