知財求人 - 知財ポータルサイト「IP Force」
特開2024-23112量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024023112
(43)【公開日】2024-02-21
(54)【発明の名称】量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置
(51)【国際特許分類】
H01L 21/20 20060101AFI20240214BHJP
H01L 21/02 20060101ALI20240214BHJP
H01L 29/06 20060101ALI20240214BHJP
H01L 21/205 20060101ALI20240214BHJP
【ＦＩ】
H01L21/20
H01L27/12 E
H01L29/06 601Q
H01L21/205
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2022141365
(22)【出願日】2022-09-06
(31)【優先権主張番号】P 2022126471
(32)【優先日】2022-08-08
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】大槻 剛
(72)【発明者】
【氏名】鈴木 温
(72)【発明者】
【氏名】松原 寿樹
(72)【発明者】
【氏名】阿部 達夫
(72)【発明者】
【氏名】鈴木 克佳
【テーマコード（参考）】
5F045
5F152
【Ｆターム（参考）】
5F045AA03
5F045AB02
5F045AB32
5F045AC01
5F045AD12
5F045AE25
5F045AF03
5F152LM09
5F152MM04
5F152MM19
5F152NN03
5F152NP13
5F152NQ03
(57)【要約】
【課題】
２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法を提供することを目的とする。
【解決手段】
量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
【選択図】図１
２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法を提供することを目的とする。
【解決手段】
量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
【選択図】図１
【特許請求の範囲】
【請求項1】
量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
【請求項2】
前記Ｓｉソースガスとしてモノシランガスを用いることを特徴とする請求項１に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項3】
前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成することを特徴とする請求項１に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項4】
前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くすることを特徴とする請求項３に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項5】
前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製することを特徴とする請求項４に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項6】
量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程と、
前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程と、
前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
【請求項7】
前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いることを特徴とする請求項６に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項8】
前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成することを特徴とする請求項６に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項9】
前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くすることを特徴とする請求項８に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項10】
前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製することを特徴とする請求項９に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項11】
前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いることを特徴とする請求項１から１０のいずれか一項に記載の量子コンピュータ用シリコン基板の製造方法。
【請求項12】
量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
シリコン基板と、
該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
【請求項13】
前記ＳｉＯ２層が酸素（Ｏ）のδドープ層であることを特徴とする請求項１２に記載の量子コンピュータ用シリコン基板。
【請求項14】
前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることを特徴とする請求項１２に記載の量子コンピュータ用シリコン基板。
【請求項15】
量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上の２８Ｓｉエピタキシャル層と、
該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
シリコン基板と、
該シリコン基板上の２８Ｓｉエピタキシャル層と、
該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
【請求項16】
前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層であることを特徴とする請求項１５に記載の量子コンピュータ用シリコン基板。
【請求項17】
前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることを特徴とする請求項１５に記載の量子コンピュータ用シリコン基板。
【請求項18】
請求項１２から１７のいずれか一項に記載の量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置に関する。
【背景技術】
【0002】
従来のコンピュータでは現実的な時間で解くことのできない計算を解くことができるコンピュータとして、重ね合わせやもつれといった量子効果を利用する量子コンピュータに期待が集まっている。この量子コンピュータ用途で使用する素子も、シリコン基板のような半導体基板上に搭載される。
【0003】
量子コンピュータ用途で使用する素子にはいくつかの方法があるが、主なものには、超伝導体を使用したジョセフソン効果を利用したものや、電子スピン（ＥＳＲ）を利用して量子効果を電気信号に変換するものが挙げられる。
【0004】
シリコン基板を使用して電子スピンを利用した素子では、磁場中においた電子スピンをマイクロ波を照射して周波数を掃引して共鳴させることで量子効果を読み出す（特許文献１）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２２－０２５６５７号公報
【特許文献2】特開２０２１－１１１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
このように電子スピンを利用する場合、周辺に不要なスピン成分が存在するとゼーマン効果によって電子スピンエネルギーが分裂してしまい、量子効果を計算に用いることができなくなる。このために、核スピンをもつ２９Ｓｉを極力減らした２８Ｓｉ主体（リッチ）のＳｉ層を形成する必要がある。
【0007】
このために、同位体濃縮を行った２８ＳｉＨ４ガスを用いて２８Ｓｉエピタキシャル層を形成したシリコン基板が用いられる。また、単電子層とするために（複数の電子が存在すると、電子同士のスピン相互作用のため計算が難しくなる）、電子の封じ込め（単電子トランジスタ）が必要になる。
【0008】
そのための構造として、Ｆｉｎ構造を作製しＦｉｎ先端に電子を封じ込める方法や、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を採用することが多い。Ｆｉｎ構造はシリコンだけで形成できる利点があるが、シリコン表面の表面準位の処理が難しい。一方で、ＳＯＩ構造では、シリコンと酸化膜界面の影響は小さいが、絶縁層を形成する方法が難しい。すなわち、２８Ｓｉを酸化処理しても、熱処理中のシリコンの拡散によって、核スピンをもつ２９Ｓｉの影響が発生してしまう。
【0009】
また、従来の貼り合わせなどの手法でＳＯＩを形成する途中の熱処理においても同様に２８Ｓｉの拡散が発生し、２８Ｓｉの同位体効果を十分に生かすことができない。
【0010】
本発明は、上記の課題を解決するためになされたもので、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法を提供するものである。
【課題を解決するための手段】
【0011】
本発明は、上記目的を達成するためになされたものであり、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法を提供する。
【0012】
このような量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。
【0013】
このとき、前記Ｓｉソースガスとしてモノシランガスを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
【0014】
これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
【0015】
このとき、前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成する量子コンピュータ用シリコン基板の製造方法とすることができる。
【0016】
これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
【0017】
このとき、前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くする量子コンピュータ用シリコン基板の製造方法とすることができる。
【0018】
これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
【0019】
このとき、量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する量子コンピュータ用シリコン基板の製造方法とすることができる。
【0020】
これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板を製造することができる。
【0021】
このとき、前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
【0022】
これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。
【0023】
本発明は、また、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法を提供する。
【0024】
このような量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。
【0025】
このとき、前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
【0026】
これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
【0027】
このとき、前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成する量子コンピュータ用シリコン基板の製造方法とすることができる。
【0028】
これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
【0029】
このとき、前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くする量子コンピュータ用シリコン基板の製造方法とすることができる。
【0030】
これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
【0031】
このとき、前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する量子コンピュータ用シリコン基板の製造方法とすることができる。
【0032】
これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板を製造することができる。
【0033】
このとき、前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
【0034】
これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。
【0035】
本発明は、また、上記目的を達成するためになされたものであり、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板を提供する。
【0036】
このような量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
【0037】
このとき、前記ＳｉＯ２層が酸素（Ｏ）のδドープ層である量子コンピュータ用シリコン基板とすることができる。
【0038】
これにより、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
【0039】
このとき、前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である量子コンピュータ用シリコン基板とすることができる。
【0040】
これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
【0041】
このとき、量子コンピュータ用シリコン基板上に素子を備えるものである半導体装置とすることができる。
【0042】
これにより、核スピンの影響を抑制された半導体装置となる。
【0043】
本発明は、また、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上の２８Ｓｉエピタキシャル層と、該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板を提供する。
【0044】
このような量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
【0045】
このとき、前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層である量子コンピュータ用シリコン基板とすることができる。
【0046】
これにより、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
【0047】
このとき、前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である量子コンピュータ用シリコン基板とすることができる。
【0048】
これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
【0049】
このとき、量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置とすることができる。
【0050】
これにより、核スピンの影響を抑制された半導体装置となる。
【発明の効果】
【0051】
以上のように、本発明の量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。本発明の量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
【図面の簡単な説明】
【0052】
【図1】本発明に係る量子コンピュータ用シリコン基板の構造の一例を説明する概略図を示す。
【図2】本発明に係る量子コンピュータ用シリコン基板の構造の他の例を説明する概略図を示す。
【図3】本発明に係る量子コンピュータ用シリコン基板の製造方法のフローを説明する概略図を示す。
【発明を実施するための形態】
【0053】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0054】
上述のように、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法が求められていた。
【0055】
本発明者らは、上記課題について鋭意検討を重ねた結果、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができることを見出し、本発明を完成した。
【0056】
本発明者らは、また、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程と、前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができることを見出し、本発明を完成した。
【0057】
また、本発明者らは、上記課題について鋭意検討を重ねた結果、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となることを見出し、本発明を完成した。
【0058】
本発明者らは、また、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上の２８Ｓｉエピタキシャル層と、該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となることを見出し、本発明を完成した。
【0059】
以下、図面を参照して説明する。
【0060】
以下、「２８Ｓｉ」を例に用語の定義を説明するが、他の同位体（３０Ｓｉ等）についても同様の表現を用いることがある。
【0061】
本明細書において、シリコン系原料ガスである「２８Ｓｉソースガス」とは、シリコンを含むガスのシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するガスを意味する。「２８Ｓｉモノシランガス」（「２８ＳｉＨ４」と表記することもある）とは、モノシラン（ＳｉＨ４）ガスのシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するモノシランガスを意味する。シリコンの安定同位体には、２８Ｓｉ、２９Ｓｉ、３０Ｓｉの３つがあり、それらの天然存在比は９２．２３％、４．６７％、３．１％であるが、例えば、天然Ｓｉ同位体組成から成るシリコン含有ガス（シラン系ガス）を遠心分離することで、２８Ｓｉソースガスを製造できる。３０Ｓｉソースガスや、「シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガス」についても同様にして製造できる。
【0062】
本明細書において、「２８Ｓｉエピタキシャル層」とは、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するエピタキシャル層を意味する。例えば、２８Ｓｉソースガスを用いてエピタキシャル成長を行って得ることができる。
【0063】
本明細書において、「２８ＳｉＯ２」とは、ＳｉＯ２のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するＳｉＯ２を意味する。例えば、２８Ｓｉエピタキシャル層を酸化することにより得ることができる。
【0064】
本明細書において、「δドープ層」とは、母材と異なる元素を単原子層程度導入した層のことである。酸素（Ｏ）のδドープ層には、例えば、シリコン基板上に単原子層（１．３６×１０１５ａｔｏｍｓ／ｃｍ２）未満の酸素を導入した場合が含まれる。なお、δドープ法については、例えば特許文献２に記載の方法などがある。
【0065】
［量子コンピュータ用シリコン基板］
（第１の実施形態）
本発明者らは、上記課題について検討を重ねた結果として、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。
（第１の実施形態）
本発明者らは、上記課題について検討を重ねた結果として、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。
【0066】
本発明に係る量子コンピュータ用のシリコン基板におけるＳｉエピタキシャル層は、エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するものであればよく、必ずしも２８Ｓｉと３０Ｓｉの両方を含んでいなくてもよい。エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の場合や、３０Ｓｉの含有量が９９．９％以上の場合であってもよい。
【0067】
このとき、ＳｉＯ２層が酸素（Ｏ）のδドープ層であることが好ましい。このような量子コンピュータ用のシリコン基板は、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
【0068】
また、ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることが好ましい。このような量子コンピュータ用のシリコン基板は、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
【0069】
さらに、上述の量子コンピュータ用シリコン基板上に素子を備えるものであることが好ましい。このような半導体装置は、核スピンの影響を抑制された半導体装置となる。
【0070】
より詳細な実施形態については、第１の実施形態に係る量子コンピュータ用のシリコン基板において、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する下記の第２の実施形態で説明する。
【0071】
（第２の実施形態）
本発明者らは、また、シリコン基板と、シリコン基板上の２８Ｓｉエピタキシャル層と、２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えるものにより、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。上記の通り、本発明の第２の実施形態に係る量子コンピュータ用のシリコン基板は、上述の第１の実施形態に係る量子コンピュータ用のシリコン基板において、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。
本発明者らは、また、シリコン基板と、シリコン基板上の２８Ｓｉエピタキシャル層と、２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えるものにより、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。上記の通り、本発明の第２の実施形態に係る量子コンピュータ用のシリコン基板は、上述の第１の実施形態に係る量子コンピュータ用のシリコン基板において、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。
【0072】
図１に、本発明に係る量子コンピュータ用シリコン基板の構造の一例を示す。第２の実施形態に係る量子コンピュータ用シリコン基板は、シリコン基板１と、シリコン基板１上の２８Ｓｉエピタキシャル層２と、２８Ｓｉエピタキシャル層２上の２８ＳｉＯ２層３と、２８ＳｉＯ２層３の上の２８Ｓｉエピタキシャル層２とを備えるものである。
【0073】
図１に示す量子コンピュータ用シリコン基板における２８ＳｉＯ２層３は、酸素（Ｏ）のδドープ層とすることができる。図２には酸素（Ｏ）のδドープ層３Ａが複数層（酸素（Ｏ）のδドープ層３Ａと隣接する２８Ｓｉエピタキシャル層２が複数対）設けられた例を示しているが、酸素（Ｏ）のδドープ層は図１の２８ＳｉＯ２層３のように単層（１層）であってもよい。
【0074】
また、図１に示す量子コンピュータ用シリコン基板における２８ＳｉＯ２層３は、ＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層とすることができる。この場合、埋め込み酸化膜（ＢＯＸ）層（２８ＳｉＯ２層）の膜厚は、０．０１～１μｍ程度の厚さとすることができる。
【0075】
本発明に係る量子コンピュータ用シリコン基板に用いるシリコン基板１について説明する。シリコン基板１としては特に限定されず、この基板に２８Ｓｉエピタキシャル層を堆積可能なものであればよい。直径、厚さ、ドーパント等は、特に限定されない。量子コンピュータでは、量子化された挙動を示す電子などのスピン状態の読出しにマイクロ波などを使用する。このために、電送路中での信号のゆがみを低減するために、高抵抗基板を使用することが好ましい。特に、おおよそ１０００Ω・ｃｍ以上の抵抗率を持つものが好ましい。これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板となる。
【0076】
上述の本発明に係る量子コンピュータ用シリコン基板上に素子を設けた半導体装置であれば、核スピンの影響を抑制された半導体装置となる。
【0077】
［量子コンピュータ用シリコン基板の製造方法］
（第３の実施形態）
次に、本発明の第３の実施形態である、量子コンピュータ用シリコン基板の製造方法について説明する。本発明に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む。
（第３の実施形態）
次に、本発明の第３の実施形態である、量子コンピュータ用シリコン基板の製造方法について説明する。本発明に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む。
【0078】
本発明の第３の実施形態に係る量子コンピュータ用シリコン基板の製造方法におけるシリコン系原料ガスとしては、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスであればよく、必ずしも２８Ｓｉと３０Ｓｉの両方を含んでいなくてもよい。シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の場合や、３０Ｓｉの含有量が９９．９％以上の場合も含まれる。
【0079】
Ｓｉソースガスとしてモノシランガスを用いることが好ましい。これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
【0080】
酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上にＳｉエピタキシャル層を形成する工程とを繰り返し行い、δドープ層とδドープ層の上のＳｉエピタキシャル層を複数対形成することが好ましい。これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
【0081】
また、量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くすることが好ましい。これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
【0082】
このとき、シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いることが好ましい。これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。
【0083】
より詳細な実施形態については、第３の実施形態に係る量子コンピュータ用のシリコン基板の製造方法において、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する下記の第４の実施形態で説明する。
【0084】
（第４の実施形態）
また、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む。上記の通り、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、上述の第３の実施形態に係る量子コンピュータ用シリコン基板の製造方法において、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。以下、詳しく説明する。
また、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む。上記の通り、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、上述の第３の実施形態に係る量子コンピュータ用シリコン基板の製造方法において、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。以下、詳しく説明する。
【0085】
まず、図３（Ａ）に示すようにシリコン基板１を準備する。
【0086】
次に図３（Ｂ）に示すように、シリコン基板１にエピタキシャル成長（堆積）を行い、２８Ｓｉエピタキシャル層２を形成する。この際、ＣＶＤ法が結晶性のよいエピタキシャル層の形成が可能である。エピタキシャル成長においては、シリコン系原料ガスとして、例えば同位体濃縮を行って得た２８Ｓｉソースガスを用いる。２８Ｓｉソースガスとしては、特に２８Ｓｉモノシランガス（２８ＳｉＨ４）を用いることが好ましい。これにより、より低温でエピタキシャル成長を行うことができる。
【0087】
また、この時の２８Ｓｉエピタキシャル層２の厚さは特に限定されないが、０．０１～１μｍ程度の厚さがあれば十分である。これは、ＳｉのＮＭＲなどの例をとってみてもわかるように、電子スピン―核スピン相互作用は隣接同士の影響が最も強く数原子は離れると影響が小さくなっていくことから考えても妥当である。
【0088】
【0089】
δドープ法を用い、２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層３Ａを形成することで、絶縁膜のシリコンを核スピンの影響のない酸化シリコン（２８ＳｉＯ２）とすることが可能になり、電子－核スピン相互作用の影響を避けることが可能になる。
【0090】
次に図３（Ｄ）に示すように、このδドープ層の上に２８Ｓｉエピタキシャル層２を堆積する。上述の１層目の２８Ｓｉエピタキシャル層２の場合と同様に、ＣＶＤ法が結晶性のよいエピタキシャル層の形成が可能である。原料ガスは同位体濃縮を行った２８ＳｉＨ４などの２８Ｓｉソースガスを用いる。また、この時のエピタキシャル層の厚さは１層目の２８Ｓｉエピタキシャル層２ほど厚くなくてもよく、電子の封じ込めが可能なように適時調整することが可能である。例えば、０．００１～０．５μｍ程度の厚さとすることができる。
【0091】
このままでの構造で素子を作製することも可能であるが、ここまでの工程で形成した絶縁層はδドープと言われる通り、酸素が原子レベルで挿入されただけであり、絶縁が十分でない可能性がある。そこで、図３（Ｃ）の酸素（Ｏ）のδドープ層３Ａを形成する工程と、図３（Ｄ）のδドープ層の上に２８Ｓｉエピタキシャル層２を形成する工程とを繰り返し行い、図３（Ｅ）に示すように、酸素（Ｏ）のδドープ層３Ａとδドープ層の上の２８Ｓｉエピタキシャル層を複数対形成することも好ましい。これにより、量子コンピュータ用にさらに好適なシリコン基板となる。
【0092】
図３（Ｆ）に示すように、この後さらに、熱処理して複数のδドープ層を酸化して一体化することで厚い絶縁層とすることも可能である。これにより得られた厚い絶縁層は埋め込み酸化膜（ＢＯＸ）層３Ｂとして機能するＳＯＩ構造を形成することができる。これにより、量子コンピュータ用にさらに好適なシリコン基板となる。
【0093】
酸素（Ｏ）のδドープ層３Ａとδドープ層の上に２８Ｓｉエピタキシャル層２を積層する回数は、素子の特性・設計に合わせて適時変更可能である。また複数のδドープ層の酸化による一体化を行う際は、最表層の２８Ｓｉエピタキシャル層２を最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くしておくことが好ましい。例えば、０．００２～１μｍ程度の厚さとすることができる。このようにすれば、酸化を行っても最表層の２８Ｓｉエピタキシャル層２が無くなってしまうことはない。
【0094】
このように２８Ｓｉリッチのシリコン層（２８Ｓｉエピタキシャル層）を使用することで、絶縁層にも２８Ｓｉリッチの酸化膜（２８ＳｉＯ２層）を形成することが可能になる。
【実施例0095】
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
【0096】
（実施例）
ボロンドープの直径３００ｍｍシリコン基板（抵抗：１０００Ω・ｃｍ）を準備して、２８ＳｉＨ４（同位体９９．９４％）を原料にしてシリコンエピタキシャル成長を行った。温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下で１μｍ成膜した。つぎに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍ形成した。さらに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍすることを、４回繰り返した。最後に、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を１００ｎｍ形成した。最後に８００℃で熱処理を１０ｍｉｎ行い、酸素のδドープ層を酸化して一つの酸化膜（埋め込み酸化膜（ＢＯＸ）層）として、２８Ｓｉエピタキシャル層をトップ層にもつＳＯＩ基板を作製した。
ボロンドープの直径３００ｍｍシリコン基板（抵抗：１０００Ω・ｃｍ）を準備して、２８ＳｉＨ４（同位体９９．９４％）を原料にしてシリコンエピタキシャル成長を行った。温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下で１μｍ成膜した。つぎに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍ形成した。さらに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍすることを、４回繰り返した。最後に、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を１００ｎｍ形成した。最後に８００℃で熱処理を１０ｍｉｎ行い、酸素のδドープ層を酸化して一つの酸化膜（埋め込み酸化膜（ＢＯＸ）層）として、２８Ｓｉエピタキシャル層をトップ層にもつＳＯＩ基板を作製した。
【0097】
以上のとおり、本発明の実施例によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を得ることができた。
【0098】
本明細書は、以下の態様を包含する。
［Ａ］：量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
［Ｂ］：前記Ｓｉソースガスとしてモノシランガスを用いる上記［Ａ］の量子コンピュータ用シリコン基板の製造方法。
［Ｃ］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成する上記［Ａ］又は上記［Ｂ］の量子コンピュータ用シリコン基板の製造方法。
［Ｄ］：前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くする上記［Ｃ］の量子コンピュータ用シリコン基板の製造方法。
［Ｅ］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［Ｄ］の量子コンピュータ用シリコン基板の製造方法。
［１］：量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、
前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
［２］：前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いる上記［１］の量子コンピュータ用シリコン基板の製造方法。
［３］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成する上記［１］又は上記［２］の量子コンピュータ用シリコン基板の製造方法。
［４］：前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くする上記［３］の量子コンピュータ用シリコン基板の製造方法。
［５］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［４］の量子コンピュータ用シリコン基板の製造方法。
［６］：前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる上記［Ａ］、上記［Ｂ］、上記［Ｃ］、上記［Ｄ］、上記［Ｅ］、上記［１］、上記［２］、上記［３］、上記［４］又は上記［５］の量子コンピュータ用シリコン基板の製造方法
［Ｆ］：量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
［Ｇ］：前記ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［Ｆ］の量子コンピュータ用シリコン基板。
［Ｈ］：前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［Ｆ］の量子コンピュータ用シリコン基板。
［７］： 量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上の２８Ｓｉエピタキシャル層と、
該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
［８］：前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［７］の量子コンピュータ用シリコン基板。
［９］： 前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［７］の量子コンピュータ用シリコン基板。
［１０］：上記［Ｆ］、上記［Ｇ］、上記［Ｈ］、上記［７］、［８］又は上記［９］の量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置。
［Ａ］：量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
［Ｂ］：前記Ｓｉソースガスとしてモノシランガスを用いる上記［Ａ］の量子コンピュータ用シリコン基板の製造方法。
［Ｃ］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成する上記［Ａ］又は上記［Ｂ］の量子コンピュータ用シリコン基板の製造方法。
［Ｄ］：前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くする上記［Ｃ］の量子コンピュータ用シリコン基板の製造方法。
［Ｅ］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［Ｄ］の量子コンピュータ用シリコン基板の製造方法。
［１］：量子コンピュータ用シリコン基板の製造方法であって、
シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、
前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
［２］：前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いる上記［１］の量子コンピュータ用シリコン基板の製造方法。
［３］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成する上記［１］又は上記［２］の量子コンピュータ用シリコン基板の製造方法。
［４］：前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くする上記［３］の量子コンピュータ用シリコン基板の製造方法。
［５］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［４］の量子コンピュータ用シリコン基板の製造方法。
［６］：前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる上記［Ａ］、上記［Ｂ］、上記［Ｃ］、上記［Ｄ］、上記［Ｅ］、上記［１］、上記［２］、上記［３］、上記［４］又は上記［５］の量子コンピュータ用シリコン基板の製造方法
［Ｆ］：量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
［Ｇ］：前記ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［Ｆ］の量子コンピュータ用シリコン基板。
［Ｈ］：前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［Ｆ］の量子コンピュータ用シリコン基板。
［７］： 量子コンピュータ用シリコン基板であって、
シリコン基板と、
該シリコン基板上の２８Ｓｉエピタキシャル層と、
該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
［８］：前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［７］の量子コンピュータ用シリコン基板。
［９］： 前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［７］の量子コンピュータ用シリコン基板。
［１０］：上記［Ｆ］、上記［Ｇ］、上記［Ｈ］、上記［７］、［８］又は上記［９］の量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置。
【0099】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0100】
１…シリコン基板、 ２…２８Ｓｉエピタキシャル層、
３…２８ＳｉＯ２層、
３Ａ…酸素（Ｏ）のδドープ層（２８ＳｉＯ２層）、
３Ｂ…埋め込み酸化膜（ＢＯＸ）層（２８ＳｉＯ２層）、
１０、１０Ａ…量子コンピュータ用シリコン基板。
３…２８ＳｉＯ２層、
３Ａ…酸素（Ｏ）のδドープ層（２８ＳｉＯ２層）、
３Ｂ…埋め込み酸化膜（ＢＯＸ）層（２８ＳｉＯ２層）、
１０、１０Ａ…量子コンピュータ用シリコン基板。
【図1】
【図2】
【図3】