特開2024-23287 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ アプライド　マテリアルズ　インコーポレイテッドの特許一覧

特開2024-23287ドーピング技術

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024023287

(43)【公開日】2024-02-21

(54)【発明の名称】ドーピング技術

(51)【国際特許分類】

H01L 21/225 20060101AFI20240214BHJP

H01L 21/20 20060101ALI20240214BHJP

H01L 21/22 20060101ALI20240214BHJP

【ＦＩ】

H01L21/225 Q

H01L21/20

H01L21/22 E

【審査請求】有

【請求項の数】1

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023193004

(22)【出願日】2023-11-13

(62)【分割の表示】P 2021506769の分割

【原出願日】2019-08-09

(31)【優先権主張番号】62/717,827

(32)【優先日】2018-08-11

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライドマテリアルズインコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ＢｏｗｅｒｓＡｖｅｎｕｅＳａｎｔａＣｌａｒａＣＡ９５０５４Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】アダーホールド，ウルフギャング

(72)【発明者】

【氏名】フアン，イー－チャウ

(72)【発明者】

【氏名】リウ，ウェイ

(72)【発明者】

【氏名】コロンボー，ベンジャミン

(72)【発明者】

【氏名】マユール，アブヒラッシュ

(57)【要約】（修正有）

【課題】半導体材料に共形的にドーピングする方法、特に半導体材料表面に対して選択的な方法を提供する。
【解決手段】半導体材料に選択的にかつ共形的にドーピングして電子デバイスを形成する方法であって、結晶性の半導体材料２２０を含む基盤２１０を準備することと、結晶性の半導体材料２２０上にアモルファスホウ素層２３０を形成することと、アモルファスホウ素層２３０上に、実質的にアモルファスである追加の半導体材料２４０を堆積させることと、基板２１０をアニーリングして、追加の半導体材料２４０を結晶化させ、アモルファスホウ素層２３０を溶融させ、ホウ素がドープされた結晶性の半導体材料２５０を形成することと、を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

電子デバイスを形成する方法であって、
実質的に共形的であるドーパント膜を、酸化物材料を含む第２の表面に対して、半導体材料を含む第１の表面上に選択的に堆積させることと、
前記電子デバイスをアニーリングして、ドーパント原子を前記ドーパント膜から前記半導体材料内に駆動させ、前記酸化物材料内に駆動されたドーパント原子が実質的にない状態で、共形的にドープされた半導体材料を形成することと
を含む、方法。

【請求項2】

前記ドーパント膜を選択的に堆積させることが、非視線堆積プロセスを使用して実行される、請求項１に記載の方法。

【請求項3】

前記ドーパント膜を選択的に堆積させることが、熱分解プロセスを含む、請求項２に記載の方法。

【請求項4】

前記熱分解プロセスが、前記第１の表面及び前記第２の表面を、約６００℃から約９００℃の範囲の温度でホウ素前駆体に曝露することを含み、前記ドーパント膜がホウ素を含む、請求項３に記載の方法。

【請求項5】

前記ホウ素前駆体が、ボラン、ジボラン、トリボラン、テトラボラン又はペンタボランのうちの１つ又は複数を含む、請求項４に記載の方法。

【請求項6】

アニーリングが、約１０００℃から約１３００℃の範囲の温度で行われる、請求項４に記載の方法。

【請求項7】

前記ドーパント膜が、約２から約１０単層の範囲の厚さを有する、請求項４に記載の方法。

【請求項8】

前記ドーパント原子が、約１ｎｍ以上の深さまで前記半導体材料内に駆動される、請求項４に記載の方法。

【請求項9】

前記共形的にドープされた半導体材料が、前記半導体材料の前記第１の表面において約２^２０原子Ｂ／ｃｍ^３以上のドーパント濃度を有する、請求項４に記載の方法。

【請求項10】

前記共形的にドープされた半導体材料が、前記第１の表面において約５^２０原子Ｂ／ｃｍ^３以上のドーパント濃度を有する、請求項４に記載の方法。

【請求項11】

電子デバイスを形成する方法であって、
半導体材料を含む第１の表面と酸化物材料を含む第２の表面とを有する基板を提供することと、
前記第１の表面及び前記第２の表面を、約７００℃から約８００℃の範囲の温度でホウ素前駆体に曝露して、非視線熱分解プロセスによって共形的なドーパント膜を選択的に堆積させることであって、前記共形的なドーパント膜が、前記第１の表面上に前記第２の表面を上回るように堆積され、かつ前記共形的なドーパント膜がホウ素を含む、共形的なドーパント膜を選択的に堆積させることと、
約１１５０℃から約１２００℃の範囲の温度においてミリ秒アニールで前記電子デバイスをアニーリングして、前記共形的なドーパント膜から前記半導体材料内にホウ素原子を駆動させ、前記酸化物材料内に駆動されたドーパント原子が実質的にない状態で、前記半導体材料に共形的にドープすることと
を含む、方法。

【請求項12】

前記ホウ素前駆体が、ボラン（ＢＨ_３）、ジボラン（Ｂ_２Ｈ_６）、クロロボラン（ＢＨ_２Ｃｌ）、トリメチルボラン（Ｂ（ＣＨ_３）_３）又はトリエチルボラン（Ｂ（Ｃ_２Ｈ_５）_３）のうちの１つ又は複数を含む、請求項１１に記載の方法。

【請求項13】

電子デバイスを形成する方法であって、
結晶性の半導体材料上にアモルファスドーパント層を形成することと、
実質的にアモルファスである付加的な半導体材料を前記アモルファスドーパント層上に堆積させることと、
前記電子デバイスをアニーリングして、前記付加的な半導体材料を結晶化させ、ドープされた結晶性の半導体材料を形成することと
を含む、方法。

【請求項14】

前記結晶性の半導体材料がケイ素を含む、請求項１３に記載の方法。

【請求項15】

前記結晶性の半導体材料がゲルマニウムを更に含む、請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本開示の実施形態は、概して、半導体材料にドーピングする方法に関する。本開示のいくつかの実施形態は、酸化物材料に対して、半導体材料に選択的にドーピングする方法に関する。本開示のいくつかの実施形態は、半導体材料に共形的にドーピングするための方法に関する。

【背景技術】

【0002】

［０００２］ホウ素ドーピングを制御することは、ｐ型コンタクト応用にとって重要である。プロセスの制御には、層の厚さ、表面特性、熱収支及びエッチング選択性の管理が必要である。

【0003】

［０００３］加えて、ホウ素ドーピングの既存の方法は、３次元構造（例えば、ＦＩＮＦＥＴ）に共形的にドーピングする方法を提供することはない。これらの方法（例えば、注入）は、視線に限定されるか、又は十分な共形性を示さないことが多い。

【0004】

［０００４］更に、ホウ素ドーピングの既存の方法は、半導体材料のみにドーピングする方法を提供することはない。現在の技術では、半導体材料と隣接する酸化物材料の両方にドープされることが多い。

【0005】

［０００５］したがって、半導体材料に共形的にドーピングする方法、特に半導体材料表面に対して選択的な方法が必要とされている。

【発明の概要】

【0006】

［０００６］本開示の１つ又は複数の実施形態は、電子デバイスを形成する方法を対象とする。この方法は、実質的に共形的なドーパント膜を、酸化物材料を含む第２の表面に対して、半導体材料を含む第１の表面上に選択的に堆積させることを含む。半導体材料に共形的にドープされ、酸化物材料内に駆動されるドーパント原子が実質的に存在しないように、電子デバイスは、ドーパント原子をドーパント膜から半導体材料内に駆動するようにアニールされる。

【0007】

［０００７］本開示の更なる実施形態は、電子デバイスを形成する方法を対象とする。この方法は、半導体材料を含む第１の表面と、酸化物材料を含む第２の表面とを有する基板を提供することを含む。第１の表面及び第２の表面は、視線外の熱分解プロセスによって共形的なドーパント膜を選択的に堆積させるために、約７００℃から約８００℃の範囲の温度でホウ素前駆体に曝露される。ドーパント膜は、第１の表面の上に、第２の表面を上回るように堆積される。ドーパント膜は、ホウ素を含む。半導体材料に共形的にドープされ、酸化物材料内に駆動されるドーパント原子が実質的に存在しないように、電子デバイスは、約１１５０℃から約１２００℃の範囲の温度でミリ秒のアニールによってアニールされ、ドーパント膜から半導体材料内にホウ素原子を駆動させる。

【0008】

［０００８］本開示の更なる実施形態は、電子デバイスを形成する方法を対象とする。この方法は、結晶性の半導体材料上にアモルファスホウ素層を形成することを含む。更なる半導体材料が、アモルファスホウ素層上に堆積される。追加の半導体材料は、実質的にアモルファスである。電子デバイスをアニールして付加的な半導体材料を結晶化させ、ホウ素ドープされた結晶性の半導体材料を形成する。

【0009】

［０００９］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、そのいくつかを添付図面に示す。しかし、本開示は他の等しく有効な実施形態を許容しうることから、添付図面が本開示の典型的な実施形態を例示しているにすぎず、よって本開示の範囲を限定すると見なされるべきではないことに留意されたい。

【図面の簡単な説明】

【0010】

【図1】［００１０］本開示の１つ又は複数の実施形態による、処理中の例示的な基板を図解する。

【図2】［００１１］本開示の１つ又は複数の実施形態による、処理中の例示的な基板を図解する。

【図3】［００１２］本開示の１つ又は複数の実施形態による、基板を処理するために使用できるシステムを図解する。

【発明を実施するための形態】

【0011】

［００１３］本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構成又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行可能である。

【0012】

［００１４］本明細書及び添付の特許請求の範囲で使用されるように、「基板」という用語は、プロセスが作用する表面又は表面の一部を指す。また、基板への言及は、文脈が特に明確に示さない限り、基板の一部のみを指すこともありうると当業者には理解されよう。加えて、基板上に堆積することへの言及は、露出した基板と、その上に堆積又は形成された１つ又は複数の膜又はフィーチャを有する基板との両方を意味する可能性がある。

【0013】

［００１５］本明細書で使用される「基板表面」は、製造プロセス中に膜処理が実行される基板上に形成される任意の基板又は材料表面を指す。例えば、処理が実行されうる基板表面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電性材料などの任意の他の材料を含む。基板は、限定しないが、半導体ウエハを含む。基板は、基板表面を研磨し、エッチングし、還元し、酸化し、ヒドロキシル化し、アニールし、ＵＶ硬化し、電子ビーム硬化し、及び／又はベークするために、前処理プロセスに曝露されうる。基板自体の表面上に直接膜処理することに加えて、本開示では、開示される膜処理ステップのいずれもが、以下により詳細に開示されるように、基板上に形成される下層上で実行されてもよく、「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図される。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合に、新たに堆積された膜／層の露出した表面が基板表面になる。

【0014】

［００１６］本開示の実施形態は、共形的及び選択的ドーピングプロセスを含む方法を用いて電子デバイスを形成する方法に関する。本開示のいくつかの実施形態は、有利には、半導体材料に共形的にドーピングする方法を提供する。本開示のいくつかの実施形態は、有利には、酸化物材料よりも半導体材料に優先的にドーピングするための方法を提供する。本開示のいくつかの実施形態は、有利には、非視線表面をドーピングする方法を提供する。

【0015】

［００１７］本明細書及び添付の特許請求の範囲で使用されるように、「膜を、１つの表面の上にもう１つの表面を上回るように選択的に堆積させる（ｓｅｌｅｃｔｉｖｅｌｙｄｅｐｏｓｉｔｉｎｇａｆｉｌｍｏｎｏｎｅｓｕｒｆａｃｅｏｖｅｒａｎｏｔｈｅｒｓｕｒｆａｃｅ）」などの表現は、第１の量の膜が第１の表面の上に堆積され、第２の量の膜が第２の表面の上に堆積され、この場合、第２の量の膜が、第１の量の膜よりも少ないか、又は第２の表面の上に膜が堆積されないことを意味する。この点で使用される「～を上回るように（ｏｖｅｒ）」という用語は、１つの表面の、もう１つの表面の上面に対する物理的配向を意味するのではなく、むしろ、もう１つの表面に対する、１つの表面との化学反応の熱力学的又は動力学的特性の関係を意味している。例えば、コバルト膜を、銅表面の上に誘電体表面を上回るように選択的に堆積させることは、コバルト膜が銅表面の上に堆積し、誘電体表面の上にはコバルト膜がそれを下回るほどしか若しくは全く堆積しないこと、又は銅表面の上でのコバルト膜の形成が、誘電体表面の上のコバルト膜の形成に比べ、熱力学的又は動力学的に好ましいことを意味する。

【0016】

［００１８］図１を参照すると、いくつかの実施形態は、電子デバイスを形成する方法１００に関する。図１は、方法１００による処理のための例示的な基板の断面図を示す。基板１０は、半導体材料２５を含む第１の表面２０と、酸化物材料３５を含む第２の表面３０とを含む。いくつかの実施形態では、半導体材料２５は、ケイ素を含むか、又は本質的にシリコンからなる。

【0017】

［００１９］いくつかの実施形態では、半導体材料２５は、トランジスタのソース／ドレイン拡張領域である。いくつかの実施形態では、電子デバイスは、複数の交互の第１の表面１０及び第２の表面２０を備える３ＤＮＡＮＤデバイスを備える。

【0018】

［００２０］本明細書及び添付の特許請求の範囲で使用される際に、「本質的に～からなる」などの表現は、対象となる膜又は組成物が、記載された活性材料の約９５％、９８％、９９％又は９９．５％以上であることを意味する。気体組成物（例えば、反応性ガス）について、「本質的に～からなる」という表現は、希釈剤、キャリア又は不活性ガスを含まない組成物の活性成分を指す。

【0019】

［００２１］いくつかの実施形態では、方法１００は、実質的に共形的なドーパント膜４０を、第１の表面２０の上に第２の表面３０を上回るように選択的に堆積させることによって開始する。本明細書で使用される場合、「実質的に共形的な」膜は、厚さが全体にわたって（例えば、側壁の上部、中央、及び底部の上、並びに間隙の底部の上で）ほぼ同じである膜を指す。実質的に共形的な膜は、約１０％、５％、２％、１％又は０．５％以下、厚さが変化する。

【0020】

［００２２］いくつかの実施形態では、ドーパント膜４０は、約２から約１０単層の範囲の厚さを有する。

【0021】

［００２３］いくつかの実施形態では、共形的な膜４０を選択的に堆積させることは、非視線堆積プロセスを使用して実行される。したがって、いくつかの実施形態では、ドーパント膜４０は、それらの「可視性」にかかわらず、すべての露出した第１の表面上に共形的に堆積する。図１に示すように、ダイヤモンドフィンの下側は、これらの表面が視線プロセスに対して「可視性」がないので、通常ドープするのが困難だろう。

【0022】

［００２４］いくつかの実施形態では、ドーパント膜４０を選択的に堆積させることは、熱分解プロセスを含む。いくつかの実施形態では、熱分解プロセスは、第１の表面及び第２の表面を、約６００℃から約９００℃の範囲の温度又は約７００℃から約８００℃の範囲の温度でドーパント前駆体に曝露することを含む。

【0023】

［００２５］いくつかの実施形態では、ドーパント前駆体はホウ素前駆体であり、ドーパント膜はホウ素を含む。いくつかの実施形態では、ホウ素前駆体は、ボラン（ＢＨ_３）、ジボラン（Ｂ_２Ｈ_６）、トリボラン（Ｂ_３Ｈ_５、Ｂ_３Ｈ_７）、テトラボラン（Ｂ_４Ｈ_６、Ｂ_４Ｈ_１０）、ペンタボラン（Ｂ_５Ｈ_９、Ｂ_５Ｈ_１１）又は環状トリボラン（Ｂ_３Ｈ_６）若しくは環状テトラボラン（Ｂ_４Ｈ_８）のうちの１つ又は複数を含むか、又は本質的にそれらからなる。適切なホウ素前駆体の更なる例は、ＢＣｌ_３などのハロゲン化ホウ素、又は式ＢＨｘＲ３－ｘを有するアルキル置換ホウ素化合物を含み、ここで、各Ｒは独立して選択されたＣ１からＣ６アルキル基であり、ｘは０、１又は２である。アルキル置換ホウ素化合物の特定の例は、トリメチルホウ素及びトリエチルホウ素を含む。

【0024】

［００２６］いくつかの実施態様において、ドーパント前駆体はリン前駆体であり、ドーパント膜はリンを含む。いくつかの実施形態において、リン前駆体は、ホスフィン（ＰＨ_３）を含むか、又は本質的にＰＨ_３からなる。いくつかの実施形態では、ドーパント前駆体はヒ素前駆体であり、ドーパント膜はヒ素を含む。いくつかの実施形態では、ヒ素前駆体は、アルシン（ＡｓＨ_３）を含むか、又は本質的にＡｓＨ_３からなる。

【0025】

［００２７］いくつかの実施形態では、方法１００は、ドーパント原子をドーパント膜４０から半導体材料２５内に駆動するために電子デバイスをアニーリングすることによって継続し、半導体材料２５が共形的にドープされ、酸化物材料３５内に駆動されるドーパント原子が実質的にないようにする。図１に示すように、半導体材料２５の共形的ドーピングは、ドープされた表面上に太線で示されている。本明細書で使用される際に、「ドーパント原子が実質的にない」とは、対象とする材料表面が５％、２％、１％、又は０．５％未満のドーパント原子を含むことを意味する。

【0026】

［００２８］いくつかの実施形態では、電子デバイスをアニールすることは、スパイクアニール、レーザアニール、急速熱アニール、ミリ秒アニール、又はそれらの組合せのうちの１つ又は複数を含む。いくつかの実施形態では、アニーリングは、約１０００℃から約１３００℃の範囲、又は約１１５０℃から約１２００℃の範囲の温度で行われる。

【0027】

［００２９］いくつかの実施形態では、ドーパント原子は、約１ｎｍ以上、約２ｎｍ以上、又は約５ｎｍ以上の深さまで半導体材料２５内に駆動される。いくつかの実施形態では、共形的にドープされた半導体材料は、半導体材料の表面において、約１^２０原子Ｂ／ｃｍ^３以上、約２^２０原子Ｂ／ｃｍ^３以上、又は約５^２０原子Ｂ／ｃｍ^３以上のドーパント濃度を有する。

【0028】

［００３０］図２を参照すると、いくつかの実施形態は、電子デバイスを形成する方法２００に関する。図２は、方法２００による処理のための例示的な基板の断面図を示す。基板２１０は、結晶性の半導体材料２２０を含む。

【0029】

［００３１］いくつかの実施形態では、方法２００は、結晶性の半導体材料２２０上にアモルファスホウ素層２３０を形成することによって開始する。アモルファスホウ素層の形成は、ドーパント膜４０を堆積するための上記に概説したプロセスを含むがこれに限定されない、任意の適切なプロセスによって実行されうる。

【0030】

［００３２］いくつかの実施形態では、方法２００は、アモルファスホウ素層２３０上に追加の半導体材料２４０を堆積させることによって継続する。いくつかの実施形態では、追加の半導体材料２４０は、実質的にアモルファスである。

【0031】

［００３３］いくつかの実施形態では、方法２００は、基板２１０をアニーリングして、追加の半導体材料２４０を結晶化させ、アモルファスホウ素層２３０を溶融させ、ホウ素がドープされた結晶性の半導体材料２５０を形成することによって継続する。いくつかの実施形態では、アニールプロセスは、レーザアニールを含む。いくつかの実施形態では、ホウ素がドープされた結晶性の半導体材料２５０は、結晶性の半導体材料２２０と同じストイキオメトリ（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を有する。図示されていないいくつかの実施態様において、本方法は、ホウ素がドープされた結晶性の半導体材料２５０からケイ素化合物を形成することによって継続する。

【0032】

［００３４］いくつかの実施形態では、結晶性の半導体材料２２０及び追加の半導体材料は、同じ材料から構成される。いくつかの実施態様において、半導体材料はケイ素を含む。いくつかの実施形態では、半導体材料は、ケイ素及びゲルマニウムを含む。

【0033】

［００３５］図３を参照すると、本開示の更なる実施形態は、本明細書に記載の方法を実行するための処理ツール９００を対象とする。図３は、本開示の１つ又は複数の実施形態による基板を処理するために使用できるシステム９００を示す。システム９００は、クラスタツールと呼ばれうる。システム９００は、ロボット９１２を内部に備えた中央移送ステーション９１０を含む。ロボット９１２は、単一のブレードのロボットとして図示されているが、他のロボット９１２の構成が開示の範囲内にあることを当業者は認識するだろう。ロボット９１２は、中央移送ステーション９１０に連結されたチャンバ間で１つ又は複数の基板を移動させるように構成される。

【0034】

［００３６］少なくとも１つの前洗浄／バッファチャンバ９２０は、中央移送ステーション９１０に連結される。前洗浄／バッファチャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源のうちの１つ又は複数を含みうる。前洗浄／バッファチャンバ９２０は、個々の半導体基板の保持領域として、又は処理のためのウエハのカセットに使用されうる。前洗浄／バッファチャンバ９２０は、前洗浄プロセスを実行し、又は処理のために基板を予熱し、又は単にプロセスシーケンスのためのステージング領域とすることができる。いくつかの実施形態では、中央移送ステーション９１０に連結された２つの前洗浄／バッファチャンバ９２０が存在する。

【0035】

［００３７］図９に示す実施形態では、前洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間の通過チャンバとして機能しうる。ファクトリインターフェース９０５は、基板をカセットから前洗浄／バッファチャンバ９２０に移動させるための１つ又は複数のロボット９０６を含みうる。次いで、ロボット９１２は、前洗浄／バッファチャンバ９２０からシステム９００内の他のチャンバまで、基板を移動させうる。

【0036】

［００３８］第１の処理チャンバ９３０は、中央移送ステーション９１０に連結されうる。第１の処理チャンバ９３０は、異方性エッチングチャンバとして構成することができ、１つ又は複数の反応性ガス源と流体連結して、反応性ガスの１つ又は複数の流れを第１の処理チャンバ９３０に供給しうる。基板は、分離バルブ９１４を通過するロボット９１２によって、堆積チャンバ９３０へ、及び堆積チャンバ９３０から移動することができる。

【0037】

［００３９］処理チャンバ９４０はまた、中央移送ステーション９１０に連結されうる。いくつかの実施形態では、処理チャンバ９４０は、等方性エッチングチャンバを備え、１つ又は複数の反応性ガス源と流体連結して、処理チャンバ９４０に反応性ガスの流れを供給し、等方性エッチングプロセスを実行する。基板は、分離バルブ９１４を通過するロボット９１２によって、堆積チャンバ９４０へ、及び堆積チャンバ９４０から移動することができる。

【0038】

［００４０］処理チャンバ９４５はまた、中央移送ステーション９１０に連結されうる。いくつかの実施形態では、処理チャンバ９４５は、処理チャンバ９４０と同じプロセスを実行するように構成された同じタイプの処理チャンバ９４０である。この構成は、処理チャンバ９４０内で行うプロセスが処理チャンバ９３０内のプロセスよりもはるかに長い時間を要する場合に有用でありうる。

【0039】

［００４１］いくつかの実施形態では、処理チャンバ９６０は、中央移送ステーション９１０に連結され、選択的エピタキシャル成長チャンバとして機能するように構成される。処理チャンバ９６０は、１つ又は複数の異なるエピタキシャル成長プロセスを実行するように構成されうる。

【0040】

［００４２］いくつかの実施形態では、異方性エッチングプロセスは、等方性エッチングプロセスと同じ処理チャンバ内で行われる。この種の実施形態では、処理チャンバ９３０及び処理チャンバ９６０は、２つの基板上で同時にエッチングプロセスを実行するように構成され、処理チャンバ９４０及び処理チャンバ９４５は、選択的エピタキシャル成長プロセスを実行するように構成されうる。

【0041】

［００４３］いくつかの実施形態では、処理チャンバ９３０、９４０、９４５、及び９６０の各々は、処理方法の異なる部分を実行するように構成される。例えば、処理チャンバ９３０は、異方性エッチングプロセスを実行するように構成され、処理チャンバ９４０は、等方性エッチングプロセスを実行するように構成され、処理チャンバ９４５は、計測ステーションとして又は第１の選択的エピタキシャル成長プロセスを実行するように構成され、処理チャンバ９６０は、第２のエピタキシャル成長プロセスを実行するように構成されうる。当業者であれば、ツール上の個々の処理チャンバの数及び配置は変更可能であり、図９に示す実施形態が１つの可能な構成を表しているにすぎないことを理解するだろう。

【0042】

［００４４］いくつかの実施形態では、処理システム９００は、１つ又は複数の計測ステーションを含む。例えば、計測ステーションは、前洗浄／バッファチャンバ９２０内、中央移送ステーション９１０内、又は個々の処理チャンバのいずれかの内部に位置しうる。計測ステーションは、基板を酸化環境に曝露することなく凹部の距離を測定可能にする、システム９００内の任意の位置にありうる。

【0043】

［００４５］少なくとも１つのコントローラ９５０が、中央移送ステーション９１０、前洗浄／バッファチャンバ９２０、処理チャンバ９３０、９４０、９４５、又は９６０のうちの１つ又は複数に連結される。いくつかの実施形態では、個々のチャンバ又はステーションに連結された２つ以上のコントローラ９５０が存在し、システム９００を制御するために、主制御プロセッサが別個のプロセッサの各々に連結される。コントローラ９５０は、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用できる、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどのうちの１つでありうる。

【0044】

［００４６］少なくとも１つのコントローラ９５０は、プロセッサ９５２と、プロセッサ９５２に連結されたメモリ９５４と、プロセッサ９５２に連結された入力／出力デバイス９５６と、異なる電子部品間の通信のためのサポート回路９５８とを有しうる。メモリ９５４は、一時的メモリ（例えば、ランダムアクセスメモリ）及び非一時的メモリ（例えば、ストレージ）のうちの１つ又は複数を含みうる。

【0045】

［００４７］プロセッサのメモリ９５４又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形態のデジタルストレージ、ローカル又はリモートといった容易に利用可能なメモリの１つ又は複数でありうる。メモリ９５４は、システム９００のパラメータ及び構成要素を制御するためにプロセッサ９５２によって動作可能な命令セットを保持しうる。サポート回路９５８は、従来の方法でプロセッサをサポートするためプロセッサ９５２に連結される。回路は、例えば、キャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含みうる。

【0046】

［００４８］プロセスは、概して、プロセッサによって実行されると、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてメモリに格納されうる。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔に位置する第２のプロセッサ（図示せず）によって記憶及び／又は実行されうる。本開示の方法の一部又は全部すべてがまた、ハードウェアで実行されてもよい。したがって、プロセスは、ソフトウェアで実施され、コンピュータシステムを使用して、例えば、特定用途向け集積回路又は他のタイプのハードウェア実装としてのハードウェアで、又はソフトウェアとハードウェアの組合せとして実行されうる。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する特定の目的のコンピュータ（コントローラ）に変換する。

【0047】

［００４９］いくつかの実施形態では、コントローラ９５０は、方法を実行するために個々のプロセス又はサブプロセスを実行するための１つ又は複数の構成を有する。コントローラ９５０は、方法の機能を実行するために中間構成要素に連結され、中間構成要素を動作させるように構成されうる。例えば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、真空制御などの１つ又は複数に接続され、これらを制御するように構成されうる。

【0048】

［００５０］いくつかの実施形態のコントローラ９５０は、ロボット上の基板を複数の処理チャンバと計測ステーションとの間で移動させる構成と、基板をシステムに搬入し及び／又はシステムから搬出する構成と、ドーパント膜を堆積させる構成と、基板をアニールする構成と、半導体材料を堆積させる構成とから選択された１つ又は複数の構成を有する。

【0049】

［００５１］本明細書全体を通して、「１つの実施形態」、「特定の実施形態」、「１つ又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明された特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所における「１つ又は複数の実施形態において」、「特定の実施形態において」、「１つの実施形態において」、又は「実施形態において」などの表現の出現は、必ずしも本開示の同一の実施形態を指すとは限らない。更に、特定の特徴、構造、材料、又は特性は、１つ又は複数の実施形態において任意の適切な方法で組み合わせてもよい。

【0050】

［００５２］本明細書の開示は、特定の実施形態を参照して説明されてきたが、当業者は、説明された実施形態が、本開示の原理及び用途の単なる例示にすぎないことを理解するだろう。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変形を行うことができることが、当業者には明らかだろう。したがって、本開示は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変形を含みうる。

【図1】