(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024002497
(43)【公開日】2024-01-11
(54)【発明の名称】薄膜トランジスタを備えた撮像素子及びその製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20231228BHJP
【ＦＩ】
H01L27/146 C
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2022101706
(22)【出願日】2022-06-24
(71)【出願人】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100121119
【弁理士】
【氏名又は名称】花村 泰伸
(72)【発明者】
【氏名】今村 弘毅
(72)【発明者】
【氏名】堺 俊克
(72)【発明者】
【氏名】佐藤 弘人
(72)【発明者】
【氏名】相原 聡
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA05
4M118CA15
4M118CA22
4M118CA27
4M118CA32
4M118CB14
4M118CB20
4M118EA14
4M118FB03
4M118FB13
4M118FB16
4M118HA26
4M118HA27
(57)【要約】
【課題】垂直色分離型の撮像素子において、画素開口率を層間で変化させることなく、かつ画素開口率を低下させることなく、各層にて適切な大きさの蓄積容量を設ける。
【解決手段】撮像素子１は、垂直色分離型の３層構造をなし、各層は、光電変換層１０、信号読み出し回路１１及び層間絶縁層１２（第３層の場合は基板１３）を備える。光電変換層１０は、画素電極２０、対向電極２１、及びこれらの電極に上下面を挟まれた有機膜２２から構成され、信号読み出し回路１１は、ＴＦＴ３０、配線３１及び蓄積容量用電極３２から構成される。ＴＦＴ３０は、ゲート電極４０、ゲート絶縁膜４１、半導体４２、ソース・ドレイン電極４３，４４及び保護膜４５の順で積層して構成される。蓄積容量用電極３２は、全面が画素電極２０に覆われるように、画素電極２０の下部に設けられ、配線３１またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成される。
【選択図】図２
【解決手段】撮像素子１は、垂直色分離型の３層構造をなし、各層は、光電変換層１０、信号読み出し回路１１及び層間絶縁層１２（第３層の場合は基板１３）を備える。光電変換層１０は、画素電極２０、対向電極２１、及びこれらの電極に上下面を挟まれた有機膜２２から構成され、信号読み出し回路１１は、ＴＦＴ３０、配線３１及び蓄積容量用電極３２から構成される。ＴＦＴ３０は、ゲート電極４０、ゲート絶縁膜４１、半導体４２、ソース・ドレイン電極４３，４４及び保護膜４５の順で積層して構成される。蓄積容量用電極３２は、全面が画素電極２０に覆われるように、画素電極２０の下部に設けられ、配線３１またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成される。
【選択図】図２
【特許請求の範囲】
【請求項1】
少なくともＮ（Ｎは２以上の整数）以上の波長域の光を入射したときの入射方向である上から下へ向けた順に、第Ｎから第１までの複数の層が積層して構成され、
前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、
第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子において、
第Ｎから第１までの信号読み出し回路のそれぞれは、少なくとも１つのＴＦＴを備えると共に、配線及び蓄積容量用電極を備え、
第Ｎから第１までの光電変換層のそれぞれは、画素電極、有機膜及び対向電極を備えており、
前記ＴＦＴは、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成され、
前記蓄積容量用電極は、前記入射方向からの平面視で全面が前記画素電極に覆われるように、前記画素電極の下部に設けられており、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、
第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子において、
第Ｎから第１までの信号読み出し回路のそれぞれは、少なくとも１つのＴＦＴを備えると共に、配線及び蓄積容量用電極を備え、
第Ｎから第１までの光電変換層のそれぞれは、画素電極、有機膜及び対向電極を備えており、
前記ＴＦＴは、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成され、
前記蓄積容量用電極は、前記入射方向からの平面視で全面が前記画素電極に覆われるように、前記画素電極の下部に設けられており、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
【請求項2】
請求項１に記載の撮像素子において、
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜を挟むように、前記画素電極の下部に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜を挟むように、前記画素電極の下部に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
【請求項3】
請求項１に記載の撮像素子において、
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直上かつ前記保護膜の直下に設けられており、前記ソース・ドレイン電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直上かつ前記保護膜の直下に設けられており、前記ソース・ドレイン電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
【請求項4】
請求項１に記載の撮像素子において、
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜及び前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直下に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
前記蓄積容量用電極は、
全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜及び前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直下に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする撮像素子。
【請求項5】
少なくともＮ（Ｎは２以上の整数）以上の波長域の光を入射したときの入射方向である上から下へ向けた順に、第Ｎから第１までの複数の層が積層して構成され、
前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、
第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子の製造方法において、
前記第１の層について、
基板上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第１工程と、
前記保護膜及び前記画素電極の上に、有機膜を積層する第２工程と、
前記有機膜上に、対向電極を形成する第３工程と、を行い、
前記第ｎの層のそれぞれについて、
第ｎ－１層に形成された前記対向電極上に、層間絶縁膜または層間基板を設ける第４工程と、
前記層間絶縁膜または前記層間基板の上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第５工程と、
前記第５工程により形成された前記ＴＦＴの保護膜及び前記画素電極の上に、有機膜を積層する第６工程と、
前記第６工程により積層された前記有機膜上に、対向電極を形成する第７工程と、を行い、
前記第１工程及び前記第５工程により、前記蓄積容量用電極の全面が前記画素電極に覆われ、かつ前記画素電極の下部に設けられるように、前記蓄積容量用電極を、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚にて、同時に形成する、ことを特徴とする製造方法。
前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、
第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子の製造方法において、
前記第１の層について、
基板上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第１工程と、
前記保護膜及び前記画素電極の上に、有機膜を積層する第２工程と、
前記有機膜上に、対向電極を形成する第３工程と、を行い、
前記第ｎの層のそれぞれについて、
第ｎ－１層に形成された前記対向電極上に、層間絶縁膜または層間基板を設ける第４工程と、
前記層間絶縁膜または前記層間基板の上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第５工程と、
前記第５工程により形成された前記ＴＦＴの保護膜及び前記画素電極の上に、有機膜を積層する第６工程と、
前記第６工程により積層された前記有機膜上に、対向電極を形成する第７工程と、を行い、
前記第１工程及び前記第５工程により、前記蓄積容量用電極の全面が前記画素電極に覆われ、かつ前記画素電極の下部に設けられるように、前記蓄積容量用電極を、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚にて、同時に形成する、ことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタ（ＴＦＴ）を備えた垂直色分離型の撮像素子及びその製造方法に関する。
【背景技術】
【0002】
現行のカメラには、３つの撮像素子を用いてカラー画像を取得する３板式と、１つの撮像素子を用いてカラー画像を取得する単板式の２つの方式が用いられている。
【0003】
３板式では、入射した光を色分解プリズムにより三原色、すなわち赤（Ｒ）、緑（Ｇ）、青（Ｂ）に色分離し、３つの撮像素子でそれぞれの像を取得する。このため、入射光を効率よく利用でき、高画質な撮像が可能であるが、その一方で、色分解プリズムを用いるため小型化が困難である。
【0004】
一方、単板式では、１つの撮像素子にＲＧＢのカラーフィルタを面内配置し、色分離する。このため、小型化が可能である反面、入射光のうち特定の波長域の光以外を吸収するカラーフィルタを用いることから、３板式と比べ光の利用効率が低く、画質が低下する。
【0005】
このように、３板式と単板式には一長一短があり、カメラの高画質化と小型化の両立が可能な撮像素子の開発が求められている。
【0006】
このような中、撮像素子の高画質化と小型化の両立を目的として、１つの撮像素子を用いて、ＲＧＢ全ての情報を取得する垂直色分離型の撮像素子が提案されている。
【0007】
この撮像素子は、Ｒ光、Ｇ光、Ｂ光それぞれにのみ感度をもつ有機光電変換膜（有機膜）と、光透過型のＴＦＴを用いた信号読み出し回路とを備え、これらを交互に積層した構造で構成される。これにより、光の進行方向に色分離を行い、１つの撮像素子を用いてＲＧＢ全ての情報を取得することができる。
【0008】
例えば、１つのガラス基板上に３層の有機膜とＴＦＴを用いた信号読み出し回路と交互に直接積層した撮像素子が開示されている（例えば特許文献１を参照）。また、ガラス基板上にＴＦＴを用いた信号読み出し回路と有機膜を製膜した素子とを３枚積層した撮像素子も開示されている（例えば特許文献２を参照）。さらに、最下部の有機膜及び信号読み出し回路をＣＭＯＳイメージセンサに置き換えた撮像素子も開示されている（例えば特許文献３を参照）。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開２００２－２１７４７４号公報
【特許文献2】特開２００５－５１１１５号公報
【特許文献3】特開２０１９－１０２６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
前述の特許文献１，２，３に記載された積層型の撮像素子において、有機膜で発生した信号電荷を蓄積するための容量（画素容量）の値（画素容量値）は、有機膜の容量（有機膜容量）、信号読み出し回路の寄生容量等から決定される。
【0011】
この画素容量値によって撮像素子の感度が決定されるため、有機膜容量を考慮した適切な設計値の蓄積容量を別途設けることが望ましい。ＲＧＢの各層に蓄積容量を設けることにより、各層の感度特性を揃えた撮像素子を得ることができるからである。この場合、画素容量値は、有機膜容量、蓄積容量及び寄生容量等から決定されることとなる。
【0012】
しかしながら、各層の有機膜は、各々の特性（光吸収率、量子効率等）の差に対応した膜厚で使用する必要があることから、各層の有機膜容量に差異が生じる。
【0013】
このため、適切な設計値の蓄積容量とするためには、各層の有機膜容量の差異を補償するための蓄積容量（各層において異なる蓄積容量）を各層で別途設ける必要がある。
【0014】
しかしながら、画素レイアウト内に各層に応じたサイズの蓄積容量を設けると、下層へ光を透過させるための画素開口率が低下することがあり得る。また、各層の画素開口率に差異があると、その差異に応じて、信号読み出し回路としての特性に差異が生じる。このため、撮像素子を駆動する際に不都合が生じるという問題がある。ここで、画素開口率とは、画素において画素電極（後述する図２において、入射方向から見たときの平面内の画素電極２０－１，２０－２，２０－３）の占める割合をいう。
【0015】
そこで、本発明は前記課題を解決するためになされたものであり、その目的は、垂直色分離型の撮像素子において、画素開口率を層間で変化させることなく、かつ画素開口率を低下させることなく、各層にて適切な大きさの蓄積容量を設けた撮像素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0016】
前記課題を解決するために、請求項１の撮像素子は、少なくともＮ（Ｎは２以上の整数）以上の波長域の光を入射したときの入射方向である上から下へ向けた順に、第Ｎから第１までの複数の層が積層して構成され、前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子において、第Ｎから第１までの信号読み出し回路のそれぞれは、少なくとも１つのＴＦＴを備えると共に、配線及び蓄積容量用電極を備え、第Ｎから第１までの光電変換層のそれぞれが、画素電極、有機膜及び対向電極を備えており、前記ＴＦＴが、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成され、前記蓄積容量用電極が、前記入射方向からの平面視で全面が前記画素電極に覆われるように、前記画素電極の下部に設けられており、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする。
【0017】
また、請求項２の撮像素子は、請求項１に記載の撮像素子において、前記蓄積容量用電極が、全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜を挟むように、前記画素電極の下部に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする。
【0018】
また、請求項３の撮像素子は、請求項１に記載の撮像素子において、前記蓄積容量用電極が、全面が前記画素電極に覆われると共に、前記画素電極との間で前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直上かつ前記保護膜の直下に設けられており、前記ソース・ドレイン電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする。
【0019】
また、請求項４の撮像素子は、請求項１に記載の撮像素子において、前記蓄積容量用電極が、全面が前記画素電極に覆われると共に、前記画素電極との間で前記ゲート絶縁膜及び前記保護膜を挟むように、前記画素電極の下部であって、前記ゲート絶縁膜の直下に設けられており、前記配線または前記ゲート電極と同一の材料及び膜厚からなり、かつ同時に形成された電極である、ことを特徴とする。
【0020】
さらに、請求項５の撮像素子の製造方法は、少なくともＮ（Ｎは２以上の整数）以上の波長域の光を入射したときの入射方向である上から下へ向けた順に、第Ｎから第１までの複数の層が積層して構成され、前記複数の層のうち第１以外の層（第ｎ（ｎはＮ以下かつ２以上の整数）の層）のそれぞれが、第ｎの波長域の光を吸収して光電変換を行い、当該第ｎの層が入射した光のうち前記第ｎの波長域以外の光を透過する第ｎの光電変換層と、前記第ｎの光電変換層で発生した信号電荷を読み出す第ｎの信号読み出し回路と、を備え、第１の層が、第１の波長域の光を吸収して光電変換を行う第１の光電変換層と、前記第１の光電変換層で発生した信号電荷を読み出す第１の信号読み出し回路と、を備えた垂直色分離型の撮像素子の製造方法において、前記第１の層について、基板上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第１工程と、前記保護膜及び前記画素電極の上に、有機膜を積層する第２工程と、前記有機膜上に、対向電極を形成する第３工程と、を行い、前記第ｎの層のそれぞれについて、第ｎ－１層に形成された前記対向電極上に、層間絶縁膜または層間基板を設ける第４工程と、前記層間絶縁膜または前記層間基板の上に、少なくとも１つのＴＦＴであって、前記入射の逆方向である下から上へ向けて、ゲート電極、ゲート絶縁膜、半導体、ソース・ドレイン電極及び保護膜の順に積層して構成される前記ＴＦＴ、配線、蓄積容量用電極及び画素電極を形成する第５工程と、前記第５工程により形成された前記ＴＦＴの保護膜及び前記画素電極の上に、有機膜を積層する第６工程と、前記第６工程により積層された前記有機膜上に、対向電極を形成する第７工程と、を行い、前記第１工程及び前記第５工程により、前記蓄積容量用電極の全面が前記画素電極に覆われ、かつ前記画素電極の下部に設けられるように、前記蓄積容量用電極を、前記配線、前記ゲート電極及び前記ソース・ドレイン電極のうちのいずれかと同一の材料及び膜厚にて、同時に形成する、ことを特徴とする。
【発明の効果】
【0021】
以上のように、本発明によれば、垂直色分離型の撮像素子において、画素開口率を層間で変化させることなく、かつ画素開口率を低下させることなく、各層にて適切な大きさの蓄積容量を設けることができる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態による撮像素子の構成例を模式的に示す断面図である。
【図2】本発明の実施形態による撮像素子の断面図における構成要素の具体例を示す図である。
【図3】本発明の実施形態による撮像素子の製造工程の例を示す図である。
【図4】第３層の形成工程の例を説明する図である。
【図5】第１の変形例による撮像素子の断面図における構成要素の具体例を示す図である。
【図6】第２の変形例による撮像素子の断面図における構成要素の具体例を示す図である。
【図7】１画素１トランジスタ構成における単層の回路例を示す図である。
【図8】１画素１トランジスタ構成における単層のレイアウト例を示す図である。
【図9】１画素３トランジスタ構成における単層の回路例を示す図である。
【図10】１画素３トランジスタ構成における単層のレイアウト例を示す図である。
【図11】第１の変形例における１画素１トランジスタ構成の場合の単層のレイアウト例を示す図である。
【図12】第１の変形例における１画素３トランジスタ構成の場合の単層のレイアウト例を示す図である。
【発明を実施するための形態】
【0023】
以下、本発明を実施するための形態について図面を用いて詳細に説明する。
〔撮像素子の構成〕
まず、本発明の実施形態による撮像素子の構成について説明する。図１は、本発明の実施形態による撮像素子の構成例を模式的に示す断面図であり、１画素の断面を示している。
〔撮像素子の構成〕
まず、本発明の実施形態による撮像素子の構成について説明する。図１は、本発明の実施形態による撮像素子の構成例を模式的に示す断面図であり、１画素の断面を示している。
【0024】
この撮像素子１は、垂直色分離型の有機撮像素子であり、第１の光電変換層１０－１と第２の光電変換層１０－２と第３の光電変換層１０－３とを、所定の光を入射したときの入射方向である上から下へ向けた順に備えている。また、撮像素子１は、第１の信号読み出し回路１１－１を第１の光電変換層１０－１の下であってかつ第２の光電変換層１０－２の上に、第２の信号読み出し回路１１－２を第２の光電変換層１０－２の下であってかつ第３の光電変換層１０－３の上に、第３の信号読み出し回路１１－３を第３の光電変換層の下に、それぞれ備えている。また、撮像素子１は、第１の層間絶縁層１２－１を第１の信号読み出し回路１１－１の下であってかつ第２の光電変換層１０－２の上に、第２の層間絶縁層１２－２を第２の信号読み出し回路１１－２の下であってかつ第３の光電変換層１０－３の上に、基板１３を第３の信号読み出し回路１１－３の下に、それぞれ備えている。
【0025】
図１に示すように、撮像素子１は３層構造をなしており、入射方向である上から下へ向けて、第１の光電変換層１０－１、第１の信号読み出し回路１１－１及び第１の層間絶縁層１２－１による第１層、第２の光電変換層１０－２、第２の信号読み出し回路１１－２及び第２の層間絶縁層１２－２による第２層、並びに第３の光電変換層１０－３、第３の信号読み出し回路１１－３及び基板１３による第３層から構成される。
【0026】
この撮像素子１は、少なくとも第１の波長域の光、第２の波長域の光及び第３の波長域の光を含む光を、図１に示す入射方向から入射するものとする。
【0027】
第１の光電変換層１０－１は、撮像素子１の入射光のうち第１の波長域の光を吸収して光電変換を行い、かつ第２の波長域の光及び第３の波長域の光を透過する。第１の信号読み出し回路１１－１は、第１の光電変換層１０－１の光電変換により発生した信号電荷を読み出す。
【0028】
第２の光電変換層１０－２は、第１の光電変換層１０－１にて透過した第２の波長域の光及び第３の波長域の光のうち第２の波長域の光を吸収して光電変換を行い、かつ第３の波長域の光を透過する。第２の信号読み出し回路１１－２は、第２の光電変換層１０－２の光電変換により発生した信号電荷を読み出す。
【0029】
第３の光電変換層１０－３は、第２の光電変換層１０－２にて透過した第３の波長域の光を吸収して光電変換を行う。第３の信号読み出し回路１１－３は、第３の光電変換層１０－３の光電変換により発生した信号電荷を読み出す。
【0030】
【0031】
撮像素子１の第１層における第１の光電変換層１０－１は、透明な画素電極（以下、「画素電極」という。）２０－１、透明な対向電極（以下、「対向電極」という。）２１－１、及びこれらの電極に上下面を挟まれた有機膜２２－１から構成される。
【0032】
第１層における第１の信号読み出し回路１１－１は、ＴＦＴ３０－１、配線３１－１及び透明な蓄積容量用電極（以下、「蓄積容量用電極」という。）３２－１を備えている。ＴＦＴ３０－１は、層間絶縁層１２－１である層間絶縁膜５０－１の上に、入射方向の逆方向である下から上へ向けて、ゲート電極４０、ゲート絶縁膜４１、半導体４２、ソース・ドレイン電極４３，４４（ソース電極４３及びドレイン電極４４）及び保護膜４５の順で積層して構成される。ＴＦＴ３０－１のソース電極４３及び配線３１－１は、ビアホール５１により接続される。
【0033】
蓄積容量用電極３２－１は、入射方向からの平面視で全面が画素電極２０－１に覆われるように、かつ画素電極２０－１の下部にゲート絶縁膜４１を挟むように設けられており、配線３１－１またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成された（配線３１－１またはゲート電極４０と一体的に（同じプロセスにて）形成された）電極である。また、層間絶縁層１２－１は、層間絶縁膜５０－１により構成される。
【0034】
第２層における第２の光電変換層１０－２は、第１層における第１の光電変換層１０－１と同様の構成要素からなり、画素電極２０－２、対向電極２１－２及び有機膜２２－２から構成される。また、第２の信号読み出し回路１１－２は、第１の信号読み出し回路１１－１と同様の構成要素からなり、ＴＦＴ３０－２、配線３１－２及び蓄積容量用電極３２－２を備えている。蓄積容量用電極３２－２は、第１層における蓄積容量用電極３２－１と同様の電極である。また、層間絶縁層１２－２は、層間絶縁膜５０－２により構成される。
【0035】
第３層における第３の光電変換層１０－３は、第１層における第１の光電変換層１０－１と同様の構成要素からなり、画素電極２０－３、対向電極２１－３及び有機膜２２－３から構成される。また、第３の信号読み出し回路１１－３は、第１の信号読み出し回路１１－１と同様の構成要素からなり、ＴＦＴ３０－３、配線３１－３及び蓄積容量用電極３２－３を備えている。蓄積容量用電極３２－３は、第１層における蓄積容量用電極３２－１と同様の電極である。
【0036】
〔撮像素子の製造方法〕
次に、本発明の実施形態による撮像素子１の製造方法について説明する。図３は、図１及び図２に示した本発明の実施形態による撮像素子１の製造工程の例を示す図であり、図４は、撮像素子１における第３層の形成工程の例を説明する図である。
次に、本発明の実施形態による撮像素子１の製造方法について説明する。図３は、図１及び図２に示した本発明の実施形態による撮像素子１の製造工程の例を示す図であり、図４は、撮像素子１における第３層の形成工程の例を説明する図である。
【0037】
図３に示すように、撮像素子１の製造は、第３層の形成（工程Ｐ３０１～Ｐ３０３）、第２層の形成（工程Ｐ３０４～Ｐ３０６）及び第１層の形成（工程Ｐ３０７～Ｐ３０９）の順で行われる。
【0038】
【0039】
尚、工程Ｐ３０１では、基板１３上に配線３１－３及び蓄積容量用電極３２－３を、同一の材料及び膜厚にて同時に形成するようにしたが、基板１３上にゲート電極４０及び蓄積容量用電極３２－３を、同一の材料及び膜厚にて同時に形成するようにしてもよい。この場合、配線３１－３は、後段の工程により基板１３上に形成され、後段の工程Ｐ３０２－１では、基板１３上にゲート電極４０を形成する必要はない。後述する工程Ｐ３０５，Ｐ３０８についても同様である。
【0040】
次に、工程Ｐ３０１の後、基板１３上にＴＦＴ３０－３を形成すると共に、ＴＦＴ３０－３のゲート絶縁膜４１上に画素電極２０－３を形成する（工程Ｐ３０２）。
【0041】
具体的には、図４を参照して、工程Ｐ３０１の後、基板１３上にゲート電極４０を形成し、基板１３、配線３１－３、ゲート電極４０及び蓄積容量用電極３２－３上にゲート絶縁膜４１を積層し、ゲート絶縁膜４１上に画素電極２０－３を形成する（工程Ｐ３０２－１）。
【0042】
そして、配線３１－３と後述するソース電極４３とを接続するためのビアホール５１をゲート絶縁膜４１の所定箇所に形成し、ゲート絶縁膜４１上に半導体４２を形成し、ゲート絶縁膜４１及び半導体４２上にソース電極４３を形成し、ゲート絶縁膜４１、半導体４２及び画素電極２０－３上にドレイン電極４４を形成する（工程Ｐ３０２－２）。
【0043】
そして、ゲート絶縁膜４１、半導体４２、ソース電極４３、ドレイン電極４４及び画素電極２０－３の上に保護膜４５を積層する（工程Ｐ３０２－３）。
【0044】
これにより、工程Ｐ３０２－１～Ｐ３０２－３にて、ＴＦＴ３０－３が基板１３上にゲート電極４０、ゲート絶縁膜４１、半導体４２、ソース・ドレイン電極４３，４４及び保護膜４５の順で積層して構成される。
【0045】
【0046】
これにより、工程Ｐ３０１～Ｐ３０３にて、撮像素子１の第３層が形成される。このようにして作製された第３層の単層素子に対し、後述する工程Ｐ３０４，Ｐ３０７にて層間絶縁膜５０－２，５０－１を設ける等の工程Ｐ３０４～Ｐ３０９によって３層積層することで、撮像素子１が形成される。
【0047】
（第２層の形成）
次に、第３層が形成された後、第２層の形成のために、図３を参照して、第３層の対向電極２１－３上に層間絶縁膜５０－２を積層する（工程Ｐ３０４）。
次に、第３層が形成された後、第２層の形成のために、図３を参照して、第３層の対向電極２１－３上に層間絶縁膜５０－２を積層する（工程Ｐ３０４）。
【0048】
次に、層間絶縁膜５０－２上に配線３１－２及び蓄積容量用電極３２－２を、同一の材料及び膜厚にて同時に形成する（工程Ｐ３０５）。
【0049】
次に、前述の工程Ｐ３０２と同様に、層間絶縁膜５０－２上にＴＦＴ３０－２を形成すると共に、ＴＦＴ３０－２のゲート絶縁膜４１上に画素電極２０－２を形成する。そして、前述の工程Ｐ３０３と同様に、画素電極２０－２及び保護膜４５上に有機膜２２－２を積層し、有機膜２２－２上に対向電極２１－２を形成する（工程Ｐ３０６）。
【0050】
これにより、工程Ｐ３０４～Ｐ３０６にて、撮像素子１の第２層が形成される。
【0051】
（第１層の形成）
次に、第２層が形成された後、第１層の形成のために、第２層の対向電極２１－２上に層間絶縁膜５０－１を積層する（工程Ｐ３０７）。
次に、第２層が形成された後、第１層の形成のために、第２層の対向電極２１－２上に層間絶縁膜５０－１を積層する（工程Ｐ３０７）。
【0052】
次に、層間絶縁膜５０－１上に配線３１－１及び蓄積容量用電極３２－１を、同一の材料及び膜厚にて同時に形成する（工程Ｐ３０８）。
【0053】
次に、前述の工程Ｐ３０２と同様に、層間絶縁膜５０－１上にＴＦＴ３０－１を形成すると共に、ＴＦＴ３０－１のゲート絶縁膜４１上に画素電極２０－１を形成する。そして、前述の工程Ｐ３０３と同様に、画素電極２０－１及び保護膜４５上に有機膜２２－１を積層し、有機膜２２－１上に対向電極２１－１を形成する（工程Ｐ３０９）。
【0054】
これにより、工程Ｐ３０７～Ｐ３０９にて、撮像素子１の第１層が形成され、結果として撮像素子１が作製される。
【0055】
【0056】
これに対し、撮像素子１の全体に保護膜４５を形成し、保護膜４５の直上に開口部を設けることで、当該の開口部に、画素電極２０－１，２０－２，２０－３を、配置するようにしてもよい。いずれの場合も、蓄積容量用電極３２－１，３２－２，３２－３は、配線３１－１，３１－２，３１－３またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成される。
【0057】
〔変形例〕
次に、図１～図４に示した本発明の実施形態による撮像素子１の変形例について説明する。
（第１の変形例）
図５は、第１の変形例による撮像素子の断面図における構成要素の具体例を示す図であり、図２に示した撮像素子１の断面図の第３層に対応する構造を示している。
次に、図１～図４に示した本発明の実施形態による撮像素子１の変形例について説明する。
（第１の変形例）
図５は、第１の変形例による撮像素子の断面図における構成要素の具体例を示す図であり、図２に示した撮像素子１の断面図の第３層に対応する構造を示している。
【0058】
この第１の変形例による撮像素子２は、図１と同様の３層構造をなしており、入射方向である上から下へ向けて、第１層、第２層及び第３層から構成される。図５には、第３層のみが示されており、第１層及び第２層は、第３層の基板１３の代わりに、層間絶縁層１２－１である層間絶縁膜５０－１及び層間絶縁層１２－２である層間絶縁膜５０－２をそれぞれ備えている。
【0059】
撮像素子２においては、画素電極２０－１，２０－２，２０－３が保護膜４５の直上に形成されると共に、蓄積容量用電極３２－１，３２－２，３２－３がゲート絶縁膜４１の直上かつ保護膜４５の直下に形成される。
【0060】
具体的には、第３層における第３の信号読み出し回路１１－３は、ＴＦＴ３０－３、配線３１－３及び蓄積容量用電極３２－３を備えている。ＴＦＴ３０－３は、図２に示したＴＦＴ３０－３と同様に、基板１３の上にゲート電極４０、ゲート絶縁膜４１等及び保護膜４５の順で積層して構成される。ＴＦＴ３０－３のソース電極４３及び配線３１－３は、ビアホール５１により接続され、画素電極２０－３及びドレイン電極４４は、ビアホール５２により接続される。
【0061】
蓄積容量用電極３２－３は、入射方向からの平面視で全面が画素電極２０－３に覆われるように、かつ画素電極２０－３の下部に保護膜４５を挟み、かつゲート絶縁膜４１の上部に設けられており、ソース・ドレイン電極４３，４４と同一の材料及び膜厚からなり、かつ同時に形成された電極である。つまり、蓄積容量用電極３２－３は、全面が画素電極２０－３に覆われると共に、保護膜４５の直下かつゲート絶縁膜４１の直上に設けられている。第２層及び第１層についても同様である。
【0062】
次に、第１の変形例による撮像素子２の製造方法について説明する。撮像素子２の製造は、図３に示した撮像素子１の場合と同様に、第３層の形成、第２層の形成及び第１層の形成の順で行われる。
【0063】
まず、第３層の形成のために、基板１３上に配線３１－３を形成し、そして、基板１３上にＴＦＴ３０－３を形成すると共に、ゲート絶縁膜４１の直上かつ保護膜４５の直下に蓄積容量用電極３２－３を形成する。
【0064】
具体的には、基板１３上にゲート電極４０を形成し、基板１３、配線３１－３及びゲート電極４０上にゲート絶縁膜４１を積層し、ゲート絶縁膜４１上に蓄積容量用電極３２－３を形成する。
【0065】
次に、配線３１－３と後述するソース電極４３とを接続するためのビアホール５１をゲート絶縁膜４１の所定箇所に形成し、ゲート絶縁膜４１上に半導体４２を形成し、ゲート絶縁膜４１及び半導体４２上にソース電極４３を形成し、ゲート絶縁膜４１及び半導体４２上にドレイン電極４４を形成する。
【0066】
次に、蓄積容量用電極３２－３、ゲート絶縁膜４１、半導体４２、ソース電極４３及びドレイン電極４４上に保護膜４５を積層する。そして、ドレイン電極４４と後述する画素電極２０－３とを接続するためのビアホール５２を保護膜４５の所定箇所に形成し、保護膜４５上に画素電極２０－３を形成する。
【0067】
次に、画素電極２０－３及び保護膜４５上に有機膜２２－３を積層し、有機膜２２－３上に対向電極２１－３を形成する。
【0068】
これにより、撮像素子２の第３層が形成される。このようにして作製された第３層の単層素子に対し、層間絶縁膜５０－２，５０－１を設ける等によって、第２層及び第１層を積層することで、３層構造の撮像素子２が形成される。
【0069】
【0070】
この第２の変形例による撮像素子３は、図１と同様の３層構造をなしており、入射方向である上から下へ向けて、第１層、第２層及び第３層から構成される。図６には、第３層のみが示されており、第１層及び第２層は、第３層の基板１３の代わりに、層間絶縁層１２－１である層間絶縁膜５０－１及び層間絶縁層１２－２である層間絶縁膜５０－２をそれぞれ備えている。
【0071】
撮像素子３においては、画素電極２０－１，２０－２，２０－３が保護膜４５の直上に形成されると共に、蓄積容量用電極３２－１，３２－２，３２－３がゲート絶縁膜４１の直下に形成される。
【0072】
具体的には、第３層における第３の信号読み出し回路１１－３は、ＴＦＴ３０－３、配線３１－３及び蓄積容量用電極３２－３を備えている。ＴＦＴ３０－３は、図２に示したＴＦＴ３０－３と同様に、基板１３の上にゲート電極４０、ゲート絶縁膜４１等及び保護膜４５の順で積層して構成される。ＴＦＴ３０－３のソース電極４３及び配線３１－３は、ビアホール５１により接続され、画素電極２０－３及びドレイン電極４４は、ビアホール５２により接続される。
【0073】
蓄積容量用電極３２－３は、入射方向からの平面視で全面が画素電極２０－３に覆われるように、かつ画素電極２０－３の下部に保護膜４５及びゲート絶縁膜４１を挟み、かつゲート絶縁膜４１の下部に設けられており、配線３１－３またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成された電極である。つまり、蓄積容量用電極３２－３は、全面が画素電極２０－３に覆われると共に、画素電極２０－３の下部であって、かつゲート絶縁膜４１の直下に設けられている。第２層及び第１層についても同様である。
【0074】
次に、第２の変形例による撮像素子３の製造方法について説明する。撮像素子３の製造は、図３に示した撮像素子１の場合と同様に、第３層の形成、第２層の形成及び第１層の形成の順で行われる。
【0075】
まず、第３層の形成のために、基板１３上に配線３１－３及び蓄積容量用電極３２－３を、同一の材料及び膜厚にて同時に形成する。そして、基板１３上にＴＦＴ３０－３を形成する。尚、蓄積容量用電極３２－３は、後述するゲート電極４０と同一の材料及び膜厚にて同時に形成するようにしてもよい。
【0076】
次に、配線３１－３と後述するソース電極４３とを接続するためのビアホール５１をゲート絶縁膜４１の所定箇所に形成し、ゲート絶縁膜４１上に半導体４２を形成し、ゲート絶縁膜４１及び半導体４２上にソース電極４３を形成し、ゲート絶縁膜４１及び半導体４２上にドレイン電極４４を形成する。
【0077】
次に、ゲート絶縁膜４１、半導体４２、ソース電極４３及びドレイン電極４４上に保護膜４５を積層する。そして、ドレイン電極４４と後述する画素電極２０－３とを接続するためのビアホール５２を保護膜４５の所定箇所に形成し、保護膜４５上に画素電極２０－３を形成する。
【0078】
次に、画素電極２０－３及び保護膜４５上に有機膜２２－３を積層し、有機膜２２－３上に対向電極２１－３を形成する。
【0079】
これにより、撮像素子３の第３層が形成される。このようにして作製された第３層の単層素子に対し、層間絶縁膜５０－２，５０－１を設ける等によって、第２層及び第１層を積層することで、３層構造の撮像素子３が形成される。
【0080】
〔回路例及び平面視のレイアウト例〕
前述の図１～図４では、撮像素子１について、画素電極２０とドレイン電極４４（またはソース電極４３）とが接続される１つのＴＦＴ３０が設けられた１画素１トランジスタ構成（１層１トランジスタ構成）として説明した。これに対し、撮像素子１は、１画素に複数のトランジスタが設けられた１画素複数トランジスタ構成（１層複数トランジスタ構成）であってもよい。図５に示した第１の変形例の撮像素子２及び図６に示した第２の変形例の撮像素子３についても同様である。
前述の図１～図４では、撮像素子１について、画素電極２０とドレイン電極４４（またはソース電極４３）とが接続される１つのＴＦＴ３０が設けられた１画素１トランジスタ構成（１層１トランジスタ構成）として説明した。これに対し、撮像素子１は、１画素に複数のトランジスタが設けられた１画素複数トランジスタ構成（１層複数トランジスタ構成）であってもよい。図５に示した第１の変形例の撮像素子２及び図６に示した第２の変形例の撮像素子３についても同様である。
【0081】
以下、１画素１トランジスタ構成における単層の回路、及び１画素３トランジスタ構成における単層の回路について説明する。尚、画素電極２０－１，２０－２，２０－３を総称して画素電極２０とし、対向電極２１－１，２１－２，２１－３を総称して対向電極２１とし、蓄積容量用電極３２－１，３２－２，３２－３を総称して蓄積容量用電極３２とする。また、配線３１－１，３１－２，３１－３を総称して配線３１とし、ＴＦＴ３０－１，３０－２，３０－３を総称してＴＦＴ３０とする。
【0082】
（撮像素子１における１画素１トランジスタ構成）
まず、図２に示した本発明の実施形態の撮像素子１における回路例及び平面視のレイアウト例について説明する。
まず、図２に示した本発明の実施形態の撮像素子１における回路例及び平面視のレイアウト例について説明する。
【0083】
図７は、１画素１トランジスタ構成における単層の回路例を示す図である。この撮像素子１の回路は、画素電極２０とソース電極４３またはドレイン電極４４とが接続される選択用ＴＦＴ３０Ａ（ＭS）、対向電極２１と画素電極２０とに挟まれた有機膜２２によるコンデンサ要素、及び、画素電極２０と蓄積容量用電極３２とに挟まれたゲート絶縁膜４１によるコンデンサ要素（ＣS）により構成され、図２に示した各層の構造に対応している。この場合、有機膜２２によるコンデンサ要素の有機膜容量に、コンデンサ要素（ＣS）の蓄積容量を加算した容量値は、各層において同じとなる。
【0084】
【0085】
図８に示すように、撮像素子１の単層には、１つの選択用ＴＦＴ３０Ａに加え、蓄積容量用電極３２の上部に画素電極２０が形成されており、これらのレイヤのさらに上部の全面に、図示しない有機膜２２及び対向電極２１が形成されている（図２を参照）。
【0086】
画素電極２０は、保護膜４５が存在しない保護膜開口部６０の内部に配置されている。
【0087】
（撮像素子１における１画素３トランジスタ構成）
図９は、１画素３トランジスタ構成における単層の回路例を示す図である。この撮像素子１の回路は、後述する増幅用ＴＦＴ３０Ｂとソース電極４３またはドレイン電極４４とが接続される選択用ＴＦＴ３０Ａ（ＭS）、画素電極２０とゲート電極４０とが接続される増幅用ＴＦＴ３０Ｂ（ＭA）、蓄積容量用電極３２をリセットするリセット用ＴＦＴ３０Ｃ（ＭR）、対向電極２１と画素電極２０とに挟まれた有機膜２２によるコンデンサ要素、及び、画素電極２０と蓄積容量用電極３２とに挟まれたゲート絶縁膜４１によるコンデンサ要素（ＣS）により構成され、図２に示した各層において３つのＴＦＴ３０を備えた構造に対応している。
図９は、１画素３トランジスタ構成における単層の回路例を示す図である。この撮像素子１の回路は、後述する増幅用ＴＦＴ３０Ｂとソース電極４３またはドレイン電極４４とが接続される選択用ＴＦＴ３０Ａ（ＭS）、画素電極２０とゲート電極４０とが接続される増幅用ＴＦＴ３０Ｂ（ＭA）、蓄積容量用電極３２をリセットするリセット用ＴＦＴ３０Ｃ（ＭR）、対向電極２１と画素電極２０とに挟まれた有機膜２２によるコンデンサ要素、及び、画素電極２０と蓄積容量用電極３２とに挟まれたゲート絶縁膜４１によるコンデンサ要素（ＣS）により構成され、図２に示した各層において３つのＴＦＴ３０を備えた構造に対応している。
【0088】
【0089】
図１０に示すように、撮像素子１の単層には、３つのＴＦＴである選択用ＴＦＴ３０Ａ、増幅用ＴＦＴ３０Ｂ及びリセット用ＴＦＴ３０Ｃに加え、蓄積容量用電極３２の上部に画素電極２０が形成されており、これらのレイヤのさらに上部の全面に、図示しない有機膜２２及び対向電極２１が形成されている（図２を参照）。
【0090】
画素電極２０は、保護膜４５が存在しない保護膜開口部６０の内部に配置されている。また、ビアホール５１’は、図示しないゲート絶縁膜４１内に形成されている。
【0091】
尚、図８及び図１０に示したレイアウト例では、図１～図４及び図６に示したように、蓄積容量用電極３２が配線３１またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成された場合を示している。蓄積容量用電極３２から画素外に接続される配線は、他の横方向の配線と交差することなく形成される。
【0092】
（撮像素子２における１画素１トランジスタ構成）
次に、図５に示した第１の変形例の撮像素子２における回路例及び平面視のレイアウト例について説明する。前述のとおり、図５に示した第１の変形例の撮像素子２では、蓄積容量用電極３２がソース・ドレイン電極４３，４４と同一の材料及び膜厚からなり、かつ同時に形成された場合を示している。
次に、図５に示した第１の変形例の撮像素子２における回路例及び平面視のレイアウト例について説明する。前述のとおり、図５に示した第１の変形例の撮像素子２では、蓄積容量用電極３２がソース・ドレイン電極４３，４４と同一の材料及び膜厚からなり、かつ同時に形成された場合を示している。
【0093】
【0094】
図１１に示すように、撮像素子２の単層には、１つの選択用ＴＦＴ３０Ａに加え、蓄積容量用電極３２の上部に画素電極２０が形成されており、これらのレイヤのさらに上部の全面に、図示しない有機膜２２及び対向電極２１が形成されている（図５を参照）。
【0095】
画素電極２０は、保護膜開口部６０の内部に配置されている。また、ビアホール５１’は、図示しないゲート絶縁膜４１内に形成されている。
【0096】
蓄積容量用電極３２から画素外に接続される配線は、横方向の配線を形成するときに、縦方向の配線との交差部（図示しないゲート絶縁膜４１内に形成されたビアホール５１’の箇所）に予め形成しておく。そして、ゲート絶縁膜４１を開口した後に、縦配線と同時に蓄積容量用電極３２を形成し、蓄積容量用電極３２は、予め形成しておいた横方向の配線（蓄積容量用電極３２から画素外に接続される配線）に接続される。また、蓄積容量用電極３２から画素外に接続される配線３１は、他の横方向の配線と交差することなく形成される。後述する図１２についても同様である。
【0097】
【0098】
図１２に示すように、撮像素子２の単層には、３つのＴＦＴである選択用ＴＦＴ３０Ａ、増幅用ＴＦＴ３０Ｂ及びリセット用ＴＦＴ３０Ｃに加え、蓄積容量用電極３２の上部に画素電極２０が形成されており、これらのレイヤのさらに上部の全面に、図示しない有機膜２２及び対向電極２１が形成されている（図５を参照）。
【0099】
画素電極２０は、保護膜開口部６０の内部に配置されている。また、ビアホール５１’は、図示しないゲート絶縁膜４１内に形成されている。蓄積容量用電極３２から画素外に接続される配線は、図１１と同様である。
【0100】
尚、図１～図１２に示した例は、撮像素子１，２，３の１画素のみを示しているが、撮像素子１，２，３は、実際はアレイ状に縦横に配列された数の画素を備えている。また、図１～図１２に示した例は、蓄積容量用電極３２が画素外でグランドに接続された場合を示しているが（図７及び図９を参照）、蓄積容量用電極３２は、リセット電位以下であって、かつ固定電位の電源に接続されるようにしてもよい。
【0101】
〔撮像素子１の構成要素の材料等〕
次に、図２に示した撮像素子１の構成要素の材料等について説明する。図５に示した第１の変形例による撮像素子２及び図６に示した第２の変形例による撮像素子３についても同様である。
次に、図２に示した撮像素子１の構成要素の材料等について説明する。図５に示した第１の変形例による撮像素子２及び図６に示した第２の変形例による撮像素子３についても同様である。
【0102】
以下、第１の光電変換層１０－１、第２の光電変換層１０－２及び第３の光電変換層１０－３を総称して光電変換層１０とし、第１の信号読み出し回路１１－１、第２の信号読み出し回路１１－２及び第３の信号読み出し回路１１－３を総称して信号読み出し回路１１とする。また、第１の層間絶縁層１２－１及び第２の層間絶縁層１２－２を総称して層間絶縁層１２とし、層間絶縁膜５０－１，５０－２を総称して層間絶縁膜５０とする。
【0103】
基板１３の材料としては、ガラス、シリコン、酸化シリコン、酸化マグネシウム、酸化ニッケル、酸化アルミニウム、プラスチックフィルム、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）等が用いられる。
【0104】
光電変換層１０は、光の入射方向から見て四角形状となっており、光電変換層１０の有機膜２２は、特定の波長域の光を吸収し、他の波長域の光を透過する性質を有する単独の有機材料が用いられる。尚、有機膜２２は、有機材料を２種類以上混合または積層して構成するようにしてもよい。
【0105】
青色光のみに感度を有する（青色光の波長域の光を吸収し、これ以外の光を透過する）有機材料としては、例えばクマリン誘導体、ポルフィリン誘導体が用いられる。緑色光のみに感度を有する（緑色光の波長域の光を吸収し、これ以外の光を透過する）有機材料としては、例えばキナクリドン誘導体、ペリレン誘導体が用いられる。赤色光のみに感度を有する（赤色光の波長域の光を吸収し、これ以外の光を透過する）有機材料としては、例えばフタロシアニン誘導体、ナフタロシアニン誘導体が用いられる。
【0106】
有機膜２２の膜厚は、１０ｎｍ～１μｍ程度であることが望ましい。また、光電変換層１０には、電極からの電荷注入を防ぐために、膜厚５ｎｍ～５０ｎｍ程度の電子ブロッキング層または正孔ブロッキング層を適宜挿入するようにしてもよい。
【0107】
画素電極２０の材料としては、光透過性を有する透明な導電性材料が望ましい。例えば、インジウムスズ酸化物（ＩＴＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、酸化インジウム・酸化亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ2）等が用いられる。画素電極２０の膜厚は５ｎｍ～１００ｎｍ程度であることが望ましい。
【0108】
対向電極２１の材料としては、光透過性を有する透明な導電性材料が望ましい。例えば、インジウムスズ酸化物（ＩＴＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、酸化インジウム・酸化亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ2）等が用いられる。
【0109】
蓄積容量用電極３２の材料は、配線３１、ゲート電極４０及びソース・ドレイン電極４３，４４のうちのいずれかと同じ材料を用いて一括形成される。蓄積容量用電極３２の膜厚は５ｎｍ～１００ｎｍ程度であることが望ましい。
【0110】
信号読み出し回路１１のＴＦＴ３０としては、光透過性を有する半導体材料からなるＴＦＴを用いたものが望ましい。例えば半導体材料として、酸化亜鉛（ＺｎＯ）、アモルファス酸化物半導体であるインジウム・ガリウム・酸化亜鉛（ＩｎＧａＺｎＯ）等が用いられる。ＴＦＴ３０の膜厚は５ｎｍ～１００ｎｍであることが望ましい。
【0111】
保護膜４５の材料としては、縁性材料で形成されるものが望ましい。例えば、シリコン、酸化シリコン、酸化マグネシウム、酸化ニッケル、酸化アルミニウム等の無機絶縁材料、または、オレフィン系樹脂、アクリル系樹脂、ポリイミド系等の有機絶縁材料が用いられる。また、これらを２種類以上積層したもの等が用いられる。保護膜４５の膜厚は５０ｎｍ～数μｍ程度であることが望ましい。
【0112】
ＴＦＴ３０のゲート絶縁膜４１の材料としては、例えばシリコン、酸化シリコン、酸化マグネシウム、酸化ニッケル、酸化アルミニウム等の無機絶縁材料、または、オレフィン系樹脂、アクリル系樹脂、ポリイミド系等の有機絶縁材料が用いられる。また、それらを２種類以上積層したもの等が用いられる。ゲート絶縁膜４１の膜厚は５０ｎｍ～数１００ｎｍ程度であることが望ましい。
【0113】
基板１３及び層間絶縁層１２（層間絶縁膜５０）の材料としては、光透過性を有する絶縁性材料で形成されたものが望ましい。例えばシリコン、酸化シリコン、酸化マグネシウム、酸化ニッケル、酸化アルミニウム、プラスチックフィルム、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）等が用いられる。
【0114】
〔カラー撮像素子の例〕
次に、撮像素子１を３層積層カラー撮像素子に適用した場合について説明する。撮像素子２，３についても同様である。
次に、撮像素子１を３層積層カラー撮像素子に適用した場合について説明する。撮像素子２，３についても同様である。
【0115】
画素ピッチを５０μｍとし、画素開口率、すなわち画素において画素電極２０－１，２０－２，２０－３の占める割合を３７％とし、画素電極２０－１，２０－２，２０－３の面積を９．２５×１０-10ｍ２とする。また、第１の波長域の光を青色光（ピーク波長４５０ｎｍ）、第２の波長域の光を緑色光（ピーク波長５００～５４０ｎｍ）、第３の波長域の光を赤色光（ピーク波長６５０ｎｍ）とする。
【0116】
第１の光電変換層１０－１の有機膜２２－１としてクマリン誘導体（比誘電率４．０）を４００ｎｍ、第２の光電変換層１０－２の有機膜２２－２としてキナクリドン誘導体（比誘電率４．０）を２００ｎｍ、第３の光電変換層１０－３の有機膜２２－３としてナフタロシアニン誘導体（比誘電率４．０）を１００ｎｍ積層すると共に、第１～３の光電変換層１０－１，１０－２，１０－３のそれぞれに電子ブロッキング層及び正孔ブロッキング層（共に誘電率４．０）を各３０ｎｍ挿入する。
【0117】
この場合の第１～３の光電変換層１０－１，１０－２，１０－３の静電容量（有機膜２２－１，２２－２，２２－３を挟む対向電極２１－１，２１－２，２１－３と画素電極２０－１，２０－２，２０－３との間の静電容量）は、それぞれ７１．２ｆＦ，１２６ｆＦ，２０５ｆＦである。
【0118】
いま、図４に示したように、蓄積容量用電極３２－１，３２－２，３２－３を、それぞれ配線３１－１，３１－２，３１－３と同時に、かつ画素電極２０－１，２０－２，２０－３との間でゲート絶縁膜４１を挟む形で形成し、画素容量値を４０ｆＦにする場合を想定する。
【0119】
この場合、ゲート絶縁膜４１として膜厚２００ｎｍの酸化シリコン（比誘電率３．９）を用いるとすると、蓄積容量用電極３２－１，３２－２，３２－３の静電容量（ゲート絶縁膜４１を挟む蓄積容量用電極３２－１，３２－２，３２－３と画素電極２０－１，２０－２，２０－３との間の静電容量）は、それぞれ９１．３ｆＦ，５８．６ｆＦ，４９．７ｆＦとすればよい。
【0120】
したがって、蓄積容量用電極３２－１，３２－２，３２－３の面積は、それぞれ５．２９×１０-10ｍ２，３．３９×１０-10ｍ２，２．８８×１０-10ｍ２とすればよい。
【0121】
このように、前述の面積を有する蓄積容量用電極３２－１，３２－２，３２－３を設けることにより、各層の有機膜２２－１，２２－２，２２－３の膜厚の違いに伴う有機膜容量の違いを吸収し、各層で同一の画素容量値である４０ｆＦを実現することができる。
【0122】
また、画素電極２０－１，２０－２，２０－３の面積は９．２５×１０-10ｍ２であり、蓄積容量用電極３２－１，３２－２，３２－３の面積はそれぞれ５．２９×１０-10ｍ２，３．３９×１０-10ｍ２，２．８８×１０-10ｍ２であるため、蓄積容量用電極３２－１，３２－２，３２－３の面積を画素電極２０－１，２０－２，２０－３の面積よりも小さくすることができ、レイアウト設計に矛盾が生じることはない。
【0123】
つまり、蓄積容量用電極３２－１，３２－２，３２－３は、入射方向の平面視で全面がそれぞれ画素電極２０－１，２０－２，２０－３に覆われるように、画素電極２０－１，２０－２，２０－３の下部に設けることができる。
【0124】
また、撮像素子１を３層積層カラー撮像素子に適用した場合、各層に異なる材料及び膜厚の有機膜２２－１，２２－２，２２－３を用いたとしても、画素開口率を層間で変化させることなく同一にすることができる。また、ＴＦＴ３０をそのまま配置することができ、かつ他の金属材料は不要であるため、画素開口率を低下させることなく、すなわち画素開口率を犠牲にすることなく、各層にて適切な大きさの蓄積容量用電極３２－１，３２－２，３２－３を設けることができる。そして、各層にて画素容量値を同一にすることができる。
【0125】
以上のように、本発明の実施形態による撮像素子１によれば、垂直色分離型の３層構造をなし、各層は、光電変換層１０、信号読み出し回路１１及び層間絶縁層１２（第３層の場合は基板１３）を備えて構成される。
【0126】
光電変換層１０は、画素電極２０、対向電極２１、及びこれらの電極に上下面を挟まれた有機膜２２から構成され、信号読み出し回路１１は、ＴＦＴ３０、配線３１及び蓄積容量用電極３２から構成される。
【0127】
ＴＦＴ３０は、層間絶縁層１２である層間絶縁膜５０（第３層の場合は基板１３）の上に、ゲート電極４０、ゲート絶縁膜４１、半導体４２、ソース・ドレイン電極４３，４４及び保護膜４５の順で積層して構成される。
【0128】
蓄積容量用電極３２は、全面が画素電極２０に覆われるように、画素電極２０の下部に設けられ、配線３１またはゲート電極４０と同一の材料及び膜厚からなり、かつ同時に形成される。
【0129】
これにより、画素開口率を変化及び低下させることなく、また他のレイヤと同一プロセスにて蓄積容量用電極３２を形成することで、工程を増やすことなく、各層の回路特性を一致させながら、適切な大きさの蓄積容量を設けることができる。
【0130】
つまり、垂直色分離型の撮像素子１において、画素開口率を層間で変化させることなく、かつ画素開口率を低下させることなく、すなわち各層の画素開口率を同じにすると共に、画素開口率を犠牲にすることなく、各層にて適切な大きさの蓄積容量を設けることができる。
【0131】
以上、実施形態、第１の変形例及び第２の変形例を挙げて本発明を説明したが、本発明は前記実施形態等に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。
【0132】
例えば図１～図４に示した撮像素子１、図５に示した撮像素子２及び図６に示した撮像素子３では、層間に層間絶縁膜５０－１，５０－２を設けるようにしたが、層間に基板１３（層間基板）を設けるようにしてもよい。この場合、第３層の単層素子を３層積層することで、層間絶縁層１２－１，１２－２に基板１３を用いた撮像素子１が作製される。
【0133】
また、図１～図４に示した撮像素子１、図５に示した撮像素子２及び図６に示した撮像素子３では、合計３層により構成される例を示したが、本発明の層数は、必ずしも３である必要はなく、２層であっても４層であってもよく、Ｎ（Ｎは２以上の整数）層であればよい。すなわち、本発明は、少なくともＮ以上の波長域の光を入射したときの入射方向である上から下へ向けた順に、第Ｎから第１までの複数の層が積層して構成される垂直色分離型の有機撮像素子に適用がある。
【0134】
【0135】
また、図１～図４に示した撮像素子１、図５に示した撮像素子２及び図６に示した撮像素子３では、各層に１つのＴＦＴ３０を備えるようにし、図９、図１０及び図１２の例では、各層に３つのＴＦＴ３０を備えるようにしたが、これ以外の数のＴＦＴ３０を備えるようにしてもよい。要するに本発明は、各層に少なくとも１つのＴＦＴ３０を備えていればよい。
【符号の説明】
【0136】
１，２，３ 撮像素子
１０ 光電変換層
１１ 信号読み出し回路
１２ 層間絶縁層
１３ 基板
２０ 画素電極
２１ 対向電極
２２ 有機膜
３０ ＴＦＴ
３０Ａ 選択用ＴＦＴ
３０Ｂ 増幅用ＴＦＴ
３０Ｃ リセット用ＴＦＴ
３１ 配線
３２ 蓄積容量用電極
４０ ゲート電極
４１ ゲート絶縁膜
４２ 半導体
４３ ソース電極
４４ ドレイン電極
４５ 保護膜
５０ 層間絶縁膜
５１，５１’，５２ ビアホール
６０ 保護膜開口部
１０ 光電変換層
１１ 信号読み出し回路
１２ 層間絶縁層
１３ 基板
２０ 画素電極
２１ 対向電極
２２ 有機膜
３０ ＴＦＴ
３０Ａ 選択用ＴＦＴ
３０Ｂ 増幅用ＴＦＴ
３０Ｃ リセット用ＴＦＴ
３１ 配線
３２ 蓄積容量用電極
４０ ゲート電極
４１ ゲート絶縁膜
４２ 半導体
４３ ソース電極
４４ ドレイン電極
４５ 保護膜
５０ 層間絶縁膜
５１，５１’，５２ ビアホール
６０ 保護膜開口部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】