(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024025484
(43)【公開日】2024-02-26
(54)【発明の名称】配線基板、半導体装置
(51)【国際特許分類】
H05K 3/46 20060101AFI20240216BHJP
H01L 23/12 20060101ALI20240216BHJP
H01L 23/14 20060101ALI20240216BHJP
【FI】
H05K3/46 Q
H05K3/46 B
H05K3/46 T
H01L23/12 N
H01L23/14 R
H01L23/12 F
【審査請求】未請求
【請求項の数】9
【出願形態】OL
(21)【出願番号】P 2022128970
(22)【出願日】2022-08-12
(71)【出願人】
【識別番号】000190688
【氏名又は名称】新光電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】秋山 尚輝
(72)【発明者】
【氏名】滝沢 優哉
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA32
5E316AA38
5E316AA43
5E316CC09
5E316CC31
5E316CC37
5E316CC38
5E316DD17
5E316DD23
5E316DD24
5E316DD33
5E316EE01
5E316FF04
5E316GG15
5E316GG17
5E316GG28
5E316HH11
5E316HH16
5E316HH33
5E316JJ02
(57)【要約】
【課題】屈曲可能であり、かつ信頼性が高い配線基板を提供する。
【解決手段】本配線基板は、第1配線層を被覆する第1絶縁層と、第2配線層を被覆する第2絶縁層と、を有し、前記第2配線層は、前記第1配線層と同一平面に位置し、前記第2絶縁層は、前記第1絶縁層に隣接して前記第1絶縁層と同一平面に位置し前記第2絶縁層の弾性率は、前記第1絶縁層の弾性率より低く、前記第2絶縁層の伸縮率は、前記第1絶縁層の伸縮率より高く、前記第1絶縁層の熱膨張係数は、前記第2絶縁層の熱膨張係数より低く、前記第1配線層及び前記第1絶縁層が配置された領域は、半導体チップが実装される領域であり、前記第2配線層及び前記第2絶縁層が配置された領域は、屈曲される領域である。
【選択図】
図1
【特許請求の範囲】
【請求項1】
第1配線層を被覆する第1絶縁層と、
第2配線層を被覆する第2絶縁層と、を有し、
前記第2配線層は、前記第1配線層と同一平面に位置し、
前記第2絶縁層は、前記第1絶縁層に隣接して前記第1絶縁層と同一平面に位置し
前記第2絶縁層の弾性率は、前記第1絶縁層の弾性率より低く、
前記第2絶縁層の伸縮率は、前記第1絶縁層の伸縮率より高く、
前記第1絶縁層の熱膨張係数は、前記第2絶縁層の熱膨張係数より低く、
前記第1配線層及び前記第1絶縁層が配置された領域は、半導体チップが実装される領域であり、
前記第2配線層及び前記第2絶縁層が配置された領域は、屈曲される領域である、配線基板。
【請求項2】
前記第2絶縁層の誘電率及び誘電正接は、前記第1絶縁層の誘電率及び誘電正接より低い、請求項1に記載の配線基板。
【請求項3】
前記第1絶縁層は、前記第1配線層の上面及び側面を被覆し、
前記第2絶縁層は、前記第2配線層の側面を被覆し、上面及び下面を露出する第1層と、前記第2配線層の上面及び前記第1層の上面に積層された第2層と、を含み、
前記第1層と前記第2層の厚さの合計は、前記第1絶縁層の厚さと等しい、請求項1に記載の配線基板。
【請求項4】
前記第1配線層の配線幅及び配線間隔は、前記第2配線層の配線幅及び配線間隔よりも小さい、請求項1に記載に配線基板。
【請求項5】
前記第1絶縁層と前記第2絶縁層との境界に凹凸構造が形成されている、請求項1に記載に配線基板。
【請求項6】
前記凹凸構造の粗度は、Ra200nm以上230nm以下である、請求項5に記載に配線基板。
【請求項7】
2以上の前記第1配線層と2以上の前記第1絶縁層が交互に積層され、
2以上の前記第2配線層と2以上の前記第2絶縁層が交互に積層された、請求項1に記載に配線基板。
【請求項8】
前記第1絶縁層は、厚さ方向の異なる位置にある前記第1配線層同士を接続するビア配線を有し、
前記第2絶縁層は、ビア配線を有していない、請求項7に記載に配線基板。
【請求項9】
請求項1乃至8の何れか一項に記載の配線基板の前記第1配線層及び前記第1絶縁層が形成された領域に、半導体チップが実装された、半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、及び半導体装置に関する。
【背景技術】
【0002】
従来、パソコンやスマートフォン等の電子機器の内部に、フレキシブルプリント配線基板が用いられる場合がある(例えば、特許文献1参照)。フレキシブルプリント配線基板は、屈曲した状態で使用される場合が多いため、屈曲性を確保するため、材料には低弾性かつ高伸縮な絶縁性樹脂を用いることが好ましい。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、一般に、低弾性かつ高伸縮な絶縁性樹脂は、熱膨張係数が高い。一方、フレキシブルプリント配線基板に設けられる銅等の配線層の熱膨張係数や、フレキシブルプリント配線基板に実装される半導体チップの熱膨張係数は、絶縁性樹脂の熱膨張係数に比べて低い。そのため、両者の熱膨張係数の違いに起因する熱収縮により、半導体チップの実装時に半導体チップの電極とフレキシブルプリント配線基板のパッドとの位置ずれが生じたり、ビア配線の底部が絶縁性樹脂と剥離する所謂ハローイングが生じたりして信頼性が低下する。
【0005】
本発明は、上記の点に鑑みてなされたものであり、屈曲可能であり、かつ信頼性が高い配線基板を提供することを目的とする。
【課題を解決するための手段】
【0006】
本配線基板は、第1配線層を被覆する第1絶縁層と、第2配線層を被覆する第2絶縁層と、を有し、前記第2配線層は、前記第1配線層と同一平面に位置し、前記第2絶縁層は、前記第1絶縁層に隣接して前記第1絶縁層と同一平面に位置し前記第2絶縁層の弾性率は、前記第1絶縁層の弾性率より低く、前記第2絶縁層の伸縮率は、前記第1絶縁層の伸縮率より高く、前記第1絶縁層の熱膨張係数は、前記第2絶縁層の熱膨張係数より低く、前記第1配線層及び前記第1絶縁層が配置された領域は、半導体チップが実装される領域であり、前記第2配線層及び前記第2絶縁層が配置された領域は、屈曲される領域である。
【発明の効果】
【0007】
開示の技術によれば、屈曲可能であり、かつ信頼性が高い配線基板を提供できる。
【図面の簡単な説明】
【0008】
【
図1】本実施形態に係る半導体装置を例示する図である。
【
図2】
図1に示す半導体装置において配線基板の第2領域を折り曲げた様子を例示する断面図である。
【
図3】第1配線層及び第2配線層を模式的に示した平面図である。
【
図4】本実施形態に係る半導体装置の製造工程を例示する図(その1)である。
【
図5】本実施形態に係る半導体装置の製造工程を例示する図(その2)である。
【
図6】本実施形態に係る半導体装置の製造工程を例示する図(その3)である。
【発明を実施するための形態】
【0009】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【0010】
[半導体装置の構造]
図1は、本実施形態に係る半導体装置を例示する図であり、
図1(a)は平面図、
図1(b)は
図1(a)のA-A線に沿う断面図である。
図1を参照すると、半導体装置1は、配線基板10と、半導体チップ40とを有している。
【0011】
配線基板10は、第1配線層11と、第1絶縁層12と、ビア配線13と、第1配線層14と、第1絶縁層15と、ビア配線16と、第1配線層17と、第2配線層21と、第2絶縁層22と、第2配線層24と、第2絶縁層25と、第2配線層27と、ソルダーレジスト層31とを有している。
【0012】
なお、本実施形態では、便宜上、半導体装置1の半導体チップ40側を上側、第1配線層11及び第2配線層21側を下側とする。又、各部位の半導体チップ40側の面を上面、第1配線層11及び第2配線層21側の面を下面とする。但し、半導体装置1は天地逆の状態で用いることができ、又は任意の角度で配置でき、又は折り曲げることができる。又、平面視とは対象物をソルダーレジスト層31の上面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層31の上面の法線方向から視た形状を指すものとする。
【0013】
配線基板10は、第1領域10Aと第2領域10Bとを有している。第2領域10Bは、第1領域10Aよりも折り曲げに適したベンダブル領域である。すなわち、配線基板10において、第2領域10Bは、屈曲される領域である。
【0014】
配線基板10では、第2領域10Bの両側に第1領域10Aが設けられている。しかし、これには限定されず、配線基板10は、少なくとも1つの第1領域10Aと少なくとも1つの第2領域10Bを有していればよい。もちろん、配線基板10は、複数の第1領域10Aと複数の第2領域10Bを有していてもよい。
【0015】
なお、第1領域10Aにある配線層を第1配線層、第1領域10Aにある絶縁層を第1絶縁層と称する。また、第2領域10Bにある配線層を第2配線層、第2領域10Bにある絶縁層を第2絶縁層と称する。
【0016】
配線基板10において、第1配線層11は、第1領域10Aの最下層に形成されている。第2配線層21は、第2領域10Bの最下層に形成されている。第2配線層21は、第1配線層11と同一平面に位置している。第2配線層21の一部は、第1配線層11と電気的に接続されていてもよい。第1配線層11及び第2配線層21の材料としては、例えば、銅を用いることができる。第1配線層11及び第2配線層21の厚さは、例えば、10~20μm程度とすることができる。第1配線層11の厚さは、第2配線層21の厚さより薄くてもよい。第1配線層11は、例えば、外部接続端子として用いることができる。
【0017】
第1絶縁層12は、第1領域10Aの最下層に形成されている。第1絶縁層12は、第1配線層11の上面及び側面を被覆し、第1配線層11の下面を露出するように形成されている。第1絶縁層12の下面は、例えば、第1配線層11の下面と面一とすることができる。第1絶縁層12の材料としては、例えば、エポキシ系樹脂等を用いることができる。第1絶縁層12の厚さは、例えば20~45μm程度とすることができる。第1絶縁層12は、シリカ(SiO2)等のフィラーを含有しても構わない。
【0018】
第2絶縁層22は、第2領域10Bの最下層に形成されている。第2絶縁層22は、両側に位置する第1領域10Aのそれぞれの第1絶縁層12に隣接して第1絶縁層12と同一平面に位置している。第2絶縁層22の一方の側面は一方の第1絶縁層12の側面と接しており、第2絶縁層22の他方の側面は他方の第1絶縁層12の側面と接している。第2絶縁層22の上面は、例えば、各々の第1絶縁層12の上面と面一である。第2絶縁層22の下面は、例えば、各々の第1絶縁層12の下面と面一である。第2絶縁層22は、シリカ(SiO2)等のフィラーを含有しても構わない。第2絶縁層22がフィラーを含有する場合、第2絶縁層22の含有するフィラーの粒径は、第1絶縁層12が含有するフィラーの粒径より大きいことが好ましい。
【0019】
第2絶縁層22は、第2配線層21を被覆している。具体的には、第2絶縁層22は、第1層22a上に第2層22bが積層された2層構造である。第1層22aは、第2配線層21の側面を被覆し、第2配線層21の上面及び下面を露出している。第2層22bは、第2配線層21の上面及び第1層22aの上面に積層されている。第1層22aの厚さと第2層22bの厚さは、同じであってもよいし、同じでなくてもよい。第1層22aと第2層22bの厚さの合計は、例えば、第1絶縁層12の厚さと等しい。
【0020】
第1層22aと第2層22bとは、同一の材料から形成することができる。第1層22aと第2層22bの材料、すなわち第2絶縁層22の材料としては、例えば、エポキシ系樹脂等を用いることができる。但し、第2絶縁層22は、第1絶縁層12とは物性が異なる。第2絶縁層22と第1絶縁層12との物性の違いについては、後述する。
【0021】
ビア配線13は、第1絶縁層12を貫通し第1配線層11の上面を露出するビアホール12x内に充填されている。ビアホール12xは、第1絶縁層15側に開口されている開口部の径が第1配線層11の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール12xの開口部の径は、例えば、60~70μm程度とすることができる。
【0022】
第1配線層14は、第1領域10Aにおいて第1絶縁層12上に形成されている。第2配線層24は、第2領域10Bにおいて第2絶縁層22上に形成されている。第2配線層24は、第1配線層14と同一平面に位置している。第2配線層24の一部は、第1配線層14と電気的に接続されていてもよい。第1配線層14及び第2配線層24の材料や厚さは、例えば、第1配線層11及び第2配線層21と同様とすることができる。第1配線層14の下面は、ビア配線13の上面と電気的に接続することができる。
【0023】
第1絶縁層15は、第1領域10Aにおいて第1配線層14の上面及び側面を被覆し、第1配線層14の下面を露出するように形成されている。第1絶縁層15の下面は、例えば、第1配線層14の下面と面一とすることができる。第1絶縁層15の材料や厚さは、例えば、第1絶縁層12と同様とすることができる。第1絶縁層15は、シリカ(SiO2)等のフィラーを含有しても構わない。第1絶縁層15の物性は、第1絶縁層12の物性と同じである。
【0024】
第2絶縁層25は、両側に位置する第1領域10Aのそれぞれの第1絶縁層15に隣接して第1絶縁層15と同一平面に位置している。第2絶縁層25の一方の側面は一方の第1絶縁層15の側面と接しており、第2絶縁層25の他方の側面は他方の第1絶縁層15の側面と接している。第2絶縁層25の上面は、例えば、各々の第1絶縁層15の上面と面一である。第2絶縁層25の下面は、例えば、各々の第1絶縁層15の下面と面一である。第2絶縁層25は、シリカ(SiO2)等のフィラーを含有しても構わない。第2絶縁層25がフィラーを含有する場合、第2絶縁層25の含有するフィラーの粒径は、第1絶縁層15が含有するフィラーの粒径より大きいことが好ましい。
【0025】
第2絶縁層25は、第2配線層24を被覆している。具体的には、第2絶縁層25は、第1層25a上に第2層25bが積層された2層構造である。第1層25aは、第2配線層24の側面を被覆し、第2配線層24の上面及び下面を露出している。第2層25bは、第2配線層24の上面及び第1層25aの上面に積層されている。第1層25aの厚さと第2層25bの厚さは、同じであってもよいし、同じでなくてもよい。第1層25aと第2層25bの厚さの合計は、例えば、第1絶縁層15の厚さと等しい。
【0026】
第1層25aと第2層25bとは、同一の材料から形成することができる。第1層25aと第2層25bの材料、すなわち第2絶縁層25の材料は、例えば、第2絶縁層22と同様とすることができる。第2絶縁層25の物性は、第2絶縁層22の物性と同じである。
【0027】
ビア配線16は、第1絶縁層15を貫通し第1配線層14の上面を露出するビアホール15x内に充填されている。ビアホール15xは、ソルダーレジスト層31側に開口されている開口部の径が第1配線層14の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール15xの開口部の径は、例えば、ビアホール12xの開口部の径と同様とすることができる。
【0028】
第1配線層17は、第1領域10Aにおいて第1絶縁層15上に形成されている。第2配線層27は、第2領域10Bにおいて第2絶縁層25上に形成されている。第2配線層27は、第1配線層17と同一平面に位置している。第2配線層27の一部は、第1配線層17と電気的に接続されていてもよい。第1配線層17及び第2配線層27の材料や厚さは、例えば、第1配線層11及び第2配線層21と同様とすることができる。第1配線層17の下面は、ビア配線16の上面と電気的に接続することができる。
【0029】
なお、第1絶縁層12及び15は、厚さ方向の異なる位置にある第1配線層同士を接続するビア配線を有しているが、第2絶縁層22及び25はビア配線を有していないことが好ましい。ベンダブル領域である第2領域10Bにはビア配線を配置せず、ベンダブル領域でない第1領域10Aのみにビア配線を配置することで、第2領域10Bを折り曲げる際にビア配線にクラックが入ることを抑制できる。
【0030】
ソルダーレジスト層31は、第1領域10A及び第2領域10Bに連続的に形成することができる。
図1の例では、ソルダーレジスト層31は、第1絶縁層15の上面に第1配線層17を被覆するように形成され、さらに第2絶縁層25の上面に第2配線層27を被覆するように形成されている。だたし、ソルダーレジスト層31は、第1領域10Aのみに形成されてもよい。これにより、第2領域10Bを一層折り曲げやすくすることができる。ソルダーレジスト層31は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層31の厚さは、例えば15~35μm程度とすることができる。
【0031】
ソルダーレジスト層31は、開口部31xを有し、開口部31x内には第1配線層17の上面の一部が露出している。開口部31xの平面形状は、例えば、円形とすることができる。必要に応じ、開口部31x内に露出する第1配線層17の上面に金属層を形成したり、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。開口部31x内に露出する第1配線層17は、半導体チップの電極と接続されるパッドとして用いることができる。
【0032】
なお、第2領域10Bには、開口部31xを設けないことが好ましい。ベンダブル領域である第2領域10Bに開口部31xを設けず、第2領域10Bに電子部品を実装しないことにより、第2領域10Bを容易に折り曲げることが可能となる。
【0033】
第1配線層及び第1絶縁層が形成された第1領域10Aは、半導体チップが実装される領域である。
図1の例では、配線基板10の一方の第1領域10Aに2つの半導体チップ40が実装されている。なお、配線基板10上に実装される半導体チップ40の個数は1個でも良いし3個以上でも良い。また、配線基板10の他方の第1領域10Aにも1個以上の半導体チップ40が実装されてもよい。
【0034】
半導体チップ40は、例えば、シリコン等からなる薄板化された半導体基板(図示せず)上に半導体集積回路(図示せず)等が形成されたものである。半導体基板(図示せず)の回路形成面には、半導体集積回路(図示せず)と電気的に接続された電極41が形成されている。電極41は、例えば、銅パッドである。
【0035】
電極41は、接合部50を介して、配線基板10の第1配線層17と電気的に接続されている。接合部50は、例えば、はんだバンプである。はんだバンプの材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。なお、電極41と第1配線層17は、例えば、拡散接合等により直接接続されてもよい。
【0036】
なお、配線基板10において、第1配線層と第2絶縁層、及び第2配線層と第2絶縁層の層数は限定されない。例えば、第1領域10Aは、1つの第1配線層と1つの第1絶縁層のみを有してもよい。また、第2領域10Bは、1つの第2配線層と1つの第2絶縁層のみを有してもよい。また、第1領域10Aには、2以上の第1配線層と2以上の第1絶縁層が交互に積層されてもよい。また、第2領域10Bには、2以上の第2配線層と2以上の第2絶縁層が交互に積層されてもよい。
【0037】
[第1絶縁層12及び15と第2絶縁層22及び25との物性]
第1絶縁層12及び15と第2絶縁層22及び25とは、物性が異なる。第1絶縁層12及び15と第2絶縁層22及び25とは、例えばエポキシ系樹脂から形成されるが、異なる絶縁性樹脂から形成されてもよい。
【0038】
(弾性率、伸縮率)
第2絶縁層22及び25の弾性率は、第1絶縁層12及び15の弾性率より低い。例えば、第1絶縁層12及び15の弾性率は10GPa以上11.5GPa以下、第2絶縁層22及び25の弾性率は0.05GPa以上5.2GPa以下とすることができる。また、第2絶縁層22及び25の伸縮率は、第1絶縁層12及び15の伸縮率より高い。例えば、第1絶縁層12及び15の伸縮率は1%以上5%以下、第2絶縁層22及び25の伸縮率は10%以上50%以下とすることができる。
【0039】
このような物性により、配線基板10において、第2絶縁層22及び25が設けられている第2領域10Bは、第1絶縁層12及び15が設けられている第1領域10Aよりも折り曲げに適している。折り曲げの一例を
図2に示す。
図2は、
図1に示す半導体装置において配線基板の第2領域を折り曲げた様子を例示する断面図である。
図2(a)は全体図、
図2(b)は
図2(a)のB部の拡大図である。
【0040】
図2(a)に示すように、
図1に示す半導体装置1は、例えば、配線基板10の各々の第1領域10Aが対向するように第2領域10Bを折り曲げることができる。また、半導体装置1は、配線基板10の第2領域10Bを折り曲げた状態を保持したままで使用することができる。
【0041】
なお、
図2(b)に示すように、第1絶縁層12と第2絶縁層22との境界、及び第1絶縁層15と第2絶縁層25との境界には、凹凸構造が形成されている。この凹凸構造により生じるアンカー効果により、第1絶縁層12と第2絶縁層22、及び第1絶縁層15と第2絶縁層25は、良好な密着性を得ている。そのため、
図2(a)のように第2領域10Bを曲げた場合でも、第2領域10Bと第1領域10Aとの境界で、第1絶縁層12と第2絶縁層22及び第1絶縁層15と第2絶縁層25が剥離することを抑制できる。特に、この凹凸構造の粗度がRa200nm以上230nm以下である場合、特に良好な密着性が得られる。
【0042】
(熱膨張係数)
第1絶縁層12及び15の熱膨張係数は、第2絶縁層22及び25の熱膨張係数より低い。例えば、第1絶縁層12及び15の熱膨張係数は10ppm/℃以上30ppm/℃以下、第2絶縁層22及び25の熱膨張係数は60ppm/℃以上150ppm/℃以下とすることができる。
【0043】
一般に、半導体チップがシリコンから形成されている場合の熱膨張係数は6ppm/℃以上7ppm/℃以下程度であり、配線層が銅から形成されている場合の熱膨張係数は16ppm/℃以上17ppm/℃以下程度であり、いずれも比較的小さな値を示す。そのため、半導体チップを実装する領域に位置する絶縁層の熱膨張係数が高いと、熱による絶縁層の収縮が大きくなる。そのため、半導体チップの実装時に半導体チップの電極と配線基板のパッドとなる配線層との位置ずれが生じたり、ビア配線の底部が絶縁層と剥離する所謂ハローイングが生じたりするおそれが高くなる。
【0044】
しかし、配線基板10では、半導体チップ40を実装する第1領域10Aの第1絶縁層12及び15の熱膨張係数が低い。そのため、半導体チップ40の実装時に半導体チップ40の電極41と配線基板10の第1配線層17との位置ずれが生じたり、ビア配線13及び16の底部でハローイングが生じたりするおそれを抑制できる。すなわち、配線基板10は、屈曲可能であり、かつ信頼性が高い。
【0045】
(配線の密度)
図3は、第1配線層及び第2配線層を模式的に示した平面図である。
図3に示すように、第1領域10Aでは、第2領域10Bよりも高密度の配線が可能である。すなわち、第1領域10Aにおける第1配線層14のライン/スペースは、第2領域10Bにおける第2配線層24のライン/スペースよりも小さくできる。例えば、第2配線層24のライン/スペースは10μm/10μm程度、第1配線層14のライン/スペースは2μm/2μm程度とすることができる。
【0046】
そのため、第1領域10Aには、狭ピッチの半導体チップ40を実装可能である。このような配線密度の違いは、第1絶縁層12及び15の含有するフィラーの粒径が、第2絶縁層22及び25が含有するフィラーの粒径より小さいため、第1領域10Aと第2領域10Bとで配線パターンの設計ルールが異なる結果として生じる。
【0047】
なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン/スペースが2μm/2μmと記載されていた場合、配線幅が2μmで、かつ隣り合う配線同士の配線間隔が2μmであることを表す。必ずしも配線幅と配線間隔とを等しくしなくてもよい。
【0048】
また、第1配線層14のライン/スペースを、第2配線層24のライン/スペースよりも小さくすることで、設計自由度を高めることができる。なお、第1領域10Aと第2領域10Bとの境界において、第1配線層14と第2配線層24は、
図3(a)に示すようにテーパー状に太さが切り替わってもよいし、
図3(b)に示すように階段状に太さが切り替わってもよい。
【0049】
なお、
図3の説明は第1配線層14及び第2配線層24を例にして行ったが、
図3に関する上記の説明は、第1配線層11及び第2配線層21、並びに第1配線層17及び第2配線層27にも当てはまる。
【0050】
(誘電率、誘電正接)
第2絶縁層22及び25の含有するフィラーの粒径は、第1絶縁層12及び15が含有するフィラーの粒径より大きい。そのため、第2絶縁層22及び25の誘電率及び誘電正接は、第1絶縁層12及び15の誘電率及び誘電正接より低くなる。
【0051】
このような物性により、配線基板10において、第2絶縁層22及び25が設けられている第2領域10Bは、第1絶縁層12及び15が設けられている第1領域10Aよりも、信号の高速伝送に適している。すなわち、第1領域10Aに実装された半導体チップ40に入出力される信号は、誘電率及び誘電正接が小さな第2領域10Bを伝わるため、信号の高速伝送が可能である。
【0052】
[半導体装置の製造方法]
次に、本実施形態に係る半導体装置の製造方法について説明する。
図4~
図6は、本実施形態に係る半導体装置の製造工程を例示する図である。本実施の形態では、支持体上に1個の半導体装置を作製し支持体を除去する工程の例を示すが、支持体上に半導体装置となる複数の部分を作製し支持体を除去後個片化して各半導体装置とする工程としてもよい。
【0053】
まず、
図4(a)に示す工程では、最外層が金属箔である支持体500を準備する。支持体500には、第1領域10A及び第2領域10Bが予め画定されている。ここでは、一例として、基部510上にキャリア付き金属箔520が積層された支持体500を準備する。そして、支持体500上の第2領域10Bに所定パターンの第2配線層21を形成し、支持体500上の第1領域10Aにベタパターンの犠牲パターン71を形成する。第2配線層21及び犠牲パターン71の材料としては、例えば、銅を用いることができる。
【0054】
支持体500の厚さは、例えば18~100μm程度とすることができる。基部510としては、例えば、ガラス、金属、セラミック等を用いることができる。キャリア付き金属箔520は、銅等の金属箔からなる厚さ10~50μm程度の厚箔(キャリア箔)上に、剥離層を介して、銅等の金属箔からなる厚さ1.5~5μm程度の薄箔が剥離可能な状態で貼着されたものである。
【0055】
第2配線層21及び犠牲パターン71は、例えば、セミアディティブ法により形成することができる。例えば、まず、支持体500のキャリア付き金属箔520の上面全体に、無電解めっき法又はスパッタ法により、銅等からなるシード層を形成する。次に、シード層上に、第2配線層21及び犠牲パターン71を形成する位置に開口部を備えたレジスト層を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部内に銅等を析出し電解めっき層を形成する。次に、レジスト層を剥離し、さらに電解めっき層をマスクとして電気めっき層から露出するシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された第2配線層21及び犠牲パターン71が形成される。
【0056】
次に、
図4(b)に示す工程では、例えば、支持体500上の第1領域10A及び第2領域10Bに、第2配線層21及び犠牲パターン71を被覆するように半硬化状態のフィルム状の樹脂をラミネートし、硬化させて第2絶縁層220aを形成する。或いは、フィルム状の樹脂のラミネートに代えて、液状又はペースト状の樹脂を塗布後、硬化させて第2絶縁層220aを形成してもよい。第2絶縁層220aは、最終的に第2絶縁層22の第1層22aとなる層である。したがって、第2絶縁層220aの材料には、第1絶縁層12及び15を形成する材料よりも、弾性率が低く、伸縮率が高く、かつ熱膨張係数が高い材料を使用する。
【0057】
次に、
図4(c)に示す工程は、第2配線層21及び犠牲パターン71の上面が露出するまで
図4(b)に示す第2絶縁層220aの上面を研磨する。これにより、支持体500上の第2領域10Bに、第2配線層21の上面を露出し側面を被覆する第2絶縁層22の第1層22aが形成される。研磨には、例えば、CMP法(chemical mechanical polishing法)やブラスト処理等を用いることができる。第1層22aの上面は、例えば、第2配線層21及び犠牲パターン71の上面と面一とすることができる。
【0058】
次に、
図4(d)に示す工程は、
図4(c)に示す犠牲パターン71をエッチングにより除去する。具体的には、例えば、第2配線層21の上面にエッチングマスクを形成した後、ウェットエッチングにより犠牲パターン71を除去する。その後、エッチングマスクを除去する。犠牲パターン71が銅である場合には、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。
【0059】
次に、
図4(e)に示す工程は、支持体500上の第1領域10Aに所定パターンの第1配線層11を形成し、支持体500上の第2領域10Bに第1層22aの上面及び第2配線層21の上面を被覆するベタパターンの犠牲パターン72を形成する。第1配線層11及び犠牲パターン72の材料としては、例えば、銅を用いることができる。第1配線層11及び犠牲パターン72は、例えば、セミアディティブ法により形成することができる。
【0060】
次に、
図5(a)に示す工程は、例えば
図4(b)に示す工程と同様の方法で、支持体500上の第1領域10A及び第2領域10Bに、第1配線層11及び犠牲パターン72を被覆するように第1絶縁層120aを形成する。第1絶縁層120aは、最終的に第1絶縁層12となる層である。したがって、第1絶縁層120aの材料には、第2絶縁層22及び25を形成する材料よりも、弾性率が高く、伸縮率が低く、かつ熱膨張係数が低い材料を使用する。
【0061】
次に、
図5(b)に示す工程は、例えば
図4(c)に示す工程と同様の方法で、犠牲パターン72の上面が露出するまで
図5(a)に示す第1絶縁層120aの上面を研磨する。これにより、支持体500上の第1領域10Aに、第1配線層11の上面及び側面を被覆する第1絶縁層12が形成される。第1絶縁層12上面は、例えば、犠牲パターン72の上面と面一とすることができる。
【0062】
次に、
図5(c)に示す工程は、例えば
図4(d)に示す工程と同様の方法で、
図5(b)に示す犠牲パターン72をエッチングにより除去する。
【0063】
次に、
図5(d)に示す工程は、例えば
図4(b)に示す工程と同様の方法で、第1領域10Aの第1絶縁層12上、並びに、第2領域10Bの第2配線層21及び第1層22a上に、第2絶縁層220bを形成する。第2絶縁層220bは、最終的に第2絶縁層22の第2層22bとなる層である。したがって、第2絶縁層220bの材料には、第1絶縁層12及び15を形成する材料よりも、弾性率が低く、伸縮率が高く、かつ熱膨張係数が高い材料を使用する。
【0064】
次に、
図5(e)に示す工程は、例えば
図4(c)に示す工程と同様の方法で、第1絶縁層12の上面が露出するまで
図5(d)に示す第2絶縁層220bの上面を研磨する。これにより、第2領域10Bに、第1層22a上に第2層22bが積層された第2絶縁層22が形成される。第2層22bの上面は、例えば、第1絶縁層12の上面と面一とすることができる。
【0065】
次に、
図6(a)に示す工程は、第1領域10Aに、第1絶縁層12を貫通し、第1配線層11の上面を露出するビアホール12xを形成する。そして、例えば、セミアディティブ法により、ビアホール12xを充填するビア配線13を形成する。ビア配線13は、先端側が第1絶縁層12の上面よりも突出するように形成してもよい。この場合、CMP等によりビア配線13の第1絶縁層12の上面から突出する部分を除去して平坦化する。これにより、第1絶縁層12の上面とビア配線13の上面とは、面一となる。
【0066】
次に、
図6(b)に示す工程は、例えば
図4(a)~
図6(a)と同様の方法で、第1配線層14、第1絶縁層15、ビア配線16、第1配線層17、及び第2配線層24、第2絶縁層25、第2配線層27を形成する。
【0067】
次に、
図6(c)に示す工程は、第1絶縁層15の上面に、第1配線層17を覆うように、開口部31xを備えたソルダーレジスト層31を形成する。これにより、支持体500上に配線基板10が完成する。その後、配線基板10上に半導体チップ40を実装する。ソルダーレジスト層31は、例えば、液状又はペースト状の感光性のエポキシ系樹脂やアクリル系樹脂を、第1配線層17を被覆するように第1絶縁層15の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。次に、ソルダーレジスト層31を露光及び現像することで、ソルダーレジスト層31に第1配線層17の上面の一部を露出する開口部31xを形成する。半導体チップ40は、リフロー等により、配線基板10上に実装することができる。半導体チップ40の電極41は、接合部50を介して、開口部31xから露出する第1配線層17と電気的に接続される。
【0068】
次に、
図6(d)に示す工程は、
図6(c)に示す構造体から支持体500を除去する。例えば、キャリア付き金属箔520が薄箔上に剥離層を介して厚箔が貼着された構造の場合は、支持体500に機械的な力を加え、キャリア付き金属箔520の薄箔と厚箔との界面を剥離する。厚箔は、剥離層とともに薄箔から容易に剥離する。その後、エッチングにより薄箔を除去する。これにより、半導体装置1が完成する。
【0069】
なお、
図4(a)に示す工程において、犠牲パターン71の表面に粗化処理を施し、犠牲パターン71の表面に凹凸構造を形成することが好ましい。これにより、
図4(d)に示す工程において、第1層22aの側面に犠牲パターン71の凹凸構造が転写される。そのため、
図5(c)に示す工程において、第1層22aの側面と第1絶縁層12の側面の下方との境界は
図2(b)に示した構造となり、アンカー効果により、第1層22aの側面と第1絶縁層12の側面の下方との密着性を向上できる。
【0070】
同様に、
図4(e)に示す工程において、犠牲パターン72の表面に粗化処理を施し、犠牲パターン72の表面に凹凸構造を形成することが好ましい。これにより、
図5(c)に示す工程において、第1層22aの上面より上側に位置する第1絶縁層12の側面に犠牲パターン72の凹凸構造が転写される。そのため、
図5(e)に示す工程において、第2層22bの側面と第1絶縁層12の側面の上方との境界は
図2(b)に示した構造となり、アンカー効果により、第2層22bの側面と第1絶縁層12の側面の上方との密着性を向上できる。
【0071】
このように、犠牲パターン71及び72の表面に粗化処理を施し、犠牲パターン71及び72の表面に凹凸構造を形成することにより、第1絶縁層12と第2絶縁層22との密着性を向上できる。第1絶縁層15と第2絶縁層25についても同様である。粗化処理の方法としては、化学粗化や物理粗化(ウェットブラスト)が挙げられる。なお、第1配線層及び第2配線層には、粗化処理を施さなくてもよい。
【0072】
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【符号の説明】
【0073】
1 半導体装置
10 配線基板
10A 第1領域
10B 第2領域
11,14,17 第1配線層
12,15,120a 第1絶縁層
12x,15x ビアホール
13,16 ビア配線
21,24,27 第2配線層
22,25,220a,220b 第2絶縁層
22a,25a 第1層
22b,25b 第2層
31 ソルダーレジスト層
31x 開口部
40 半導体チップ
41 電極
50 接合部
71,72 犠牲パターン
500 支持体
510 基部
520 キャリア付き金属箔