知財求人 - 知財ポータルサイト「IP Force」
▶ 新日本無線株式会社の特許一覧 ▶ 国立大学法人東京工業大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024037098
(43)【公開日】2024-03-18
(54)【発明の名称】センサインターフェース回路
(51)【国際特許分類】
H03L 7/06 20060101AFI20240311BHJP
【ＦＩ】
H03L7/06 240
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022141762
(22)【出願日】2022-09-06
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(71)【出願人】
【識別番号】304021417
【氏名又は名称】国立大学法人東京工業大学
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】佐藤 裕樹
(72)【発明者】
【氏名】石原 昇
【テーマコード（参考）】
5J106
【Ｆターム（参考）】
5J106BB05
5J106CC19
5J106CC32
5J106DD17
5J106DD46
5J106EE03
5J106GG01
5J106HH01
5J106JJ03
5J106KK05
(57)【要約】 （修正有）
【課題】センサの信号レベルを周波数へ変換する際の変換精度を向上する。
【解決手段】センサインターフェース回路において、周波数同期回路１０は、電圧を生成する電圧源１４、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路１８、生成される電圧と第１のインピーダンスとを用いて電流を生成する電流源１５、入力ノード１６ａで受ける電圧と入力ノード１６ｂで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路１６、電圧差検出回路１６の出力ノード１６ｃに接続され、制御電圧に応じて発振信号を生成する電圧制御発振回路１１及び発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路１３を備える。第１の周波数インピーダンス変換回路１８、電流源１５及び第２の周波数インピーダンス変換回路１３は、電源電位Ｖｄｄと基準電位の間に直列に接続される。
【選択図】図２
【解決手段】センサインターフェース回路において、周波数同期回路１０は、電圧を生成する電圧源１４、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路１８、生成される電圧と第１のインピーダンスとを用いて電流を生成する電流源１５、入力ノード１６ａで受ける電圧と入力ノード１６ｂで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路１６、電圧差検出回路１６の出力ノード１６ｃに接続され、制御電圧に応じて発振信号を生成する電圧制御発振回路１１及び発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路１３を備える。第１の周波数インピーダンス変換回路１８、電流源１５及び第２の周波数インピーダンス変換回路１３は、電源電位Ｖｄｄと基準電位の間に直列に接続される。
【選択図】図２
【特許請求の範囲】
【請求項1】
センサに接続可能である周波数同期回路を備え、
前記周波数同期回路は、
電圧を生成する電圧源と、
参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、
前記電圧源と前記第１の周波数インピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、
前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、
前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、
前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路と、
を備え、
前記第１の周波数インピーダンス変換回路、前記電流源及び前記第２の周波数インピーダンス変換回路は、電源電位及び基準電位の間に直列に接続される
センサインターフェース回路。
前記周波数同期回路は、
電圧を生成する電圧源と、
参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、
前記電圧源と前記第１の周波数インピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、
前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、
前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、
前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路と、
を備え、
前記第１の周波数インピーダンス変換回路、前記電流源及び前記第２の周波数インピーダンス変換回路は、電源電位及び基準電位の間に直列に接続される
センサインターフェース回路。
【請求項2】
前記電圧源は、前記第１の周波数インピーダンス変換回路、前記電流源及び前記第２の周波数インピーダンス変換回路の直列接続に対して、前記電源電位及び前記基準電位の間に並列に接続される
請求項１に記載のセンサインターフェース回路。
請求項１に記載のセンサインターフェース回路。
【請求項3】
前記電圧源は、前記電流源を介して、前記第１の周波数インピーダンス変換回路と前記第２の周波数インピーダンス変換回路とに逆極性で接続される
請求項２に記載のセンサインターフェース回路。
請求項２に記載のセンサインターフェース回路。
【請求項4】
前記第１の周波数インピーダンス変換回路は、前記センサに接続され、前記センサの信号レベルに応じて前記参照周波数を前記第１のインピーダンスに変換し、
前記電圧差検出回路は、前記第２の入力ノードで受ける電圧が前記センサの信号レベルと前記信号の周波数とに対応する
請求項１に記載のセンサインターフェース回路。
前記電圧差検出回路は、前記第２の入力ノードで受ける電圧が前記センサの信号レベルと前記信号の周波数とに対応する
請求項１に記載のセンサインターフェース回路。
【請求項5】
前記電圧源は、前記センサに接続され、前記センサの信号レベルに応じて電圧を生成し、
前記電圧差検出回路は、前記第１の入力ノードで受ける電圧が前記センサの信号レベルと前記参照周波数とに対応する
請求項１に記載のセンサインターフェース回路。
前記電圧差検出回路は、前記第１の入力ノードで受ける電圧が前記センサの信号レベルと前記参照周波数とに対応する
請求項１に記載のセンサインターフェース回路。
【請求項6】
前記電圧源は、第１の抵抗素子及び第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記第１の抵抗素子の一端は、前記電流源に接続され、
前記第２の抵抗素子の一端は、前記電圧差検出回路に接続される
請求項４に記載のセンサインターフェース回路。
前記第１の抵抗素子の一端は、前記電流源に接続され、
前記第２の抵抗素子の一端は、前記電圧差検出回路に接続される
請求項４に記載のセンサインターフェース回路。
【請求項7】
前記電圧源は、前記センサ及び第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記センサの一端は、前記電流源に接続され、
前記第２の抵抗素子の一端は、前記電圧差検出回路に接続される
請求項５に記載のセンサインターフェース回路。
前記センサの一端は、前記電流源に接続され、
前記第２の抵抗素子の一端は、前記電圧差検出回路に接続される
請求項５に記載のセンサインターフェース回路。
【請求項8】
ｋを２以上の整数とするとき、前記参照周波数をｋ分周する分周回路をさらに備え、
前記電圧源は、前記第１の抵抗素子、第３の抵抗素子及び前記第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記第２の抵抗素子の抵抗値と前記第３の抵抗素子の抵抗値との比は、１／ｋ：（ｋ－１）／ｋである
請求項６に記載のセンサインターフェース回路。
前記電圧源は、前記第１の抵抗素子、第３の抵抗素子及び前記第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記第２の抵抗素子の抵抗値と前記第３の抵抗素子の抵抗値との比は、１／ｋ：（ｋ－１）／ｋである
請求項６に記載のセンサインターフェース回路。
【請求項9】
ｋを２以上の整数とするとき、前記参照周波数をｋ分周する分周回路をさらに備え、
前記電圧源は、前記センサ、第３の抵抗素子及び前記第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記第２の抵抗素子の抵抗値と前記第３の抵抗素子の抵抗値との比は、１／ｋ：（ｋ－１）／ｋである
請求項７に記載のセンサインターフェース回路。
前記電圧源は、前記センサ、第３の抵抗素子及び前記第２の抵抗素子が前記電源電位及び前記基準電位の間に直列に接続され、
前記第２の抵抗素子の抵抗値と前記第３の抵抗素子の抵抗値との比は、１／ｋ：（ｋ－１）／ｋである
請求項７に記載のセンサインターフェース回路。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の実施形態は、センサインターフェース回路に関する。
【背景技術】
【0002】
発振回路を有するセンサインターフェース回路は、センサの信号レベルに応じて発振回路を発振させ、センサの信号レベルに応じた周波数を有する発振信号を生成して出力する。センサインターフェース回路は、センサの信号レベルを高精度に周波数に変換することが要求される。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】宮内 楓， 田口 泰地， 石川 洋介， 伊藤 浩之， 道正 志郎， 益 一哉， 石原 昇， 「ＲＦバックスキャッタリングによる低電力ワイヤレスセンサ端末モジュールの試作評価結果」， ２０１８年 電子情報通信学会総合大会， 日本， ２０１８年３月２０日－２３日， Ｂ－１８－１７， ｐ．３６１
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、センサインターフェース回路は、センサの信号レベルに応じた第１の電流をカレントミラー回路により所望のミラー比で第２の電流にコピーし、第２の電流を用いてセンサの信号レベルに応じた周波数の発振信号を生成するように構成されることがある。この場合、製造プロセスばらつき等の影響でカレントミラー回路のミラー比が所望のミラー比からばらつくと、センサの信号レベルを周波数へ変換する際の変換精度が低下する可能性がある。
【0005】
本発明の目的は、センサの信号レベルを周波数へ変換する際の変換精度を向上できるセンサインターフェース回路を提供することである。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるセンサインターフェース回路は、センサに接続可能である周波数同期回路を備え、前記周波数同期回路は、電圧を生成する電圧源と、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、前記電圧源と前記第１の周波数インピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路とを備え、前記第１の周波数インピーダンス変換回路、前記電流源及び前記第２の周波数インピーダンス変換回路は、電源電位及び基準電位の間に直列に接続される。
【発明の効果】
【0007】
本発明によれば、センサの信号レベルを周波数へ変換する際の変換精度を向上できる。
【図面の簡単な説明】
【0008】
【図1】実施形態に係るセンサインターフェース回路が適用されるシステムの構成を示すブロック図。
【図2】実施形態に係るセンサインターフェース回路の概略構成を示す回路図。
【図3】実施形態に係るセンサインターフェース回路の詳細構成を示す回路図。
【図4】実施形態における周波数インピーダンス変換回路の動作を示す図。
【図5】実施形態の第１の変形例に係るセンサインターフェース回路の概略構成を示す回路図。
【図6】実施形態の第１の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図7】実施形態の第１の変形例に係るセンサインターフェース回路の動作を示す図。
【図8】実施形態の第２の変形例に係るセンサインターフェース回路の概略構成を示す回路図。
【図9】実施形態の第２の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図10】実施形態の第３の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図11】実施形態の第４の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図12】実施形態の第５の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図13】比較例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図14】他の比較例に係るセンサインターフェース回路の詳細構成を示す回路図。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら、センサインターフェース回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。
【0010】
（実施形態）
実施形態に係るセンサインターフェース回路は、センサの信号レベルを周波数に変換する回路である。センサインターフェース回路で変換された周波数は、後段でセンサの信号レベルに対応するデジタル値に変換されて利用される。センサインターフェース回路には、センサの信号レベルを周波数へ変換する際の変換精度を向上するための工夫が施される。
実施形態に係るセンサインターフェース回路は、センサの信号レベルを周波数に変換する回路である。センサインターフェース回路で変換された周波数は、後段でセンサの信号レベルに対応するデジタル値に変換されて利用される。センサインターフェース回路には、センサの信号レベルを周波数へ変換する際の変換精度を向上するための工夫が施される。
【0011】
例えば、センサインターフェース回路１は、図１に示すようなシステムに適用される。図１は、センサインターフェース回路１を含むシステム１００の構成を示すブロック図である。システム１００は、センサ２、センサインターフェース回路１及びコントローラ３を有する。
【0012】
センサインターフェース回路１は、センサ２及びコントローラ３の間に接続される。センサ２は、所定の物理量を検出し、その信号をセンサインターフェース回路１へ供給する。センサインターフェース回路１は、発振回路を有する。センサインターフェース回路１は、参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦを用いながら、センサ２の信号レベルに応じて発振回路で発振動作を行う。これにより、センサインターフェース回路１は、センサ２の信号レベルに応じた周波数ＦＯＵＴを有する発振信号ＦＯＵＴを生成する。センサインターフェース回路１は、発振信号ＦＯＵＴに応じたデジタル値ＣＮＴＯＵＴを生成してコントローラ３へ出力する。デジタル値ＣＮＴＯＵＴが複数ビットを有する場合、センサインターフェース回路１ｎ及びコントローラ３ｎ間は、複数ビット幅のバスで接続される。コントローラ３は、デジタル値ＣＮＴＯＵＴを用いて所定の処理を行う。
【0013】
コントローラ３は、クロック生成回路４及び処理回路７を有する。クロック生成回路４は、システムクロックＣＬＫを生成して処理回路７へ供給する。処理回路７は、システムクロックＣＬＫ及びデジタル値ＣＮＴＯＵＴを用いて所定の処理を行う。例えば、処理回路７は、デジタル値ＣＮＴＯＵＴを所定の物理量の値（センサ素子換算値）に換算する。処理回路７は、センサ素子換算値を用いて所定の統計処理を行ってもよい。
【0014】
図１の構成において、高精度なデジタル値ＣＮＴＯＵＴを得るためには、センサインターフェース回路１においてセンサ２の信号レベルを周波数へ変換する際の変換精度の向上が望まれる。センサインターフェース回路１において、変換精度を向上するために、発振回路を周波数同期回路で実現することが考えられる。周波数同期回路は、周波数比較回路、電圧制御発振回路（ＶＣＯ）などで構成される周波数負帰還回路であってもよい。電圧制御発振回路の発振周波数と参照周波数との周波数差を検出し、周波数差がゼロに近づくように電圧制御発振回路を電圧制御する。この周波数同期回路を周波数ドメインに代えて電圧ドメインで周波数同期ループのフィードバック動作を行うよう構成することで周波数同期回路を高精度化できる。
【0015】
例えば、周波数同期回路１０を含むセンサインターフェース回路１は、図２に示すように構成され得る。図２は、センサインターフェース回路１の概略構成を示す回路図である。センサインターフェース回路１は、センサ２及びコントローラ３の間に接続される。
【0016】
センサ２は、例えば容量性のセンサであり、その信号レベルに応じて、等価的に、容量値が変化する可変容量素子ＣＳＥＮＳを含む。可変容量素子ＣＳＥＮＳは、一端がセンサインターフェース回路１の端子１ａに接続され、他端が電源電位Ｖｄｄに接続される。
【0017】
センサインターフェース回路１は、周波数同期回路１０、発振回路２１、分周回路２２、論理ゲート２３、カウンタ２４を有する。
【0018】
周波数同期回路１０は、入力ノード１０ａが端子１ａを介してセンサ２の一端に電気的に接続され、入力ノード１０ｂが発振回路２１及び分周回路２２に電気的にそれぞれ接続され、出力ノード１０ｃが論理ゲート２３の一方の入力に接続される。
【0019】
周波数同期回路１０は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）に応じて発振動作を行う。このとき、周波数同期回路１０は、電圧ドメインで周波数同期ループのフィードバック動作を行い、高精度の発振信号ＦＯＵＴが出力ノード１０ｃから出力される。
【0020】
図３は、センサインターフェース回路１の詳細構成を示す図である。周波数同期回路１０は、参照電圧ＶＲＥＦ１を生成する。発振回路２１は、周期信号ＦＲＥＦを生成する。周期信号ＦＲＥＦは、参照周波数ＦＲＥＦで周期的にレベルが変化する信号である。周波数同期回路１０は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）に応じて、参照周波数ＦＲＥＦをインピーダンスＺＳＥＮＳ１に変換する。参照周波数ＦＲＥＦが略一定に維持される場合、インピーダンスＺＳＥＮＳ１の変化は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）の変化に対応する。周波数同期回路１０は、インピーダンスＺＳＥＮＳ１に応じた電流ＩＳＥＮＳ１を生成する。それとともに、周波数同期回路１０は、発振動作を行って生成した発振信号の周波数ＦＯＵＴをインピーダンスＺ２に変換する。周波数同期回路１０は、変換されたインピーダンスＺ２を、センサ２の信号レベルに応じた電流ＩＳＥＮＳ１＝ＩＳＥＮＳ２を用いてさらに電圧ＶＳＥＮＳ２に変換する。変換された電圧ＶＳＥＮＳ２は、センサ２の信号レベルに応じた電圧である。周波数同期回路１０は、周波数同期ループのフィードバック動作を、センサ２の信号レベルに応じた電圧ＶＳＥＮＳ２と参照電圧ＶＲＥＦ１との差分がゼロに近づくように行う。
【0021】
周波数同期回路１０では、電圧ドメインでの周波数同期機能を高精度に実現するために、発振信号の周波数ＦＯＵＴをインピーダンスＺ２に変換する周波数インピーダンス変換回路１３（第２の周波数インピーダンス変換回路）と、参照周波数ＦＲＥＦをインピーダンスＺＳＥＮＳ１に変換する周波数インピーダンス変換回路１８（第１の周波数インピーダンス変換回路）とが、電流源１５を介して接続される。周波数インピーダンス変換回路１３及び周波数インピーダンス変換回路１８は、それぞれ、互いに対応するスイッチトキャパシタ回路で構成される。これにより、周波数同期回路１０は、センサの信号レベルに応じた発振信号の周波数が、センサの特性とセンサインターフェース回路１内の素子の特性との相対比に依存して変化するように構成される。
【0022】
例えば、周波数同期回路１０は、図２に示すように、電圧制御発振回路１１、周波数インピーダンス変換回路１３、周波数インピーダンス変換回路１８、電圧源１４、電流源１５、電圧差検出回路１６を有する。電圧差検出回路１６、電圧制御発振回路１１、周波数インピーダンス変換回路１３は、ループ状に接続される。このループ状の接続が周波数同期ループを構成する。また、周波数同期回路１０は、センサ２が周波数インピーダンス変換回路１８経由で電流源１５に接続され、センサ２の信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ１が変化する。周波数同期回路１０は、電流変化型の周波数同期回路と呼ぶことができる。
【0023】
周波数同期回路１０において、周波数インピーダンス変換回路１８、電流源１５、周波数インピーダンス変換回路１３は、電源電位Ｖｄｄ及びグランド電位の間に直列に接続される。この構成では、周波数インピーダンス変換回路１８及び周波数インピーダンス変換回路１３がカスコード接続されているとみなすことができる。この構成により、周波数インピーダンス変換回路１８に流れる電流の経路と周波数インピーダンス変換回路１３に流れる電流の経路とを共通化できる。
【0024】
すなわち、共通化された電流経路に設けられる共通の素子（例えば、トランジスタ）により、参照周波数ＦＲＥＦに応じた電流とセンサ２の信号に応じた電流とを生成できる。これにより、周波数インピーダンス変換回路１８に流れる電流をカレントミラー回路でコピーして周波数インピーダンス変換回路１３に流す構成に比べて、製造プロセスばらつき等の影響を低減でき、センサの信号レベルを周波数へ変換する際の変換精度を向上できる。
【0025】
また、周波数インピーダンス変換のための電流経路の数を２本から１本に低減できる。これにより、図１３に示すような周波数インピーダンス変換回路９１８に流れる電流Ｉ１をカレントミラー回路ＣＭでコピーして電流Ｉ２として周波数インピーダンス変換回路９１３に流す構成に比べて、図２に示す周波数同期回路１０の消費電力を低減できる。
【0026】
図２に示す電圧源１４は、電源電位Ｖｄｄ及びグランド電位の間に接続される。電圧源１４は、周波数インピーダンス変換回路１８、電流源１５及び周波数インピーダンス変換回路１３の直列接続に対して、電源電位Ｖｄｄ及びグランド電位の間に並列に接続される。電圧源１４は、電源ノード１４ｃが電源電位Ｖｄｄに接続され、基準ノード１４ｄがグランド電位に接続される。電圧源１４は、出力ノード１４ａが電流源１５の制御ノード１５ｃに接続され、出力ノード１４ｂが電圧差検出回路１６の入力ノード１６ａに接続される。電圧源１４は、参照電圧ＶＲＥＦ１を生成する。
【0027】
電圧源１４は、抵抗分圧回路で構成されてもよい。例えば、電圧源１４は、図３に示すように抵抗分圧で参照電圧ＶＲＥＦ１を生成する。電圧源１４は、複数の抵抗素子Ｒ１，Ｒ２を有する。電圧源１４において、抵抗素子Ｒ１と抵抗素子Ｒ２とは、ハーフブリッジ接続されている。抵抗素子Ｒ２は、一端がグランド電位に接続され、他端が抵抗素子Ｒ１に接続される。抵抗素子Ｒ１は、一端が抵抗素子Ｒ２に接続され、他端が電源電位Ｖｄｄに接続される。抵抗素子Ｒ１の抵抗値をＲ１とし、抵抗素子Ｒ２の抵抗値をＲ２とすると、電圧源１４は、次の数式１に示す参照電圧ＶＲＥＦ１を生成し得る。
ＶＲＥＦ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｄｄ・・・数式１
ＶＲＥＦ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｄｄ・・・数式１
【0028】
なお、抵抗素子Ｒ１及び抵抗素子Ｒ２を含む回路に対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８の接続とが逆極性で接続される。これにより、抵抗素子Ｒ１及び抵抗素子Ｒ２を含む回路は、等価的にフルブリッジ回路として機能し得る。抵抗素子Ｒ１及び抵抗素子Ｒ２を含む回路は、例えば、図１４に示すようなセンサインターフェース回路１００１における周波数インピーダンス回路１３に対する第１のハーフブリッジ回路ＨＢ１と周波数インピーダンス回路１８に対する第２のハーフブリッジ回路ＨＢ２とが逆極性で重ね合わされる。第２のハーフブリッジ回路ＨＢ２は、第１のハーフブリッジ回路ＨＢ１と逆極性のブリッジ回路であるが、逆極性で重ね合わせることで、同極性の回路（すなわち、図３に示す電圧源１４の回路）として共通化できる。抵抗素子Ｒ１及び抵抗素子Ｒ２を含む回路は、ハーフブリッジ型の構成であるが、等価的にフルブリッジ回路として機能し、その利得を通常のハーフブリッジ型の約２倍にすることができる。
【0029】
図２に示す発振回路２１は、周波数インピーダンス変換回路１８及び分周回路２２に電気的に接続される。発振回路２１は、出力ノード２１ａが周波数インピーダンス変換回路１８の入力ノード１８ｂと分周回路２２の入力ノード２２ａとにそれぞれ接続される。発振回路２１は、固定レベルのバイアス電圧（例えば、電源電圧Ｖｄｄ）が供給され、バイアス電圧に応じて発振動作を行い、周期信号ＦＲＥＦを生成する。周期信号ＦＲＥＦは、参照周波数ＦＲＥＦを有する。発振回路２１は、周期信号ＦＲＥＦを周波数インピーダンス変換回路１８及び分周回路２２にそれぞれ供給する。
【0030】
図２に示す周波数インピーダンス変換回路１８は、端子１ａと入力ノード１０ｂとの間に電気的に接続され、センサ２と発振回路２１との間に電気的に接続される。周波数インピーダンス変換回路１８は、入力ノード１８ａがセンサ２に接続され、入力ノード１８ｂが発振回路２１の出力ノード２１ａに接続され、出力ノード１８ｃが電流源１５の入力ノード１５ｄに接続される。周波数インピーダンス変換回路１８は、発振回路２１から周期信号ＦＲＥＦを受け、周期信号ＦＲＥＦの参照周波数ＦＲＥＦをインピーダンスＺ１に変換する。
【0031】
例えば、周波数インピーダンス変換回路１８は、図３に示すように、スイッチトキャパシタ回路で構成され得る。スイッチトキャパシタ回路とは、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限する回路である。周波数インピーダンス変換回路１８は、周期信号ＦＲＥＦに応じて容量素子を充放電させることで、センサ２の検出値と参照周波数ＦＲＥＦとに応じたインピーダンスＺＳＥＮＳ１を発生させることができる。
【0032】
周波数インピーダンス変換回路１８は、容量素子１８２、スイッチ１８３、スイッチ１８４、及びインバータ１８５を有する。センサ２の可変容量素子ＣＳＥＮＳは、一端が電源電位Ｖｄｄに接続され、他端がスイッチ１８３及びスイッチ１８４の間のノード１８６に接続される。容量素子１８２は、一端が電源電位Ｖｄｄに接続され、他端が電流源１５の入力ノード１５ｄに接続される。スイッチ１８３は、一端が電流源１５の入力ノード１５ｄに接続され、他端がノード１８６に接続され、制御端が発振回路２１に接続される。スイッチ１８４は、一端がノード１８６に接続され、他端が電源電位Ｖｄｄに接続され、制御端がインバータ１８５に接続される。インバータ１８５は、入力ノードが発振回路２１に接続され、出力ノードがスイッチ１８４に接続される。
【0033】
周波数インピーダンス変換回路１８では、スイッチ１８３及びスイッチ１８４が、周期信号ＦＲＥＦのレベルに応じて相補的にオン・オフする。これにより、可変容量素子ＣＳＥＮＳが充放電される。周期信号ＦＲＥＦがＨレベルである場合、スイッチ１８３がオフ状態に維持されるとともにスイッチ１８４がオン状態に維持され、可変容量素子ＣＳＥＮＳの電荷（電子）が電源電位Ｖｄｄに排出され、可変容量素子ＣＳＥＮＳが放電される。周期信号ＦＲＥＦがＬレベルである場合、スイッチ１８３がオン状態に維持されるとともにスイッチ１８４がオフ状態に維持され、電流ＩＳＥＮＳ１に応じた電荷（電子）が可変容量素子ＣＳＥＮＳに蓄積され、可変容量素子ＣＳＥＮＳが充電される。このとき、容量素子１８２は、周期信号ＦＲＥＦのレベルに関わらず、電流ＩＳＥＮＳ１に応じた電荷を蓄積した状態を維持している。
【0034】
すなわち、周波数インピーダンス変換回路１８は、参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦによって可変容量素子ＣＳＥＮＳに対して周期的に充電と放電とを繰り返すことで等価的に参照周波数ＦＲＥＦ及び可変容量素子ＣＳＥＮＳに対応するインピーダンスＺＳＥＮＳ１を発生できる。このとき、周波数インピーダンス変換回路１８の出力ノード１８ｃの電圧は、可変容量素子ＣＳＥＮＳの充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子１８２によって平均化されながら安定点に収束する。この安定点における出力ノード１８ｃの電圧は、電流源１５により参照電圧ＶＲＥＦ１に等しくなるように制御される。このため、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、周波数インピーダンス変換回路１８で発生するインピーダンスＺＳＥＮＳ１を用いて、次の数式２のように表せる。
ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１・・・数式２
ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１・・・数式２
【0035】
すなわち、容量素子１８２の容量値をＣＡＶＥ１、可変容量素子ＣＳＥＮＳの容量値をＣＳＥＮＳとすると、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ２は、次の数式３のようになる。
ＩＳＥＮＳ２＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ・・・数式３
ＩＳＥＮＳ２＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ・・・数式３
【0036】
数式２，３に示されるように、安定点に収束する状態において、参照周波数ＦＲＥＦが周波数インピーダンス変換回路１８でインピーダンスＺＳＥＮＳ１＝１／（ＦＲＥＦ・ＣＳＥＮＳ）に変換される。等価的には、インピーダンスＺＳＥＮＳ１＝１／（ＦＲＥＦ・ＣＳＥＮＳ）の一端が電流源１５の入力ノード１５ｄに接続され、その他端が電源電位に接続された状態になる。このため、電流源１５の入力ノード１５ｄでは、印加される電圧ＶＲＥＦ１に応じて、数式３で示す電流ＩＳＥＮＳ２が発生される。電流ＩＳＥＮＳ２は、インピーダンスＺＳＥＮＳ１を含み、センサ２の検出値に対応している。また、電流ＩＳＥＮＳ２は、周期信号ＦＲＥＦの参照周波数ＦＲＥＦに対応している。
【0037】
図２に示す電圧源１４は、参照電圧ＶＲＥＦ１を電流源１５及び電圧差検出回路１６へそれぞれ供給する。
【0038】
図２に示す電流源１５は、電圧源１４、電圧差検出回路１６、周波数インピーダンス変換回路１８、周波数インピーダンス変換回路１３に電気的に接続される。電流源１５は、制御ノード１５ｃが電圧源１４に接続され、入力ノード１５ｄが周波数インピーダンス変換回路１８に接続され、出力ノード１５ｂが電圧差検出回路１６の入力ノード１６ｂと周波数インピーダンス変換回路１３とに接続されている。電流源１５は、センサ２の検出値に応じた電流ＩＳＥＮＳを発生させて電圧差検出回路１６の入力ノード１６ｂに流す。
【0039】
例えば、電流源１５は、図３に示すように構成され得る。電流源１５は、トランジスタ１５１及び差動増幅回路１５２を有する。トランジスタ１５１は、周波数インピーダンス変換回路１８の出力ノード１８ｃと電圧差検出回路１６の入力ノード１６ｂとの間に電気的に接続される。トランジスタ１５１は、例えばＮＭＯＳトランジスタであり、ソースが電圧差検出回路１６の入力ノード１６ｂに接続され、ドレインが周波数インピーダンス変換回路１８の出力ノード１８ｃに接続され、ゲートが差動増幅回路１５２の出力ノード１５２ｃに接続される。差動増幅回路１５２は、入力ノード１５２ａ、入力ノード１５２ｂ及び出力ノード１５２ｃを有する。入力ノード１５２ａは、差動増幅回路１５２の非反転入力ノードであり、周波数インピーダンス変換回路１８の出力ノード１８ｃに電気的に接続される。入力ノード１５２ｂは、差動増幅回路１５２の反転入力ノードであり、電圧源１４の中間ノード１４ｃに電気的に接続され、参照電圧ＶＲＥＦ１を受ける。出力ノード１５２ｃは、トランジスタ１５１のゲートに接続される。
【0040】
トランジスタ１５１及び差動増幅回路１５２は、フィードバックループを構成する。差動増幅回路１５２→トランジスタ１５１→ノード１５ｄ→差動増幅回路１５２のフィードバックループを用いて、差動増幅回路１５２は、ノード１５ｄの電位が参照電圧ＶＲＥＦ１に等しくなるようにトランジスタ１５１のゲート電圧を制御する。これにより、周波数インピーダンス変換回路１８のインピーダンスＺＳＥＮＳ１に流れる電流ＩＳＥＮＳ１は、上記の数式２，３のようになる。
【0041】
電流源１５から電圧差検出回路１６の入力ノード１６ｂに流れる電流ＩＳＥＮＳ２は、電流ＩＳＥＮＳ１に等しく、次の数式４のようになる。
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ・・・数式４
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ・・・数式４
【0042】
数式４に示されるように、電流源１５の電流ＩＳＥＮＳ２は、センサ２の容量値ＣＳＥＮＳに応じたインピーダンスＺＳＥＮＳ１に依存し、センサ２の容量値ＣＳＥＮＳの変化に応じて変化する。参照電圧ＶＲＥＦ１及び参照周波数ＦＲＥＦが略一定であれば、電流ＩＳＥＮＳ２の変化は、センサ２の容量値ＣＳＥＮＳの変化を示す。
【0043】
図２に示す電圧制御発振回路１１は、電圧差検出回路１６及び出力ノード１０ｃの間に電気的に接続される。電圧制御発振回路１１は、入力ノード１１ａが電圧差検出回路１６の出力ノード１６ｃに電気的に接続され、出力ノード１１ｂが出力ノード１０ｃに電気的に接続される。電圧制御発振回路１１は、電圧差検出回路１６から受けた制御電圧ＶＣＴＲＬに応じて発振動作を行い、制御電圧ＶＣＴＲＬに応じた周波数ＦＯＵＴを有する発振信号ＦＯＵＴを生成する。
【0044】
例えば、電圧制御発振回路１１は、図３に示すように弛張型の発振回路で構成され得る。電圧制御発振回路１１は、インバータチェーン１１１、可変抵抗素子１１２、及び容量素子１１３を有する。インバータチェーン１１１は、リング状に接続された複数段のインバータＩｎｖ１～Ｉｎｖ３とリング外で出力側に設けられたインバータＩｎｖ４とを含む。各インバータＩｎｖは、例えばＮＭＯＳトランジスタとＰＭＯＳトランジスタとをインバータ接続することで構成される。リング状に接続されたインバータＩｎｖの段数は、奇数段であり、例えば３段である。初段のインバータＩｎｖ１の出力ノードは、次段のインバータＩｎｖ２の入力ノードに電気的に接続されている。最終段のインバータＩｎｖ３の出力ノードは、インバータＩｎｖ４の入力ノードと初段のインバータＩｎｖ１の入力ノードとにそれぞれ電気的に接続されている。インバータＩｎｖ４の出力ノードは、電圧制御発振回路１１の出力ノード１１ｂに接続されている。可変抵抗素子１１２は、インバータチェーン１１１における複数段のインバータＩｎｖ１～Ｉｎｖ３に直列に電気的に接続される。可変抵抗素子１１２はインバータＩｎｖ２の出力ノードとインバータＩｎｖ３の入力ノードとの間に電気的に接続される。容量素子１１３は、インバータチェーン１１１におけるインバータＩｎｖ及び可変抵抗素子１１２と並列に接続される。図３では、容量素子１１３が２段目のインバータＩｎｖ２及び可変抵抗素子１１２の直列接続に対して並列に接続された構成が例示されている。
【0045】
図２に示す電圧制御発振回路１１は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴを、論理ゲート２３に出力するとともに、周波数インピーダンス変換回路１３へフィードバックする。
【0046】
周波数インピーダンス変換回路１３は、図３に示すように容量素子１３１、容量素子１３２、スイッチ１３３、スイッチ１３４、及びインバータ１３５を有する。容量素子１３１は、一端がグランド電位に接続され、他端がスイッチ１３３及びスイッチ１３４の間のノード１３６に接続される。容量素子１３２は、一端がグランド電位に接続され、他端が電圧差検出回路１６の入力ノード１６ｂに接続される。スイッチ１３３は、一端が電圧差検出回路１６の入力ノード１６ｂに接続され、他端がノード１３６に接続され、制御端が電圧制御発振回路１１に接続される。スイッチ１３４は、一端がノード１３６に接続され、他端がグランド電位に接続され、制御端がインバータ１３５に接続される。インバータ１３５は、入力ノードが電圧制御発振回路１１に接続され、出力ノードがスイッチ１３４に接続される。
【0047】
周波数インピーダンス変換回路１３では、スイッチ１３３及びスイッチ１３４が、発振信号ＦＯＵＴのレベルに応じて相補的にオン・オフする。これにより、容量素子１３１が充放電される。発振信号ＦＯＵＴがＨレベルである場合、スイッチ１３３がオフ状態に維持されるとともにスイッチ１３４がオン状態に維持され、容量素子１３１の電荷（正孔）がグランド電位に排出され、容量素子１３１が放電される。発振信号ＦＯＵＴがＬレベルである場合、スイッチ１３３がオン状態に維持されるとともにスイッチ１３４がオフ状態に維持され、電流ＩＳＥＮＳ２に応じた電荷（正孔）が容量素子１３１に蓄積され、容量素子１３１が充電される。このとき、容量素子１３２は、発振信号ＦＯＵＴのレベルに関わらず、電流ＩＳＥＮＳ２に応じた電荷を蓄積した状態を維持している。
【0048】
すなわち、周波数インピーダンス変換回路１３は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴによって容量素子１３１に対して周期的に充電と放電とを繰り返すことで等価的に周波数ＦＯＵＴに対応するインピーダンスＺ２を発生できる。周波数インピーダンス変換回路１３の出力電圧は、電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２として現れる。電圧ＶＳＥＮＳ２は、容量素子１３１の充電時において、時定数的に変化するが、電流ＩＳＥＮＳ２に応じた電荷の蓄積を維持する容量素子１３２によって平均化されながら安定点に収束する。安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、周波数インピーダンス変換回路１３で発生するインピーダンスＺ２を用いて、次の数式５のように表せる。
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／Ｚ２・・・数式５
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／Ｚ２・・・数式５
【0049】
例えば、図４に示すように、電流ＩＳＥＮＳ２＝Ｉ１のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ１になる。電流ＩＳＥＮＳ２＝Ｉ２のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ２になる。電流ＩＳＥＮＳ２＝Ｉ１０のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ１０になる。図４は、周波数インピーダンス変換回路１３の動作を示す図であり、縦軸が電圧の大きさを示し、横軸が時間を示す。周波数インピーダンス変換回路１３では、流れ込む電流ＩＳＥＮＳ２が増えると、安定点に収束する時における電圧ＶＳＥＮＳ２がそれにほぼ比例して上昇することが分かる。すなわち、容量素子１３２の容量値をＣＡＶＥ２、容量素子１３１の容量値をＣＳＣ２とすると、安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、次の数式６のようになる。
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式６
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式６
【0050】
数式５，６に示されるように、安定点に収束する状態において、発振信号の周波数ＦＯＵＴが周波数インピーダンス変換回路１３でインピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）に変換される。等価的には、インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）の一端が電圧差検出回路１６の入力ノード１６ｂに接続され、その他端がグランド電位に接続された状態になる。このため、電圧差検出回路１６の入力ノード１６ｂでは、電流源１５からの電流ＩＳＥＮＳ２が等価インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）に流れ込むことで、等価インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）により電流ＩＳＥＮＳ２が電圧ＶＳＥＮＳ２に変換される。電圧ＶＳＥＮＳ２は、電流ＩＳＥＮＳ２を含み、センサ２の検出値に対応している。また、電圧ＶＳＥＮＳ２は、周波数ＦＯＵＴを含み、電圧制御発振回路１１の発振周波数ＦＳＥＮＳに対応している。
【0051】
図２に示す電圧差検出回路１６の入力端子には、電圧源１４、電流源１５、周波数インピーダンス変換回路１３が接続され、電圧制御発振回路１１は出力端子に電気的に接続される。電圧差検出回路１６は、入力ノード１６ａが電圧源１４に接続され、入力ノード１６ｂが電流源１５及び周波数インピーダンス変換回路１３に接続され、出力ノード１６ｃが電圧制御発振回路１１に接続される。電圧差検出回路１６は、入力ノード１６ａで参照電圧ＶＲＥＦ１を受け、入力ノード１６ｂで電流源１５及び周波数インピーダンス変換回路１３により電圧ＶＳＥＮＳ２が生成される。電圧差検出回路１６は、参照電圧ＶＲＥＦ１及び電圧ＶＳＥＮＳ２の差分に応じて、差分が小さくなるように制御するための制御電圧ＶＣＴＲＬを生成する。
【0052】
例えば、電圧差検出回路１６は、図３に示すように、差動増幅回路１６１を有する。差動増幅回路１６１は、非反転入力端子（＋）が電圧源１４に接続され、反転入力端子（－）が電流源１５及び周波数インピーダンス変換回路１３に接続され、出力端子が電圧制御発振回路１１に接続される。差動増幅回路１６１は、参照電圧ＶＲＥＦ１及び電圧ＶＳＥＮＳ２の差分に応じた制御電圧ＶＣＴＲＬを生成して電圧制御発振回路１１へ供給する。
【0053】
周波数同期回路１０において、電圧差検出回路１６→電圧制御発振回路１１→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ２が参照電圧ＶＲＥＦ１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、次の数式７が成り立つ。
ＶＲＥＦ１＝ＶＳＥＮＳ２・・・数式７
ＶＲＥＦ１＝ＶＳＥＮＳ２・・・数式７
【0054】
数式７に数式６を代入すると、次の数式８が得られる。
ＶＲＥＦ１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式８
ＶＲＥＦ１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式８
【0055】
数式８に数式４をさらに代入すると、次の数式９が得られる。
ＶＲＥＦ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／（ＦＯＵＴ・ＣＳＣ２）・・・数式９
ＶＲＥＦ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／（ＦＯＵＴ・ＣＳＣ２）・・・数式９
【0056】
数式９を周波数ＦＯＵＴについて解くと、次の数式１０が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・・・数式１０
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・・・数式１０
【0057】
数式１０に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサ２の容量値ＣＳＥＮＳとセンサインターフェース回路１内の容量素子１３１の容量値ＣＳＣ２との比に応じて得られる。
【0058】
センサインターフェース回路１では、図２に示すように、デジタル値ＣＮＴｏｕｔを高精度に生成するために、参照周波数ＦＲＥＦの周期信号を生成する発振回路２１と、周波数ＦＯＵＴの発振信号を生成する周波数同期回路１０とが、論理ゲート２３を介してカウンタ２４に接続される。これにより、形式的には、センサインターフェース回路１は、デジタル値ＣＮＴｏｕｔが、周波数ＦＯＵＴと参照周波数ＦＲＥＦとの相対比に応じて変化するように構成される。実質的には、センサインターフェース回路１は、デジタル値ＣＮＴｏｕｔが、参照周波数ＦＲＥＦに依存せずに変化するように構成される。
【0059】
図２に示す分周回路２２は、発振回路２１及び論理ゲート２３の間に電気的に接続される。分周回路２２は、入力ノード２２ａが発振回路２１の出力ノード２１ａに接続され、出力ノード２２ｂが論理ゲート２３の入力ノード２３ｂに接続される。分周回路２２は、その分周比が可変であってもよい。
【0060】
分周回路２２は、図３に示すように、分周比Ｎを有する。Ｎは、例えば２以上の任意の整数である。分周比Ｎは、固定値であってもよいし、可変であってもよい。分周比Ｎが可変である場合、センサインターフェース回路１は、外部（例えば、コントローラ３）からの制御信号に応じて、分周比を決定し、決定された分周比を示す分周制御信号を分周回路２２へ供給する。分周回路２２は、分周制御信号に応じて分周比Ｎの値を変更可能である。
【0061】
例えば、図示しないが、フリップフロップを多段で直列接続し、分周制御信号に応じて入力ノード２２ａと出力ノード２２ｂとの間に経由させるフリップフロップ数を変更するように回路接続することで、分周比が可変な構成を実現可能である。
【0062】
分周回路２２は、発振回路２１で生成された周期信号ＦＲＥＦをＮ分周し、分周信号ＦＲＥＦ’を生成する。分周回路２２は、分周信号ＦＲＥＦ’を論理ゲートへ供給する。分周信号ＦＲＥＦ’の周波数ＦＲＥＦ’は、周期信号ＦＲＥＦの参照周波数ＦＲＥＦを用いて、次の数式１１のように表せる。
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式１１
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式１１
【0063】
なお、発振回路２１は、電圧制御発振回路１１と同様の回路で構成してもよい。これにより、図３に例示するように、回路の対称性を確保でき、素子ばらつきの影響を受け難い回路を構成できる。すなわち、線対称な回路構成を実現でき、集積回路に適したレイアウト構成を実現できる。
【0064】
発振回路２１は、図３に示すような弛張型の発振回路で構成され得る。発振回路２１は、インバータチェーン２１１、可変抵抗素子２１２、及び容量素子２１３を有する。インバータチェーン２１１は、リング状に接続された複数段のインバータＩｎｖ１１～Ｉｎｖ１３とリング外で出力側に設けられたインバータＩｎｖ１４とを含む。各インバータＩｎｖは、例えばＮＭＯＳトランジスタとＰＭＯＳトランジスタとをインバータ接続することで構成される。リング状に接続されたインバータＩｎｖの段数は、奇数段であり、例えば３段である。初段のインバータＩｎｖ１１の出力ノードは、次段のインバータＩｎｖ１２の入力ノードに電気的に接続されている。最終段のインバータＩｎｖ１３の出力ノードは、インバータＩｎｖ１４の入力ノードと初段のインバータＩｎｖ１１の入力ノードとにそれぞれ電気的に接続されている。インバータＩｎｖ１４の出力ノードは、発振回路２１の出力ノード２１ａに接続されている。可変抵抗素子２１２は、インバータチェーン２１１における複数段のインバータＩｎｖ１１～Ｉｎｖ１３に直列に電気的に接続される。可変抵抗素子２１２はインバータＩｎｖ１２の出力ノードとインバータＩｎｖ１３の入力ノードとの間に電気的に接続される。容量素子２１３は、インバータチェーン２１１におけるインバータＩｎｖ及び抵抗素子２１２と並列に接続される。図３では、容量素子２１３が２段目のインバータＩｎｖ１２及び可変抵抗素子２１２の直列接続に対して並列に接続された構成が例示されている。
【0065】
可変抵抗素子２１２は、図３に例示したように、ドレインをインバータＩｎｖ１２の出力ノードに接続し、ソースをインバータＩｎｖ１３の入力ノードに接続し、ゲートに例えば固定レベルのバイアス（例えば、電源電位Ｖｄｄ）が印加されるＮＭＯＳトランジスタで構成してもよい。
【0066】
図２に示す論理ゲート２３は、周波数同期回路１０及び発振回路２１とカウンタ２４との間に電気的に接続される。論理ゲート２３は、入力ノード２３ａが周波数同期回路１０に接続され、入力ノード２３ｂが分周回路２２を介して発振回路２１に接続され、出力ノード２３ｃがカウンタ２４の入力ノード２４ａに接続される。カウンタ２４の出力ノード２４ｂは、センサインターフェース回路１の端子１ｂに接続される。
【0067】
論理ゲート２３は、図３に示すように、ＡＮＤゲート２３１であってもよい。ＡＮＤゲート２３１は、発振信号ＦＯＵＴを入力ノード２３ａで受け、分周信号ＦＲＥＦ’を入力ノード２３ｂで受け、発振信号ＦＯＵＴ及び分周信号ＦＲＥＦ’の論理積を演算し、演算結果をカウンタ２４へ供給する。カウンタ２４は、演算結果におけるパルス数をカウントし、カウント値をデジタル値ＣＮＴｏｕｔとして端子１ｂからコントローラ３へ出力する。
【0068】
センサインターフェース回路１では、参照周波数ＦＲＥＦでアナログ信号（センサ２の信号）から変換された電圧ＶＳＥＮＳ２と基準電圧ＶＲＥＦとで周波数同期ループを回して生成した発振信号ＦＯＵＴを、参照周波数ＦＲＥＦ又は分周されたＦＲＥＦ’で間引いてカウントすることでデジタル値ＣＮＴｏｕｔを得ることができる。すなわち、センサインターフェース回路１の構成によれば、新規な方式のＡＤ変換回路が実現可能である。
【0069】
すなわち、論理ゲート２３は、周波数同期回路１０からの発振信号ＦＯＵＴを分周信号ＦＲＥＦ’の周期で間引いて切り出しカウンタ２４へ供給する。このため、カウンタ２４のカウント値としてのデジタル値ＣＮＴｏｕｔは、形式的には周波数ＦＯＵＴと参照周波数ＦＲＥＦ’との相対比に応じて変化するため、次の数式１２のように表せる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式１２
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式１２
【0070】
数式１２に数式１１を代入すると、次の数式１３が得られる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式１３
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式１３
【0071】
数式１３に数式１０でＦＲＥＦを２ＦＲＥＦに置き換えた式を代入すると、次の数式１４が得られる。
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＥＮＳ／ＣＳＣ２）・２・Ｎ・・・数式１４
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＥＮＳ／ＣＳＣ２）・２・Ｎ・・・数式１４
【0072】
数式１４の右辺では、分子・分母にＦＲＥＦがあるため、ＦＲＥＦが約分されて消える。数式１４に示されるように、デジタル値ＣＮＴｏｕｔは、参照周波数ＦＲＥＦに依存せずに、相対比（ＣＳＥＮＳ／ＣＳＣ２）に応じて変化する。すなわち、発振信号の周波数の精度が、実質的に周期信号ＦＲＥＦの絶対精度に依存せず、容量値ＣＳＥＮＳと容量値ＣＳＣ２との相対精度に依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けて容量素子ＣＳＥＮＳと容量素子１３１とがほぼ同じように変動すれば、相対比（ＣＳＥＮＳ／ＣＳＣ２）としてはほぼ変動しないことになる。
【0073】
また、数式１４に示されるように、分周回路２２の分周比Ｎを増加させることで、センサ２の信号レベルに対するデジタル値ＣＮＴｏｕｔのゲインを増加できる。これにより、センサ２の信号に対するセンサインターフェース回路１の感度を容易に上げることができる。
【0074】
以上のように、本実施形態では、センサインターフェース回路１において、周波数インピーダンス変換回路１８及び周波数インピーダンス変換回路１３が電源電位Ｖｄｄ及びグランド電位の間にカスコード接続される。これにより、共通化された電流経路に設けられる共通の素子（例えば、トランジスタ）により、参照周波数ＦＲＥＦに応じた電流とセンサ２の信号に応じた電流とを生成できる。この結果、周波数インピーダンス変換回路１８に流れる電流をカレントミラー回路でコピーして周波数インピーダンス変換回路１３に流す構成に比べて、製造プロセスばらつき等の影響を低減でき、センサの信号レベルを周波数へ変換する際の変換精度を向上できる。
【0075】
また、本実施形態では、周波数インピーダンス変換回路９１８に流れる電流Ｉ１をカレントミラー回路ＣＭでコピーして電流Ｉ２として周波数インピーダンス変換回路９１３に流す構成（図１３参照）に比べて、周波数インピーダンス変換のための電流経路の数を２本から１本に低減できる。これにより、周波数同期回路１０の消費電力を低減できる。
【0076】
（実施形態の第１の変形例）
センサインターフェース回路１ｉに接続されるセンサは、図５に示すように、容量性のセンサ２（図２参照）に代えて、抵抗性のセンサ２ｉであってもよい。図５は、実施形態の第１の変形例に係るセンサインターフェース回路１ｉの概略構成を示す回路図である。
センサインターフェース回路１ｉに接続されるセンサは、図５に示すように、容量性のセンサ２（図２参照）に代えて、抵抗性のセンサ２ｉであってもよい。図５は、実施形態の第１の変形例に係るセンサインターフェース回路１ｉの概略構成を示す回路図である。
【0077】
センサインターフェース回路１ｉは、センサ２ｉ及びコントローラ３（図１参照）の間に接続される。
【0078】
センサ２ｉは、例えば抵抗性のセンサであり、その信号レベルに応じて、等価的に、抵抗値が変化する可変抵抗素子ＲＳＥＮＳを含む。可変抵抗素子ＲＳＥＮＳは、一端がセンサインターフェース回路１ｉの端子１ｃに接続され、他端がセンサインターフェース回路１ｉの端子１ｄに接続される。
【0079】
センサインターフェース回路１ｉは、周波数同期回路１０（図２参照）に代えて、周波数同期回路１０ｉを有する。周波数同期回路１０ｉは、入力ノード１０ｃが端子１ｃを介してセンサ２ｉの一端に電気的に接続され、入力ノード１０ｄが端子１ｄを介してセンサ２ｉの他端に電気的に接続される。
【0080】
周波数同期回路１０ｉは、センサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）に応じて発振動作を行う。このとき、周波数同期回路１０ｉは、電圧ドメインで周波数同期ループのフィードバック動作を行う。
【0081】
図６は、実施形態の第１の変形例に係るセンサインターフェース回路１ｉの詳細構成を示す回路図である。周波数同期回路１０ｉは、センサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）に応じて、電圧ＶＳＥＮＳ１１及び電圧ＶＳＥＮＳ１２を生成する。周波数同期回路１０ｉは、周期信号ＦＲＥＦを受ける。周波数同期回路１０ｉは、参照周波数ＦＲＥＦをインピーダンスＺ１に変換する。周波数同期回路１０ｉは、インピーダンスＺ１に応じた電流ＩＲＥＦ１１を生成する。それとともに、周波数同期回路１０ｉは、発振動作を行って生成した発振信号の発振周波数ＦＯＵＴをインピーダンスＺ２に変換する。周波数同期回路１０ｉは、変換されたインピーダンスＺ２を、センサ２ｉの信号レベルに応じた電流ＩＳＥＮＳ１２＝ＩＲＥＦ１１を用いてさらに電圧ＶＳＥＮＳ１２に変換する。変換された電圧ＶＳＥＮＳ１２は、センサ２ｉの信号レベルに応じた電圧である。周波数同期回路１０ｉは、周波数同期ループのフィードバック動作を、センサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ１２とセンサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ１１との差分がゼロに近づくように行う。これにより、電圧ドメインで周波数同期機能を高精度に実現できる。
【0082】
周波数同期回路１０ｉは、図５に示すように、電圧源１４及び周波数インピーダンス変換回路１８（図２参照）に代えて、電圧源１４ｉ及び周波数インピーダンス変換回路１８ｉを有する。周波数同期回路１０ｉは、センサ２ｉが電圧源１４ｉに接続されるとともに電圧源１４ｉを介して電流源１５に接続され、センサ２ｉの信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ１２が変化するとともに電圧源１４ｉが発生する電圧ＶＳＥＮＳ１１が変化する。周波数同期回路１０ｉは、電流電圧変化型の周波数同期回路と呼ぶことができる。
【0083】
電圧源１４ｉは、端子１ｃと端子１ｄと電流源１５及び電圧差検出回路１６との間に電気的に接続され、センサ２ｉと電流源１５と電圧差検出回路１６との間に電気的に接続される。電圧源１４ｉは、入力ノード１４ｅがセンサ２ｉの一端に接続され、入力ノード１４ｆがセンサ２ｉの他端に接続され、出力ノード１４ａが電流源１５に接続され、出力ノード１４ｂが電圧差検出回路１６に接続される。電圧源１４ｉは、センサ２ｉの信号レベルに応じた電圧を生成する。
【0084】
例えば、電圧源１４ｉは、図６に示すようにそれぞれ抵抗分圧で電圧ＶＳＥＮＳ１１を生成する。電圧源１４ｉは、電圧源１４（図３参照）に対して、抵抗素子Ｒ１が可変抵抗素子ＲＳＥＮＳに置き換えられている。可変抵抗素子ＲＳＥＮＳは、センサ２ｉの構成として、電圧源１４ｉに外部接続されている。
【0085】
可変抵抗素子ＲＳＥＮＳの一端が入力ノード１４ｅ，１４ｃを介して電源電位Ｖｄｄに接続され、可変抵抗素子ＲＳＥＮＳの他端が入力ノード１４ｆ及び抵抗素子Ｒ２を介してグランド電位に接続される。可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２の中間ノードは、電圧差検出回路１６の入力ノード１６ａに電気的に接続される。中間ノードでは、次の数式１５に示す電圧ＶＳＥＮＳ１１が生成され、電圧差検出回路１６の入力ノード１６ａへ供給される。
ＶＳＥＮＳ１１＝｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１５
ＶＳＥＮＳ１１＝｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１５
【0086】
なお、可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２を含む回路に対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８ｉの接続とが逆極性で接続される。これにより、可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２を含む回路は、等価的にフルブリッジ回路として機能し得る。可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２を含む回路は、例えば、図１４に示すようなセンサインターフェース回路１００１における周波数インピーダンス回路１３に対する第１のハーフブリッジ回路ＨＢ１と周波数インピーダンス回路１８ｉに対する第２のハーフブリッジ回路ＨＢ２とが逆極性で重ね合わされる。第２のハーフブリッジ回路ＨＢ２は、第１のハーフブリッジ回路ＨＢ１と逆極性のブリッジ回路であるが、逆極性で重ね合わせることで、同極性の回路（すなわち、図３に示す電圧源１４の回路）として共通化できる。可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２を含む回路は、ハーフブリッジ型の構成であるが、等価的にフルブリッジ回路として機能し、その利得を通常のハーフブリッジ型の約２倍にすることができる。
【0087】
例えば、比較例として、可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２を含む回路に対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８ｉの接続とが同極性で接続された構成を考える。可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２の直列接続１本による比較例のハーフブリッジの構成では、図７に白三角のプロットで示すように、環境（例えば、温度）の変化に応じてセンサ（例えば、温度センサ）の信号に対応するセンサインターフェース回路１ｉの出力ＣＮＴＯＵＴが比較的なだらかな傾きで変化する。可変抵抗素子ＲＳＥＮＳ及び抵抗素子Ｒ２の直列接続とその逆極性の抵抗素子Ｒ２及び可変抵抗素子ＲＳＥＮＳの直列接続とによる比較例のフルブリッジの構成では、図７に白丸のプロットで示すように、環境の変化に応じてセンサの信号に対応するセンサインターフェース回路１ｉの出力ＣＮＴＯＵＴが比較的急峻な傾きで変化する。比較例のフルブリッジの構成は、比較例のハーフブリッジの構成に対して、その利得が約２倍であり、環境に応じた変化の傾きも約２倍になる。すなわち、比較例のフルブリッジの構成は、比較例のハーフブリッジの構成に対して、その感度特性がより良好である。
【0088】
一方、実施形態の第１の変形例のハーフブリッジの構成では、図７に実線で示すように、環境（例えば、温度）の変化に応じてセンサ（例えば、温度センサ）の信号に対応するセンサインターフェース回路１ｉの出力ＣＮＴＯＵＴが比較的急峻な傾きで変化する。図７に示すように、実線で示す特性は、白丸のプロットで示す特性にほぼ重なる。すなわち、センサインターフェース回路１ｉでは、センサ２ｉ及び電圧源１４ｉに対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８ｉの接続とが逆極性で接続される。この構成により、通常のフルブリッジ構成と同様な感度特性をハーフブリッジ構成で得ることができる。
【0089】
周波数インピーダンス変換回路１８ｉは、センサ２（図３参照）に接続されない。周波数インピーダンス変換回路１８ｉは、図６に示すように、スイッチトキャパシタ回路で構成され得る点は実施形態と同様である。周波数インピーダンス変換回路１８ｉは、周波数インピーダンス変換回路１８（図３参照）に対して可変容量素子ＣＳＥＮＳを容量素子１８１に置き換えることで得られる。
【0090】
すなわち、周波数インピーダンス変換回路１８ｉは、参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦによって容量素子１８１に対して周期的に充電と放電とを繰り返すことで等価的に参照周波数ＦＲＥＦに対応するインピーダンスＺ１を発生できる。このとき、周波数インピーダンス変換回路１８ｉの出力ノード１８ｃの電圧は、容量素子１８１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子１８２によって平均化されながら安定点に収束する。この安定点における出力ノード１８ｃの電圧は、電流源１５により参照電圧ＶＳＥＮＳ１１に等しくなるように制御される。このため、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＲＥＦ１１は、周波数インピーダンス変換回路１８ｉで発生するインピーダンスＺ１を用いて、次の数式１６のように表せる。
ＩＲＥＦ１１＝ＶＳＥＮＳ１１／Ｚ１・・・数式１６
ＩＲＥＦ１１＝ＶＳＥＮＳ１１／Ｚ１・・・数式１６
【0091】
すなわち、容量素子１８２の容量値をＣＡＶＥ１、容量素子１８１の容量値をＣＳＣ１とすると、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１２は、電流ＩＲＥＦ１１に等しく、次の数式１７のようになる。
ＩＳＥＮＳ１２＝ＩＲＥＦ１１＝ＶＳＥＮＳ１１・ＦＲＥＦ・ＣＳＣ１・・・数式１７
ＩＳＥＮＳ１２＝ＩＲＥＦ１１＝ＶＳＥＮＳ１１・ＦＲＥＦ・ＣＳＣ１・・・数式１７
【0092】
数式１６，１７に示されるように、安定点に収束する状態において、参照周波数ＦＲＥＦが周波数インピーダンス変換回路１８ｉでインピーダンスＺ１＝１／（ＦＲＥＦ・ＣＳＣ１）に変換される。
【0093】
一方、周波数インピーダンス変換回路１３は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴによって容量素子１３１に対して周期的に充電と放電とを繰り返すことで等価的に周波数ＦＯＵＴに対応するインピーダンスＺ２を発生できる。安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ１２は、次の数式１８のように表せる。
ＶＳＥＮＳ１２＝ＩＳＥＮＳ１２／（ＦＯＵＴ・ＣＳＣ２）・・・数式１８
ＶＳＥＮＳ１２＝ＩＳＥＮＳ１２／（ＦＯＵＴ・ＣＳＣ２）・・・数式１８
【0094】
周波数同期回路１０ｉにおいて、電圧差検出回路１６→電圧制御発振回路１１→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ１２が電圧ＶＳＥＮＳ１１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、次の数式１９が成り立つ。
ＶＳＥＮＳ１１＝ＶＳＥＮＳ１２・・・数式１９
ＶＳＥＮＳ１１＝ＶＳＥＮＳ１２・・・数式１９
【0095】
数式１９に数式１８を代入すると、次の数式２０が得られる。
ＶＳＥＮＳ１１＝ＩＳＥＮＳ１２／（ＦＯＵＴ・ＣＳＣ２）・・・数式２０
ＶＳＥＮＳ１１＝ＩＳＥＮＳ１２／（ＦＯＵＴ・ＣＳＣ２）・・・数式２０
【0096】
数式２０に数式１５，１６，１７をさらに代入すると、次の数式２１が得られる。
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＣ１／（ＦＯＵＴ・ＣＳＣ２）・・・数式２１
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＣ１／（ＦＯＵＴ・ＣＳＣ２）・・・数式２１
【0097】
数式２１を周波数ＦＯＵＴについて解くと、次の数式２２が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・・・数式２２
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・・・数式２２
【0098】
数式２２に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサインターフェース回路１ｉ内の容量素子１８１の容量値ＣＳＣ１と容量素子１３１の容量値ＣＳＣ２との比と、センサ２ｉの抵抗値ＲＳＥＮＳとセンサインターフェース回路１ｉ内の抵抗素子Ｒ２の抵抗値Ｒ２との比とに応じて得られる。
【0099】
分周回路２２は、発振回路２１で生成された周期信号ＦＲＥＦをＮ分周し、分周信号ＦＲＥＦ’を生成する。分周回路２２は、分周信号ＦＲＥＦ’を論理ゲートへ供給する。分周信号ＦＲＥＦ’の周波数ＦＲＥＦ’は、周期信号ＦＲＥＦの参照周波数ＦＲＥＦを用いて、次の数式２３のように表せる。
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式２３
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式２３
【0100】
論理ゲート２３は、周波数同期回路１０ｉからの発振信号ＦＯＵＴを分周信号ＦＲＥＦ’の周期で間引いて切り出しカウンタ２４へ供給する。このため、カウンタ２４のカウント値としてのデジタル値ＣＮＴｏｕｔは、形式的には周波数ＦＯＵＴと参照周波数ＦＲＥＦ’との相対比に応じて変化するため、次の数式２４のように表せる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式２４
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式２４
【0101】
数式２４に数式２３を代入すると、次の数式２５が得られる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式２５
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式２５
【0102】
数式２５に数式２２でＦＲＥＦを２ＦＲＥＦに置き換えた式を代入すると、次の数式２６が得られる。
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・２・Ｎ・・・数式２６
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・２・Ｎ・・・数式２６
【0103】
数式２６の右辺では、分子・分母にＦＲＥＦがあるため、ＦＲＥＦが約分されて消える。数式２６に示されるように、デジタル値ＣＮＴｏｕｔは、参照周波数ＦＲＥＦに依存せずに、相対比（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）に応じて変化する。すなわち、発振信号の周波数の精度が、実質的に周期信号ＦＲＥＦの絶対精度に依存せず、容量値ＣＳＣ１と容量値ＣＳＣ２との相対精度と、抵抗値ＲＳＥＮＳと抵抗値Ｒ２との相対精度とに依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けて容量素子１８１と容量素子１３１とがほぼ同じように変動し可変抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２とがほぼ同じように変動すれば、相対比（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）としてはほぼ変動しないことになる。
【0104】
また、数式２６に示されるように、分周回路２２の分周比Ｎを増加させることで、センサ２ｉの信号レベルに対するデジタル値ＣＮＴｏｕｔのゲインを増加できる。これにより、センサ２ｉの信号に対するセンサインターフェース回路１ｉの感度を容易に上げることができる。
【0105】
このようなセンサインターフェース回路１ｉにおいても、共通化された電流経路に設けられる共通の素子（例えば、トランジスタ）により、参照周波数ＦＲＥＦに応じた電流とセンサ２ｉの信号に応じた電流とを生成できる。この結果、周波数インピーダンス変換回路９１８に流れる電流をカレントミラー回路ＣＭでコピーして周波数インピーダンス変換回路９１３に流す構成（図１３参照）に比べて、製造プロセスばらつき等の影響を低減でき、センサの信号レベルを周波数へ変換する際の変換精度を向上できる。
【0106】
また、センサインターフェース回路１ｉでは、周波数インピーダンス変換回路９１８に流れる電流をカレントミラー回路ＣＭでコピーして周波数インピーダンス変換回路９１３に流す構成（図１３参照）に比べて、周波数インピーダンス変換のための電流経路の数を２本から１本に低減できる。これにより、周波数同期回路１０ｉの消費電力を低減できる。
【0107】
また、センサインターフェース回路１ｉでは、センサ２ｉ及び電圧源１４ｉに対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８ｉの接続とが逆極性で接続される。この構成により、フルブリッジ構成と同様な感度特性をハーフブリッジ構成で得ることができる。
【0108】
（実施形態の第２の変形例）
センサインターフェース回路１ｊに接続されるセンサは、図８に示すように、容量性のセンサ２に加えて、抵抗性のセンサ２ｉを設けてもよい。図８は、実施形態の第２の変形例に係るセンサインターフェース回路１ｊの概略構成を示す回路図である。
センサインターフェース回路１ｊに接続されるセンサは、図８に示すように、容量性のセンサ２に加えて、抵抗性のセンサ２ｉを設けてもよい。図８は、実施形態の第２の変形例に係るセンサインターフェース回路１ｊの概略構成を示す回路図である。
【0109】
センサインターフェース回路１ｊは、センサ２，２ｉ及びコントローラ３（図１参照）の間に接続される。
【0110】
センサ２は、例えば容量性のセンサであり、その信号レベルに応じて、等価的に、容量値が変化する可変容量素子ＣＳＥＮＳを含む。センサ２ｉは、例えば抵抗性のセンサであり、その信号レベルに応じて、等価的に、抵抗値が変化する可変抵抗素子ＲＳＥＮＳを含む。
【0111】
センサインターフェース回路１ｊは、図９に示すように、周波数同期回路１０（図２参照）に代えて、周波数同期回路１０ｊを有する。図９は、センサインターフェース回路１ｊの詳細構成を示す回路図である。周波数同期回路１０ｊは、電圧源１４（図３参照）に代えて、電圧源１４ｉ（図５参照）を有する。周波数同期回路１０ｊは、センサ２ｉが電圧源１４ｉに接続されるとともに電圧源１４ｉを介して電流源１５に接続され、センサ２ｉの信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ２が変化するとともに電圧源１４ｉが発生する電圧ＶＳＥＮＳ１１が変化する。周波数同期回路１０ｊは、電流電圧変化型の周波数同期回路と呼ぶことができる。
【0112】
周波数同期回路１０ｊにおいて、電圧差検出回路１６→電圧制御発振回路１１→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ２が電圧ＶＳＥＮＳ１１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、次の数式２７が成り立つ。
ＶＳＥＮＳ１１＝ＶＳＥＮＳ２・・・数式２７
ＶＳＥＮＳ１１＝ＶＳＥＮＳ２・・・数式２７
【0113】
数式２７に数式４，７，８，１５をさらに代入すると、次の数式２８が得られる。
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＥＮＳ／（ＦＯＵＴ・ＣＳＣ２）・・・数式２８
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＥＮＳ／（ＦＯＵＴ・ＣＳＣ２）・・・数式２８
【0114】
数式２８を周波数ＦＯＵＴについて解くと、次の数式２９が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・・・数式２９
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・・・数式２９
【0115】
数式２９に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサ２の容量値ＣＳＥＮＳとセンサインターフェース回路１ｊ内の容量素子１３１の容量値ＣＳＣ２との比と、センサ２ｉの抵抗値ＲＳＥＮＳとセンサインターフェース回路１ｊ内の抵抗素子Ｒ２の抵抗値Ｒ２との比とに応じて得られる。
【0116】
このようなセンサインターフェース回路１ｊにおいても、共通化された電流経路に設けられる共通の素子（例えば、トランジスタ）により、参照周波数ＦＲＥＦに応じた電流とセンサ２，２ｉの信号に応じた電流とを生成できる。この結果、周波数インピーダンス変換回路９１８に流れる電流をカレントミラー回路ＣＭでコピーして周波数インピーダンス変換回路９１３に流す構成（図１３参照）に比べて、製造プロセスばらつき等の影響を低減でき、センサの信号レベルを周波数へ変換する際の変換精度を向上できる。
【0117】
また、センサインターフェース回路１ｊでは、９周波数インピーダンス変換回路１８に流れる電流をカレントミラー回路ＣＭでコピーして周波数インピーダンス変換回路９１３に流す構成（図１３参照）に比べて、周波数インピーダンス変換のための電流経路の数を２本から１本に低減できる。これにより、周波数同期回路１０ｊの消費電力を低減できる。
【0118】
また、センサインターフェース回路１ｊでは、センサ２ｉ及び電圧源１４ｉに対して、電流源１５を介して、周波数インピーダンス回路１３と周波数インピーダンス回路１８の接続とが逆極性で接続される。この構成により、フルブリッジ構成と同様な感度特性をハーフブリッジ構成で得ることができる。
【0119】
（実施形態の第３の変形例）
容量性のセンサ２に対応するセンサインターフェース回路１ｒにおいて、図１０に示すように、動作が安定化するための工夫が施されてもよい。図１０は、実施形態の第３の変形例に係るセンサインターフェース回路１ｒの詳細構成を示す回路図である。
容量性のセンサ２に対応するセンサインターフェース回路１ｒにおいて、図１０に示すように、動作が安定化するための工夫が施されてもよい。図１０は、実施形態の第３の変形例に係るセンサインターフェース回路１ｒの詳細構成を示す回路図である。
【0120】
例えば、センサインターフェース回路１（図３参照）において、電流源１５がその入力ノード１５ｄの電圧を参照電圧ＶＲＥＦ１に等しくするように電流ＩＳＥＮＳ２を流し、電圧差検出回路１６がその入力ノード１６ｂの電圧を参照電圧ＶＲＥＦ１に等しくするように動作する場合、トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなる可能性がある。トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなると、センサインターフェース回路１ｒの動作が不安定になる可能性がある。
【0121】
それに対して、センサインターフェース回路１ｒは、周波数同期回路１０（図３参照）に代えて周波数同期回路１０ｒを有し、分周回路２５ｒをさらに有する。周波数同期回路１０ｒは、電圧源１４（図３参照）に代えて電圧源１４ｒを有する。
【0122】
分周回路２５ｒは、発振回路２１と周波数インピーダンス変換回路１８との間に接続される。参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦをｋ分周する。ｋは、２以上の整数である。分周回路２５ｒは、参照周波数ＦＲＥＦ’＝ ＦＲＥＦ／ｋを有する周期信号ＦＲＥＦ’を生成して周波数インピーダンス変換回路１８へ供給する。これにより、周波数インピーダンス変換回路１８の動作点がより高電圧側へ変更され、周波数インピーダンス変換の安定点における出力ノード１８ｃの電圧は、参照電圧ＶＲＥＦ１より高電圧側の電圧になる。
【0123】
これに応じて、電圧源１４ｒは、抵抗素子Ｒ１と抵抗素子Ｒ２との間に抵抗素子Ｒ３が直列に挿入される。抵抗素子Ｒ３は、電流源１５及び電圧差検出回路１６の間に相当する位置に挿入される。抵抗素子Ｒ３は、一端が差動増幅回路１５２の入力ノード１５２ｂに接続され、他端が差動増幅回路１６１の入力ノード１６１ｄに接続される。このとき、抵抗素子Ｒ１、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値は、次の数式３０，３１を満たすように設定される。
ＶＲＥＦ１＝Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｄｄ・・・数式３０
Ｒ２：Ｒ３＝１／ｋ： （ｋ－１）／ｋ・・・数式３１
ＶＲＥＦ１＝Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｄｄ・・・数式３０
Ｒ２：Ｒ３＝１／ｋ： （ｋ－１）／ｋ・・・数式３１
【0124】
電圧源１４ｒにおける各抵抗素子Ｒ１～Ｒ３の抵抗値が数式３０，３１で設定されることに応じて、電流源１５は、入力ノード１５ｄの電圧がＶＲＥＦ１×｛（ｋ－１）／ｋ｝／｛１／ｋ｝＝（ｋ－１）ＶＲＥＦ１になるように電流ＩＳＥＮＳ２を流す。一方、電圧差検出回路１６は、入力ノード１６ｂの電圧が電圧ＶＲＥＦ１に等しくなるように制御電圧ＶＣＴＲＬを電圧制御発振回路１１へ出力する。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｒの動作を安定化できる。
【0125】
例えば、ｋ＝２の場合、分周回路２５ｒを２分周する回路（例えば、フリップフロップ）で構成でき、抵抗素子Ｒ１、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値を互いに均等にして数式３０，３１を満たすようにすることができる。これにより、簡易な構成で、トランジスタ１５１のソース・ドレイン間の電圧を（例えば電圧ＶＲＥＦ１程度に）確保でき、センサインターフェース回路１ｒの動作を安定化できる。
【0126】
このように、センサインターフェース回路１ｒにおいて、周波数インピーダンス変換回路１８の動作点が高電圧側に変更され、それに応じて電圧源１４ｒにおける電流源１５及び電圧差検出回路１６の間に相当する位置に抵抗素子Ｒ３が追加される。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｒの動作を安定化できる。
【0127】
（実施形態の第４の変形例）
抵抗性のセンサ２ｉに対応するセンサインターフェース回路１ｓにおいて、図１１に示すように、動作が安定化するための工夫が施されてもよい。図１１は、実施形態の第４の変形例に係るセンサインターフェース回路１ｓの詳細構成を示す回路図である。
抵抗性のセンサ２ｉに対応するセンサインターフェース回路１ｓにおいて、図１１に示すように、動作が安定化するための工夫が施されてもよい。図１１は、実施形態の第４の変形例に係るセンサインターフェース回路１ｓの詳細構成を示す回路図である。
【0128】
例えば、センサインターフェース回路１ｉ（図５参照）において、電流源１５がその入力ノード１５ｄの電圧を参照電圧ＶＳＥＮＳ１１に等しくするように電流ＩＳＥＮＳ１２を流し、電圧差検出回路１６がその入力ノード１６ｂの電圧を参照電圧ＶＳＥＮＳ１１に等しくするように動作する場合、トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなる可能性がある。トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなると、センサインターフェース回路１ｓの動作が不安定になる可能性がある。
【0129】
それに対して、センサインターフェース回路１ｓは、周波数同期回路１０ｉ（図５参照）に代えて周波数同期回路１０ｓを有し、分周回路２５ｒをさらに有する。周波数同期回路１０ｓは、電圧源１４（図３参照）に代えて電圧源１４ｓを有する。
【0130】
分周回路２５ｒは、発振回路２１と周波数インピーダンス変換回路１８ｉとの間に接続される。参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦをｋ分周する。ｋは、２以上の整数である。分周回路２５ｒは、参照周波数ＦＲＥＦ’＝ ＦＲＥＦ／ｋを有する周期信号ＦＲＥＦ’を生成して周波数インピーダンス変換回路１８ｉへ供給する。これにより、周波数インピーダンス変換回路１８ｉの動作点がより高電圧側へ変更され、周波数インピーダンス変換の安定点における出力ノード１８ｃの電圧は、参照電圧ＶＲＥＦ１より高電圧側の電圧になる。
【0131】
これに応じて、電圧源１４ｓは、抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２との間に抵抗素子Ｒ３が直列に挿入される。抵抗素子Ｒ３は、電流源１５及び電圧差検出回路１６の間に相当する位置に挿入される。抵抗素子Ｒ３は、一端が差動増幅回路１５２の入力ノード１５１ｂに接続され、他端が差動増幅回路１６１の入力ノード１６１ａに接続される。このとき、抵抗素子ＲＳＥＮＳ、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値は、次の数式３２，３３を満たすように設定される。
ＶＳＥＮＳ１１＝Ｒ２／（ＲＳＥＮＳ＋Ｒ２＋Ｒ３）×Ｖｄｄ・・・数式３２
Ｒ２：Ｒ３＝１／ｋ： （ｋ－１）／ｋ・・・数式３３
ＶＳＥＮＳ１１＝Ｒ２／（ＲＳＥＮＳ＋Ｒ２＋Ｒ３）×Ｖｄｄ・・・数式３２
Ｒ２：Ｒ３＝１／ｋ： （ｋ－１）／ｋ・・・数式３３
【0132】
センサ２ｉの可変抵抗素子ＲＳＥＮＳと電圧源１４ｓにおける各抵抗素子Ｒ２，Ｒ３の抵抗値が数式３２，３３で設定されることに応じて、電流源１５は、入力ノード１５ｄの電圧がＶＳＥＮＳ１１×｛（ｋ－１）／ｋ｝／｛１／ｋ｝＝（ｋ－１）ＶＳＥＮＳ１１になるように電流ＩＳＥＮＳ１２を流す。一方、電圧差検出回路１６は、入力ノード１６ｂの電圧ＶＳＥＮ１２が電圧ＶＳＥＮ１１に等しくなるように制御電圧ＶＣＴＲＬを電圧制御発振回路１１へ出力する。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｓの動作を安定化できる。
【0133】
例えば、ｋ＝２の場合、分周回路２５ｒを２分周する回路（例えば、フリップフロップ）で構成でき、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値を互いに均等にして数式３２，３３を満たすようにすることができる。これにより、簡易な構成で、トランジスタ１５１のソース・ドレイン間の電圧を（例えば電圧ＶＳＥＮ１１程度に）確保でき、センサインターフェース回路１ｓの動作を安定化できる。
【0134】
このように、センサインターフェース回路１ｓにおいて、周波数インピーダンス変換回路１８ｉの動作点が高電圧側に変更され、それに応じて電圧源１４ｓにおける電流源１５及び電圧差検出回路１６の間に相当する位置に抵抗素子Ｒ３が追加される。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｓの動作を安定化できる。
【0135】
（実施形態の第５の変形例）
容量性のセンサ２及び抵抗性のセンサ２ｉに対応するセンサインターフェース回路１ｔにおいて、図１２に示すように、動作が安定化するための工夫が施されてもよい。図１２は、実施形態の第５の変形例に係るセンサインターフェース回路１ｔの詳細構成を示す回路図である。
容量性のセンサ２及び抵抗性のセンサ２ｉに対応するセンサインターフェース回路１ｔにおいて、図１２に示すように、動作が安定化するための工夫が施されてもよい。図１２は、実施形態の第５の変形例に係るセンサインターフェース回路１ｔの詳細構成を示す回路図である。
【0136】
例えば、センサインターフェース回路１ｊ（図９参照）において、電流源１５がその入力ノード１５ｄの電圧を参照電圧ＶＳＥＮＳ１１に等しくするように電流ＩＳＥＮＳ１を流し、電圧差検出回路１６がその入力ノード１６ｂの電圧ＶＳＥＮＳ２を参照電圧ＶＳＥＮＳ１１に等しくするように動作する場合、トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなる可能性がある。トランジスタ１５１のソース・ドレイン間の電圧が確保しにくくなると、センサインターフェース回路１ｔの動作が不安定になる可能性がある。
【0137】
それに対して、センサインターフェース回路１ｔは、周波数同期回路１０ｊ（図９参照）に代えて周波数同期回路１０ｔを有し、分周回路２５ｒをさらに有する。周波数同期回路１０ｔは、電圧源１４（図３参照）に代えて電圧源１４ｓを有する。
【0138】
分周回路２５ｒは、発振回路２１と周波数インピーダンス変換回路１８との間に接続される。参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦをｋ分周する。ｋは、２以上の整数である。分周回路２５ｒは、参照周波数ＦＲＥＦ’＝ＦＲＥＦ／ｋを有する周期信号ＦＲＥＦ’を生成して周波数インピーダンス変換回路１８へ供給する。これにより、周波数インピーダンス変換回路１８の動作点がより高電圧側へ変更され、周波数インピーダンス変換の安定点における出力ノード１８ｃの電圧は、参照電圧ＶＲＥＦ１より高電圧側の電圧になる。
【0139】
これに応じて、電圧源１４ｓは、抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２との間に抵抗素子Ｒ３が直列に挿入される。抵抗素子Ｒ３は、電流源１５及び電圧差検出回路１６の間に相当する位置に挿入される。抵抗素子Ｒ３は、一端が差動増幅回路１５２の入力ノード１５１ｂに接続され、他端が差動増幅回路１６１の入力ノード１６１ａに接続される。このとき、抵抗素子ＲＳＥＮＳ、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値は、上記の数式３２，３３を満たすように設定される。
【0140】
センサ２ｉの可変抵抗素子ＲＳＥＮＳと電圧源１４ｓにおける各抵抗素子Ｒ２，Ｒ３の抵抗値が数式３２，３３で設定されることに応じて、電流源１５は、入力ノード１５ｄの電圧がＶＳＥＮＳ１１×｛（ｋ－１）／ｋ｝／｛１／ｋ｝＝（ｋ－１）ＶＳＥＮＳ１１になるように電流ＩＳＥＮＳ２を流す。一方、電圧差検出回路１６は、入力ノード１６ｂの電圧ＶＳＥＮＳ２が電圧ＶＳＥＮＳ１１に等しくなるように制御電圧ＶＣＴＲＬを電圧制御発振回路１１へ出力する。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｔの動作を安定化できる。
【0141】
例えば、ｋ＝２の場合、分周回路２５ｒを２分周する回路（例えば、フリップフロップ）で構成でき、抵抗素子Ｒ２、抵抗素子Ｒ３の抵抗値を互いに均等にして数式３２，３３を満たすようにすることができる。これにより、簡易な構成で、トランジスタ１５１のソース・ドレイン間の電圧を（例えば電圧ＶＳＥＮＳ２程度に）確保でき、センサインターフェース回路１ｔの動作を安定化できる。
【0142】
このように、センサインターフェース回路１ｔにおいて、周波数インピーダンス変換回路１８の動作点が高電圧側に変更され、それに応じて電圧源１４ｓにおける電流源１５及び電圧差検出回路１６の間に相当する位置に抵抗素子Ｒ３が追加される。これにより、トランジスタ１５１のソース・ドレイン間の電圧を確保でき、センサインターフェース回路１ｔの動作を安定化できる。
【0143】
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0144】
１，１ｉ，１ｊ，１ｒ，１ｓ，１ｔ センサインターフェース回路
２，２ｉ センサ
３ コントローラ
１０，１０ｉ，１０ｊ，１０ｒ，１０ｓ，１０ｔ 周波数同期回路
１１ 電圧制御発振回路
１３，１８，１８ｉ 周波数インピーダンス変換回路
１４，１４ｉ，１４ｒ，１４ｓ 電圧源
１５ 電流源
１６ 電圧差検出回路
２１ 発振回路
２２，２５ｒ 分周回路
２３ 論理ゲート
２４ カウンタ
１００ システム
２，２ｉ センサ
３ コントローラ
１０，１０ｉ，１０ｊ，１０ｒ，１０ｓ，１０ｔ 周波数同期回路
１１ 電圧制御発振回路
１３，１８，１８ｉ 周波数インピーダンス変換回路
１４，１４ｉ，１４ｒ，１４ｓ 電圧源
１５ 電流源
１６ 電圧差検出回路
２１ 発振回路
２２，２５ｒ 分周回路
２３ 論理ゲート
２４ カウンタ
１００ システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】