特開 2024-38377 分布型増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024038377

(43)【公開日】2024-03-19

(54)【発明の名称】分布型増幅器

(51)【国際特許分類】

   H03F 3/60 20060101AFI20240312BHJP

   H03F 3/68 20060101ALI20240312BHJP

   H03F 1/42 20060101ALI20240312BHJP

   H03F 1/22 20060101ALI20240312BHJP

【ＦＩ】

H03F3/60

H03F3/68

H03F1/42

H03F1/22

【審査請求】有

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2024003861

(22)【出願日】2024-01-15

(62)【分割の表示】P 2022532211の分割

【原出願日】2020-06-26

(71)【出願人】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】徐 照男

(72)【発明者】

【氏名】長谷 宗彦

(72)【発明者】

【氏名】野坂 秀之

(57)【要約】

【課題】帯域を劣化させることなく、利得を向上させる。
【解決手段】Ｎ個（Ｎは２以上の整数）の増幅器ブロック１００ｃ～３００ｃのうち、（ｎ＋１）段目（ｎは１～Ｎ－１の整数）の増幅器ブロックのバイアス電圧をＶｂ＿（ｎ＋１）、各増幅器ブロックのユニットセル３－１～３－３の数をＮｏｐｔ、各増幅器ブロックのユニットセル３－１～３－３の入力端子と出力端子間を流れる電流をＩｏｐｔとしたとき、ｎ段目の増幅器ブロックの伝送線路ＣＰＷ２０ｃ－１，ＣＰＷ２０ｃ－２の特性インピーダンスとｎ段目の増幅器ブロックの終端抵抗Ｒｏ１，Ｒｏ２と（ｎ＋１）段目の増幅器ブロックの伝送線路ＣＰＷ１０ｃ－２，ＣＰＷ１０ｃ－３の特性インピーダンスと（ｎ＋１）段目の増幅器ブロックの終端抵抗Ｒｉ２，Ｒｉ３とが、－Ｖｂ＿（ｎ＋１）／（Ｉｏｐｔ×Ｎｏｐｔ）となるように設定される。
【選択図】 図８

【特許請求の範囲】

【請求項1】

Ｎ個（Ｎは２以上の整数）の増幅器ブロックを備え、
各増幅器ブロックは、
入力端に信号が入力されるように構成された第１の伝送線路と、
出力端から信号を出力するように構成された第２の伝送線路と、
一端が前記第１の伝送線路の終端に接続された第１の終端抵抗と、
一端が前記第２の伝送線路の入力端に接続された第２の終端抵抗と、
前記第１、第２の伝送線路に沿って配置され、入力端子が前記第１の伝送線路に接続され、出力端子が前記第２の伝送線路に接続された複数のユニットセルとを備え、
各増幅器ブロックは、前記第２の伝送線路の終端が後段の増幅器ブロックの前記第１の伝送線路の入力端と接続されるように縦続接続され、
各増幅器ブロックの前記第１の終端抵抗の他端が第１のバイアス電圧に接続され、各増幅器ブロックの前記第２の終端抵抗の他端がグラウンドに接続され、
初段の増幅器ブロックの前記第１の伝送線路と初段の増幅器ブロックの前記第１の終端抵抗と終段の増幅器ブロックの前記第２の伝送線路の特性インピーダンスと終段の増幅器ブロックの前記第２の終端抵抗の値が５０Ωであり、
（ｎ＋１）段目（ｎは１～Ｎ－１の整数）の増幅器ブロックの前記第１のバイアス電圧をＶｂ＿（ｎ＋１）、各増幅器ブロックの前記ユニットセルの数をＮｏｐｔ、各増幅器ブロックの前記ユニットセルの入力端子と出力端子間を流れる電流をＩｏｐｔとしたとき、ｎ段目の増幅器ブロックの前記第２の伝送線路の特性インピーダンスとｎ段目の増幅器ブロックの前記第２の終端抵抗と（ｎ＋１）段目の増幅器ブロックの前記第１の伝送線路の特性インピーダンスと（ｎ＋１）段目の増幅器ブロックの前記第１の終端抵抗とが、－Ｖｂ＿（ｎ＋１）／（Ｉｏｐｔ×Ｎｏｐｔ）となるように設定されることを特徴とする分布型増幅器。

【請求項2】

請求項１記載の分布型増幅器において、
各ユニットセルは、
ベース端子が前記第１の伝送線路に接続され、エミッタ端子が第２の電源電圧に接続された第１のトランジスタと、
ベース端子が第２のバイアス電圧に接続され、コレクタ端子が前記第２の伝送線路に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された第２のトランジスタとから構成されることを特徴とする分布型増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、分布型回路に係り、特に分布型増幅器に関するものである。

【背景技術】

【0002】

広帯域な増幅器は、高速通信や高分解能レーダー等の様々なシステムで望まれている。増幅器を広帯域化する技術として分布型増幅器が従来提案されている（特許文献１参照）。図１３は従来の分布型増幅器の構成を示す回路図である。分布型増幅器は、入力端が信号入力端子１に接続された入力用の伝送線路ＣＰＷ１０と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０と、一端が伝送線路ＣＰＷ１０の終端に接続され、他端がバイアス電圧Ｖｂ＿１に接続された入力終端抵抗Ｒｉ１と、伝送線路ＣＰＷ２０の入力端とグラウンドとを接続する出力終端抵抗Ｒｏ２と、伝送線路ＣＰＷ１０，ＣＰＷ２０に沿って配置され、入力端子ａが伝送線路ＣＰＷ１０に接続され、出力端子ｂが伝送線路ＣＰＷ２０に接続された複数のユニットセル３とから構成される。

【0003】

伝送線路ＣＰＷ１０は、複数の伝送線路ＣＰＷ１ｉ，ＣＰＷ１，ＣＰＷ１ｏを直列に接続した構成からなる。同様に、伝送線路ＣＰＷ２０は、複数の伝送線路ＣＰＷ２ｉ，ＣＰＷ２，ＣＰＷ２ｏを直列に接続した構成からなる。

【0004】

図１４に示すように、各ユニットセル３は、それぞれベース端子が伝送線路ＣＰＷ１０に接続され、エミッタ端子が電源電圧ＶＥＥに接続された入力トランジスタＱ３０と、ベース端子がバイアス電圧Ｖｃａｓ１に接続され、コレクタ端子が伝送線路ＣＰＷ２０に接続され、エミッタ端子が入力トランジスタＱ３０のコレクタ端子に接続された出力トランジスタＱ３１とから構成される。

【0005】

分布型増幅器では、トランジスタＱ３０，Ｑ３１の寄生容量を入出力の伝送線路ＣＰＷ１０，ＣＰＷ２０に組み込み、インピーダンス整合をとる。さらに、入出力の伝送線路ＣＰＷ１０，ＣＰＷ２０の伝搬定数を合わせることで、広帯域な信号増幅を可能にする。
分布型増幅器の利得を向上させるために一般的には、図１５のように段数（ユニットセル３の並列数）を増加させる方法が採用される。

【0006】

しかしながら、従来の分布型増幅器では、段数増加に伴って帯域が劣化するという課題があった。図１６は６段と１２段の分布型増幅器のＳパラメータＳ２１のシミュレーション結果を示す図である。図１６のＳ２１＿６は６段の分布型増幅器のＳパラメータＳ２１、Ｓ２１＿１２は１２段の分布型増幅器のＳパラメータＳ２１である。

【0007】

図１６によれば、６段から１２段にすることでＤＣ（直流）利得は向上したが、帯域が大きく劣化していることが確認できる。この帯域劣化は、入出力伝送線路での信号減衰に起因する。一般的に帯域と最適段数Ｎｏｐｔ（すなわち最大利得）の関係は、特許文献２によって明らかになっている。そのため、従来の分布型増幅器では、帯域を劣化させることなく、利得を向上させることは困難であった。

【先行技術文献】

【非特許文献】

【0008】

【非特許文献1】Klas Eriksson，Izzat Darwazeh，and Herbert Zirath，“InP DHBT distributed amplifiers with up to 235-GHz bandwidth”，IEEE Transactions on Microwave Theory and Techniques，VOL.63，NO. 4，PP.1334-1341，2015

【非特許文献2】James B.Beyer，et al.，“MESFET distributed amplifier design guidelines”，IEEE Transactions on Microwave Theory and Techniques，VOL.32，NO.3，PP.268-275，1984

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、上記課題を解決するためになされたもので、帯域を劣化させることなく、利得を向上させることができる分布型増幅器を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明の分布型増幅器は、Ｎ個（Ｎは２以上の整数）の増幅器ブロックを備え、各増幅器ブロックは、入力端に信号が入力されるように構成された第１の伝送線路と、出力端から信号を出力するように構成された第２の伝送線路と、一端が前記第１の伝送線路の終端に接続された第１の終端抵抗と、一端が前記第２の伝送線路の入力端に接続された第２の終端抵抗と、前記第１、第２の伝送線路に沿って配置され、入力端子が前記第１の伝送線路に接続され、出力端子が前記第２の伝送線路に接続された複数のユニットセルとを備え、各増幅器ブロックは、前記第２の伝送線路の終端が後段の増幅器ブロックの前記第１の伝送線路の入力端と接続されるように縦続接続され、各増幅器ブロックの前記第１の終端抵抗の他端が第１のバイアス電圧に接続され、各増幅器ブロックの前記第２の終端抵抗の他端がグラウンドに接続され、初段の増幅器ブロックの前記第１の伝送線路と初段の増幅器ブロックの前記第１の終端抵抗と終段の増幅器ブロックの前記第２の伝送線路の特性インピーダンスと終段の増幅器ブロックの前記第２の終端抵抗の値が５０Ωであり、（ｎ＋１）段目（ｎは１～Ｎ－１の整数）の増幅器ブロックの前記第１のバイアス電圧をＶｂ＿（ｎ＋１）、各増幅器ブロックの前記ユニットセルの数をＮｏｐｔ、各増幅器ブロックの前記ユニットセルの入力端子と出力端子間を流れる電流をＩｏｐｔとしたとき、ｎ段目の増幅器ブロックの前記第２の伝送線路の特性インピーダンスとｎ段目の増幅器ブロックの前記第２の終端抵抗と（ｎ＋１）段目の増幅器ブロックの前記第１の伝送線路の特性インピーダンスと（ｎ＋１）段目の増幅器ブロックの前記第１の終端抵抗とが、－Ｖｂ＿（ｎ＋１）／（Ｉｏｐｔ×Ｎｏｐｔ）となるように設定されることを特徴とするものである。

【発明の効果】

【0011】

本発明によれば、各増幅器ブロックの第１の終端抵抗の他端を第１のバイアス電圧に接続し、各増幅器ブロックの第２の終端抵抗の他端をグラウンドに接続し、初段の増幅器ブロックの第１の伝送線路と初段の増幅器ブロックの第１の終端抵抗と終段の増幅器ブロックの第２の伝送線路の特性インピーダンスと終段の増幅器ブロックの第２の終端抵抗の値を５０Ωとし、ｎ段目の増幅器ブロックの第２の伝送線路の特性インピーダンスとｎ段目の増幅器ブロックの第２の終端抵抗と（ｎ＋１）段目の増幅器ブロックの第１の伝送線路の特性インピーダンスと（ｎ＋１）段目の増幅器ブロックの第１の終端抵抗とを－Ｖｂ＿（ｎ＋１）／（Ｉｏｐｔ×Ｎｏｐｔ）となるように設定することにより、帯域を劣化させることなく、利得を向上させることができる。

【図面の簡単な説明】

【0012】

【図1】図１は、本発明の第１の実施例に係る分布型増幅器の構成を示す回路図である。

【図2】図２は、本発明の第２の実施例に係る分布型増幅器の構成を示す回路図である。

【図3】図３は、本発明の第２の実施例に係る分布型増幅器のユニットセルの構成を示す回路図である。

【図4】図４は、本発明の第２の実施例に係る分布型増幅器のユニットセルの構成を示す回路図である。

【図5】図５は、従来の分布型増幅器および本発明の第２の実施例に係る分布型増幅器のＳパラメータのシミュレーション結果を示す図である。

【図6】図６は、本発明の第２の実施例に係る分布型増幅器の別の構成を示す回路図である。

【図7】図７は、本発明の第２の実施例に係る分布型増幅器のユニットセルの構成を示す回路図である。

【図8】図８は、本発明の第３の実施例に係る分布型増幅器の構成を示す回路図である。

【図9】図９は、本発明の第４の実施例に係る分布型増幅器の構成を示す回路図である。

【図10】図１０は、本発明の第４の実施例に係る分布型増幅器のユニットセルの構成を示す回路図である。

【図11】図１１は、本発明の第４の実施例に係る分布型増幅器の別の構成を示す回路図である。

【図12】図１２は、本発明の第４の実施例に係る分布型増幅器のユニットセルの構成を示す回路図である。

【図13】図１３は、従来の分布型増幅器の構成を示す回路図である。

【図14】図１４は、従来の分布型増幅器のユニットセルの構成を示す回路図である。

【図15】図１５は、利得増加のために段数を増加させた分布型増幅器の構成を示す回路図である。

【図16】図１６は、従来の分布型増幅器のＳパラメータのシミュレーション結果を示す図である。

【発明を実施するための形態】

【0013】

［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、最適段数Ｎｏｐｔの増幅器ブロック１００と最適段数Ｎｏｐｔの増幅器ブロック２００とを縦続接続したものである。ここで、最適段数Ｎｏｐｔとは、増幅器ブロックの所望の周波数応答が得られる段数（ユニットセルの並列数）のことを言う。図１の例では、Ｎｏｐｔ＝６である。

【0014】

増幅器ブロック１００は、入力端が信号入力端子１に接続された入力用の伝送線路ＣＰＷ１０＿１と、出力用の伝送線路ＣＰＷ２０＿１と、一端が伝送線路ＣＰＷ１０＿１の終端に接続され、他端がバイアス電圧Ｖｂ＿１に接続された入力終端抵抗Ｒｉ１と、一端が伝送線路ＣＰＷ２０＿１の入力端に接続され、他端がグラウンドに接続された出力終端抵抗Ｒｏ１と、伝送線路ＣＰＷ１０＿１，ＣＰＷ２０＿１に沿って配置され、入力端子ａ１が伝送線路ＣＰＷ１０＿１に接続され、出力端子ｂ１が伝送線路ＣＰＷ２０＿１に接続された複数のユニットセル３＿１とから構成される。入力終端抵抗Ｒｉ１は５０Ωである。出力終端抵抗Ｒｏ１については後述する。

【0015】

伝送線路ＣＰＷ１０＿１は、複数の伝送線路ＣＰＷ１ｉ＿１，ＣＰＷ１＿１，ＣＰＷ１ｏ＿１を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１＿１と入力側の伝送線路ＣＰＷ１ｉ＿１とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ｉ＿１の場合、信号入力端子１の前段の回路等の寄生容量の影響を伝送線路ＣＰＷ１ｉ＿１で吸収する必要があるからである。同様に、伝送線路ＣＰＷ１＿１とＣＰＷ１ｏ＿１とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ｏ＿１の場合、入力終端抵抗Ｒｉ１の寄生容量の影響を伝送線路ＣＰＷ１ｏ＿１で吸収する必要があるからである。

【0016】

伝送線路ＣＰＷ２０＿１は、複数の伝送線路ＣＰＷ２ｉ＿１，ＣＰＷ２＿１，ＣＰＷ１２を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２と入力側の伝送線路ＣＰＷ２ｉ＿１とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｉ＿１の場合、出力終端抵抗Ｒｏ１の寄生容量の影響を伝送線路ＣＰＷ２ｉ＿１で吸収する必要があるからである。同様に、伝送線路ＣＰＷ２＿１とＣＰＷ１２とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１２の場合、伝送線路ＣＰＷ２０＿１の後段の増幅器ブロック２００の寄生容量の影響を伝送線路ＣＰＷ１２で吸収する必要があるからである。

【0017】

増幅器ブロック２００は、入力端が増幅器ブロック１００の伝送線路ＣＰＷ２０＿１の終端に接続された入力用の伝送線路ＣＰＷ１０＿２と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０＿２と、一端が伝送線路ＣＰＷ１０＿２の終端に接続され、他端がバイアス電圧Ｖｂ＿２に接続された入力終端抵抗Ｒｉ２と、一端が伝送線路ＣＰＷ２０＿２の入力端に接続され、他端がグラウンドに接続された出力終端抵抗Ｒｏ２と、伝送線路ＣＰＷ１０＿２，ＣＰＷ２０＿２に沿って配置され、入力端子ａ２が伝送線路ＣＰＷ１０＿２に接続され、出力端子ｂ２が伝送線路ＣＰＷ２０＿２に接続された複数のユニットセル３＿２とから構成される。出力終端抵抗Ｒｏ２は５０Ωである。入力終端抵抗Ｒｉ２については後述する。

【0018】

伝送線路ＣＰＷ１０＿２は、複数の伝送線路ＣＰＷ１２，ＣＰＷ１＿２，ＣＰＷ１ｏ＿２を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１＿２と入力側の伝送線路ＣＰＷ１２とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１２の場合、伝送線路ＣＰＷ１０＿２の前段の増幅器ブロック１００の寄生容量の影響を伝送線路ＣＰＷ１２で吸収する必要があるからである。同様に、伝送線路ＣＰＷ１＿２とＣＰＷ１ｏ＿２とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ｏ＿２の場合、入力終端抵抗Ｒｉ２の寄生容量の影響を伝送線路ＣＰＷ１ｏ＿２で吸収する必要があるからである。

【0019】

なお、本実施例では、増幅器ブロック１００の出力用の伝送線路ＣＰＷ２０＿１と増幅器ブロック２００の入力用の伝送線路ＣＰＷ１０＿２とが伝送線路ＣＰＷ１２を共用している。

【0020】

伝送線路ＣＰＷ２０＿２は、複数の伝送線路ＣＰＷ２＿２，ＣＰＷ２ｏ＿２を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２＿２とＣＰＷ２ｏ＿２とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｏ＿２の場合、信号出力端子２の後段の回路等の寄生容量の影響を伝送線路ＣＰＷ２ｏ＿２で吸収する必要があるからである。ユニットセル３＿１，３＿２の構成については第２の実施例で説明する。

【0021】

本実施例では、最適段数Ｎｏｐｔの増幅器ブロック１００と最適段数Ｎｏｐｔの増幅器ブロック２００とを縦続接続することで、帯域を劣化させることなく利得を向上させることが可能になる。

【0022】

また、本実施例では、増幅器ブロック１００の出力用の伝送線路ＣＰＷ２０＿１の特性インピーダンスＺ０と出力終端抵抗Ｒｏ１と増幅器ブロック２００の入力用の伝送線路ＣＰＷ１０＿２の特性インピーダンスＺ０と入力終端抵抗Ｒｉ２とが、５０Ωより大きく、次式のようになる。
Ｚ０＝Ｒｏ１＝Ｒｉ２＝－Ｖｂ＿２／（Ｉｏｐｔ×Ｎｏｐｔ） ・・・（１）

【0023】

式（１）において、Ｉｏｐｔは各ユニットセル３＿１，３＿２の入力端子と出力端子間を流れる電流である。バイアス電圧Ｖｂ＿１，Ｖｂ＿２は負電圧である。

【0024】

本実施例では、伝送線路ＣＰＷ２０＿１，ＣＰＷ１０＿２の特性インピーダンスＺ０と出力終端抵抗Ｒｏ１と入力終端抵抗Ｒｉ２とを式（１）のように設定することにより、増幅器ブロック１００と増幅器ブロック２００とをＤＣ結合することができ、ＤＣから高周波までの信号を増幅可能にしながら、利得をさらに向上させることが可能となる。

【0025】

［第２の実施例］
次に、本発明の第２の実施例について説明する。図２は本発明の第２の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、最適段数Ｎｏｐｔ＝６の増幅器ブロック１００ａと最適段数Ｎｏｐｔ＝６の増幅器ブロック２００ａとを縦続接続したものである。

【0026】

増幅器ブロック１００ａは、入力用の伝送線路ＣＰＷ１０ａ＿１と、出力用の伝送線路ＣＰＷ２０ａ＿１と、入力終端抵抗Ｒｉ１と、一端が伝送線路ＣＰＷ２０ａ＿１の入力端に接続され、他端が電源電圧ＶＣＣ＿１に接続された出力終端抵抗Ｒｏ１と、伝送線路ＣＰＷ１０ａ＿１，ＣＰＷ２０ａ＿１に沿って配置され、入力端子ａ１が伝送線路ＣＰＷ１０ａ＿１に接続され、出力端子ｂ１が伝送線路ＣＰＷ２０ａ＿１に接続された複数のユニットセル３＿１とから構成される。入力終端抵抗Ｒｉ１、出力終端抵抗Ｒｏ１は５０Ωである。

【0027】

伝送線路ＣＰＷ１０ａ＿１は、第１の実施例の伝送線路ＣＰＷ１０＿１と同一の構成を有する。伝送線路ＣＰＷ２０ａ＿１は、第１の実施例の伝送線路ＣＰＷ２０＿１と同様の構成を有するが、特性インピーダンスＺ０が５０Ωとなっている。

【0028】

増幅器ブロック２００ａは、入力用の伝送線路ＣＰＷ１０ａ＿２と、出力用の伝送線路ＣＰＷ２０ａ＿２と、一端が伝送線路ＣＰＷ１０ａ＿２の終端に接続され、他端がバイアス電圧Ｖｂ＿２に接続された入力終端抵抗Ｒｉ２と、出力終端抵抗Ｒｏ２と、伝送線路ＣＰＷ１０ａ＿２，ＣＰＷ２０ａ＿２に沿って配置され、入力端子ａ２が伝送線路ＣＰＷ１０ａ＿２に接続され、出力端子ｂ２が伝送線路ＣＰＷ２０ａ＿２に接続された複数のユニットセル３＿２とから構成される。出力終端抵抗Ｒｏ２、入力終端抵抗Ｒｉ２は５０Ωである。

【0029】

伝送線路ＣＰＷ１０ａ＿２は、第１の実施例の伝送線路ＣＰＷ１０＿２と同様の構成を有するが、特性インピーダンスＺ０が５０Ωとなっている。伝送線路ＣＰＷ２０ａ＿２は、第１の実施例の伝送線路ＣＰＷ２０＿２と同一の構成を有する。

【0030】

図３は増幅器ブロック１００ａのユニットセル３＿１の構成を示す回路図、図４は増幅器ブロック２００ａのユニットセル３＿２の構成を示す回路図である。図３に示すように、ユニットセル３＿１は、ベース端子が伝送線路ＣＰＷ１０ａ＿１に接続され、エミッタ端子が電源電圧ＶＥＥ１に接続された入力トランジスタＱ３２と、ベース端子がバイアス電圧Ｖｃａｓ１に接続され、コレクタ端子が伝送線路ＣＰＷ２０ａ＿１に接続され、エミッタ端子が入力トランジスタＱ３２のコレクタ端子に接続された出力トランジスタＱ３３とから構成される。

【0031】

図４に示すように、ユニットセル３＿２は、ベース端子が伝送線路ＣＰＷ１０ａ＿２に接続され、エミッタ端子が電源電圧ＶＥＥ２に接続された入力トランジスタＱ３４と、ベース端子がバイアス電圧Ｖｃａｓ２に接続され、コレクタ端子が伝送線路ＣＰＷ２０ａ＿２に接続され、エミッタ端子が入力トランジスタＱ３４のコレクタ端子に接続された出力トランジスタＱ３５とから構成される。

【0032】

ユニットセル３＿１とユニットセル３＿２とは、同様の回路構成を有するが、印加される電圧が異なる。増幅器ブロック１００ａでは、電源電圧としてＶＣＣ＿１とＶＥＥ１が与えられ、バイアス電圧としてＶｂ＿１とＶｃａｓ１が与えられる。増幅器ブロック２００ａでは、電源電圧としてグラウンド（０Ｖ）とＶＥＥ２が与えられ、バイアス電圧としてＶｂ＿２とＶｃａｓ２が与えられる。電圧ＶＣＣ＿１，ＶＥＥ１，Ｖｂ＿１，Ｖｃａｓ１，ＶＥＥ２，Ｖｂ＿２，Ｖｃａｓ２は基本的にはグラウンドを基準とする負電圧である。

【0033】

光通信等で使用される増幅器は、ＤＣ付近から高周波までの信号を増幅する必要がある。本実施例では、電源電圧ＶＣＣ＿１の値を次式のように設定することにより、増幅器ブロック１００ａの出力コモン電圧と増幅器ブロック２００ａの入力コモン電圧とを同電圧に合わせることができ、各トランジスタの動作点を乱すことなく、ＤＣから高周波までの信号を増幅可能にする。
ＶＣＣ＿１＝Ｖｂ＿２＋Ｉｏｐｔ×Ｎｏｐｔ×５０ ・・・（２）

【0034】

第１の実施例で説明したとおり、Ｉｏｐｔは各ユニットセル３＿１，３＿２の入力端子と出力端子間を流れる電流であり、各ユニットセル３＿１，３＿２のトランジスタが動作する最適な電流である。

【0035】

増幅器ブロックを直結せずに、増幅器ブロック間にＤＣカットキャパシタを挿入する方法も考えられる。しかしながら、オンチップで実現できるキャパシタの値が小さいため、増幅器ブロック間にＤＣカットキャパシタを挿入する構成では、ＤＣ付近の信号を増幅することは困難である。

【0036】

図５は従来の分布型増幅器および本実施例の分布型増幅器のＳパラメータのシミュレーション結果を示す図である。図５のＳ２１＿６は従来の６段の分布型増幅器のＳパラメータＳ２１、Ｓ２１＿１２は従来の１２段の分布型増幅器のＳパラメータＳ２１、Ｓ２１＿ｅは本実施例の分布型増幅器のＳパラメータＳ２１である。本実施例では、従来の１２段の分布型増幅器と比べて帯域を劣化させることなく、利得を向上できていることを確認できる。

【0037】

本実施例では、増幅器ブロックが２個の場合を示したが、３個以上でもよい。例として増幅器ブロックが３個の場合の構成を図６に示す。図６の分布型増幅器は、最適段数Ｎｏｐｔ＝６の増幅器ブロック１００ｂと最適段数Ｎｏｐｔ＝６の増幅器ブロック２００ｂと最適段数Ｎｏｐｔ＝６の増幅器ブロック３００ｂとを縦続接続したものである。

【0038】

増幅器ブロック１００ｂは、入力用の伝送線路ＣＰＷ１０ｂ＿１と、出力用の伝送線路ＣＰＷ２０ｂ＿１と、入力終端抵抗Ｒｉ１と、出力終端抵抗Ｒｏ１と、ユニットセル３＿１とから構成される。増幅器ブロック１００ｂの構成は、増幅器ブロック１００ａと同じである。

【0039】

増幅器ブロック２００ｂは、入力用の伝送線路ＣＰＷ１０ｂ＿２と、出力用の伝送線路ＣＰＷ２０ｂ＿２と、入力終端抵抗Ｒｉ２と、出力終端抵抗Ｒｏ２と、ユニットセル３＿２とから構成される。増幅器ブロック２００ｂの構成は、増幅器ブロック２００ａと同様であるが、出力終端抵抗Ｒｏ２の他端がグラウンドではなく、電源電圧ＶＣＣ＿２に接続されている点が図２の構成と異なる。電源電圧ＶＣＣ＿２の設定については後述する。

【0040】

増幅器ブロック３００ｂは、入力端が増幅器ブロック２００ｂの伝送線路ＣＰＷ２０ｂ＿２の終端に接続された入力用の伝送線路ＣＰＷ１０ｂ＿３と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０ｂ＿３と、一端が伝送線路ＣＰＷ１０ｂ＿３の終端に接続され、他端がバイアス電圧Ｖｂ＿３に接続された入力終端抵抗Ｒｉ３と、一端が伝送線路ＣＰＷ２０ｂ＿３の入力端に接続され、他端がグラウンドに接続された出力終端抵抗Ｒｏ３と、伝送線路ＣＰＷ１０ｂ＿３，ＣＰＷ２０ｂ＿３に沿って配置され、入力端子ａ３が伝送線路ＣＰＷ１０ｂ＿３に接続され、出力端子ｂ３が伝送線路ＣＰＷ２０ｂ＿３に接続された複数のユニットセル３＿３とから構成される。出力終端抵抗Ｒｏ３、入力終端抵抗Ｒｉ３は５０Ωである。

【0041】

伝送線路ＣＰＷ１０ｂ＿３は、複数の伝送線路ＣＰＷ２３，ＣＰＷ１＿３，ＣＰＷ１ｏ＿３を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１＿３と入力側の伝送線路ＣＰＷ２３とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２３の場合、伝送線路ＣＰＷ１０ｂ＿３の前段の増幅器ブロック２００ｂの寄生容量の影響を伝送線路ＣＰＷ２３で吸収する必要があるからである。同様に、伝送線路ＣＰＷ１＿３とＣＰＷ１ｏ＿３とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ｏ＿３の場合、入力終端抵抗Ｒｉ３の寄生容量の影響を伝送線路ＣＰＷ１ｏ＿３で吸収する必要があるからである。

【0042】

なお、図６の構成では、増幅器ブロック２００ｂの出力用の伝送線路ＣＰＷ２０ｂ＿２と増幅器ブロック３００ｂの入力用の伝送線路ＣＰＷ１０ｂ＿３とが伝送線路ＣＰＷ２３を共用している。

【0043】

伝送線路ＣＰＷ２０ｂ＿３は、複数の伝送線路ＣＰＷ２＿３，ＣＰＷ２ｏ＿３を直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２＿３とＣＰＷ２ｏ＿３とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｏ＿３の場合、信号出力端子２の後段の回路等の寄生容量の影響を伝送線路ＣＰＷ２ｏ＿３で吸収する必要があるからである。

【0044】

図７は増幅器ブロック３００ｂのユニットセル３＿３の構成を示す回路図である。ユニットセル３＿３は、ベース端子が伝送線路ＣＰＷ１０ｂ＿３に接続され、エミッタ端子が電源電圧ＶＥＥ３に接続された入力トランジスタＱ３６と、ベース端子がバイアス電圧Ｖｃａｓ３に接続され、コレクタ端子が伝送線路ＣＰＷ２０ｂ＿３に接続され、エミッタ端子が入力トランジスタＱ３６のコレクタ端子に接続された出力トランジスタＱ３７とから構成される。

【0045】

ＶＣＣ＿１，ＶＥＥ１，Ｖｂ＿１，Ｖｃａｓ１，ＶＣＣ＿２，ＶＥＥ２，Ｖｂ＿２，Ｖｃａｓ２，ＶＥＥ３，Ｖｂ＿３，Ｖｃａｓ３は負電圧である。
図６の構成では、電源電圧ＶＣＣ＿２の値を次式のように設定することにより、増幅器ブロック２００ｂの出力コモン電圧と増幅器ブロック３００ｂの入力コモン電圧とを同電圧に合わせることができ、各トランジスタの動作点を乱すことなく、ＤＣから高周波までの信号を増幅可能にする。
ＶＣＣ＿２＝Ｖｂ＿３＋Ｉｏｐｔ×Ｎｏｐｔ×５０ ・・・（３）

【0046】

増幅器ブロックが４個以上場合でも本実施例と同様の構成にすればよい。すなわち、縦続接続する増幅器ブロックがＮ個（Ｎは２以上の整数）の場合、入力終端抵抗Ｒｉ１～ＲｉＮの他端をバイアス電圧Ｖｂ＿１～Ｖｂ＿Ｎに接続し、終段を除く出力終端抵抗Ｒｏ１～Ｒｏ（Ｎ－１）の他端を電源電圧ＶＣＣ＿１～ＶＣＣ＿（Ｎ－１）に接続し、終段の出力終端抵抗ＲｏＮの他端をグラウンドに接続し、全ての伝送線路の特性インピーダンスと終端抵抗の値を５０Ωとする。さらに、電源電圧ＶＣＣ＿ｎ（ｎは１～Ｎ－１の整数）を次式のように設定すればよい。
ＶＣＣ＿ｎ＝Ｖｂ＿（ｎ＋１）＋Ｉｏｐｔ×Ｎｏｐｔ×５０ ・・・（４）

【0047】

［第３の実施例］
次に、本発明の第３の実施例について説明する。本実施例は、第１の実施例の具体例であるので、図１の符号を用いて説明する。第２の実施例では、最終段を除く増幅器ブロックの出力終端抵抗の他端を電源電圧ＶＣＣに接続しているが、配線の電流容量設計や配線のレイアウトのし易さ、また良好な反射特性のために、第１の実施例に示したように出力終端抵抗の他端をグラウンドに接続することが望ましい。

【0048】

本実施例では、各増幅器ブロック１００，２００の出力終端抵抗Ｒｏ１，Ｒｏ２の他端をグラウンドに接続し、かつ増幅器ブロック１００の出力と増幅器ブロック２００の入力とを同じ直流電位で結合するために、増幅器ブロック１００の出力用の伝送線路ＣＰＷ２０＿１の特性インピーダンスＺ０と出力終端抵抗Ｒｏ１と増幅器ブロック２００の入力用の伝送線路ＣＰＷ１０＿２の特性インピーダンスＺ０と入力終端抵抗Ｒｉ２とを式（１）のように設定する。

【0049】

例としてＶｂ＿２＝＿３Ｖ、Ｉｏｐｔ＝５ｍＡ、Ｎｏｐｔ＝６とすると、出力終端抵抗Ｒｏ１と入力終端抵抗Ｒｉ２は１００Ωとなる。本実施例の構成にすることにより、増幅器ブロック１００の出力インピーダンスを５０Ω以上にすることが可能なため、増幅器の利得が向上するという効果もある。

【0050】

第１の実施例および本実施例では、増幅器ブロックが２個の場合を示したが、３個以上でもよい。例として増幅器ブロックが３個の場合の構成を図８に示す。図８の分布型増幅器は、最適段数Ｎｏｐｔ＝６の増幅器ブロック１００ｃと最適段数Ｎｏｐｔ＝６の増幅器ブロック２００ｃと最適段数Ｎｏｐｔ＝６の増幅器ブロック３００ｃとを縦続接続したものである。

【0051】

増幅器ブロック１００ｃは、入力用の伝送線路ＣＰＷ１０ｃ＿１と、出力用の伝送線路ＣＰＷ２０ｃ＿１と、入力終端抵抗Ｒｉ１と、出力終端抵抗Ｒｏ１と、ユニットセル３＿１とから構成される。増幅器ブロック１００ｃの構成は、増幅器ブロック１００と同じである。

【0052】

増幅器ブロック２００ｃは、入力用の伝送線路ＣＰＷ１０ｃ＿２と、出力用の伝送線路ＣＰＷ２０ｃ＿２と、入力終端抵抗Ｒｉ２と、出力終端抵抗Ｒｏ２と、ユニットセル３＿２とから構成される。増幅器ブロック２００ｃの構成は、増幅器ブロック２００と同様であるが、出力終端抵抗Ｒｏ２の値が５０Ωより大きいことが第１の実施例と異なる。

【0053】

増幅器ブロック３００ｃは、入力用の伝送線路ＣＰＷ１０ｃ＿３と、出力用の伝送線路ＣＰＷ２０ｃ＿３と、入力終端抵抗Ｒｉ３と、出力終端抵抗Ｒｏ３と、ユニットセル３＿３とから構成される。増幅器ブロック３００ｃの構成は、増幅器ブロック３００ｂと同様であるが、入力終端抵抗Ｒｉ３の値が５０Ωより大きいことが第２の実施例と異なる。

【0054】

図８の構成では、増幅器ブロック２００ｃの出力用の伝送線路ＣＰＷ２０ｃ＿２の特性インピーダンスＺ０と出力終端抵抗Ｒｏ２と増幅器ブロック３００ｃの入力用の伝送線路ＣＰＷ１０ｃ＿３の特性インピーダンスＺ０と入力終端抵抗Ｒｉ３とが、５０Ωより大きく、次式のようになる。
Ｚ０＝Ｒｏ２＝Ｒｉ３＝－Ｖｂ＿３／（Ｉｏｐｔ×Ｎｏｐｔ） ・・・（５）

【0055】

増幅器ブロックが４個以上場合でも本実施例と同様の構成にすればよい。すなわち、縦続接続する増幅器ブロックがＮ個（Ｎは２以上の整数）の場合、入力終端抵抗Ｒｉ１～ＲｉＮの他端をバイアス電圧Ｖｂ＿１～Ｖｂ＿Ｎに接続し、出力終端抵抗Ｒｏ１～ＲｏＮの他端をグラウンドに接続し、初段の入力用の伝送線路ＣＰＷ１０ｃ＿１と入力終端抵抗Ｒｉ１と終段の出力用の伝送線路ＣＰＷ２０ｃ＿Ｎの特性インピーダンスと出力終端抵抗ＲｏＮとを５０Ωとする。

【0056】

さらに、終段を除くｎ段目（ｎは１～Ｎ－１の整数）の増幅器ブロックの出力用の伝送線路の特性インピーダンスＺ０と出力終端抵抗Ｒｏｎと（ｎ＋１）段目の増幅器ブロックの入力用の伝送線路の特性インピーダンスＺ０と入力終端抵抗Ｒｉ（ｎ＋１）とを次式のように設定すればよい。
Ｚ０＝Ｒｏｎ＝Ｒｉ（ｎ＋１）＝－Ｖｂ＿（ｎ＋１）／（Ｉｏｐｔ×Ｎｏｐｔ）
・・・（６）

【0057】

［第４の実施例］
次に、本発明の第４の実施例について説明する。図９は本発明の第４の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、最適段数Ｎｏｐｔ＿１＝６の増幅器ブロック１００ｄと最適段数Ｎｏｐｔ＿２＝６の増幅器ブロック２００ｄとを縦続接続したものである。

【0058】

増幅器ブロック１００ｄは、入力用の伝送線路ＣＰＷ１０ｄ＿１と、出力用の伝送線路ＣＰＷ２０ｄ＿１と、入力終端抵抗Ｒｉ１と、出力終端抵抗Ｒｏ１と、伝送線路ＣＰＷ１０ｄ＿１，ＣＰＷ２０ｄ＿１に沿って配置され、入力端子ａ１が伝送線路ＣＰＷ１０ｄ＿１に接続され、出力端子ｂ１が伝送線路ＣＰＷ２０ｄ＿１に接続された複数のユニットセル３ｄ＿１とから構成される。

【0059】

増幅器ブロック１００ｄの構成は、増幅器ブロック１００ａと同様であるが、出力終端抵抗Ｒｏ１の他端を電源電圧ＶＣＣ＿１ではなく、グラウンドに接続している点が異なり、またユニットセル３ｄ＿１が異なる。
増幅器ブロック２００ａの構成は第２の実施例で説明したとおりである。

【0060】

図１０は増幅器ブロック１００ｄのユニットセル３ｄ＿１の構成を示す回路図である。図１０に示すように、ユニットセル３ｄ＿１は、ベース端子が伝送線路ＣＰＷ１０ｄ＿１に接続され、エミッタ端子が電源電圧ＶＥＥ１に接続された入力トランジスタＱ４０と、ベース端子がバイアス電圧Ｖｃａｓ１に接続され、コレクタ端子が伝送線路ＣＰＷ２０ｄ＿１に接続され、エミッタ端子が入力トランジスタＱ４０のコレクタ端子に接続された出力トランジスタＱ４１とから構成される。

【0061】

第３の実施例では、伝送線路の特性インピーダンスを５０Ωより高く（例えば１００Ω程度まで高く）設計することが困難な場合が存在する。そのような場合には、第２の実施例のように全ての伝送線路の特性インピーダンスと終端抵抗の値を５０Ωとし、増幅器ブロック１００ｄのユニットセル３ｄ＿１において最適電流Ｉｏｐｔ＿１が次式のようになるトランジスタＱ４０，Ｑ４１を用いることで、増幅器ブロック１００ｄの出力と増幅器ブロック２００ｄの入力を同じ直流電位で結合することができる。
Ｉｏｐｔ＿１＝－Ｖｂ＿２／（Ｎｏｐｔ＿１×５０） ・・・（７）

【0062】

第１～第３の実施例では、段数（ユニットセルの並列数）が同一の増幅器ブロックを用いている。一方、本実施例では、増幅器ブロック１００ｄの段数Ｎｏｐｔ＿１は、最適電流がＩｐｏｔ１であるトランジスタでユニットセル３ｄ＿１を構成する場合の最適段数であり、増幅器ブロック２００ａの段数Ｎｏｐｔ＿２と異なっていてもよい。

【0063】

一般的にバイポーラトランジスタにおいて電流利得遮断周波数ｆＴもしくは最大発振周波数ｆｍａｘが最も高くなる（つまりトランジスタが最も速く動作する）最適コレクタ電流密度が存在する。あるエミッタ面積（エミッタ長×エミッタ幅）を持ったバイポーラトランジスタの最適電流は、最適コレクタ電流密度×エミッタ面積で定義される。そのため、エミッタ長が長いほど、もしくはフィンガー数が多いほど最適電流は大きい。回路内で使われるバイポーラトランジスタを最適電流で動作させることで、最も帯域を広くすることができる。このように、バイポーラトランジスタを用いる場合、最適電流は、エミッタ長もしくはフィンガー数を調整することで調整可能である。

【0064】

通常、増幅器ブロック１００ｄのユニットセル３ｄ＿１の各トランジスタの最適電流Ｉｏｐｔ＿１は、増幅器ブロック２００ａのユニットセル３＿２の各トランジスタの最適電流Ｉｏｐｔ＿２よりも大きい値となる。

【0065】

このため、増幅器ブロック１００ｄで用いる各トランジスタのエミッタ長は、増幅器ブロック２００ａで用いる各トランジスタのエミッタ長よりも大きくなる。あるいは、増幅器ブロック１００ｄで用いる各トランジスタのフィンガー数は、増幅器ブロック２００ａで用いる各トランジスタのフィンガー数よりも大きくなる。

【0066】

本実施例では、増幅器ブロックが２個の場合を示したが、３個以上でもよい。例として増幅器ブロックが３個の場合の構成を図１１に示す。図１１の分布型増幅器は、最適段数Ｎｏｐｔ＿１＝６の増幅器ブロック１００ｄと最適段数Ｎｏｐｔ＿２＝６の増幅器ブロック２００ｄと最適段数Ｎｏｐｔ＿３＝６の増幅器ブロック３００ｂとを縦続接続したものである。

【0067】

増幅器ブロック２００ｄは、入力用の伝送線路ＣＰＷ１０ｄ＿２と、出力用の伝送線路ＣＰＷ２０ｄ＿２と、入力終端抵抗Ｒｉ２と、出力終端抵抗Ｒｏ２と、伝送線路ＣＰＷ１０ｄ＿２，ＣＰＷ２０ｄ＿２に沿って配置され、入力端子ａ２が伝送線路ＣＰＷ１０ｄ＿２に接続され、出力端子ｂ２が伝送線路ＣＰＷ２０ｄ＿２に接続された複数のユニットセル３ｄ＿２とから構成される。

【0068】

増幅器ブロック２００ｄの構成は、増幅器ブロック２００ｂと同様であるが、出力終端抵抗Ｒｏ２の他端を電源電圧ＶＣＣ＿２ではなく、グラウンドに接続している点が異なり、またユニットセル３ｄ＿２が異なる。
増幅器ブロック３００ｂの構成は第２の実施例で説明したとおりである。

【0069】

図１２は増幅器ブロック２００ｄのユニットセル３ｄ＿２の構成を示す回路図である。ユニットセル３ｄ＿２は、ベース端子が伝送線路ＣＰＷ１０ｄ＿２に接続され、エミッタ端子が電源電圧ＶＥＥ２に接続された入力トランジスタＱ４２と、ベース端子がバイアス電圧Ｖｃａｓ２に接続され、コレクタ端子が伝送線路ＣＰＷ２０ｄ＿２に接続され、エミッタ端子が入力トランジスタＱ４２のコレクタ端子に接続された出力トランジスタＱ４３とから構成される。

【0070】

増幅器ブロック２００ｄのユニットセル３ｄ＿２において最適電流Ｉｏｐｔ＿２が次式のようになるトランジスタＱ４２，Ｑ４３を用いることで、増幅器ブロック２００ｄの出力と増幅器ブロック３００ｂの入力を同じ直流電位で結合することができる。
Ｉｏｐｔ＿２＝－Ｖｂ＿３／（Ｎｏｐｔ＿２×５０） ・・・（８）

【0071】

第１～第３の実施例では、段数（ユニットセルの並列数）が同一の増幅器ブロックを用いている。一方、本実施例では、増幅器ブロック２００ｄの段数Ｎｏｐｔ＿２は、最適電流がＩｐｏｔ２であるトランジスタでユニットセル３ｄ＿２を構成する場合の最適段数であり、増幅器ブロック１００ｄ，３００ｂの段数Ｎｏｐｔ＿１，Ｎｏｐｔ＿３と異なっていてもよい。

【0072】

増幅器ブロックが４個以上場合でも本実施例と同様の構成にすればよい。すなわち、縦続接続する増幅器ブロックがＮ個（Ｎは２以上の整数）の場合、入力終端抵抗Ｒｉ１～ＲｉＮの他端をバイアス電圧Ｖｂ＿１～Ｖｂ＿Ｎに接続し、出力終端抵抗Ｒｏ１～ＲｏＮの他端をグラウンドに接続し、全ての伝送線路の特性インピーダンスと終端抵抗の値を５０Ωとする。

【0073】

さらに、終段を除くｎ段目（ｎは１～Ｎ－１の整数）の増幅器ブロックの各ユニットセル３ｄ＿ｎで用いるトランジスタとして、最適電流Ｉｏｐｔ＿ｎが次式のようになるトランジスタを用いるようにすればよい。
Ｉｏｐｔ＿ｎ＝－Ｖｂ＿（ｎ＋１）／（Ｎｏｐｔ＿ｎ×５０） ・・・（９）

【0074】

第１～第４の実施例では、ユニットセルにバイポーラトランジスタを使用した例を示しているが、ＭＯＳトランジスタを使用してもよい。ＭＯＳトランジスタを使用する場合には、上記の説明において、ベース端子をゲート端子に置き換え、コレクタ端子をドレイン端子に置き換え、エミッタ端子をソース端子に置き換えるようにすればよい。

【0075】

また、第１～第４の実施例では、伝送線路としてＣＰＷ（coplanar waveguide）を用いた場合を示しているが、伝送線路であればＣＰＷに限らず、マイクロストップライン等の他の伝送線路であってもよい。

【産業上の利用可能性】

【0076】

本発明は、ＤＣから高周波までの信号の増幅が必要な分布型増幅器に適用することができる。

【符号の説明】

【0077】

１…信号入力端子、２…信号出力端子、３，３ｄ…ユニットセル、１００，１００ａ～１００ｄ，２００，２００ａ～２００ｄ，３００ｂ，３００ｃ…増幅器ブロック、ＣＰＷ１，ＣＰＷ１ｉ，ＣＰＷ１ｏ，ＣＰＷ２，ＣＰＷ２ｉ，ＣＰＷ２ｏ，ＣＰＷ１０，ＣＰＷ１０ａ～ＣＰＷ１０ｄ，ＣＰＷ２０，ＣＰＷ２０ａ～ＣＰＷ２０ｄ…伝送線路、Ｑ４０～Ｑ４３…トランジスタ、Ｒｉ１～Ｒｉ３，Ｒｏ１～Ｒｏ３…抵抗。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】