特開 2024-41771 撮像制御基板及び撮像制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024041771

(43)【公開日】2024-03-27

(54)【発明の名称】撮像制御基板及び撮像制御装置

(51)【国際特許分類】

   G03B 17/02 20210101AFI20240319BHJP

   G03B 5/00 20210101ALI20240319BHJP

   H04N 23/50 20230101ALI20240319BHJP

【ＦＩ】

G03B17/02

G03B5/00 J

H04N23/50

【審査請求】有

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023214644

(22)【出願日】2023-12-20

(62)【分割の表示】P 2023502098の分割

【原出願日】2021-12-20

(31)【優先権主張番号】P 2021030089

(32)【優先日】2021-02-26

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】306037311

【氏名又は名称】富士フイルム株式会社

(74)【代理人】

【識別番号】110002505

【氏名又は名称】弁理士法人航栄事務所

(72)【発明者】

【氏名】古田 善工

(72)【発明者】

【氏名】阿部 卓朗

(57)【要約】      （修正有）

【課題】撮像制御基板と撮像制御装置を提供すること。
【解決手段】様々な撮像素子に対応可能な撮像制御基板及びこれを備える撮像制御装置を提供する。
撮像制御基板（１０）は、撮像素子（２１）から出力される信号が入力される複数の差動信号入力端子を有するプロセッサ（１１）と、撮像素子（２１）に供給する電力を制御する電力制御回路（１２）と、電力制御回路（１２）によって制御される電力を撮像基板（２０）に供給する電力供給線が接続される第一制御基板コネクタ（１３）と、撮像素子（２１）の出力信号を伝送する差動信号伝送線のみが接続される第三制御基板コネクタ（１５）及び第四制御基板コネクタ（１６）と、第三制御基板コネクタ（１５）及び第四制御基板コネクタ（１６）と上記複数の差動信号入力端子とを接続する配線群（１５Ａ）及び配線群（１６Ａ）と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を前記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
前記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
前記第２接続部と前記複数の差動信号入力端子とを接続する配線群と、を備え、
前記第２接続部は複数設けられ、
隣り合う２つの前記第２接続部の間の距離は、その２つの前記第２接続部のうち接続可能な前記差動信号伝送線の総数が最大となるもののその総数の１／４の値に、前記差動信号伝送線の幅を乗じた値以上となっている撮像制御基板。

【請求項2】

撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を前記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
前記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
前記第２接続部と前記複数の差動信号入力端子とを接続する配線群と、を備え、
前記第２接続部は複数設けられ、
隣り合う２つの前記第２接続部の間の距離は、その２つの前記第２接続部のうち端子の並ぶ方向の幅が最大となるもののその幅の半分以上となっている撮像制御基板。

【請求項3】

撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を前記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
前記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
前記第２接続部と前記複数の差動信号入力端子とを接続する配線群と、を備え、
前記第２接続部は複数設けられ、
隣り合う２つの前記第２接続部の間の距離は、その２つの前記第２接続部の各々に接続された前記複数の差動信号入力端子の配列されている領域のうち、幅が最大となるもののその幅以上となっている撮像制御基板。

【請求項4】

撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を前記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
前記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
前記第２接続部と前記複数の差動信号入力端子とを接続する配線群と、を備え、
前記プロセッサは複数設けられ、
前記複数のプロセッサの各々の前記複数の差動信号入力端子の配列方向と、その複数の差動信号入力端子に接続された前記第２接続部に含まれる複数の端子の配列方向と、が一致する撮像制御基板。

【請求項5】

請求項１から４のいずれか１項に記載の撮像制御基板であって、
前記撮像素子に供給する前記電力を制御する電力制御回路を備える撮像制御基板。

【請求項6】

撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を前記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
前記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
前記第２接続部と前記複数の差動信号入力端子とを接続する配線群と、を有する撮像制御基板と、
前記撮像素子を搭載する前記撮像基板と、
前記撮像基板と前記撮像制御基板とを接続する可撓性基板と、を備え、
前記撮像制御基板には、複数の前記第２接続部が設けられており、
前記可撓性基板は、前記複数の前記第２接続部の少なくとも一方と前記撮像基板に設けられた接続部とを電気的に接続する撮像制御装置。

【請求項7】

請求項６に記載の撮像制御装置であって、
前記撮像制御基板は、前記撮像素子に供給する前記電力を制御する電力制御回路を備える撮像制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像制御基板及び撮像制御装置に関する。

【背景技術】

【0002】

特許文献１には、被写体の光学像を電気信号に変換する撮像素子と、上記撮像素子を保持し、且つ、像ブレを補正するために、撮像光学系の光軸と異なる方向に変位可能である可動ユニットと、上記撮像素子から出力された撮像信号が伝送される回路が実装された制御ユニットと、上記可動ユニットと上記制御ユニットとを電気的に接続する第１のフレキシブル基板と、上記可動ユニットと上記制御ユニットとを電気的に接続する第２のフレキシブル基板と、を有する撮像装置が記載されている。

【0003】

特許文献２には、筐体と、上記筐体に対して光軸と直交する方向に移動可能な可動ユニットと、上記可動ユニットに固定され、撮像素子を実装する基板と、上記基板と電気的に接続されるフレキシブルプリント基板と、上記筐体に固定され、光軸と直交する平面に対して上記基板と平行に配置されて上記フレキシブルプリント基板を介して上記基板と電気的に接続される制御基板と、を備える撮像装置が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】日本国特開２０２０－６４２８１号公報

【特許文献2】日本国特開２０１９－２００３４９号公報

【発明の概要】

【0005】

本発明の目的は、様々な撮像素子に対応可能な撮像制御基板及びこれを備える撮像制御装置を提供することにある。

【課題を解決するための手段】

【0006】

（１）
撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を上記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
上記第２接続部と上記複数の差動信号入力端子とを接続する配線群と、を備え、
上記第２接続部は複数設けられ、
隣り合う２つの上記第２接続部の間の距離は、その２つの上記第２接続部のうち接続可能な上記差動信号伝送線の総数が最大となるもののその総数の１／４の値に、上記差動信号伝送線の幅を乗じた値以上となっている撮像制御基板。
（２）
撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を上記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
上記第２接続部と上記複数の差動信号入力端子とを接続する配線群と、を備え、
上記第２接続部は複数設けられ、
隣り合う２つの上記第２接続部の間の距離は、その２つの上記第２接続部のうち端子の並ぶ方向の幅が最大となるもののその幅の半分以上となっている撮像制御基板。
（３）
撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を上記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
上記第２接続部と上記複数の差動信号入力端子とを接続する配線群と、を備え、
上記第２接続部は複数設けられ、
隣り合う２つの上記第２接続部の間の距離は、その２つの上記第２接続部の各々に接続された上記複数の差動信号入力端子の配列されている領域のうち、幅が最大となるもののその幅以上となっている撮像制御基板。
（４）
撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を上記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
上記第２接続部と上記複数の差動信号入力端子とを接続する配線群と、を備え、
上記プロセッサは複数設けられ、
上記複数のプロセッサの各々の上記複数の差動信号入力端子の配列方向と、その複数の差動信号入力端子に接続された上記第２接続部に含まれる複数の端子の配列方向と、が一致する撮像制御基板。

【0007】

（５）
撮像素子から出力される信号が入力される複数の差動信号入力端子を有するプロセッサと、
電力を上記撮像素子が搭載される撮像基板に供給する電力供給線が接続される第１接続部と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２接続部と、
上記第２接続部と上記複数の差動信号入力端子とを接続する配線群と、を有する撮像制御基板と、
上記撮像素子を搭載する上記撮像基板と、
上記撮像基板と上記撮像制御基板とを接続する可撓性基板と、を備え、
上記撮像制御基板には、複数の上記第２接続部が設けられており、
上記可撓性基板は、上記複数の上記第２接続部の少なくとも一方と上記撮像基板に設けられた接続部とを電気的に接続する撮像制御装置。

【発明の効果】

【0008】

本発明によれば、様々な撮像素子に対応可能な撮像制御基板及びこれを備える撮像制御装置を提供することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の撮像制御装置の一実施形態である撮像制御装置３を含む電子機器１の概略構成を示す図である。

【図2】図１に示す撮像制御装置３における撮像基板２０、撮像制御基板１０、及びＦＰＣ基板ＦＳ１の詳細構成例を示す模式図である。

【図3】図１に示す電子機器１の別機種の構成を示す図２に対応する模式図である。

【図4】撮像制御基板１０の第一変形例である撮像制御基板１０Ａを示す模式図である。

【図5】撮像制御基板１０の第二変形例である撮像制御基板１０Ｂを示す模式図である。

【図6】撮像制御基板１０の第三変形例である撮像制御基板１０Ｃを示す模式図である。

【図7】撮像制御基板１０の第四変形例である撮像制御基板１０Ｄを示す模式図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態について図面を参照して説明する。

【0011】

図１は、本発明の撮像制御装置の一実施形態である撮像制御装置３を含む電子機器１の概略構成を示す図である。電子機器１は、デジタルカメラ、カメラ付きタブレット型端末、及びカメラ付きスマートフォン等の撮像機能を有する電子機器である。

【0012】

電子機器１は、レンズ及び絞り等を含む撮像光学系２と、撮像光学系２を通して被写体を撮像する撮像素子２１（図２参照）を含む撮像制御装置３と、を備える。以下では、撮像光学系２の光軸Ｋに沿う方向を方向Ｚと記載する。また、方向Ｚに直交し且つ互いに直交する２方向を方向Ｘ及び方向Ｙと記載する。

【0013】

撮像制御装置３は、撮像制御基板１０と、ＣＣＤ（Charge Coupled Device）イメージセンサ又はＣＭＯＳ（Complementaly Metal Oxide Semiconductor）イメージセンサ等の撮像素子２１が実装された撮像基板２０と、防振ユニット３０と、フレキシブルプリント基板（Flexible printed circuit、以下、ＦＰＣ基板と記載）ＦＳ１，ＦＳ２と、を備える。撮像基板２０と撮像制御基板１０は、ＦＰＣ基板ＦＳ１によって電気的に接続されている。防振ユニット３０と撮像制御基板１０は、ＦＰＣ基板ＦＳ２によって電気的に接続されている。なお、撮像制御装置３において、防振ユニット３０及びＦＰＣ基板ＦＳ２は必須ではなく省略されてもよい。

【0014】

防振ユニット３０は、撮像素子２１を含む撮像基板２０を撮像光学系２の光軸Ｋに垂直な面内にて移動させて、撮像素子２１に結像される被写体像のぶれを防ぐためのものである。

【0015】

撮像基板２０、防振ユニット３０、及び撮像制御基板１０は、撮像光学系２側からこの順に方向Ｚに並んで配置されている。

【0016】

撮像基板２０は、方向Ｚに垂直な板状の基板である。撮像基板２０の方向Ｚにおける両端面のうち、撮像光学系２側の面を主面２０ａと記載する。撮像制御基板１０は、方向Ｚに垂直な板状の基板である。撮像制御基板１０の方向Ｚにおける両端面のうち、撮像光学系２側と反対側の面を主面１０ａと記載する。

【0017】

ＦＰＣ基板ＦＳ１は、複数の導線を含む可撓性基板であり、長尺形状に構成されている。ＦＰＣ基板ＦＳ１は、撮像基板２０の主面２０ａに設けられた撮像基板コネクタと、撮像制御基板１０の主面１０ａに設けられた制御基板コネクタのそれぞれに接続されるプラグを有する。ＦＰＣ基板ＦＳ１は、図２に示すように、撮像基板２０の主面２０ａから撮像制御基板１０の主面１０ａに向かって折り返された状態で、撮像基板コネクタと制御基板コネクタとを電気的に接続している。

【0018】

ＦＰＣ基板ＦＳ２は、複数の導線を含む可撓性基板であり、長尺形状に構成されている。ＦＰＣ基板ＦＳ２は、防振ユニット３０に設けられた防振ユニットコネクタと、撮像制御基板１０の主面１０ａに設けられた制御基板コネクタのそれぞれに接続されるＦＰＣプラグを有する。ＦＰＣ基板ＦＳ２は、図２に示すように、防振ユニット３０から撮像制御基板１０の主面１０ａに向かって折り返された状態で、防振ユニットコネクタと制御基板コネクタとを電気的に接続している。

【0019】

図２は、図１に示す撮像制御装置３における撮像基板２０、撮像制御基板１０、及びＦＰＣ基板ＦＳ１の詳細構成例を示す模式図である。図２では、撮像基板２０の主面２０ａと、撮像制御基板１０の主面１０ａが同じ方向を向くように、ＦＰＣ基板ＦＳ１を展開した状態を示している。

【0020】

撮像基板２０の主面２０ａには、撮像素子２１と、第一撮像基板コネクタ２２と、第二撮像基板コネクタ２３と、第三撮像基板コネクタ２４と、が設けられている。撮像素子２１は、チップ化されており、複数の端子を有する。撮像素子２１の持つ端子には、撮像制御基板１０から電力供給を受けるための複数の電源端子と、撮像制御基板１０から制御信号を受けるための複数の制御端子と、撮像信号等を出力する複数の出力端子と、が含まれる。

【0021】

第一撮像基板コネクタ２２は、撮像素子２１の複数の電源端子の各々と接続された端子を含む。第二撮像基板コネクタ２３は、撮像素子２１の複数の制御端子の各々と接続された端子を含む。第三撮像基板コネクタ２４は、撮像素子２１の複数の出力端子の各々と接続された端子を含む。

【0022】

撮像素子２１の複数の出力端子には、ＬＶＤＳ（Low Voltage Differential Signal：低電圧差動信号）等の伝送方式を採用した、２本の信号線を１対とする差動信号伝送線が複数接続されている。この複数の差動信号伝送線の他端は、それぞれ、第三撮像基板コネクタ２４に含まれる端子に接続されている。一例として、撮像素子２１には出力端子が３２個設けられる。つまり、撮像素子２１の出力端子と第三撮像基板コネクタ２４の端子は、１６個の差動信号伝送線からなる配線群によって接続されている。伝送方式としてはＬＶＤＳの他にもＭＩＰＩ（Mobile Industry Processor Interface）（登録商標）やＳＬＶＳ－ＥＣ（Scalable Low Voltage Signaling with Embedded Clock）（登録商標）でも良い。

【0023】

撮像制御基板１０の主面１０ａには、チップ化されたプロセッサ１１と、チップ化された電力制御回路１２と、第一制御基板コネクタ１３と、第二制御基板コネクタ１４と、第三制御基板コネクタ１５と、第四制御基板コネクタ１６と、が設けられている。

【0024】

本明細書で記載するプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるＣＰＵ（Central Processing Unit）、ＦＰＧＡ（Field Programmable Gate Array）等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス（Programmable Logic Device:PLD）、又はＡＳＩＣ（Application Specific Integrated Circuit）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。プロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。

【0025】

電力制御回路１２は、電子機器１に内蔵される図示省略の電源回路によって生成された電力の撮像基板２０への供給を制御する。電力制御回路１２には、撮像基板２０と接続するための複数の電力制御端子からなる端子群１２Ａが含まれる。第一制御基板コネクタ１３は、電力制御回路１２の各電力制御端子と接続される端子を含む。電力制御回路１２の各電力制御端子と、第一制御基板コネクタ１３の各端子とは、撮像制御基板１０に設けられた配線群１３Ａによって接続されている。

【0026】

プロセッサ１１は、撮像素子２１及び防振ユニット３０を制御する。具体的には、プロセッサ１１は、撮像素子２１を駆動するための制御信号を撮像素子２１に送信して撮像制御を行ったり、防振ユニット３０を駆動するための制御信号を防振ユニット３０に送信して防振制御を行ったり、撮像素子２１の出力信号を取得してその出力信号を処理したりする。

【0027】

プロセッサ１１は、撮像素子２１を制御する制御信号を出力するための複数の制御信号出力端子からなる端子群１１Ａと、撮像素子２１の出力信号を入力するための複数の差動信号入力端子からなる端子群１１Ｂと、を備える。端子群１１Ａに含まれる複数の制御信号出力端子は、方向Ｙに配列されている。端子群１１Ｂに含まれる複数の差動信号入力端子は、方向Ｘに配列されている。本実施形態では、一例として、端子群１１Ｂに含まれる差動信号入力端子の数が３２個であるものとする。

【0028】

プロセッサ１１の端子群１１Ａに含まれる各制御信号出力端子と、第二制御基板コネクタ１４の各端子とは、撮像制御基板１０に設けられた配線群１４Ａによって接続されている。

【0029】

プロセッサ１１の端子群１１Ｂに含まれる全ての差動信号入力端子の一部と、第三制御基板コネクタ１５の各端子とは、撮像制御基板１０に設けられた配線群１５Ａによって接続されている。

【0030】

プロセッサ１１の端子群１１Ｂに含まれる全ての差動信号入力端子の上記一部以外の残りと、第四制御基板コネクタ１６の各端子とは、撮像制御基板１０に設けられた配線群１６Ａによって接続されている。

【0031】

本実施形態では、一例として、第三制御基板コネクタ１５の端子数を１６個とし、第四制御基板コネクタ１６の端子数を１６個とする。したがって、第三制御基板コネクタ１５と第四制御基板コネクタ１６のそれぞれに接続可能な差動信号伝送線の総数は８個となっている。

【0032】

第三制御基板コネクタ１５に含まれている複数の端子の配列方向は方向Ｘとなっている。また、第四制御基板コネクタ１６に含まれている複数の端子の配列方向は方向Ｘとなっている。つまり、第三制御基板コネクタ１５に含まれている複数の端子の配列方向と、この複数の端子と配線群１５Ａによって接続されるプロセッサ１１の差動信号入力端子の配列方向は同じになっている。同様に、第四制御基板コネクタ１６に含まれている複数の端子の配列方向と、この複数の端子と配線群１６Ａによって接続されるプロセッサ１１の差動信号入力端子の配列方向は同じになっている。

【0033】

このように、第三制御基板コネクタ１５（第四制御基板コネクタ１６）に含まれている複数の端子の配列方向と、この複数の端子と接続されるプロセッサ１１の差動信号入力端子の配列方向とを同じにすることで、配線群１５Ａ（配線群１６Ａ）の引き回しを容易にして撮像制御基板１０の製造コストを下げることができる。

【0034】

撮像制御基板１０と撮像基板２０とを電気的に接続するＦＰＣ基板ＦＳ１は、第一ＦＰＣ基板Ｆ１と、第二ＦＰＣ基板Ｆ２と、第三ＦＰＣ基板Ｆ３と、を含む。

【0035】

第一ＦＰＣ基板Ｆ１は、撮像制御基板１０の第一制御基板コネクタ１３の各端子と、撮像基板２０の第一撮像基板コネクタ２２の各端子とを接続している。つまり、第一ＦＰＣ基板Ｆ１に含まれる各導線は、撮像制御基板１０の電力制御回路１２によって制御される電力を撮像基板２０に供給する電力供給線となっている。

【0036】

第二ＦＰＣ基板Ｆ２は、撮像制御基板１０の第二制御基板コネクタ１４の各端子と、撮像基板２０の第二撮像基板コネクタ２３の各端子とを接続している。つまり、第二ＦＰＣ基板Ｆ２に含まれる各導線は、撮像制御基板１０のプロセッサ１１から出力される制御信号を撮像基板２０に送信する制御信号線となっている。

【0037】

第三ＦＰＣ基板Ｆ３は、撮像制御基板１０の第三制御基板コネクタ１５の各端子及び第四制御基板コネクタ１６の各端子と、撮像基板２０の第三撮像基板コネクタ２４の各端子とを接続している。つまり、第三ＦＰＣ基板Ｆ３に含まれる各導線は、撮像素子２１の出力信号を撮像制御基板１０に伝送する差動信号伝送線となっている。第三ＦＰＣ基板Ｆ３に含まれる差動信号伝送線の数は上記の例では１６個である。コネクタ１６に含まれる端子の数は１６個の差動信号伝送線以外にＧＮＤやクロック信号の伝送線も含まれ、ＬＶＤＳ方式では５６個、ＳＬＶＳ－ＥＣだと５０個になる。

【0038】

以上のように構成された電子機器１は、撮像制御装置３の構成が異なる複数の機種が製造される。電子機器１の機種が異なる場合でも、撮像制御基板１０の構成は同じである。図３は、図１に示す電子機器１の別機種の構成を示す図２に対応する模式図である。図３は、撮像基板２０が撮像基板２０Ａに変更され、ＦＰＣ基板ＦＳ１がＦＰＣ基板ＦＳ３に変更された点を除いては図２と同じ構成である。

【0039】

図３に示す撮像基板２０Ａは、撮像素子２１Ａと、第四撮像基板コネクタ２２Ａと、第五撮像基板コネクタ２３Ａと、を備える。撮像素子２１Ａは、動作に必要な電源電流が撮像素子２１とは異なっている。具体的には、撮像素子２１Ａの動作に必要な電源電流は、撮像素子２１の動作に必要な電源電流よりも小さい。また、撮像素子２１Ａは、出力端子の数が撮像素子２１よりも少なくなっている。一例として、撮像素子２１Ａに含まれる出力端子の数は、撮像素子２１の出力端子の数の半分、すなわち１６個となっている。

【0040】

第四撮像基板コネクタ２２Ａの各端子は、撮像素子２１Ａに含まれる複数の電源端子及び複数の制御端子と接続されている。第五撮像基板コネクタ２３Ａの各端子は、撮像素子２１Ａに含まれる複数の出力端子と接続されている。

【0041】

ＦＰＣ基板ＦＳ３は、第四ＦＰＣ基板Ｆ４と、第五ＦＰＣ基板Ｆ５と、を備える。

【0042】

第四ＦＰＣ基板Ｆ４は、撮像制御基板１０の第一制御基板コネクタ１３の各端子及び第二制御基板コネクタ１４の各端子と、撮像基板２０Ａの第四撮像基板コネクタ２２Ａの各端子とを接続している。つまり、第四ＦＰＣ基板Ｆ４に含まれる導線群は、撮像制御基板１０の電力制御回路１２によって制御される電力を撮像基板２０Ａに供給する電力供給線と、撮像制御基板１０のプロセッサ１１から出力される制御信号を撮像基板２０Ａに送信する制御信号線とから構成されている。

【0043】

撮像素子２１Ａの動作に必要な電源電流は、撮像素子２１の動作に必要な電源電流よりも小さい。一方、図２と図３とで電力制御回路１２は共通であり、第一制御基板コネクタ１３から出力される電力は図２と図３で同じである。このため、撮像素子２１Ａに適した大きさの電源電流が撮像素子２１Ａに供給されるように、第四ＦＰＣ基板Ｆ４に含まれる電力供給線の電気抵抗値は、図２に示した第一ＦＰＣ基板Ｆ１に含まれる電力供給線の電気抵抗値より大きくなるように構成されている。具体的には、第四ＦＰＣ基板Ｆ４に含まれる電力供給線は、図２に示した第一ＦＰＣ基板Ｆ１に含まれる電力供給線よりも細くなっている。

【0044】

第五ＦＰＣ基板Ｆ５は、第三制御基板コネクタ１５の各端子と、第五撮像基板コネクタ２３Ａの各端子とを接続している。つまり、第五ＦＰＣ基板Ｆ５に含まれる各導線は、撮像素子２１Ａの出力信号を撮像制御基板１０に伝送する差動信号伝送線となっている。第五ＦＰＣ基板Ｆ５に含まれる差動信号伝送線の数は上記の例では８個である。

【0045】

なお、図３に示す機種の電子機器１においては、撮像制御基板１０の第四制御基板コネクタ１６は使用しない。このため、第四制御基板コネクタ１６には何も配線が接続されないか、或いは、第四制御基板コネクタ１６の端子間をショートさせるプラグが装着される。したがって、図３に示す機種の電子機器１においては、プロセッサ１１の３２個の差動信号入力端子のうち１６個の差動信号入力端子のみに、撮像素子２１Ａの出力信号が入力されることになる。プロセッサ１１のメモリに記憶するプログラムは、機種毎に異なるプログラムとしておく。これにより、機種が異なる電子機器１であっても、撮像制御基板１０の変更は不要となる。

【0046】

このように、電子機器１は、機種毎に撮像基板の構成が異なり、その撮像基板に搭載される撮像素子の動作に必要な電源電流も異なる。したがって、撮像制御基板１０の第一制御基板コネクタ１３の許容電流値（流すことのできる最大の電流値）は、電子機器１の全ての機種に搭載される撮像素子のうち、動作に必要な電源電流が最大となるものの電源電流と同じ値に設定されている。これにより、機種毎に異なる撮像素子であっても、撮像制御基板１０と接続して、供給する電力を正常に制御できる。

【0047】

以上のように、電子機器１によれば、機種毎に撮像制御基板１０の構成を変える必要がないため、製造コストを下げることができる。撮像制御基板１０では、第三制御基板コネクタ１５及び第四制御基板コネクタ１６が差動信号伝送線を接続するための専用のコネクタとなっている。このため、この専用のコネクタに接続する差動信号伝送線の数を変えるだけで、必要な差動信号伝送線の数が異なる撮像素子であっても、撮像素子とプロセッサ１１とを接続できる。したがって、様々な撮像素子毎に撮像制御基板１０の構成を最適化する必要がなくなり、撮像制御基板１０の製造コストを下げることができる。

【0048】

撮像制御基板１０では、第一制御基板コネクタ１３が電力供給線を接続するための専用のコネクタとなり、第二制御基板コネクタ１４が制御信号線を接続するための専用のコネクタとなっている。第一制御基板コネクタ１３と第二制御基板コネクタ１４を一体化して１つのコネクタとしても、そのコネクタに接続するＦＰＣ基板の構成を変えることで、様々な撮像素子毎に撮像制御基板１０の構成を最適化する必要がなくなるという効果は得られる。しかし、第一制御基板コネクタ１３と第二制御基板コネクタ１４が個別に設けられることで、配線群１３Ａと配線群１４Ａの引き回しが容易となり、撮像制御基板１０の製造コストを下げることができる。また、第二制御基板コネクタ１４を、第一制御基板コネクタ１３と第三制御基板コネクタ１５及び第四制御基板コネクタ１６の間に配置する構成を採用できる。この構成によれば、差動信号伝送線と電力供給線との距離を大きくでき、プロセッサ１１に入力される撮像素子の出力信号の品質を高めることができる。

【0049】

なお、第三制御基板コネクタ１５と第四制御基板コネクタ１６は、それぞれ複数の差動信号伝送線が接続される端子群を含む。そのため、第三制御基板コネクタ１５と第四制御基板コネクタ１６のそれぞれの周辺は、配線が密になる。したがって、配線群１５Ａ及び配線群１６Ａの引き回しを容易にするために、第三制御基板コネクタ１５と第四制御基板コネクタ１６の方向Ｘの距離Ｌ（図２、図３参照）を大きくすることが望ましい。

【0050】

例えば、距離Ｌを、第三制御基板コネクタ１５と第四制御基板コネクタ１６のうち接続可能な差動信号伝送線の総数が最大となるもののその総数の１／４の値に、差動信号伝送線の幅を乗じた値以上とすることで、配線群１５Ａ及び配線群１６Ａの引き回しを容易に行うことができる。前述の例であれば、第三制御基板コネクタ１５と第四制御基板コネクタ１６のそれぞれに接続可能な差動信号伝送線の総数は８である。そのため、距離Ｌを、差動信号伝送線の幅の２倍以上とすればよい。

【0051】

または、距離Ｌを、第三制御基板コネクタ１５と第四制御基板コネクタ１６のうち端子の並ぶ方向（方向Ｘ）の幅が最大となるもののその幅の半分以上とすることで、配線群１５Ａ及び配線群１６Ａの引き回しを容易に行うことができる。前述の例であれば、第三制御基板コネクタ１５と第四制御基板コネクタ１６のそれぞれの幅は同じである。そのため、距離Ｌを、第三制御基板コネクタ１５と第四制御基板コネクタ１６のいずれかの方向Ｘの幅の半分以上とすればよい。

【0052】

或いは、距離Ｌを、第三制御基板コネクタ１５と第四制御基板コネクタ１６の各々と接続されたプロセッサ１１の差動信号入力端子の配列されている領域のうち、方向Ｘの幅が最大となるもののその幅以上とすることで、配線群１５Ａ及び配線群１６Ａの引き回しを容易に行うことができる。前述の例であれば、第三制御基板コネクタ１５に接続された差動信号入力端子の配列されている領域の幅と、第四制御基板コネクタ１６に接続された差動信号入力端子の配列されている領域の幅とは同じである。そのため、距離Ｌを、これら２つの領域のいずれかの幅以上とすればよい。

【0053】

なお、ここまで、撮像制御基板１０には、差動信号伝送線を接続するためのコネクタが、第三制御基板コネクタ１５と第四制御基板コネクタ１６の２つ設けられる例を説明した。しかし、差動信号伝送線を接続するためのコネクタは３つ以上設けられていてもよい。このコネクタを３つ以上設ける場合でも、隣り合う２つのコネクタ間の距離を上記の距離Ｌと同じように設定することで、配線群の引き回しを容易として製造コストを下げることができる。また、電子機器１の機種増にも対応できるようになる。

【0054】

図４は、撮像制御基板１０の第一変形例である撮像制御基板１０Ａを示す模式図である。撮像制御基板１０Ａは、第三制御基板コネクタ１５と第四制御基板コネクタ１６が一体化されて第五制御基板コネクタ１７に変更された点を除いては、撮像制御基板１０と同じ構成である。第五制御基板コネクタ１７には３２個の端子が方向Ｘに配列され、この３２個の端子と、プロセッサ１１に含まれる３２個の差動信号入力端子とが配線群１７Ａによって接続されている。

【0055】

撮像制御基板１０Ａの構成であっても、電子機器１の機種に応じて、第五制御基板コネクタ１７の端子に接続するＦＰＣ基板側の差動信号伝送線の数を変更することで、撮像制御基板１０Ａを変えることなく、異なる撮像素子に対応可能となる。

【0056】

図５は、撮像制御基板１０の第二変形例である撮像制御基板１０Ｂを示す模式図である。撮像制御基板１０Ｂは、端子群１１Ｂが２つに分割された点と、第四制御基板コネクタ１６及び配線群１６Ａの位置が変更された点と、を除いては撮像制御基板１０と同じ構成である。

【0057】

分割された２つの端子群１１Ｂの一方は、矩形状のプロセッサ１１の長辺に沿って方向Ｘに延びて形成されている。分割された２つの端子群１１Ｂの他方は、矩形状のプロセッサ１１の短辺に沿って方向Ｙに延びて形成されている。そして、第四制御基板コネクタ１６は、プロセッサ１１の短辺に沿って方向Ｙに延びて形成さている。端子群１１Ｂの延びる方向は、端子群１１Ｂに含まれる複数の差動信号入力端子の配列方向と同じである。第四制御基板コネクタ１６の延びる方向は、第四制御基板コネクタ１６に含まれる複数の端子の配列方向と同じである。

【0058】

撮像制御基板１０Ｂによれば、撮像制御基板１０と同様に、第三制御基板コネクタ１５に含まれる複数の端子の配列方向と、その複数の端子に接続されたプロセッサ１１の差動信号入力端子の配列方向と、が一致する。また、第四制御基板コネクタ１６に含まれる複数の端子の配列方向と、その複数の端子に接続されたプロセッサ１１の差動信号入力端子の配列方向と、が一致する。このように、コネクタの端子の配列方向と差動信号入力端子の配列方向とが同じになっていることで、配線群１５Ａ及び配線群１６Ａの配線長を短くすることができ、プロセッサ１１に入力される差動信号の品質を高めることができる。また、配線群１５Ａ及び配線群１６Ａの引き回しを容易にすることができ、撮像制御基板１０Ｂの製造コストを下げることができる。

【0059】

図６は、撮像制御基板１０の第三変形例である撮像制御基板１０Ｃを示す模式図である。撮像制御基板１０Ｃは、プロセッサ１１の代わりに、複数（図６の例では２つ）のプロセッサ１１ａとプロセッサ１１ｂを有する点を除いては撮像制御基板１０とほぼ同じ構成である。

【0060】

プロセッサ１１ａには、複数の差動信号入力端子が方向Ｘに並ぶ端子群１１Ｂが設けられ、この端子群１１Ｂと第三制御基板コネクタ１５とが配線群１５Ａによって接続されている。プロセッサ１１ａには、複数の制御端子が方向Ｙに並ぶ端子群１１Ａが設けられ、この端子群１１Ａと第二制御基板コネクタ１４とが配線群１４Ａによって接続されている。プロセッサ１１ｂには、複数の差動信号入力端子が方向Ｘに並ぶ端子群１１Ｂが設けられ、この端子群１１Ｂと第四制御基板コネクタ１６とが配線群１６Ａによって接続されている。

【0061】

このように、プロセッサが複数ある場合でも、ＦＰＣ基板と接続されるコネクタの端子の配列方向と差動信号入力端子の配列方向とが同じになっていることで、配線群１５Ａ及び配線群１６Ａの配線長を短くすることができ、プロセッサ１１ａ及びプロセッサ１１ｂに入力される信号の品質を高めることができる。また、配線群１５Ａ及び配線群１６Ａの引き回しを容易にすることができ、撮像制御基板１０Ｃの製造コストを下げることができる。

【0062】

図７は、撮像制御基板１０の第四変形例である撮像制御基板１０Ｄを示す模式図である。撮像制御基板１０Ｄは、方向Ｙの一方側（図中の下側）の端縁と、第三制御基板コネクタ１５及び第四制御基板コネクタ１６との間の領域に開口１８Ｈを有する点が、撮像制御基板１０と相違する。

【0063】

図７に示すように、第三ＦＰＣ基板Ｆ３のプラグは、撮像制御基板１０Ｄの主面１０ａの反対面側から開口１８Ｈに挿通されて、第三制御基板コネクタ１５及び第四制御基板コネクタ１６に接続される。このように、開口１８Ｈを通して第三ＦＰＣ基板Ｆ３と第三制御基板コネクタ１５及び第四制御基板コネクタ１６を接続する構成とすることで、第三ＦＰＣ基板Ｆ３に含まれる差動信号伝送線の長さを短くすることができる。これにより、プロセッサ１１に入力される信号の品質を高めることができる。

【0064】

なお、図１に示したように、防振ユニット３０と撮像制御基板１０とは、ＦＰＣ基板ＦＳ２によって接続される。そのため、撮像制御基板１０には、防振ユニット３０と接続するための図示省略の防振用コネクタが設けられる。この防振用コネクタを複数に分割し、各コネクタとプロセッサ１１とを配線群で接続する構成としてもよい。そして、電子機器１の機種に応じて、必要なコネクタだけ防振ユニット３０と接続することで、防振ユニット３０の構造が変わる場合でも、撮像制御基板１０の構造を変えずにすむ。この結果、電子機器１の製造コストを下げることができる。

【0065】

以上説明してきたように、本明細書には少なくとも以下の事項が記載されている。なお、括弧内には、上記した実施形態において対応する構成要素等を示しているが、これに限定されるものではない。

【0066】

（１）
撮像素子（撮像素子２１、撮像素子２１Ａ）から出力される信号が入力される複数の差動信号入力端子を有するプロセッサ（プロセッサ１１）と、
上記撮像素子に供給する電力を制御する電力制御回路（電力制御回路１２）と、
上記電力制御回路によって制御される電力を上記撮像素子が搭載される撮像基板（撮像基板２０）に供給する電力供給線が接続される第１コネクタ（第一制御基板コネクタ１３）と、
上記撮像素子の出力信号を伝送する差動信号伝送線のみが接続される第２コネクタ（第三制御基板コネクタ１５及び第四制御基板コネクタ１６、又は、第五制御基板コネクタ１７）と、
上記第２コネクタと上記複数の差動信号入力端子とを接続する配線群（配線群１５Ａ及び配線群１６Ａ、又は、配線群１７Ａ）と、を備える撮像制御基板（撮像制御基板１０、１０Ａ～１０Ｄ）。

【0067】

（２）
（１）に記載の撮像制御基板であって、
上記第１コネクタは、上記電力制御回路のみと接続されている撮像制御基板。

【0068】

（３）
（２）に記載の撮像制御基板であって、
電源電流が異なる複数の撮像素子（撮像素子２１及び撮像素子２１Ａ）のいずれかを搭載する上記撮像基板が接続可能であり、
上記第１コネクタの許容電流値は、上記複数の撮像素子のうち最も大きな電源電流の供給が必要な撮像素子に供給すべき電流値以上となっている撮像制御基板。

【0069】

（４）
（２）又は（３）に記載の撮像制御基板であって、
上記プロセッサの端子のうち上記撮像素子の制御信号を出力する端子と接続された第３コネクタ（第二制御基板コネクタ１４）を更に備える撮像制御基板。

【0070】

（５）
（４）に記載の撮像制御基板であって、
上記第３コネクタは、上記第１コネクタと上記第２コネクタの間に配置されている撮像制御基板。

【0071】

（６）
（１）から（５）のいずれか１つに記載の撮像制御基板であって、
複数の上記第２コネクタ（第三制御基板コネクタ１５及び第四制御基板コネクタ１６）を備え、
隣り合う２つの上記第２コネクタの間の距離（距離Ｌ）は、その２つの上記第２コネクタのうち接続可能な上記差動信号伝送線の総数が最大となるもののその総数の１／４の値に、上記差動信号伝送線の幅を乗じた値以上となっている撮像制御基板。

【0072】

（７）
（１）から（５）のいずれか１つに記載の撮像制御基板であって、
複数の上記第２コネクタ（第三制御基板コネクタ１５及び第四制御基板コネクタ１６）を備え、
隣り合う２つの上記第２コネクタの間の距離（距離Ｌ）は、その２つの上記第２コネクタのうち端子の並ぶ方向の幅が最大となるもののその幅の半分以上となっている撮像制御基板。

【0073】

（８）
（１）から（５）のいずれか１つに記載の撮像制御基板であって、
複数の上記第２コネクタ（第三制御基板コネクタ１５及び第四制御基板コネクタ１６）を備え、
隣り合う２つの上記第２コネクタの間の距離（距離Ｌ）は、その２つの上記第２コネクタの各々に接続された上記複数の差動信号入力端子の配列されている領域のうち、幅が最大となるもののその幅以上となっている撮像制御基板。

【0074】

（９）
（１）から（８）のいずれか１つに記載の撮像制御基板であって、
上記第２コネクタに含まれる複数の端子の配列方向と、その複数の端子に接続された上記複数の差動信号入力端子の配列方向と、が一致する撮像制御基板。

【0075】

（１０）
（１）から（９）のいずれか１つに記載の撮像制御基板であって、
複数の上記プロセッサ（プロセッサ１１ａ及びプロセッサ１１ｂ）を備え、
上記複数のプロセッサの各々の上記複数の差動信号入力端子の配列方向と、その複数の差動信号入力端子に接続された上記第２コネクタに含まれる複数の端子の配列方向と、が一致する撮像制御基板。

【0076】

（１１）
（１）から（１０）のいずれか１つに記載の撮像制御基板であって、
上記撮像制御基板の端縁と上記第２コネクタの間の領域に設けられた開口（開口１８Ｈ）を備え、
上記開口には、上記差動信号伝送線が挿通される撮像制御基板。

【0077】

（１２）
（１）から（１１）のいずれか１つに記載の撮像制御基板と、
上記撮像素子を搭載する上記撮像基板と、
上記撮像基板と上記撮像制御基板とを接続する可撓性基板（ＦＰＣ基板ＦＳ１）と、を備える撮像制御装置。

【0078】

（１３）
（１２）に記載の撮像制御装置であって、
上記撮像制御基板には、複数の上記第２コネクタ（第三制御基板コネクタ１５及び第四制御基板コネクタ１６）が設けられており、
上記可撓性基板は、上記複数の上記第２コネクタの少なくとも一方と上記撮像基板に設けられたコネクタとを電気的に接続する撮像制御装置。

【0079】

以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。

【0080】

なお、本出願は、２０２１年２月２６日出願の日本特許出願（特願２０２１－０３００８９）に基づくものであり、その内容は本出願の中に参照として援用される。

【符号の説明】

【0081】

１ 電子機器
２ 撮像光学系
３ 撮像制御装置
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０ 撮像制御基板
１０ａ 主面
２０，２０Ａ 撮像基板
２０ａ 主面
２１，２１Ａ 撮像素子
３０ 防振ユニット
Ｋ 光軸
ＦＳ１，ＦＳ２ フレキシブルプリント基板
Ｆ１ 第一ＦＰＣ基板
Ｆ２ 第二ＦＰＣ基板
Ｆ３ 第三ＦＰＣ基板
Ｆ４ 第四ＦＰＣ基板
Ｆ５ 第五ＦＰＣ基板
１１Ａ，１１Ｂ，１２Ａ 端子群
１１，１１ａ，１１ｂ プロセッサ
１２ 電力制御回路
１３Ａ，１４Ａ，１５Ａ，１６Ａ，１７Ａ 配線群
１３ 第一制御基板コネクタ
１４ 第二制御基板コネクタ
１５ 第三制御基板コネクタ
１６ 第四制御基板コネクタ
１７ 第五制御基板コネクタ
１８Ｈ 開口
２２ 第一撮像基板コネクタ
２２Ａ 第四撮像基板コネクタ
２３ 第二撮像基板コネクタ
２３Ａ 第五撮像基板コネクタ
２４ 第三撮像基板コネクタ
Ｌ 距離

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】