知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024043400
(43)【公開日】2024-03-29
(54)【発明の名称】コンパレータ
(51)【国際特許分類】
H03K 5/08 20060101AFI20240322BHJP
G05F 3/26 20060101ALI20240322BHJP
H03F 3/45 20060101ALN20240322BHJP
【ＦＩ】
H03K5/08 E
G05F3/26
H03F3/45 210
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022148571
(22)【出願日】2022-09-16
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】吉田 晴彦
【テーマコード（参考）】
5H420
5J039
5J500
【Ｆターム（参考）】
5H420BB13
5H420CC02
5H420DD02
5H420EA12
5H420EA18
5H420EB37
5H420NB36
5H420NC02
5J039DA04
5J039DA09
5J039KK17
5J039KK18
5J039MM01
5J039MM04
5J500AA01
5J500AA12
5J500AA59
5J500AC04
5J500AC36
5J500AC81
5J500AF14
5J500AH02
5J500AH09
5J500AH25
5J500AK09
5J500AK12
5J500AK47
5J500AM21
5J500DN01
5J500DN12
5J500DN22
5J500DN24
5J500DP01
5J500DP03
(57)【要約】
【課題】応答速度の低下を招くことなく、消費電流の低減を図ったコンパレータを提供する。
【解決手段】差動入力部２に定電流を供給する定電流発生部４において、トランジスタＭ１０，Ｍ１４は、負荷トランジスタＭ３，Ｍ４に各々カレントミラー接続され、互いに並列接続される。トランジスタＭ１０，Ｍ１４のソースと負電源端子Ｔ２２との間に抵抗器Ｒ１が接続される。トランジスタＭ１１がトランジスタＭ１０，Ｍ１４に直列接続され、トランジスタＭ１３が、トランジスタＭ１１にカレントミラー接続されて、差動入力部２に定電流を供給する。
【選択図】図１
【解決手段】差動入力部２に定電流を供給する定電流発生部４において、トランジスタＭ１０，Ｍ１４は、負荷トランジスタＭ３，Ｍ４に各々カレントミラー接続され、互いに並列接続される。トランジスタＭ１０，Ｍ１４のソースと負電源端子Ｔ２２との間に抵抗器Ｒ１が接続される。トランジスタＭ１１がトランジスタＭ１０，Ｍ１４に直列接続され、トランジスタＭ１３が、トランジスタＭ１１にカレントミラー接続されて、差動入力部２に定電流を供給する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の入力電位及び第２の入力電位の電位差に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタのドレイン又はコレクタと第１の電源電圧が供給される第１の電源端子との間に接続された第３の負荷トランジスタと、
前記第２の差動トランジスタのドレイン又はコレクタと前記第１の電源端子との間に接続された第４の負荷トランジスタと、
前記第１の差動トランジスタ及び前記第２の差動トランジスタのソース又はエミッタと第２の電源電圧が供給される第２の電源端子との間に接続された第５のトランジスタとを有する第１の差動入力部と、
前記第３の負荷トランジスタにカレントミラー接続された第６のトランジスタと、
前記第４の負荷トランジスタにカレントミラー接続された第７のトランジスタとを有し、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに流れる電流の比較結果を出力する出力部と、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに各々カレントミラー接続され、互いに並列接続された第８のトランジスタ及び第９のトランジスタと、
前記第８のトランジスタ及び前記第９のトランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第１の抵抗器と、
前記第８のトランジスタ及び前記第９のトランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１０のトランジスタとを有する電流発生部とを備え、
前記第５のトランジスタが、前記第１０のトランジスタにカレントミラー接続された、
コンパレータ。
前記第１の差動トランジスタのドレイン又はコレクタと第１の電源電圧が供給される第１の電源端子との間に接続された第３の負荷トランジスタと、
前記第２の差動トランジスタのドレイン又はコレクタと前記第１の電源端子との間に接続された第４の負荷トランジスタと、
前記第１の差動トランジスタ及び前記第２の差動トランジスタのソース又はエミッタと第２の電源電圧が供給される第２の電源端子との間に接続された第５のトランジスタとを有する第１の差動入力部と、
前記第３の負荷トランジスタにカレントミラー接続された第６のトランジスタと、
前記第４の負荷トランジスタにカレントミラー接続された第７のトランジスタとを有し、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに流れる電流の比較結果を出力する出力部と、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに各々カレントミラー接続され、互いに並列接続された第８のトランジスタ及び第９のトランジスタと、
前記第８のトランジスタ及び前記第９のトランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第１の抵抗器と、
前記第８のトランジスタ及び前記第９のトランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１０のトランジスタとを有する電流発生部とを備え、
前記第５のトランジスタが、前記第１０のトランジスタにカレントミラー接続された、
コンパレータ。
【請求項2】
請求項１に記載のコンパレータにおいて、
前記出力部が、前記第６のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続された第１２のトランジスタとを有し、前記第７のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となる、
コンパレータ。
前記出力部が、前記第６のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続された第１２のトランジスタとを有し、前記第７のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となる、
コンパレータ。
【請求項3】
請求項１に記載のコンパレータにおいて、
前記第５のトランジスタに直列接続された第１３のトランジスタを有し、
前記第１の差動入力部の同相入力電位と前記第２の電源電圧との電位差が小さくなり、前記第１の差動トランジスタ及び前記第２の差動トランジスタがオフすると、前記第１３のトランジスタがオンして、前記第５のトランジスタのドレイン電流又はコレクタ電流を流し続ける電流安定化部を備えた、
コンパレータ。
前記第５のトランジスタに直列接続された第１３のトランジスタを有し、
前記第１の差動入力部の同相入力電位と前記第２の電源電圧との電位差が小さくなり、前記第１の差動トランジスタ及び前記第２の差動トランジスタがオフすると、前記第１３のトランジスタがオンして、前記第５のトランジスタのドレイン電流又はコレクタ電流を流し続ける電流安定化部を備えた、
コンパレータ。
【請求項4】
請求項３に記載のコンパレータにおいて、
前記電流安定化部は、前記第１０のトランジスタと前記第８のトランジスタ及び前記第９のトランジスタの間に接続された第２の抵抗器を有し、
前記第２の抵抗器と前記第８のトランジスタ及び前記第９のトランジスタの接続点が、前記第１３のトランジスタのゲート又はベースに接続されている、
コンパレータ。
前記電流安定化部は、前記第１０のトランジスタと前記第８のトランジスタ及び前記第９のトランジスタの間に接続された第２の抵抗器を有し、
前記第２の抵抗器と前記第８のトランジスタ及び前記第９のトランジスタの接続点が、前記第１３のトランジスタのゲート又はベースに接続されている、
コンパレータ。
【請求項5】
請求項３に記載のコンパレータにおいて、
前記第１３のトランジスタが、前記第１の差動トランジスタに並列接続され、前記第３の負荷トランジスタに直列接続された、
コンパレータ。
前記第１３のトランジスタが、前記第１の差動トランジスタに並列接続され、前記第３の負荷トランジスタに直列接続された、
コンパレータ。
【請求項6】
請求項３に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第１３のトランジスタ及び前記第１４のトランジスタが、前記第１の差動トランジスタ及び前記第３の負荷トランジスタと、前記第２の差動トランジスタ及び前記第４の負荷トランジスタとに並列接続される、
コンパレータ。
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第１３のトランジスタ及び前記第１４のトランジスタが、前記第１の差動トランジスタ及び前記第３の負荷トランジスタと、前記第２の差動トランジスタ及び前記第４の負荷トランジスタとに並列接続される、
コンパレータ。
【請求項7】
請求項３に記載のコンパレータにおいて、
前記第１の入力電位及び前記第２の入力電位の電位差に応じた電流比の電流が各々流れる第１６の差動トランジスタ及び第１７の差動トランジスタと、
前記第１６の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１８の負荷トランジスタと、
前記第１７の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１９の負荷トランジスタと、
前記第１６の差動トランジスタ及び前記第１７の差動トランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第２０のトランジスタとを有する第２の差動入力部とを備え、
前記第１３のトランジスタがオンすると前記第２０のトランジスタをオンして前記第２の差動入力部に電流を供給する、
コンパレータ。
前記第１の入力電位及び前記第２の入力電位の電位差に応じた電流比の電流が各々流れる第１６の差動トランジスタ及び第１７の差動トランジスタと、
前記第１６の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１８の負荷トランジスタと、
前記第１７の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１９の負荷トランジスタと、
前記第１６の差動トランジスタ及び前記第１７の差動トランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第２０のトランジスタとを有する第２の差動入力部とを備え、
前記第１３のトランジスタがオンすると前記第２０のトランジスタをオンして前記第２の差動入力部に電流を供給する、
コンパレータ。
【請求項8】
請求項７に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第２０のトランジスタが、前記第１４のトランジスタにカレントミラー接続される、
コンパレータ。
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第２０のトランジスタが、前記第１４のトランジスタにカレントミラー接続される、
コンパレータ。
【請求項9】
請求項８に記載のコンパレータにおいて、
前記出力部は、前記第１８の負荷トランジスタにカレントミラー接続される第２１のトランジスタと、前記第２１のトランジスタに直列接続された第２２のトランジスタと、前記第２２のトランジスタにカレントミラー接続された第２３のトランジスタと、前記第１９の負荷トランジスタにカレントミラー接続された第２４のトランジスタとを有し、
前記第６のトランジスタ及び前記第１９の負荷トランジスタが直列接続され、
前記第７のトランジスタ及び前記第２４のトランジスタが直列接続され、その接続点が出力となり、
前記第７のトランジスタ及び前記第２３のトランジスタが並列接続された、
コンパレータ。
前記出力部は、前記第１８の負荷トランジスタにカレントミラー接続される第２１のトランジスタと、前記第２１のトランジスタに直列接続された第２２のトランジスタと、前記第２２のトランジスタにカレントミラー接続された第２３のトランジスタと、前記第１９の負荷トランジスタにカレントミラー接続された第２４のトランジスタとを有し、
前記第６のトランジスタ及び前記第１９の負荷トランジスタが直列接続され、
前記第７のトランジスタ及び前記第２４のトランジスタが直列接続され、その接続点が出力となり、
前記第７のトランジスタ及び前記第２３のトランジスタが並列接続された、
コンパレータ。
【請求項10】
請求項１に記載のコンパレータにおいて、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに前記電流発生部から前記第１の差動入力部に供給される電流より小さい微小電流を供給する微小電流供給部を備えた、
コンパレータ。
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに前記電流発生部から前記第１の差動入力部に供給される電流より小さい微小電流を供給する微小電流供給部を備えた、
コンパレータ。
【請求項11】
請求項１０に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）の電流を折り返す第２５のトランジスタ及び第２６のトランジスタを有し、
前記第２５のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２６のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）の電流を折り返す第２５のトランジスタ及び第２６のトランジスタを有し、
前記第２５のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２６のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
【請求項12】
請求項１０に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２７のトランジスタと、前記第２７のトランジスタに直列接続される第２８のトランジスタ及び第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２７のトランジスタと、前記第２７のトランジスタに直列接続される第２８のトランジスタ及び第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
【請求項13】
請求項１０に記載のコンパレータにおいて、
前記微小電流供給部は、前記第５のトランジスタに直列接続され、前記第２の差動トランジスタにカレントミラー接続されて、前記第２の差動トランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２８のトランジスタと、前記第５のトランジスタに直列接続され、前記第１の差動トランジスタにカレントミラー接続されて、前記第１の差動トランジスタに流れる電流の１／Ｎを折り返す第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
前記微小電流供給部は、前記第５のトランジスタに直列接続され、前記第２の差動トランジスタにカレントミラー接続されて、前記第２の差動トランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２８のトランジスタと、前記第５のトランジスタに直列接続され、前記第１の差動トランジスタにカレントミラー接続されて、前記第１の差動トランジスタに流れる電流の１／Ｎを折り返す第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータ。
【請求項14】
請求項１～１３の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータ。
【請求項15】
請求項１～１３の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コンパレータに関する。
【背景技術】
【0002】
地球温暖化の原因は、ＣＯ２のような温暖効果ガスの濃度上昇により、大気の温室効果が強まったことによると考えられており、通信情報化社会の急速な進展に伴い、電子機器の低消費電力化も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、本発明は、半導体集積回路に幅広く使われるコンパレータの消費電流を低減し、地球温暖化の抑制に貢献しようとするものである。
【0003】
半導体集積回路に用いられるコンパレータとして、図８に示すような回路が知られている（例えば特許文献１、２など参照）。図８に示されているコンパレータ１００は、差動入力部１０２と、出力部１０３と、定電流発生部１０４とを主たる構成要素として構成されている。
【0004】
差動入力部１０２は、ソースが共通接続された差動トランジスタＭ１，Ｍ２と、そのドレインに各々接続された負荷トランジスタＭ３，Ｍ４と、差動トランジスタＭ１，Ｍ２の共通ソースと正電源電圧ＶＤＤとの間に接続されたトランジスタＭ１３とにより構成されている。
【0005】
出力部１０３は、負荷トランジスタＭ３，Ｍ４と各々カレントミラー接続されたトランジスタＭ５，Ｍ６と、そのドレインと正電源電圧ＶＤＤとの間に各々接続されたトランジスタＭ７，Ｍ８とから成る。トランジスタＭ７，Ｍ８をカレントミラー接続して、トランジスタＭ６のドレインとトランジスタＭ８のドレインとの接続点より、出力を取り出すように構成されている。
【0006】
定電流発生部１０４は、カレントミラー接続されたトランジスタＭ９，Ｍ１０と、カレントミラー接続されたトランジスタＭ１１，Ｍ１２と、抵抗器Ｒ１とから成る。トランジスタＭ１１，Ｍ１３をカレントミラー接続して、生成された定電流ＩＲＥＦを差動入力部１０２に供給している。
【0007】
上記定電流発生部１０４は、所謂、バンドギャップリファレンス回路を構成され、２つのトランジスタＭ９，Ｍ１０の面積比を１：Ｎとなるように設けられている。この２つのトランジスタＭ９，Ｍ１０には、トランジスタＭ１１，Ｍ１２から構成されるカレントミラー回路により同じドレイン電流が流れるようになっている。このため、トランジスタＭ９，Ｍ１０のゲート・ソース電圧ＶＧＳ９，ＶＧＳ１０に差が生じ、トランジスタＭ１０に流れる電流ＩＭ１０は、（ＶＧＳ９－ＶＧＳ１０）／Ｒ１となる。この式から明らかなように、正電源電圧ＶＤＤ，負電源電圧ＶＳＳが変動しても、定電流ＩＭ１０を一定にすることができる。
【0008】
また、トランジスタＭ９，Ｍ１０がサブスレッショルド領域で動作した場合、ゲート・ソース電位差の変化に対しドレイン電流は指数関数的に変化する。定電流発生部１０４で生成される定電流ＩＲＥＦ（＝ＩＭ１０）と、定電流発生部１０４の回路電流Ｉ１０４は、下記の式１，式２で表される。
【0009】
【数1】
【0010】
【数2】
【0011】
ここで、ＫＭ９はトランジスタＭ９のアスペクト比（＝Ｗ／Ｌ）、ＫＭ１０はトランジスタＭ１０のアスペクト比、Ｗはゲート幅、Ｌはゲート長、ＶＴは熱電圧（＝ｋＴ／ｑ）、ｋはボルツマン係数、Ｔは絶対温度、ｑは電子の単位電荷、ηはサブスレッショルドスイング係数である。
【0012】
上述した従来のコンパレータ１００は、差動入力部１０２に供給する電流を生成する定電流発生部１０４の回路電流Ｉ１０４が定常電流として流れるため、消費電流が大きくなるという課題があった。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特許第５１４１２８９号公報
【特許文献2】特開２００９－２４６９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、応答速度の低下を招くことなく、消費電流の低減を図ったコンパレータを提供することにある。
【課題を解決するための手段】
【0015】
前述した目的を達成するために、本発明に係るコンパレータは、下記［１］～［１５］を特徴としている。
［１］
第１の入力電位及び第２の入力電位の電位差に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタのドレイン又はコレクタと第１の電源電圧が供給される第１の電源端子との間に接続された第３の負荷トランジスタと、
前記第２の差動トランジスタのドレイン又はコレクタと前記第１の電源端子との間に接続された第４の負荷トランジスタと、
前記第１の差動トランジスタ及び前記第２の差動トランジスタのソース又はエミッタと第２の電源電圧が供給される第２の電源端子との間に接続された第５のトランジスタとを有する第１の差動入力部と、
前記第３の負荷トランジスタにカレントミラー接続された第６のトランジスタと、
前記第４の負荷トランジスタにカレントミラー接続された第７のトランジスタとを有し、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに流れる電流の比較結果を出力する出力部と、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに各々カレントミラー接続され、互いに並列接続された第８のトランジスタ及び第９のトランジスタと、
前記第８のトランジスタ及び前記第９のトランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第１の抵抗器と、
前記第８のトランジスタ及び前記第９のトランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１０のトランジスタとを有する電流発生部とを備え、
前記第５のトランジスタが、前記第１０のトランジスタにカレントミラー接続された、
コンパレータであること。
［２］
［１］に記載のコンパレータにおいて、
前記出力部が、前記第６のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続された第１２のトランジスタとを有し、前記第７のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となる、
コンパレータであること。
［３］
［１］に記載のコンパレータにおいて、
前記第５のトランジスタに直列接続された第１３のトランジスタを有し、
前記第１の差動入力部の同相入力電位と前記第２の電源電圧との電位差が小さくなり、前記第１の差動トランジスタ及び前記第２の差動トランジスタがオフすると、前記第１３のトランジスタがオンして、前記第５のトランジスタのドレイン電流又はコレクタ電流を流し続ける電流安定化部を備えた、
コンパレータであること。
［４］
［３］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１０のトランジスタと前記第８のトランジスタ及び前記第９のトランジスタの間に接続された第２の抵抗器を有し、
前記第２の抵抗器と前記第８のトランジスタ及び前記第９のトランジスタの接続点が、前記第１３のトランジスタのゲート又はベースに接続されている、
コンパレータであること。
［５］
［３］に記載のコンパレータにおいて、
前記第１３のトランジスタが、前記第１の差動トランジスタに並列接続され、前記第３の負荷トランジスタに直列接続された、
コンパレータであること。
［６］
［３］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第１３のトランジスタ及び前記第１４のトランジスタが、前記第１の差動トランジスタ及び前記第３の負荷トランジスタと、前記第２の差動トランジスタ及び前記第４の負荷トランジスタとに並列接続される、
コンパレータであること。
［７］
［３］に記載のコンパレータにおいて、
前記第１の入力電位及び前記第２の入力電位の電位差に応じた電流比の電流が各々流れる第１６の差動トランジスタ及び第１７の差動トランジスタと、
前記第１６の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１８の負荷トランジスタと、
前記第１７の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１９の負荷トランジスタと、
前記第１６の差動トランジスタ及び前記第１７の差動トランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第２０のトランジスタとを有する第２の差動入力部とを備え、
前記第１３のトランジスタがオンすると前記第２０のトランジスタをオンして前記第２の差動入力部に電流を供給する、
コンパレータであること。
［８］
［７］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第２０のトランジスタが、前記第１４のトランジスタにカレントミラー接続される、
コンパレータであること。
［９］
［８］に記載のコンパレータにおいて、
前記出力部は、前記第１８の負荷トランジスタにカレントミラー接続される第２１のトランジスタと、前記第２１のトランジスタに直列接続された第２２のトランジスタと、前記第２２のトランジスタにカレントミラー接続された第２３のトランジスタと、前記第１９の負荷トランジスタにカレントミラー接続された第２４のトランジスタとを有し、
前記第６のトランジスタ及び前記第１９の負荷トランジスタが直列接続され、
前記第７のトランジスタ及び前記第２４のトランジスタが直列接続され、その接続点が出力となり、
前記第７のトランジスタ及び前記第２３のトランジスタが並列接続された、
コンパレータであること。
［１０］
［１］に記載のコンパレータにおいて、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに前記電流発生部から前記第１の差動入力部に供給される電流より小さい微小電流を供給する微小電流供給部を備えた、
コンパレータであること。
［１１］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）の電流を折り返す第２５のトランジスタ及び第２６のトランジスタを有し、
前記第２５のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２６のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１２］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２７のトランジスタと、前記第２７のトランジスタに直列接続される第２８のトランジスタ及び第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１３］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第５のトランジスタに直列接続され、前記第２の差動トランジスタにカレントミラー接続されて、前記第２の差動トランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２８のトランジスタと、前記第５のトランジスタに直列接続され、前記第１の差動トランジスタにカレントミラー接続されて、前記第１の差動トランジスタに流れる電流の１／Ｎを折り返す第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１４］
［１］～［１３］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータであること。
［１５］
［１］～［１３］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータであること。
［１］
第１の入力電位及び第２の入力電位の電位差に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタのドレイン又はコレクタと第１の電源電圧が供給される第１の電源端子との間に接続された第３の負荷トランジスタと、
前記第２の差動トランジスタのドレイン又はコレクタと前記第１の電源端子との間に接続された第４の負荷トランジスタと、
前記第１の差動トランジスタ及び前記第２の差動トランジスタのソース又はエミッタと第２の電源電圧が供給される第２の電源端子との間に接続された第５のトランジスタとを有する第１の差動入力部と、
前記第３の負荷トランジスタにカレントミラー接続された第６のトランジスタと、
前記第４の負荷トランジスタにカレントミラー接続された第７のトランジスタとを有し、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに流れる電流の比較結果を出力する出力部と、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに各々カレントミラー接続され、互いに並列接続された第８のトランジスタ及び第９のトランジスタと、
前記第８のトランジスタ及び前記第９のトランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第１の抵抗器と、
前記第８のトランジスタ及び前記第９のトランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１０のトランジスタとを有する電流発生部とを備え、
前記第５のトランジスタが、前記第１０のトランジスタにカレントミラー接続された、
コンパレータであること。
［２］
［１］に記載のコンパレータにおいて、
前記出力部が、前記第６のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続された第１２のトランジスタとを有し、前記第７のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となる、
コンパレータであること。
［３］
［１］に記載のコンパレータにおいて、
前記第５のトランジスタに直列接続された第１３のトランジスタを有し、
前記第１の差動入力部の同相入力電位と前記第２の電源電圧との電位差が小さくなり、前記第１の差動トランジスタ及び前記第２の差動トランジスタがオフすると、前記第１３のトランジスタがオンして、前記第５のトランジスタのドレイン電流又はコレクタ電流を流し続ける電流安定化部を備えた、
コンパレータであること。
［４］
［３］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１０のトランジスタと前記第８のトランジスタ及び前記第９のトランジスタの間に接続された第２の抵抗器を有し、
前記第２の抵抗器と前記第８のトランジスタ及び前記第９のトランジスタの接続点が、前記第１３のトランジスタのゲート又はベースに接続されている、
コンパレータであること。
［５］
［３］に記載のコンパレータにおいて、
前記第１３のトランジスタが、前記第１の差動トランジスタに並列接続され、前記第３の負荷トランジスタに直列接続された、
コンパレータであること。
［６］
［３］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第１３のトランジスタ及び前記第１４のトランジスタが、前記第１の差動トランジスタ及び前記第３の負荷トランジスタと、前記第２の差動トランジスタ及び前記第４の負荷トランジスタとに並列接続される、
コンパレータであること。
［７］
［３］に記載のコンパレータにおいて、
前記第１の入力電位及び前記第２の入力電位の電位差に応じた電流比の電流が各々流れる第１６の差動トランジスタ及び第１７の差動トランジスタと、
前記第１６の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１８の負荷トランジスタと、
前記第１７の差動トランジスタのドレイン又はコレクタと前記第２の電源端子との間に接続された第１９の負荷トランジスタと、
前記第１６の差動トランジスタ及び前記第１７の差動トランジスタのソース又はエミッタと前記第１の電源端子との間に接続された第２０のトランジスタとを有する第２の差動入力部とを備え、
前記第１３のトランジスタがオンすると前記第２０のトランジスタをオンして前記第２の差動入力部に電流を供給する、
コンパレータであること。
［８］
［７］に記載のコンパレータにおいて、
前記電流安定化部は、前記第１３のトランジスタに直列接続される第１４のトランジスタと、前記第１４のトランジスタにカレントミラー接続され、前記第８のトランジスタ及び前記第９のトランジスタに並列接続される第１５のトランジスタとを有し、
前記第２０のトランジスタが、前記第１４のトランジスタにカレントミラー接続される、
コンパレータであること。
［９］
［８］に記載のコンパレータにおいて、
前記出力部は、前記第１８の負荷トランジスタにカレントミラー接続される第２１のトランジスタと、前記第２１のトランジスタに直列接続された第２２のトランジスタと、前記第２２のトランジスタにカレントミラー接続された第２３のトランジスタと、前記第１９の負荷トランジスタにカレントミラー接続された第２４のトランジスタとを有し、
前記第６のトランジスタ及び前記第１９の負荷トランジスタが直列接続され、
前記第７のトランジスタ及び前記第２４のトランジスタが直列接続され、その接続点が出力となり、
前記第７のトランジスタ及び前記第２３のトランジスタが並列接続された、
コンパレータであること。
［１０］
［１］に記載のコンパレータにおいて、
前記第３の負荷トランジスタ及び前記第４の負荷トランジスタに前記電流発生部から前記第１の差動入力部に供給される電流より小さい微小電流を供給する微小電流供給部を備えた、
コンパレータであること。
［１１］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）の電流を折り返す第２５のトランジスタ及び第２６のトランジスタを有し、
前記第２５のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２６のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１２］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第１０のトランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２７のトランジスタと、前記第２７のトランジスタに直列接続される第２８のトランジスタ及び第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１３］
［１０］に記載のコンパレータにおいて、
前記微小電流供給部は、前記第５のトランジスタに直列接続され、前記第２の差動トランジスタにカレントミラー接続されて、前記第２の差動トランジスタに流れる電流の１／Ｎ（Ｎ＞１）を折り返す第２８のトランジスタと、前記第５のトランジスタに直列接続され、前記第１の差動トランジスタにカレントミラー接続されて、前記第１の差動トランジスタに流れる電流の１／Ｎを折り返す第２９のトランジスタとを有し、
前記第２８のトランジスタ及び前記第３の負荷トランジスタが直列接続され、
前記第２９のトランジスタ及び前記第４の負荷トランジスタが直列接続された、
コンパレータであること。
［１４］
［１］～［１３］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータであること。
［１５］
［１］～［１３］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータであること。
【発明の効果】
【0016】
本発明によれば、応答速度の低下を招くことなく、消費電流の低減を図ったコンパレータを提供することができる。
【0017】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0020】
（第１実施形態）
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位ＩＮＭ（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位ＩＮＰ（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２（＝第１の差動入力部）と、出力部３と、定電流発生部４（＝電流発生部）とを備えている。
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位ＩＮＭ（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位ＩＮＰ（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２（＝第１の差動入力部）と、出力部３と、定電流発生部４（＝電流発生部）とを備えている。
【0021】
差動入力部２は、ソースが共通接続された差動トランジスタＭ１（＝第１の差動トランジスタ），差動トランジスタＭ２（＝第２の差動トランジスタ）と、負荷トランジスタＭ３（＝第３の負荷トランジスタ），負荷トランジスタＭ４（＝第４の負荷トランジスタ）と、トランジスタＭ１３（＝第５のトランジスタ）とを備えている。
【0022】
差動トランジスタＭ１，Ｍ２とトランジスタＭ１３は、Ｐチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ１のゲートは、反転入力端子Ｔ１１に接続され、差動トランジスタＭ２のゲートは、非反転入力端子Ｔ１２に接続されている。
【0023】
トランジスタＭ１３は、ソースが正電源端子Ｔ２１（＝第２の電源端子）に接続され、ドレインが差動トランジスタＭ１，Ｍ２のそれぞれのソースに接続されている。正電源端子Ｔ２１には、正電源電圧ＶＤＤ（＝第２の電源電圧）が供給されている。差動入力部２は、トランジスタＭ１３が供給する電流ＩＭ１３を差動トランジスタＭ１，Ｍ２に分流する。差動トランジスタＭ１，Ｍ２に流れる電流の電流比（分流比）は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差に応じた値となる。
【0024】
負荷トランジスタＭ３，Ｍ４は、Ｎチャンネルの電界効果トランジスタから構成されている。負荷トランジスタＭ３は、ドレイン及びゲートが差動トランジスタＭ１のドレインに接続され、ソースが負電源端子Ｔ２２（＝第１の電源端子）に接続されている。負電源端子Ｔ２２には負電源電圧ＶＳＳ（＝第１の電源電圧）が供給されている。負荷トランジスタＭ４は、ドレイン及びゲートが差動トランジスタＭ２のドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。
【0025】
出力部３は、トランジスタＭ５（＝第６のトランジスタ），トランジスタＭ６（＝第７のトランジスタ），トランジスタＭ７（＝第１１のトランジスタ），トランジスタＭ８（＝第１２のトランジスタ）を備え、差動トランジスタＭ１，Ｍ２に流れる電流の比較結果を出力する。詳しく説明すると、差動トランジスタＭ２に流れる電流が差動トランジスタＭ１に流れる電流よりも大きい場合、出力部３はＬｏｗ状態（＝負電源電圧ＶＳＳ）を出力する。一方、差動トランジスタＭ１に流れる電流が差動トランジスタＭ２に流れる電流よりも大きい場合、出力部３はＨｉｇｈ状態（＝正電源電圧ＶＤＤ）を出力する。
【0026】
トランジスタＭ５，Ｍ６は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５は、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ５は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ６は、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ６は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。
【0027】
トランジスタＭ７，Ｍ８は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７，Ｍ８は、ソースが共通接続され、正電源端子Ｔ２１に接続されている。トランジスタＭ７のドレインは、トランジスタＭ５のドレインに接続され、トランジスタＭ７とトランジスタＭ５とは直列接続されている。また、トランジスタＭ８は、ゲートがトランジスタＭ７のゲート及びドレインに接続されている。すなわち、トランジスタＭ８は、トランジスタＭ７にカレントミラー接続され、トランジスタＭ７に流れる電流をコピーして折り返す。
【0028】
トランジスタＭ８のドレインが、トランジスタＭ６のドレインに接続され、トランジスタＭ８とトランジスタＭ６とが直列接続され、出力段を構成している。トランジスタＭ６とトランジスタＭ８との接続点が出力部３の出力となり、出力端子Ｔ３に接続されている。
【0029】
定電流発生部４は、トランジスタＭ１０（＝第８のトランジスタ），トランジスタＭ１４（＝第９のトランジスタ），トランジスタＭ１１（＝第１０のトランジスタ）と、抵抗器Ｒ１（＝第１の抵抗器）とを備えている。
【0030】
トランジスタＭ１０，Ｍ１４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１０は、ソースが抵抗器Ｒ１を介して負電源端子Ｔ２２に接続され、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続されている。すなわち、トランジスタＭ１０は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れるドレイン電流がトランジスタＭ１０のドレイン電流にコピーされ折り返される。
【0031】
トランジスタＭ１４は、ソースがトランジスタＭ１０のソースに接続され、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続されている。すなわち、トランジスタＭ１４は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れるドレイン電流がトランジスタＭ１４のドレイン電流にコピーされ折り返される。また、トランジスタＭ１０及びトランジスタＭ１４は並列接続されている。
【0032】
トランジスタＭ１１は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１１は、ソースが正電源端子Ｔ２１に接続され、ドレイン及びゲートがトランジスタＭ１０，Ｍ１４のそれぞれのドレインに接続されている。すなわち、トランジスタＭ１０，Ｍ１４とトランジスタＭ１１は、直列接続されている。
【0033】
また、トランジスタＭ１３は、ゲートがトランジスタＭ１１のゲート及びドレイン接続されている。すなわち、トランジスタＭ１３は、トランジスタＭ１１にカレントミラー接続され、トランジスタＭ１１に流れるドレイン電流がトランジスタＭ１３のドレイン電流にコピーされ折り返され、差動入力部２に電流ＩＭ１３を供給している。
【0034】
次に、上述した構成のコンパレータ１の動作について説明する。最初に、反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高く、出力端子Ｔ３の出力がＬｏｗ状態、すなわち、出力信号がほぼ負電源電圧ＶＳＳとなっている場合の動作を説明する。
【0035】
反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高い場合、差動トランジスタＭ１よりも差動トランジスタＭ２の方にトランジスタＭ１３からの電流がより多く流れ、負荷トランジスタＭ３よりも負荷トランジスタＭ４の方に多くの電流が流れる。このため、負荷トランジスタＭ３にカレントミラー接続されているトランジスタＭ５，Ｍ１０よりも負荷トランジスタＭ４にカレントミラー接続されているトランジスタＭ６，Ｍ１４の方に多くの電流が流れる。
【0036】
トランジスタＭ５に流れる小電流は、トランジスタＭ７に流れ、トランジスタＭ８のドレイン電流にコピーされる。トランジスタＭ８は小電流が流れるように動作し、トランジスタＭ６は大電流が流れるように動作するため、出力端子Ｔ３の出力信号ＶＯＵＴはＬｏｗ状態となる。
【0037】
次に、反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高い場合の定電流発生部４の動作について説明する。
【0038】
電源が投入されると、トランジスタＭ１０，Ｍ１４，Ｍ１１のそれぞれのドレインと負電源電圧ＶＳＳとの間の寄生容量により、トランジスタＭ１１から励起電流を引き抜く。トランジスタＭ１１，Ｍ１３は、カレントミラー接続されているため、上記励起電流がトランジスタＭ１３のドレイン電流にコピーされる。このトランジスタＭ１３による励起電流は、トランジスタＭ４のドレイン及びゲートの接続点と負電源端子Ｔ２２との間の寄生容量を充電する。寄生容量を充電した結果、トランジスタＭ４，Ｍ１４のゲート・ソース電位差が閾値電圧を超えると、トランジスタＭ４，Ｍ１４がオフ状態からオン状態に変化する。
【0039】
トランジスタＭ１１，Ｍ１３とトランジスタＭ４，Ｍ１４に十分な電流が流れると、安定状態となり定常状態へと移行する。
【0040】
トランジスタＭ４，Ｍ１４がサブスレッショルド領域で動作した場合、ゲート・ソース電位差の変化に対しドレイン電流は指数関数的に変化する。定電流発生部４で生成される定電流ＩＲＥＦ（＝ＩＭ１３）と、定電流発生部４の回路電流Ｉ４は、下記の式３，式４で表される。
【0041】
【数3】
【0042】
【数4】
【0043】
ここで、ＫＭ４はトランジスタＭ４のアスペクト比（＝Ｗ／Ｌ）、ＫＭ１４はトランジスタＭ４のアスペクト比（＝Ｗ／Ｌ）、Ｗはゲート幅、Ｌはゲート長、ＶＴは熱電圧（＝ｋＴ／ｑ）、ｋはボルツマン係数、Ｔは絶対温度、ｑは電子の単位電荷、ηはサブスレッショルドスイング係数である。
【0044】
式３からも明らかなように、定電流ＩＲＥＦは、抵抗器Ｒ１の抵抗値と、アスペクト比ＫＭ４，ＫＭ１４に応じた値となり、正電源電圧ＶＤＤ，負電源電圧ＶＳＳの変動の影響を受けない。
【0045】
定電流発生部４で生成された定電流ＩＲＥＦは、トランジスタＭ１１にカレントミラー接続されたトランジスタＭ１３を介して、差動入力部２に電流を供給する。
【0046】
次に、非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高く、出力端子Ｔ３の出力がＨｉｇｈ状態、すなわち、出力信号ＶＯＵＴがほぼ正電源電圧ＶＤＤとなっている場合の動作を説明する。
【0047】
非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高い場合、差動トランジスタＭ２よりも差動トランジスタＭ１の方にトランジスタＭ１３からの電流がより多く流れ、負荷トランジスタＭ４よりも負荷トランジスタＭ３の方に多くの電流が流れる。このため、負荷トランジスタＭ４にカレントミラー接続されているトランジスタＭ６，Ｍ１４よりも負荷トランジスタＭ３にカレントミラー接続されているトランジスタＭ５，Ｍ１０の方に多くの電流が流れる。
【0048】
トランジスタＭ５に流れる大電流は、トランジスタＭ７に流れ、トランジスタＭ８のドレイン電流にコピーされる。トランジスタＭ８は大電流が流れるように動作し、トランジスタＭ６は小電流が流れるように動作するため、出力端子Ｔ３の出力信号ＶＯＵＴは、Ｈｉｇｈ状態となる。
【0049】
次に、非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高い場合の定電流発生部４の動作について説明する。
【0050】
電源が投入されると、トランジスタＭ１０，Ｍ１４，Ｍ１１のそれぞれのドレインと負電源電圧ＶＳＳとの間の寄生容量により、トランジスタＭ１１から励起電流を引き抜く。トランジスタＭ１１，Ｍ１３は、カレントミラー接続されているため、上記励起電流がトランジスタＭ１３のドレイン電流にコピーされる。このトランジスタＭ１３による励起電流は、トランジスタＭ３のドレイン及びゲートの接続点と負電源端子Ｔ２２との間の寄生容量を充電する。寄生容量を充電した結果、トランジスタＭ３，Ｍ１０のゲート・ソース電位差が閾値電圧を超えると、トランジスタＭ３，Ｍ１０がオフ状態からオン状態に変化する。
【0051】
トランジスタＭ１１，Ｍ１３とトランジスタＭ３，Ｍ１０に十分な電流が流れると、安定状態となり定常状態へと移行する。
【0052】
トランジスタＭ３，Ｍ１０がサブスレッショルド領域で動作した場合、ゲート・ソース電位差の変化に対しドレイン電流は指数関数的に変化する。定電流発生部４で生成される定電流ＩＲＥＦと、定電流発生部４の回路電流Ｉ４は、下記の式５，式６で表される。
【0053】
【数5】
【0054】
【数6】
【0055】
ここで、ＫＭ３はトランジスタＭ３のアスペクト比（＝Ｗ／Ｌ）、ＫＭ１０はトランジスタＭ１０のアスペクト比（＝Ｗ／Ｌ）、Ｗはゲート幅、Ｌはゲート長、ＶＴは熱電圧（＝ｋＴ／ｑ）、ｋはボルツマン係数、Ｔは絶対温度、ｑは電子の単位電荷、ηはサブスレッショルドスイング係数である。
【0056】
定電流発生部４で生成された定電流ＩＲＥＦは、トランジスタＭ１１にカレントミラー接続されたトランジスタＭ１３を介して、差動入力部２に電流を供給する。
【0057】
上述したように差動入力部２は、図８に示されているような従来のコンパレータ１００の回路構成例における定電流発生部１０４のトランジスタＭ９，Ｍ１２の機能を兼用する回路構成となっており、トランジスタＭ９，Ｍ１２に流れる定常電流ＩＭ９＝ＩＲＥＦを削減することができる。
【0058】
つまり、この第１実施形態におけるコンパレータ１は、定電流発生部４の回路電流Ｉ４を低減することができる。
【0059】
しかも、第１実施形態における定電流発生部４は、従来と同様に、バンドギャップリファレンス回路を構成している。即ち、トランジスタＭ３，Ｍ４が、従来のトランジスタＭ９の機能を兼ね備え、トランジスタＭ３，Ｍ４と、トランジスタＭ１０，Ｍ１４の面積比が１：Ｎ（Ｎ＞１）になるように設けられている。また、トランジスタＭ１３が、従来のトランジスタＭ１２の機能を兼ね備え、トランジスタＭ１１，Ｍ１３から構成されるカレントミラー回路により、トランジスタＭ３，Ｍ４と、トランジスタＭ１０，Ｍ１４には同じドレイン電流が流れるようになっている。このため、トランジスタＭ３がオンしているときには、トランジスタＭ３，Ｍ１０のゲート・ソース電圧ＶＧＳＭ３，ＶＧＳＭ１０に差が生じ、トランジスタＭ４がオンしているときには、トランジスタＭ４，Ｍ１４のゲート・ソース電圧ＶＧＳＭ４，ＶＧＳＭ１４に差が生じる。トランジスタＭ１１に流れる電流ＩＭ１１（＝ＩＲＥＦ）は、（ＶＧＳＭ３－ＶＧＳＭ１０）／Ｒ１＝（ＶＧＳＭ４－ＶＧＳＭ１４）／Ｒ１となる。従来と同様に、正電源電圧ＶＤＤ、負電源電圧ＶＳＳが変動しても定電流ＩＲＥＦを一定にすることができる。
【0060】
したがって、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0061】
（第２実施形態）
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0062】
同図に示すように、コンパレータ１Ｂは、差動入力部２と、出力部３と、定電流発生部４と、定電流安定化部５（＝電流安定化部）とを備えている。差動入力部２、出力部３、定電流発生部４については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。
【0063】
定電流安定化部５は、トランジスタＭ１５（＝第１３のトランジスタ）と、抵抗器Ｒ２（＝第２の抵抗器）とを備え、差動入力部２の同相入力電位と正電源電圧ＶＤＤとの電位差が小さくなったときに、トランジスタＭ１３のドレイン電流が遮断され、定電流発生部４の動作が停止するのを抑制している。
【0064】
トランジスタＭ１５は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１５は、ソースが差動トランジスタＭ１，Ｍ２のそれぞれのソースに接続され、ドレインがトランジスタＭ１のドレインに接続されている。すなわち、トランジスタＭ１５と、トランジスタＭ１とは並列接続されている。抵抗器Ｒ２は、トランジスタＭ１１のドレイン及びゲートの接続点と、トランジスタＭ１０，Ｍ１４のそれぞれのドレインとトランジスタＭ１５のゲートの接続点との間に接続されている。
【0065】
次に、上述した構成のコンパレータ１Ｂの動作について説明する。かかる構成におけるコンパレータ１Ｂは、後述する点を除けば、基本的には、第１実施形態と同様である。
【0066】
第１実施形態のコンパレータ１の回路構成において、トランジスタＭ１３のドレイン電流が遮断されない差動入力部２の同相入力電位範囲ＶＩＣＭは、下記の式７で表される。
【0067】
【数7】
【0068】
差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が、トランジスタＭ１，Ｍ２の閾値電圧ＶＴＨにトランジスタＭ１３のドレイン・ソース電位差ＶＤＳ１３を加えた電位差より小さくなると、トランジスタＭ１，Ｍ２のドレイン電流が遮断される。
【0069】
第２実施形態のコンパレータ１Ｂの回路構成では、定電流安定化部５を設けることで、差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が小さくなったときに、トランジスタＭ１３のドレイン電流が遮断されるのを抑制している。
【0070】
差動入力部２の同相入力電位が上昇し、トランジスタＭ１，Ｍ２のゲート電位が、トランジスタＭ１５のゲート電位ＶＧ１５（＝式８）を超えると、トランジスタＭ１，Ｍ２はオフするが、トランジスタＭ１５がオンするため、トランジスタＭ１３のドレイン電流がトランジスタＭ１５を介してトランジスタＭ３に流れる。
【0071】
【数8】
【0072】
その結果、トランジスタＭ３にカレントミラー接続されているトランジスタＭ１０に電流が流れ、トランジスタＭ１１，Ｍ１３のドレイン電流は遮断させず、定電流発生部４の動作も停止しない。なお、トランジスタＭ１５のゲート電位ＶＧ１５は、同相入力電位範囲ＶＩＣＭの最大値（＝ＶＤＤ－（ＶＴＨ＋ＶＤＳ１３））以下となるように、抵抗器Ｒ２が設定されている。この結果、同相入力電位が、同相入力電位範囲ＶＩＣＭの最大値を超える前に、トランジスタＭ１５のゲート電位ＶＧ１５を越えて、トランジスタＭ１５がオンする。
【0073】
つまり、この第２実施形態におけるコンパレータ１Ｂは、定電流安定化部５を設けることで、差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が小さくなっても、定電流発生部４の動作が停止しないため、定電流発生部４で生成された電流をトランジスタＭ１１とのカレントミラー接続によりコピーして折り返すことで、コンパレータ１Ｂ以外の回路ブロックにも供給することができる。
【0074】
したがって、定電流発生部４で生成された電流をコンパレータ１Ｂ以外の回路ブロック（図示せず）にも供給することができると共に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0075】
また、抵抗器Ｒ２を設け、抵抗器Ｒ２とトランジスタＭ１０，Ｍ１４との接続点をトランジスタＭ１５のゲートに接続することにより、抵抗器Ｒ２によりトランジスタＭ１５をオンできるゲート電圧を調整することができる。
【0076】
また、トランジスタＭ１５を負荷トランジスタＭ３に直列接続することにより、トランジスタＭ１５をオンした後も、負荷トランジスタＭ３，トランジスタＭ１０に電流を流し続けることができる。
【0077】
また、上述した第２実施形態では、トランジスタＭ１５のドレインをトランジスタＭ１のドレインに接続したが、これに限ったものではない。トランジスタＭ１５のドレインをトランジスタＭ２のドレインに接続しても、同様の効果が得られるものとなっている。
【0078】
（第３実施形態）
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図２に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図２に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0079】
同図に示すように、コンパレータ１Ｃは、差動入力部２と、出力部３と、定電流発生部４と、定電流安定化部５Ｃ（＝電流安定化部）とを備えている。差動入力部２、出力部３、定電流発生部４については上述した第２実施形態と同様であるため、ここでは詳細な説明を省略する。
【0080】
第２実施形態の定電流安定化部５と第３実施形態の定電流安定化部５Ｃとで異なる点は、トランジスタＭ１５に対応するトランジスタＭ１５Ｃ（＝第１３のトランジスタ）のドレインの接続先が異なる点と、トランジスタＭ１６（＝第１４のトランジスタ），トランジスタＭ１７（第１５のトランジスタ）が設けられている点である。
【0081】
定電流安定化部５Ｃは、トランジスタＭ１５Ｃ，トランジスタＭ１６，トランジスタＭ１７と、抵抗器Ｒ２とを備え、差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が小さくなったときに、トランジスタＭ１３のドレイン電流が遮断され、定電流発生部４の動作が停止するのを抑制している。
【0082】
トランジスタＭ１５Ｃは、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１５Ｃは、ソースが差動トランジスタＭ１，Ｍ２のそれぞれのソースに接続され、ゲートが抵抗器Ｒ２とトランジスタＭ１０，Ｍ１４のそれぞれのドレインとの接続点に接続されている。
【0083】
トランジスタＭ１６，Ｍ１７は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１６は、ドレイン及びゲートがトランジスタＭ１５Ｃのドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。トランジスタＭ１７は、ドレインがトランジスタＭ１０，Ｍ１４のそれぞれのドレインに接続され、ゲートがトランジスタＭ１６のゲートに接続され、ソースがトランジスタＭ１０，Ｍ１４のそれぞれのソースに接続されている。すなわち、トランジスタＭ１７は、トランジスタＭ１６にカレントミラー接続され、トランジスタＭ１６に流れる電流をコピーして折り返す。
【0084】
次に、上述した構成のコンパレータ１Ｃの動作について説明する。かかる構成におけるコンパレータ１Ｃは、後述する点を除けば、基本的には、第２実施形態と同様である。
【0085】
差動入力部２の同相入力電位が上昇し、トランジスタＭ１，Ｍ２のゲート電位が、トランジスタＭ１５Ｃのゲート電位ＶＧ１５Ｃ（＝式９）を超えると、トランジスタＭ１，Ｍ２はオフするが、トランジスタＭ１５Ｃがオンするため、トランジスタＭ１３のドレイン電流がトランジスタＭ１５Ｃを介してトランジスタＭ１６に流れる。
【0086】
【数9】
【0087】
その結果、トランジスタＭ１６にカレントミラー接続されているトランジスタＭ１７に電流が流れ、トランジスタＭ１１，Ｍ１３のドレイン電流は遮断させず、定電流発生部４の動作も停止しない。
【0088】
つまり、この第３実施形態におけるコンパレータ１Ｃは、定電流安定化部５Ｃを設けることで、差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が小さくなっても、定電流発生部４の動作が停止しないため、定電流発生部４で生成された電流をトランジスタＭ１１とのカレントミラー接続によりコピーして折り返すことで、コンパレータ１Ｃ以外の回路ブロックにも供給することができる。
【0089】
したがって、定電流発生部４で生成された電流をコンパレータ１Ｃ以外の回路ブロックにも供給することができると共に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0090】
（第４実施形態）
次に、第４実施形態のコンパレータ１Ｄについて図４を参照して説明する。なお、図４において、図３に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第４実施形態のコンパレータ１Ｄについて図４を参照して説明する。なお、図４において、図３に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0091】
同図に示すように、コンパレータ１Ｄは、差動入力部２と、出力部３Ｄと、定電流発生部４と、定電流安定化部５Ｃと、差動入力部６（＝第２の差動入力部）とを備えている。差動入力部２、定電流発生部４、定電流安定化部５Ｃについては上述した第３実施形態と同様であるため、ここでは詳細な説明を省略する。
【0092】
差動入力部６は、差動トランジスタＭ６１（＝第１６の差動トランジスタ），差動トランジスタＭ６２（＝第１７の差動トランジスタ），負荷トランジスタＭ６３（＝第１８の負荷トランジスタ），負荷トランジスタＭ６４（＝第１９の負荷トランジスタ），トランジスタＭ６５（＝第２０のトランジスタ）を備えている。差動入力部２と差動入力部６によりレール・ツー・レール差動入力段を構成している。
【0093】
差動トランジスタＭ６１，Ｍ６２は、Ｎチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ６１は、ゲートが反転入力端子Ｔ１１に接続されている。差動トランジスタＭ６２は、ゲートが非反転入力端子Ｔ１２に接続され、ドレインがトランジスタＭ６４のドレイン及びゲートに接続されている。
【0094】
負荷トランジスタＭ６３，Ｍ６４は、Ｐチャンネルの電界効果トランジスタから構成されている。負荷トランジスタＭ６３は、ドレイン及びゲートが差動トランジスタＭ６１のドレインに接続され、ソースが正電源端子Ｔ２１に接続されている。すなわち、負荷トランジスタＭ６３及び差動トランジスタＭ６１は直列接続されている。負荷トランジスタＭ６４は、ドレイン及びゲートが差動トランジスタＭ６２のドレインに接続され、ソースが正電源端子Ｔ２１に接続されている。すなわち、負荷トランジスタＭ６４及び差動トランジスタＭ６２は直列接続されている。
【0095】
差動入力部６は、トランジスタＭ６５が供給する電流ＩＭ６５を差動トランジスタＭ６１，Ｍ６２に分流する。差動トランジスタＭ６１，Ｍ６２に流れる電流の電流比（分流比）は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差に応じた値となる。
【0096】
トランジスタＭ６５は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ６５は、ソースが負電源端子Ｔ２２に接続され、ドレインが差動トランジスタＭ６１，Ｍ６２のそれぞれのソースに接続され、ゲートがトランジスタＭ１６のゲート及びドレインに接続されている。すなわち、トランジスタＭ６５は、トランジスタＭ１５Ｃがオンすると電流が流れるトランジスタＭ１６にカレントミラー接続され、トランジスタＭ１６に流れる電流を折り返して差動入力部６に供給している。
【0097】
出力部３Ｄは、出力部３と同じトランジスタＭ５，Ｍ６に加え、トランジスタＭ１８（＝第２１のトランジスタ），トランジスタＭ１９（＝第２２のトランジスタ），トランジスタＭ２０（＝第２３のトランジスタ），トランジスタＭ２１（＝第２４のトランジスタ）を有している。トランジスタＭ１８，Ｍ２１は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１９，Ｍ２０は、Ｎチャンネルの電界効果トランジスタから構成されている。
【0098】
トランジスタＭ１８は、ドレインがトランジスタＭ１９のドレイン及びゲートに接続され、ゲートが負荷トランジスタＭ６３のゲート及びドレインに接続され、ソースが正電源端子Ｔ２１に接続されている。すなわち、トランジスタＭ１８は、負荷トランジスタＭ６３にカレントミラー接続され、負荷トランジスタＭ６３に流れる電流をコピーして折り返す。
【0099】
トランジスタＭ２０は、ドレインがトランジスタＭ６のドレインに接続され、ゲートがトランジスタＭ１９のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ２０は、トランジスタＭ１９にカレントミラー接続され、トランジスタＭ１９に流れる電流をコピーして折り返す。
【0100】
また、トランジスタＭ５とトランジスタＭ６４は直列接続され、トランジスタＭ６とトランジスタＭ２１が直列接続され、トランジスタＭ２０とトランジスタＭ６が並列接続される。
【0101】
次に、上述した構成のコンパレータ１Ｄの動作について説明する。かかる構成におけるコンパレータ１Ｄは、後述する点を除けば、基本的には、第３実施形態と同様である。
【0102】
トランジスタＭ６５は、トランジスタＭ１６にカレントミラー接続され、トランジスタＭ１６に流れるドレイン電流がトランジスタＭ６５のドレイン電流にコピーされ折り返される。
【0103】
その結果、差動入力部２及び差動入力部６の同相入力電位が、トランジスタＭ１５Ｃのゲート電位ＶＧ１５Ｃ未満の場合、トランジスタＭ１５Ｃがオフするため、トランジスタＭ１３のドレイン電流は、差動入力部２のテール電流として供給される。一方、差動入力部２及び差動入力部６の同相入力電位が、トランジスタＭ１５Ｃのゲート電位ＶＧ１５Ｃを超える場合、トランジスタＭ１５ＣがオンしトランジスタＭ１，Ｍ２がオフするため、トランジスタＭ１３のドレイン電流は、トランジスタＭ１５Ｃ，Ｍ１６，Ｍ６５を介して差動入力部６のテール電流として供給される。
【0104】
つまり、この第４実施形態におけるコンパレータ１Ｄは、トランジスタＭ６５を定電流安定化部５Ｃに接続することで、差動入力部２の同相入力電位と電源電圧ＶＤＤとの電位差が小さくなったときに、トランジスタＭ１３のドレイン電流の供給を差動入力部２から差動入力部６に切り替えられるため、レール・ツー・レール差動入力段を有するコンパレータを構成することができる。
【0105】
したがって、レール・ツー・レール差動入力段を有するコンパレータを構成すると共に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0106】
また、第４実施形態におけるコンパレータ１Ｄの出力部３Ｄは、トランジスタＭ１５Ｃがオフしているときは、負荷トランジスタＭ３，Ｍ４に流れる電流の比較結果を出力し、トランジスタＭ１５Ｃがオンしているときは、負荷トランジスタＭ６３，Ｍ６４に流れる電流の比較結果を出力する。
【0107】
（第５実施形態）
次に、第５実施形態のコンパレータ１Ｅについて図５を参照して説明する。なお、図５において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第５実施形態のコンパレータ１Ｅについて図５を参照して説明する。なお、図５において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0108】
同図に示すように、コンパレータ１Ｅは、差動入力部２と、出力部３と、定電流発生部４と、微小電流供給部７とを備えている。差動入力部２、出力部３、定電流発生部４については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。
【0109】
微小電流供給部７は、微小定電流源を構成するトランジスタＭ７１（＝第２５のトランジスタ），トランジスタＭ７２（第２６のトランジスタ）を備えている。
【0110】
トランジスタＭ７１，Ｍ７２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７１は、ゲートがトランジスタＭ１１のゲート及びドレイン接続され、ドレインがトランジスタＭ３のドレイン及びゲートに接続されている。トランジスタＭ７２は、ゲートがトランジスタＭ１１のゲート及びドレイン接続され、ドレインがトランジスタＭ４のドレイン及びゲートに接続されている。
【0111】
トランジスタＭ７１，Ｍ７２は、トランジスタＭ１１にカレントミラー接続され、トランジスタＭ１１に流れるドレイン電流がトランジスタＭ７１，Ｍ７２のドレイン電流にコピーされ折り返される。トランジスタＭ７１，Ｍ７２のアクセプト比（＝Ｗ／Ｌ）とトランジスタＭ１１のアクセプト比（＝Ｗ／Ｌ）との比率Ｎを大きくすることで、トランジスタＭ７１，Ｍ７２は、トランジスタＭ１１に流れる電流の１／Ｎ（Ｎ＞１）を折り返し微小電流が生成される。
【0112】
トランジスタＭ７１，Ｍ７２から供給される微小電流は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰに応じてオンオフする差動トランジスタＭ１，Ｍ２が各々接続される負荷トランジスタＭ３，Ｍ４に対して、オフする側の負荷トランジスタに微小電流を流しておくことで、負荷トランジスタはオフせずにオン状態を維持することができ、負荷トランジスタのスイッチング動作の遅延が改善される。
【0113】
その結果、負荷トランジスタがオンオフする遷移期間に発生する定電流発生部４で生成される電流の変動が、負荷トランジスタのスイッチング動作の遅延を改善することで抑制される。
【0114】
したがって、微小電流供給部７を設けることで、定電流発生部４で生成される電流の安定化を図ると共に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0115】
（第６実施形態）
次に、第６実施形態のコンパレータ１Ｆについて図６を参照して説明する。なお、図６において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第６実施形態のコンパレータ１Ｆについて図６を参照して説明する。なお、図６において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0116】
同図に示すように、コンパレータ１Ｆは、差動入力部２と、出力部３と、定電流発生部４と、微小電流供給部７Ｆとを備えている。差動入力部２、出力部３、定電流発生部４については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。
【0117】
微小電流供給部７Ｆは、微小定電流源を構成するトランジスタＭ７５（＝第２７のトランジスタ）と、差動トランジスタＭ７３（＝第２９のトランジスタ），差動トランジスタＭ７４（第２８のトランジスタ）とを備えている。
【0118】
トランジスタＭ７５は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７５は、ゲートがトランジスタＭ１１のゲート及びドレイン接続され、ドレインが差動トランジスタＭ７３，Ｍ７４のそれぞれのソースに接続されている。
【0119】
トランジスタＭ７５は、トランジスタＭ１１にカレントミラー接続され、トランジスタＭ１１に流れるドレイン電流がトランジスタＭ７５のドレイン電流にコピーされ折り返される。トランジスタＭ７５のアクセプト比（＝Ｗ／Ｌ）とトランジスタＭ１１のアクセプト比（＝Ｗ／Ｌ）との比率Ｎを大きくすることで、トランジスタＭ７５は、トランジスタＭ１１に流れる電流の１／Ｎ（Ｎ＞１）を折り返し、微小電流が生成される。
【0120】
差動トランジスタＭ７３，Ｍ７４は、Ｐチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ７３は、ゲートがトランジスタＭ１のゲートに接続され、ドレインがトランジスタＭ４のドレイン及びゲートに接続されている。差動トランジスタＭ７４は、ゲートがトランジスタＭ２のゲートに接続され、ドレインがトランジスタＭ３のドレイン及びゲートに接続されている。
【0121】
トランジスタＭ７５から供給される微小電流は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰに応じてオンオフする差動トランジスタＭ７３，Ｍ７４が各々接続される負荷トランジスタＭ３，Ｍ４に対して、オフする側の負荷トランジスタに微小電流を流しておくことで、負荷トランジスタはオフせずにオン状態を維持することができ、負荷トランジスタのスイッチング動作の遅延が改善される。
【0122】
その結果、負荷トランジスタがオンオフする遷移期間に発生する定電流発生部４で生成される電流の変動が、負荷トランジスタのスイッチング動作の遅延を改善することで抑制される。
【0123】
したがって、微小電流供給部７Ｆを設けることで、定電流発生部４で生成される電流の安定化を図ると共に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0124】
また、上述した第６実施形態では、差動トランジスタＭ７３，Ｍ７４のそれぞれのソースをトランジスタＭ７５のドレインに接続したが、これに限ったものではない。差動トランジスタＭ７３，Ｍ７４のそれぞれのソースをトランジスタＭ１３のドレインに接続する。すなわち、トランジスタＭ１３と、トランジスタＭ７３，Ｍ７４とを直列接続する。さらに、トランジスタＭ７３を差動トランジスタＭ１にカレントミラー接続し、トランジスタＭ７４を差動トランジスタＭ２にカレントミラー接続する。
【0125】
差動トランジスタＭ７３のアクセプト比（＝Ｗ／Ｌ）と差動トランジスタＭ１のアクセプト比（＝Ｗ／Ｌ）との比率Ｎを大きくすることで、トランジスタＭ７３は、差動トランジスタＭ１に流れる電流の１／Ｎ（Ｎ＞１）を折り返して、負荷トランジスタＭ４に供給することができる。また、差動トランジスタＭ７４のアクセプト比（＝Ｗ／Ｌ）と差動トランジスタＭ２のアクセプト比（＝Ｗ／Ｌ）との比率Ｎを大きくすることで、トランジスタＭ７４は、差動トランジスタＭ２に流れる電流の１／Ｎを折り返して、負荷トランジスタＭ３に供給することができる。この場合も同様の効果が得られるものとなっている。
【0126】
（第７実施形態）
次に、第７実施形態のコンパレータ１Ｇについて図７を参照して説明する。なお、図７において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第７実施形態のコンパレータ１Ｇについて図７を参照して説明する。なお、図７において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0127】
同図に示すように、コンパレータ１Ｇは、第１実施形態と同様に、差動入力部２Ｇと、出力部３Ｇと、定電流発生部４Ｇとを備えている。
【0128】
第１実施形態と第７実施形態とで異なる点は、トランジスタＭ１～Ｍ８，Ｍ１０，Ｍ１１，Ｍ１３，Ｍ１４に相当するトランジスタＭ１Ｇ～Ｍ８Ｇ，Ｍ１０Ｇ，Ｍ１１Ｇ，Ｍ１３Ｇ，Ｍ１４Ｇの導電型を逆にした点である。また、第１実施形態と第７実施形態とで異なる点は、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にした点である。
【0129】
第２～第６実施形態についても同様に、トランジスタの導電型を逆にし、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にしてもよい。
【0130】
第７実施形態も第１実施形態と同様に、応答速度の低下を招くことなく、消費電流が低減されるという効果が得られるものとなっている。
【0131】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0132】
例えば、上述した第１～第７実施形態では、トランジスタが電界効果トランジスタから構成されていたが、これに限ったものではない。トランジスタの少なくとも１つ以上をバイポーラトランジスタに置き換えてもよい。この場合、トランジスタのゲートをベース、ソースをエミッタ、ドレインをコレクタに読み替えて説明することができる。
【0133】
また、上述した第１～第７実施形態では、１つの負荷トランジスタＭ３（Ｇ）のゲートに２つのトランジスタＭ５（Ｇ），Ｍ１０（Ｇ）が接続されていたが、これに限ったものではない。２つの負荷トランジスタＭ３（Ｇ）を設け、それぞれにトランジスタＭ５（Ｇ），Ｍ１０（Ｇ）を接続してもよい。同様に、２つの負荷トランジスタＭ４（Ｇ）を設け、それぞれにトランジスタＭ６（Ｇ），Ｍ１４（Ｇ）を接続してもよい。
【符号の説明】
【0134】
１，１Ｂ～１Ｇ コンパレータ
２，２Ｇ 差動入力部（第１の差動入力部）
３，３Ｄ，３Ｇ 出力部
４，４Ｇ 定電流発生部（電流発生部）
５，５Ｃ 定電流安定化部（電流安定化部）
６ 差動入力部（第２の差動入力部）
７，７Ｆ 微小電流供給部
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１，Ｍ１Ｇ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２，Ｍ２Ｇ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３，Ｍ３Ｇ 負荷トランジスタ（第３の負荷トランジスタ）
Ｍ４，Ｍ４Ｇ 負荷トランジスタ（第４の負荷トランジスタ）
Ｍ５，Ｍ５Ｇ トランジスタ（第６のトランジスタ）
Ｍ６，Ｍ６Ｇ トランジスタ（第７のトランジスタ）
Ｍ７，Ｍ７Ｇ トランジスタ（第１１のトランジスタ）
Ｍ８，Ｍ８Ｇ トランジスタ（第１２のトランジスタ）
Ｍ１０，Ｍ１０Ｇ トランジスタ（第８のトランジスタ）
Ｍ１１，Ｍ１１Ｇ トランジスタ(第１０のトランジスタ)
Ｍ１３，Ｍ１３Ｇ トランジスタ（第５のトランジスタ）
Ｍ１４，Ｍ１４Ｇ トランジスタ（第９のトランジスタ）
Ｍ１５，Ｍ１５Ｃ トランジスタ（第１３のトランジスタ）
Ｍ１６ トランジスタ（第１４のトランジスタ）
Ｍ１７ トランジスタ（第１５のトランジスタ）
Ｍ１８ トランジスタ（第２１のトランジスタ）
Ｍ１９ トランジスタ（第２２のトランジスタ）
Ｍ２０ トランジスタ（第２３のトランジスタ）
Ｍ２１ トランジスタ（第２４のトランジスタ）
Ｍ６１ 差動トランジスタ（第１６の差動トランジスタ）
Ｍ６２ 差動トランジスタ（第１７の差動トランジスタ）
Ｍ６３ 負荷トランジスタ（第１８の負荷トランジスタ）
Ｍ６４ 負荷トランジスタ（第１９の負荷トランジスタ）
Ｍ６５ トランジスタ（第２０のトランジスタ）
Ｍ７１ トランジスタ（第２５のトランジスタ）
Ｍ７２ トランジスタ（第２６のトランジスタ）
Ｍ７３ トランジスタ（第２９のトランジスタ）
Ｍ７４ トランジスタ（第２８のトランジスタ）
Ｍ７５ トランジスタ（第２７のトランジスタ）
Ｒ１，Ｒ１Ｇ 抵抗器（第１の抵抗器）
Ｒ２ 抵抗器（第２の抵抗器）
Ｔ２１ 正電源端子（第２の電源端子）
Ｔ２２ 負電源端子（第１の電源端子）
ＶＤＤ 正電源電圧（第２の電源電圧）
ＶＳＳ 負電源電圧（第１の電源電圧）
２，２Ｇ 差動入力部（第１の差動入力部）
３，３Ｄ，３Ｇ 出力部
４，４Ｇ 定電流発生部（電流発生部）
５，５Ｃ 定電流安定化部（電流安定化部）
６ 差動入力部（第２の差動入力部）
７，７Ｆ 微小電流供給部
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１，Ｍ１Ｇ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２，Ｍ２Ｇ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３，Ｍ３Ｇ 負荷トランジスタ（第３の負荷トランジスタ）
Ｍ４，Ｍ４Ｇ 負荷トランジスタ（第４の負荷トランジスタ）
Ｍ５，Ｍ５Ｇ トランジスタ（第６のトランジスタ）
Ｍ６，Ｍ６Ｇ トランジスタ（第７のトランジスタ）
Ｍ７，Ｍ７Ｇ トランジスタ（第１１のトランジスタ）
Ｍ８，Ｍ８Ｇ トランジスタ（第１２のトランジスタ）
Ｍ１０，Ｍ１０Ｇ トランジスタ（第８のトランジスタ）
Ｍ１１，Ｍ１１Ｇ トランジスタ(第１０のトランジスタ)
Ｍ１３，Ｍ１３Ｇ トランジスタ（第５のトランジスタ）
Ｍ１４，Ｍ１４Ｇ トランジスタ（第９のトランジスタ）
Ｍ１５，Ｍ１５Ｃ トランジスタ（第１３のトランジスタ）
Ｍ１６ トランジスタ（第１４のトランジスタ）
Ｍ１７ トランジスタ（第１５のトランジスタ）
Ｍ１８ トランジスタ（第２１のトランジスタ）
Ｍ１９ トランジスタ（第２２のトランジスタ）
Ｍ２０ トランジスタ（第２３のトランジスタ）
Ｍ２１ トランジスタ（第２４のトランジスタ）
Ｍ６１ 差動トランジスタ（第１６の差動トランジスタ）
Ｍ６２ 差動トランジスタ（第１７の差動トランジスタ）
Ｍ６３ 負荷トランジスタ（第１８の負荷トランジスタ）
Ｍ６４ 負荷トランジスタ（第１９の負荷トランジスタ）
Ｍ６５ トランジスタ（第２０のトランジスタ）
Ｍ７１ トランジスタ（第２５のトランジスタ）
Ｍ７２ トランジスタ（第２６のトランジスタ）
Ｍ７３ トランジスタ（第２９のトランジスタ）
Ｍ７４ トランジスタ（第２８のトランジスタ）
Ｍ７５ トランジスタ（第２７のトランジスタ）
Ｒ１，Ｒ１Ｇ 抵抗器（第１の抵抗器）
Ｒ２ 抵抗器（第２の抵抗器）
Ｔ２１ 正電源端子（第２の電源端子）
Ｔ２２ 負電源端子（第１の電源端子）
ＶＤＤ 正電源電圧（第２の電源電圧）
ＶＳＳ 負電源電圧（第１の電源電圧）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】