知財求人 - 知財ポータルサイト「IP Force」
▶ 東ソー株式会社の特許一覧 ▶ 学校法人 名城大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024043805
(43)【公開日】2024-04-02
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01L 33/04 20100101AFI20240326BHJP
H01L 33/32 20100101ALI20240326BHJP
H01L 33/24 20100101ALI20240326BHJP
H01S 5/343 20060101ALI20240326BHJP
【ＦＩ】
H01L33/04
H01L33/32
H01L33/24
H01S5/343 610
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022149001
(22)【出願日】2022-09-20
(71)【出願人】
【識別番号】000003300
【氏名又は名称】東ソー株式会社
(71)【出願人】
【識別番号】599002043
【氏名又は名称】学校法人 名城大学
(74)【代理人】
【識別番号】100114775
【弁理士】
【氏名又は名称】高岡 亮一
(74)【代理人】
【識別番号】100121511
【弁理士】
【氏名又は名称】小田 直
(74)【代理人】
【識別番号】100193725
【弁理士】
【氏名又は名称】小森 幸子
(74)【代理人】
【識別番号】100163038
【弁理士】
【氏名又は名称】山下 武志
(72)【発明者】
【氏名】上山 智
(72)【発明者】
【氏名】神野 幸美
(72)【発明者】
【氏名】竹内 哲也
(72)【発明者】
【氏名】岩谷 素▲顕▼
(72)【発明者】
【氏名】末本 祐也
(72)【発明者】
【氏名】上岡 義弘
(72)【発明者】
【氏名】飯浜 準也
(72)【発明者】
【氏名】楠瀬 好郎
(72)【発明者】
【氏名】召田 雅実
【テーマコード（参考）】
5F173
5F241
【Ｆターム（参考）】
5F173AH22
5F173AP05
5F173AR64
5F241AA24
5F241CA05
5F241CA40
5F241CA65
5F241CA67
5F241CA73
5F241CB36
(57)【要約】 （修正有）
【課題】Ｍｇを高濃度に含む該ｐ＋ＧａＮ層の高抵抗化を防止でき、駆動電圧が低減された半導体発光素子を提供する。
【解決手段】ＧａＮ基板１１０上の半導体発光素子１００であって、ナノワイヤ構造の第１のｎ型ＧａＮ層１３１上に、発光層１３２、ｐ型ＧａＮ層１３３、トンネル接合層１３４、及び第２のｎ型ＧａＮ層１４０が、この順で積層しており、第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、トンネル接合層は、ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなり、ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子である。
【選択図】図３
【解決手段】ＧａＮ基板１１０上の半導体発光素子１００であって、ナノワイヤ構造の第１のｎ型ＧａＮ層１３１上に、発光層１３２、ｐ型ＧａＮ層１３３、トンネル接合層１３４、及び第２のｎ型ＧａＮ層１４０が、この順で積層しており、第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、トンネル接合層は、ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなり、ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子である。
【選択図】図３
【特許請求の範囲】
【請求項1】
ＧａＮ基板、第１のｎ型ＧａＮ層、発光層、ｐ型ＧａＮ層、トンネル接合層、及び第２のｎ型ＧａＮ層を有する半導体発光素子であって、
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子。
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子。
【請求項2】
前記トンネル接合層において、前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、請求項１に記載の半導体発光素子。
【請求項3】
前記発光層は、ＩｎＧａＮ層とＧａＮ層とからなる層が５層積層された積層体からなる、請求項１に記載の半導体発光素子。
【請求項4】
ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する工程と、
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法。
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法。
【請求項5】
ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスクを形成する第１工程と、
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、請求項４に記載の半導体発光素子の製造方法。
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、請求項４に記載の半導体発光素子の製造方法。
【請求項6】
前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、請求項４に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
柱状のＧａＮナノワイヤに対して、そのナノワイヤを覆うように活性層を形成した半導体発光素子、具体的な構造として、柱状のＧａＮナノワイヤに対して、ＧａＩｎＮ系量子殻層、ｐ－ＧａＮ殻層、ｐ＋ＧａＮ層、及びｎ＋ＧａＮ層を積層させたコアシェル型構造の半導体発光素子、が知られている（例えば、非特許文献１参照）。
【0003】
ところで、ナノワイヤの周囲を活性層が覆うコアシェル型の半導体素子の製造方法として、従来より有機金属化合物気相成長法（以下、ＭＯＶＰＥ法、またはＭＯＣＶＤ法ともいう）が用いられている。
例えば、ＧａＮナノワイヤをＭＯＶＰＥ法により成長させ、該ＧａＮナノワイヤの外周にＧａＩｎＮ／ＧａＮ－ＭＱＳ及びｐ型ＧａＮ殻をＭＯＶＰＥ法を用いて積層させたことが開示されている（例えば、非特許文献２参照）。
また例えば、Ｍｇを高濃度に含むｐ層とＳｉを高濃度に含むｎ層とを積層させてなるトンネル接合層をＭＯＶＰＥ法を用いて作製したことが開示されている（例えば、非特許文献３参照）。
例えば、ＧａＮナノワイヤをＭＯＶＰＥ法により成長させ、該ＧａＮナノワイヤの外周にＧａＩｎＮ／ＧａＮ－ＭＱＳ及びｐ型ＧａＮ殻をＭＯＶＰＥ法を用いて積層させたことが開示されている（例えば、非特許文献２参照）。
また例えば、Ｍｇを高濃度に含むｐ層とＳｉを高濃度に含むｎ層とを積層させてなるトンネル接合層をＭＯＶＰＥ法を用いて作製したことが開示されている（例えば、非特許文献３参照）。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】上山智、外３名、“量子殻特異構造の作製と光デバイス応用”、2021年3月18日、第68回応用物理学会春季学術講演会、講演予稿集、(2021オンライン開催) 18p-Z04-3
【非特許文献2】上山智、外３名、“GaN系量子殻構造の成長と光学特性評価”、日本結晶成長学会誌、Vol.45、No.1 (2018) 45-1-06
【非特許文献3】竹内哲也、“低抵抗・低コストGaNトンネル接合を実現～高効率GaNレーザー実現のための基板技術のひとつを確立～”、2018年5月1日、名城大学プレスリリース、https://www.meijo-u.ac.jp/news/detail_16299.html
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明者らは、上記ナノワイヤの周囲を活性層が覆うコアシェル型の半導体素子、つまり、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋ＧａＮ層、及びトンネル接合層を形成するためのｎ＋ＧａＮ層を積層させたコアシェル型構造の半導体発光素子に対し、さらなる改良を進めていたところ、このようなコアシェル型構造の半導体発光素子において、ＭＯＶＰＥ法を用いて、トンネル接合層を形成するためにＭｇを高濃度に含むｐ＋ＧａＮ層とＳｉを高濃度に含むｎ＋ＧａＮ層からなる積層体を作製すると、以下の課題が生じることがわかった。
すなわち、ＭＯＶＰＥ法を用いて、ｐ型ＧａＮ層上にＭｇを高濃度に含むｐ＋ＧａＮ層を積層させた後、該Ｍｇを高濃度に含むｐ＋ＧａＮ層上にＳｉを高濃度に含むｎ＋ＧａＮ層を積層させると、該ｎ＋ＧａＮ層の成膜中に生成する水素によって、下層の該ｐ＋ＧａＮ層が高抵抗化し、駆動電圧の高い半導体発光素子となってしまう。
そこで、本開示の目的は、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、Ｍｇを高濃度に含む該ｐ＋ＧａＮ層の高抵抗化を防止でき、駆動電圧が低減された半導体発光素子及びその製造方法の少なくともいずれかを提供することである。
すなわち、ＭＯＶＰＥ法を用いて、ｐ型ＧａＮ層上にＭｇを高濃度に含むｐ＋ＧａＮ層を積層させた後、該Ｍｇを高濃度に含むｐ＋ＧａＮ層上にＳｉを高濃度に含むｎ＋ＧａＮ層を積層させると、該ｎ＋ＧａＮ層の成膜中に生成する水素によって、下層の該ｐ＋ＧａＮ層が高抵抗化し、駆動電圧の高い半導体発光素子となってしまう。
そこで、本開示の目的は、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、Ｍｇを高濃度に含む該ｐ＋ＧａＮ層の高抵抗化を防止でき、駆動電圧が低減された半導体発光素子及びその製造方法の少なくともいずれかを提供することである。
【課題を解決するための手段】
【0006】
本発明者らは、上記課題を解決すべく検討した結果、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、トンネル接合層を形成するための該ｎ＋型ＧａＮ層をスパッタ法で作製し、トンネル接合層を形成するための該ｐ＋ＧａＮ層上にｎ＋型ＧａＮスパッタ膜が積層された半導体発光素子とすることで、上記課題を解決できる半導体発光素子が得ることを見出した。
【0007】
すなわち、本発明は特許請求の範囲の記載のとおりであり、また、本開示は以下の形態を包含するものである。
［１］ ＧａＮ基板、第１のｎ型ＧａＮ層、発光層、ｐ型ＧａＮ層、トンネル接合層、及び第２のｎ型ＧａＮ層を有する半導体発光素子であって、
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子。
［２］ 前記トンネル接合層において、前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、［１］に記載の半導体発光素子。
［３］ 前記発光層は、ＩｎＧａＮ層とＧａＮ層とからなる層が５層積層された積層体からなる、［１］または［２］に記載の半導体発光素子。
［４］ ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する工程と、
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法。
［５］ ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスクを形成する第１工程と、
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、［４］に記載の半導体発光素子の製造方法。
［６］ 前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、［４］または［５］に記載の半導体発光素子の製造方法。
［１］ ＧａＮ基板、第１のｎ型ＧａＮ層、発光層、ｐ型ＧａＮ層、トンネル接合層、及び第２のｎ型ＧａＮ層を有する半導体発光素子であって、
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子。
［２］ 前記トンネル接合層において、前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、［１］に記載の半導体発光素子。
［３］ 前記発光層は、ＩｎＧａＮ層とＧａＮ層とからなる層が５層積層された積層体からなる、［１］または［２］に記載の半導体発光素子。
［４］ ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する工程と、
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法。
［５］ ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスクを形成する第１工程と、
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、［４］に記載の半導体発光素子の製造方法。
［６］ 前記ｐ＋型ＧａＮ層は、高濃度Ｍｇ含有ＧａＮ層であり、前記ｎ＋型ＧａＮ層は、高濃度Ｓｉ含有ＧａＮ層である、［４］または［５］に記載の半導体発光素子の製造方法。
【発明の効果】
【0008】
本開示により、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、Ｍｇを高濃度に含む該ｐ＋ＧａＮ層の高抵抗化を防止でき、駆動電圧が低減された半導体発光素子及びその製造方法の少なくともいずれかを提供することができる。
【図面の簡単な説明】
【0009】
【図1】本開示に係る半導体発光素子１００の概略構成の一例を示した斜視図である。
【図3】本開示に係る半導体発光素子１００を構成する柱状半導体１３０の概略構成の一例を示した図である。
【図4】本開示に係る半導体発光素子の製造方法を説明するための図である。
【図5】本開示に係る半導体発光素子の製造方法を説明するための図である。
【図6】本開示に係る半導体発光素子の製造方法を説明するための図である。
【図7】本開示に係る半導体発光素子の製造方法を説明するための図である。
【図8】本開示に係る半導体発光素子の製造方法を説明するための図である。
【図9】本開示に係る半導体発光素子の実験結果を示す図である。
【発明を実施するための形態】
【0010】
（半導体発光素子）
本開示の半導体発光素子は、ＧａＮ基板、第１のｎ型ＧａＮ層、発光層、ｐ型ＧａＮ層、トンネル接合層、及び第２のｎ型ＧａＮ層を有する。
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる。
本開示の半導体発光素子は、ＧａＮ基板、第１のｎ型ＧａＮ層、発光層、ｐ型ＧａＮ層、トンネル接合層、及び第２のｎ型ＧａＮ層を有する。
前記第１のｎ型ＧａＮ層は、ナノワイヤ構造からなり、
前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、前記発光層、前記ｐ型ＧａＮ層、前記トンネル接合層、及び前記第２のｎ型ＧａＮ層が、この順で積層しており、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記トンネル接合層は、ｐ＋型ＧａＮ層上にｎ＋型ＧａＮ層が積層した積層体からなり、
前記ｎ＋型ＧａＮ層は、ｎ＋型ＧａＮスパッタ膜であり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる。
【0011】
以下、本開示の半導体発光素子の好ましい実施形態について、図を参照しつつ説明する。ただし、本開示は、以下に記載の実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってもよい場合がある。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
【0012】
図１は、本実施形態に係る半導体発光素子１００の概略構成の一例を示した斜視図である。図２は、図１の半導体発光素子１００の断面を示した図である。
図１、２に示すように、半導体発光素子１００は、ＧａＮ基板１１０と、マスク１２０と、柱状半導体１３０と、ｎ型ＧａＮ層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
柱状半導体１３０は、後述するように、ナノワイヤ構造からなるｎ型ＧａＮ層（本実施形態では、第１のｎ型ＧａＮ層ともいう。また、本明細書において、柱状ｎ型ＧａＮ層ともいう）１３１上に、発光層１３２と、ｐ型ＧａＮ層１３３と、トンネル接合層１３４（ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる）がこの順で積層されたコアシェル型構造の柱状半導体である。
上記ｎ型ＧａＮ層１４０は、本実施形態では、第２のｎ型ＧａＮ層ともいう。
以下、半導体発光素子１００を構成する各要素について説明する。
図１、２に示すように、半導体発光素子１００は、ＧａＮ基板１１０と、マスク１２０と、柱状半導体１３０と、ｎ型ＧａＮ層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
柱状半導体１３０は、後述するように、ナノワイヤ構造からなるｎ型ＧａＮ層（本実施形態では、第１のｎ型ＧａＮ層ともいう。また、本明細書において、柱状ｎ型ＧａＮ層ともいう）１３１上に、発光層１３２と、ｐ型ＧａＮ層１３３と、トンネル接合層１３４（ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる）がこの順で積層されたコアシェル型構造の柱状半導体である。
上記ｎ型ＧａＮ層１４０は、本実施形態では、第２のｎ型ＧａＮ層ともいう。
以下、半導体発光素子１００を構成する各要素について説明する。
【0013】
＜ＧａＮ基板＞
ＧａＮ基板１１０は、柱状半導体１３０を成長させる成長基板であり、かつ、マスク１２０と、柱状半導体１３０と、各柱状半導体１３０間を埋め込んで配される層（以下、「埋込層」ともいう）である上記第２のｎ型ＧａＮ層１４０と、を支持するためのものである。
ＧａＮ基板１１０は、基板上に上記ナノワイヤ構造からなるｎ型ＧａＮ層１３１が選択成長されるため、ナノワイヤ構造からなるｎ型ＧａＮ層１３１と基板の材質は同じであることが好ましい。したがって、本実施形態では、基板は、ＧａＮを有する層を少なくとも含むＧａＮ基板であればよい。ＧａＮ層と、ＧａＮ層とは材質が異なる層とを積層してなる基板であってもよい。
ＧａＮ基板１１０は、柱状半導体１３０を成長させる成長基板であり、かつ、マスク１２０と、柱状半導体１３０と、各柱状半導体１３０間を埋め込んで配される層（以下、「埋込層」ともいう）である上記第２のｎ型ＧａＮ層１４０と、を支持するためのものである。
ＧａＮ基板１１０は、基板上に上記ナノワイヤ構造からなるｎ型ＧａＮ層１３１が選択成長されるため、ナノワイヤ構造からなるｎ型ＧａＮ層１３１と基板の材質は同じであることが好ましい。したがって、本実施形態では、基板は、ＧａＮを有する層を少なくとも含むＧａＮ基板であればよい。ＧａＮ層と、ＧａＮ層とは材質が異なる層とを積層してなる基板であってもよい。
【0014】
＜マスク＞
マスク１２０は、表面での半導体の成長を阻害する材料であり、誘電体である。後述するように、マスク１２０には、貫通孔（開口部１２０ａ）が空いている。開口部１２０ａにはＧａＮ基板１１０が露出している。マスク１２０は、透明絶縁膜であるとよい。この場合には、マスク１２０は、光をほとんど吸収しない。マスク１２０の材質として例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３が挙げられる。
マスク１２０は、表面での半導体の成長を阻害する材料であり、誘電体である。後述するように、マスク１２０には、貫通孔（開口部１２０ａ）が空いている。開口部１２０ａにはＧａＮ基板１１０が露出している。マスク１２０は、透明絶縁膜であるとよい。この場合には、マスク１２０は、光をほとんど吸収しない。マスク１２０の材質として例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３が挙げられる。
【0015】
マスク１２０の厚さは、たとえば２ｎｍ以上５０ｎｍ以下である。マスク１２０には微細なパターンの開口部１２０ａを高精度かつ低コストに設ける必要性から、後述のようにナノインプリントを用いて開口部１２０ａを形成している。その結果、マスク１２０はこのように非常に薄くする必要がある。
【0016】
＜柱状半導体＞
柱状半導体１３０は、ＧａＮ基板１１０の上に形成されている。より具体的には、柱状半導体１３０は、マスク１２０の開口部１２０ａに露出するＧａＮ基板１１０の表面から選択成長させた半導体である。柱状半導体１３０は、例えば、六角柱形状をしている。柱状半導体１３０における中心軸方向に垂直な断面は、例えば、正六角形または扁平形状の六角形である。柱状半導体１３０は、例えば、正方格子状に配置されている。正方格子状以外にも、周期的配列、更には平行体格子、矩形格子、斜方格子、正三角格子又はハニカム状の周期的配列であってもよい。
柱状半導体１３０は、ＧａＮ基板１１０の上に形成されている。より具体的には、柱状半導体１３０は、マスク１２０の開口部１２０ａに露出するＧａＮ基板１１０の表面から選択成長させた半導体である。柱状半導体１３０は、例えば、六角柱形状をしている。柱状半導体１３０における中心軸方向に垂直な断面は、例えば、正六角形または扁平形状の六角形である。柱状半導体１３０は、例えば、正方格子状に配置されている。正方格子状以外にも、周期的配列、更には平行体格子、矩形格子、斜方格子、正三角格子又はハニカム状の周期的配列であってもよい。
【0017】
図３は、本実施形態に係る半導体発光素子１００を構成する柱状半導体１３０の概略構成の一例を示した図である。
柱状半導体１３０は、ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１（柱状ｎ型ＧａＮ層１３１ともいう）上に、発光層１３２と、ｐ型ＧａＮ層１３３と、トンネル接合層１３４（ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる）がこの順で積層されたコアシェル型構造の柱状半導体である。
柱状ｎ型ＧａＮ層１３１の側面は、ｍ面である。または、ｍ面に近い面である。
柱状半導体１３０は、ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１（柱状ｎ型ＧａＮ層１３１ともいう）上に、発光層１３２と、ｐ型ＧａＮ層１３３と、トンネル接合層１３４（ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる）がこの順で積層されたコアシェル型構造の柱状半導体である。
柱状ｎ型ＧａＮ層１３１の側面は、ｍ面である。または、ｍ面に近い面である。
【0018】
＜＜ナノワイヤ構造からなる第１のｎ型ＧａＮ層＞＞
ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１は、マスク１２０の開口部１２０ａに露出しているＧａＮ基板１１０表面を起点に柱状に選択成長させた半導体層である。
ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１は、ｎ型不純物がドープされたＧａＮから構成されている。
該第１のｎ型ＧａＮ層１３１（柱状ｎ型ＧａＮ層１３１）は、Ｓｉ含有ＧａＮ層からなる。
該第１のｎ型ＧａＮ層１３１は、上述したように、例えば、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。第１のｎ型ＧａＮ層１３１は、横方向にも成長していてもよい。そのため、第１のｎ型ＧａＮ層１３１の太さは、マスク１２０の開口部１２０ａの開口幅よりもやや大きくてもよい。
第１のｎ型ＧａＮ層１３１の高さは、例えば、０．２５μｍ以上５μｍ以下である。第１のｎ型ＧａＮ層１３１の径は、例えば、５０ｎｍ以上５００ｎｍ以下である。ここで、径とは、例えば、第１のｎ型ＧａＮ層１３１の六角形の外接円をとったときの外接円の直径をいう。第１のｎ型ＧａＮ層１３１の間隔（隣接する柱状半導体１３０の中心間の距離）は、例えば、０．２７μｍ以上５μｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。
ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１は、マスク１２０の開口部１２０ａに露出しているＧａＮ基板１１０表面を起点に柱状に選択成長させた半導体層である。
ナノワイヤ構造からなる第１のｎ型ＧａＮ層１３１は、ｎ型不純物がドープされたＧａＮから構成されている。
該第１のｎ型ＧａＮ層１３１（柱状ｎ型ＧａＮ層１３１）は、Ｓｉ含有ＧａＮ層からなる。
該第１のｎ型ＧａＮ層１３１は、上述したように、例えば、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。第１のｎ型ＧａＮ層１３１は、横方向にも成長していてもよい。そのため、第１のｎ型ＧａＮ層１３１の太さは、マスク１２０の開口部１２０ａの開口幅よりもやや大きくてもよい。
第１のｎ型ＧａＮ層１３１の高さは、例えば、０．２５μｍ以上５μｍ以下である。第１のｎ型ＧａＮ層１３１の径は、例えば、５０ｎｍ以上５００ｎｍ以下である。ここで、径とは、例えば、第１のｎ型ＧａＮ層１３１の六角形の外接円をとったときの外接円の直径をいう。第１のｎ型ＧａＮ層１３１の間隔（隣接する柱状半導体１３０の中心間の距離）は、例えば、０．２７μｍ以上５μｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0019】
＜＜発光層＞＞
発光層１３２は、柱状の第１のｎ型ＧａＮ層１３１の外周に沿って形成されている。そのため、発光層１３２は、筒形状を備える。発光層１３２は、ＩｎＧａＮ層とＧａＮ層とを有する層からなる。
発光層１３２は、多重量子井戸活性層（量子殻（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｓｈｅｌｌ：ＭＱＳ）活性層ともいう）と呼ばれる層に該当する。
発光層１３２の好ましい実施形態としては、例えば、ＩｎＧａＮ層（ＩｎＧａＮ量子井戸層ともいう）とＧａＮ層（ＧａＮ障壁層ともいう）とからなる層が５周期積層された積層体（多重量子井戸活性層ともいう）が挙げられる。さらに、好ましい実施形態としては、例えば、厚さ５±２ｎｍのＩｎＧａＮ層と、厚さ１０±２ｎｍのＧａＮ層とからなる層が５周期積層された積層体が挙げられる。
発光層１３２は、柱状の第１のｎ型ＧａＮ層１３１の外周に沿って形成されている。そのため、発光層１３２は、筒形状を備える。発光層１３２は、ＩｎＧａＮ層とＧａＮ層とを有する層からなる。
発光層１３２は、多重量子井戸活性層（量子殻（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｓｈｅｌｌ：ＭＱＳ）活性層ともいう）と呼ばれる層に該当する。
発光層１３２の好ましい実施形態としては、例えば、ＩｎＧａＮ層（ＩｎＧａＮ量子井戸層ともいう）とＧａＮ層（ＧａＮ障壁層ともいう）とからなる層が５周期積層された積層体（多重量子井戸活性層ともいう）が挙げられる。さらに、好ましい実施形態としては、例えば、厚さ５±２ｎｍのＩｎＧａＮ層と、厚さ１０±２ｎｍのＧａＮ層とからなる層が５周期積層された積層体が挙げられる。
【0020】
＜＜ｐ型ＧａＮ層＞＞
ｐ型ＧａＮ層１３３は、筒形状を備える発光層１３２の外周に沿って形成されている。そのため、ｐ型ＧａＮ層１３３は、筒形状を備える。
ｐ型ＧａＮ層１３３は、Ｍｇ含有ＧａＮ層からなる。
ｐ型ＧａＮ層１３３は、発光層１３２と直接に接触するが、第１のｎ型ＧａＮ層１３１と直接には接触しなくともよい。
ｐ型ＧａＮ層１３３は、筒形状を備える発光層１３２の外周に沿って形成されている。そのため、ｐ型ＧａＮ層１３３は、筒形状を備える。
ｐ型ＧａＮ層１３３は、Ｍｇ含有ＧａＮ層からなる。
ｐ型ＧａＮ層１３３は、発光層１３２と直接に接触するが、第１のｎ型ＧａＮ層１３１と直接には接触しなくともよい。
【0021】
＜＜トンネル接合層＞＞
トンネル接合層１３４は、筒状のｐ型ＧａＮ層１３３の外周に沿って形成されている。そのため、トンネル接合層１３４は、筒形状を備える。
トンネル接合層１３４は、ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる。ｐ＋型ＧａＮ層１３５は、筒状のｐ型ＧａＮ層１３３とｎ＋型ＧａＮ層１３６との間の位置にある。
トンネル接合層１３４は、筒状のｐ型ＧａＮ層１３３の外周に沿って形成されている。そのため、トンネル接合層１３４は、筒形状を備える。
トンネル接合層１３４は、ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層した積層体からなる。ｐ＋型ＧａＮ層１３５は、筒状のｐ型ＧａＮ層１３３とｎ＋型ＧａＮ層１３６との間の位置にある。
【0022】
本実施形態においては、トンネル接合層を形成するためのｎ＋型ＧａＮ層１３６は、ｎ＋型ＧａＮスパッタ膜である。該ｎ＋型ＧａＮ層１３６をスパッタ法により作製する方法については、後述する。
ＭＯＶＰＥ法を用いてトンネル接合層を作製しようとする場合、まず、トンネル接合層を形成するｐ＋ＧａＮ層をＭＯＶＰＥ法を用いて作製する。その後、該ｐ＋ＧａＮ層上にｎ＋ＧａＮ層をＭＯＶＰＥ法により成膜しようとすると、該成膜中に生成する水素によって、下層のｐ＋ＧａＮ層が不活性化し高抵抗化してしまう。
しかし、ＭＯＶＰＥ法を用いてトンネル接合層を形成するｐ＋ＧａＮ層を成膜した後、該ｐ＋ＧａＮ層上にｎ＋ＧａＮ層をスパッタ法を用いて成膜したところ、下記実施例の結果でも示されている通り、ｐ＋ＧａＮ層の不活性化を防止でき、ｐ＋ＧａＮ層の高抵抗化を有効に防止することで低駆動電圧が可能な半導体発光素子を得ることができた。
ＭＯＶＰＥ法を用いてトンネル接合層を作製しようとする場合、まず、トンネル接合層を形成するｐ＋ＧａＮ層をＭＯＶＰＥ法を用いて作製する。その後、該ｐ＋ＧａＮ層上にｎ＋ＧａＮ層をＭＯＶＰＥ法により成膜しようとすると、該成膜中に生成する水素によって、下層のｐ＋ＧａＮ層が不活性化し高抵抗化してしまう。
しかし、ＭＯＶＰＥ法を用いてトンネル接合層を形成するｐ＋ＧａＮ層を成膜した後、該ｐ＋ＧａＮ層上にｎ＋ＧａＮ層をスパッタ法を用いて成膜したところ、下記実施例の結果でも示されている通り、ｐ＋ＧａＮ層の不活性化を防止でき、ｐ＋ＧａＮ層の高抵抗化を有効に防止することで低駆動電圧が可能な半導体発光素子を得ることができた。
【0023】
トンネル接合層１３４は、ｐ＋型ＧａＮ層１３５上にｎ＋型ＧａＮ層１３６が積層された構成である。
ｐ＋型ＧａＮ層１３５は、高いｐ型不純物濃度を有する層であり、例えば、ｐ＋型ＧａＮ層１３５の好ましい実施形態としては、高濃度Ｍｇ含有ＧａＮ層である。高濃度Ｍｇ含有ＧａＮ層のＭｇ含有量として１０２０ａｔｏｍｓ／ｃｍ３以上１０２２ａｔｏｍｓ／ｃｍ３以下が例示できる。
ｎ＋型ＧａＮ層１３６は、高いｎ型不純物濃度を有する層であり、例えば、ｎ＋型ＧａＮ層１３６の好ましい実施形態としては、高濃度Ｓｉ含有ＧａＮ層である。高濃度Ｓｉ含有ＧａＮ層のＳｉ含有量として１０２０ａｔｏｍｓ／ｃｍ３以上１０２２ａｔｏｍｓ／ｃｍ３以下が例示できる。
つまり、トンネル接合層１３４の好ましい実施形態としては、ＧａＮを母体とし、アクセプタ（ｐ型不純物）としてＭｇを用いたｐ型トンネル接合層であるｐ＋型ＧａＮ層１３５、及びドナー（ｎ型不純物）としてＳｉを用いたｎ型トンネル接合層であるｎ＋型ＧａＮ層１３６を有している。
尚、トンネル接合層１３４は、ｐ＋型ＧａＮ層１３５とｎ＋型ＧａＮ層１３６とを少なくとも有していれば、例えば、ｐ＋型ＧａＮ層１３５とｎ＋型ＧａＮ層１３６との間に、高濃度Ｓｉと高濃度Ｍｇとを含有するＧａＮ層であるバッファ層を有していてもよい。
ｐ＋型ＧａＮ層１３５は、高いｐ型不純物濃度を有する層であり、例えば、ｐ＋型ＧａＮ層１３５の好ましい実施形態としては、高濃度Ｍｇ含有ＧａＮ層である。高濃度Ｍｇ含有ＧａＮ層のＭｇ含有量として１０２０ａｔｏｍｓ／ｃｍ３以上１０２２ａｔｏｍｓ／ｃｍ３以下が例示できる。
ｎ＋型ＧａＮ層１３６は、高いｎ型不純物濃度を有する層であり、例えば、ｎ＋型ＧａＮ層１３６の好ましい実施形態としては、高濃度Ｓｉ含有ＧａＮ層である。高濃度Ｓｉ含有ＧａＮ層のＳｉ含有量として１０２０ａｔｏｍｓ／ｃｍ３以上１０２２ａｔｏｍｓ／ｃｍ３以下が例示できる。
つまり、トンネル接合層１３４の好ましい実施形態としては、ＧａＮを母体とし、アクセプタ（ｐ型不純物）としてＭｇを用いたｐ型トンネル接合層であるｐ＋型ＧａＮ層１３５、及びドナー（ｎ型不純物）としてＳｉを用いたｎ型トンネル接合層であるｎ＋型ＧａＮ層１３６を有している。
尚、トンネル接合層１３４は、ｐ＋型ＧａＮ層１３５とｎ＋型ＧａＮ層１３６とを少なくとも有していれば、例えば、ｐ＋型ＧａＮ層１３５とｎ＋型ＧａＮ層１３６との間に、高濃度Ｓｉと高濃度Ｍｇとを含有するＧａＮ層であるバッファ層を有していてもよい。
【0024】
ｐ＋型ＧａＮ層１３５、ｎ＋型ＧａＮ層１３６の厚さや不純物濃度は、トンネル接合するように適宜設定される。
ドナー、及びアクセプタのそれぞれの濃度が、より適切に調整されることで、低抵抗トンネル接合層が実現でき、高効率で発光が可能な半導体発光素子が提供できる。
ドナー、及びアクセプタの濃度調整については、特許文献３や特開２０１９－１０６４９４号公報等に記載の調整方法を利用することができる。
例えば、特許文献３の図２（ｂ）で示されているように、高濃度アクセプタ添加領域が高濃度ドナー添加領域に完全に重なるように、ドナー、及びアクセプタの濃度が調整されると好ましい。
また例えば、特開２０１９－１０６４９４号公報で示されているように、アクセプタ濃度の最大値を示す位置からトンネル接合層のｎ側の端までの間におけるアクセプタ濃度が、ドナー濃度より低いように、ドナー、及びアクセプタの濃度が調整されると好ましい。
また例えば、特開２０１９－１０６４９４号公報で示されているように、アクセプタ濃度の最大値を示す位置におけるドナー濃度の値が、アクセプタ濃度の最大値に対して少なくとも２倍以上となるように、ドナー、及びアクセプタの濃度が調整されると好ましい。
ドナー、及びアクセプタのそれぞれの濃度が、より適切に調整されることで、低抵抗トンネル接合層が実現でき、高効率で発光が可能な半導体発光素子が提供できる。
ドナー、及びアクセプタの濃度調整については、特許文献３や特開２０１９－１０６４９４号公報等に記載の調整方法を利用することができる。
例えば、特許文献３の図２（ｂ）で示されているように、高濃度アクセプタ添加領域が高濃度ドナー添加領域に完全に重なるように、ドナー、及びアクセプタの濃度が調整されると好ましい。
また例えば、特開２０１９－１０６４９４号公報で示されているように、アクセプタ濃度の最大値を示す位置からトンネル接合層のｎ側の端までの間におけるアクセプタ濃度が、ドナー濃度より低いように、ドナー、及びアクセプタの濃度が調整されると好ましい。
また例えば、特開２０１９－１０６４９４号公報で示されているように、アクセプタ濃度の最大値を示す位置におけるドナー濃度の値が、アクセプタ濃度の最大値に対して少なくとも２倍以上となるように、ドナー、及びアクセプタの濃度が調整されると好ましい。
【0025】
上記のように、アクセプタ濃度の最大値よりドナー濃度が多く含まれるよう調整された、ｐ＋型ＧａＮ層、及びｎ＋型ＧａＮ層が積層されたトンネル接合層を有する、本実施形態の半導体発光素子においては、高濃度Ｓｉ含有ＧａＮ層をＭＯＶＰＥ法で成膜した際のｐ＋ＧａＮ層へのダメージ（具体的には、Ｍｇと水素の結合によるホール消滅によるｐ＋ＧａＮ層の劣化）がより大きい。そのため、高濃度Ｓｉ含有ＧａＮ層をスパッタ法で成膜する本実施形態は、ｐ＋ＧａＮ層の不活性化の防止に対してより効果を発揮するものとなると考えられる。
【0026】
ｐ＋型ＧａＮ層１３５、及びｎ＋型ＧａＮ層１３６の厚さや不純物濃度は、上述したとおり、低抵抗トンネル接合層が実現できるよう、目的に応じて適宜設定できるが、例えば、以下の範囲が好ましく挙げられる。
高濃度Ｍｇ含有ＧａＮ層１３５中のＭｇ濃度は、例えば、２×１０２０ｃｍ－３以上３×１０２０ｃｍ－３以下であることが好ましい。
高濃度Ｓｉ含有ＧａＮ層１３６中のＳｉ濃度は、例えば、４×１０２０ｃｍ－３以上７×１０２０ｃｍ－３以下、さらには、５×１０２０ｃｍ－３以上７×１０２０ｃｍ－３以下であることが好ましい。
トンネル接合層１３４を設け、埋込層としてｎ－ＧａＮとした第２のｎ型ＧａＮ層１４０を設けることで導通を取ることができるようにしている。
高濃度Ｍｇ含有ＧａＮ層１３５中のＭｇ濃度は、例えば、２×１０２０ｃｍ－３以上３×１０２０ｃｍ－３以下であることが好ましい。
高濃度Ｓｉ含有ＧａＮ層１３６中のＳｉ濃度は、例えば、４×１０２０ｃｍ－３以上７×１０２０ｃｍ－３以下、さらには、５×１０２０ｃｍ－３以上７×１０２０ｃｍ－３以下であることが好ましい。
トンネル接合層１３４を設け、埋込層としてｎ－ＧａＮとした第２のｎ型ＧａＮ層１４０を設けることで導通を取ることができるようにしている。
【0027】
＜第２のｎ型ＧａＮ層＞
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０と柱状半導体１３０との間の隙間を埋め込むための層（本実施形態では、「埋込層」ともいう）である。
第２のｎ型ＧａＮ層１４０は、Ｓｉ含有ＧａＮ層からなる。
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０を覆っている。第２のｎ型ＧａＮ層１４０表面は平坦である。第２のｎ型ＧａＮ層１４０を設けることにより光取り出し率の向上を図っている。
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０と柱状半導体１３０との間の隙間を埋め込むための層（本実施形態では、「埋込層」ともいう）である。
第２のｎ型ＧａＮ層１４０は、Ｓｉ含有ＧａＮ層からなる。
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０を覆っている。第２のｎ型ＧａＮ層１４０表面は平坦である。第２のｎ型ＧａＮ層１４０を設けることにより光取り出し率の向上を図っている。
【0028】
＜カソード電極＞
カソード電極Ｎ１は、ＧａＮ基板１１０の裏面（マスク１２０が設けられている側とは反対側の面）に形成されている。
尚、図１で示す半導体発光素子では、ＧａＮ基板１１０の裏面にカソード電極Ｎ１を設けて基板１１０主面に垂直に導通を取る縦型の構造としているが、アノード電極Ｐ１と同じ側にカソード電極Ｎ１を設けるフリップチップ型やフェイスアップ型の素子構造としてもよい。その場合、第２のｎ型ＧａＮ層１４０上面側からエッチングしてＧａＮ基板１１０を露出させ、その露出したＧａＮ基板１１０上にカソード電極Ｎ１を形成してもよい。
カソード電極Ｎ１は、ＧａＮ基板１１０の裏面（マスク１２０が設けられている側とは反対側の面）に形成されている。
尚、図１で示す半導体発光素子では、ＧａＮ基板１１０の裏面にカソード電極Ｎ１を設けて基板１１０主面に垂直に導通を取る縦型の構造としているが、アノード電極Ｐ１と同じ側にカソード電極Ｎ１を設けるフリップチップ型やフェイスアップ型の素子構造としてもよい。その場合、第２のｎ型ＧａＮ層１４０上面側からエッチングしてＧａＮ基板１１０を露出させ、その露出したＧａＮ基板１１０上にカソード電極Ｎ１を形成してもよい。
【0029】
＜アノード電極＞
アノード電極Ｐ１は、第２のｎ型ＧａＮ層１４０の上に形成されている。
アノード電極Ｐ１は、第２のｎ型ＧａＮ層１４０の上に形成されている。
【0030】
＜半導体発光素子の用途＞
本実施形態の半導体発光素子は、レーザーダイオード（半導体レーザー）や発光ダイオード（ＬＥＤ）などの発光素子として利用できる。
半導体レーザーは、Ｂｌｕ－ｒａｙ Ｄｉｓｃ（登録商標）をはじめとする高密度光ディスク用光源として広く用いられている。近年では、レーザープロジェクター用光源としても普及しつつある。
本実施形態の半導体発光素子は、レーザーダイオード（半導体レーザー）や発光ダイオード（ＬＥＤ）などの発光素子として利用できる。
半導体レーザーは、Ｂｌｕ－ｒａｙ Ｄｉｓｃ（登録商標）をはじめとする高密度光ディスク用光源として広く用いられている。近年では、レーザープロジェクター用光源としても普及しつつある。
【0031】
（半導体発光素子の製造方法）
本開示の半導体発光素子の製造方法は、ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する工程と、
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる。
本開示の半導体発光素子の製造方法は、ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する工程と、
前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する工程と、
前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる。
【0032】
本開示の半導体発光素子の製造方法のより好ましい実施形態としては、
ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスクを形成する第１工程と、
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法が挙げられる。
以下、半導体発光素子の製造方法を構成する各工程について説明する。
ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスクを形成する第１工程と、
前記第１工程後、前記開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、有機金属化合物気相成長法（ＭＯＶＰＥ法）により選択成長させる第２工程と、
前記第２工程後、前記ナノワイヤ構造の第１のｎ型ＧａＮ層上に、発光層、ｐ型ＧａＮ層、トンネル接合層を形成するためのｐ＋型ＧａＮ層をこの順で、ＭＯＶＰＥ法により積層する第３工程と、
前記第３工程後、前記ｐ型ＧａＮ層および前記ｐ＋型ＧａＮ層の活性化アニールを行う第４工程と、
前記第４工程後、前記ｐ＋型ＧａＮ層上に、スパッタ法によりトンネル接合層を形成するためのｎ＋型ＧａＮ層を積層し、ｎ＋ＧａＮスパッタ膜を形成する第５工程と、
前記第５工程後、前記ｎ＋型ＧａＮスパッタ膜上に第２のｎ型ＧａＮ層を、ＭＯＶＰＥ法またはスパッタ法により積層する第６工程と、を含む半導体発光素子の製造方法であって、
前記第１のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなり、
前記発光層は、ＩｎＧａＮ層とＧａＮ層とを有する層からなり、
前記ｐ型ＧａＮ層は、Ｍｇ含有ＧａＮ層からなり、
前記第２のｎ型ＧａＮ層は、Ｓｉ含有ＧａＮ層からなる、半導体発光素子の製造方法が挙げられる。
以下、半導体発光素子の製造方法を構成する各工程について説明する。
【0033】
＜第１工程＞
ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスク１２０を形成する。尚、図５には、後述する開口部形成工程で形成される開口部１２０ａが描かれている。
ＧａＮ基板上に、誘電体からなり複数の開口部を有したマスク１２０を形成する。尚、図５には、後述する開口部形成工程で形成される開口部１２０ａが描かれている。
【0034】
－開口部形成工程－
図５に示すように、マスク１２０にＧａＮ基板１１０を露出させる複数の開口部１２０ａを形成する。マスク１２０のパターニングは、たとえばナノインプリントを用いる。
開口部１２０ａの直径は、たとえば１００ｎｍ以上５００ｎｍ以下である。図５は、マスク１２０の開口部１２０ａの配列を示す図である。図５は、ＧａＮ基板１１０の板面に垂直な方向から基板１１０を視た図である。図５には、参考のために、柱状半導体１３０の形状が破線で描かれている。図５に示すように、マスク１２０の開口部１２０ａが円形で正方格子状に配列されていてもよい。
なお、マスク１２０の開口部１２０ａの形状を変えることで、柱状半導体１３０の形状を制御することができる。開口部１２０ａの形状が円形の場合には、例えば、正六角形に近い断面形状を有する柱状半導体１３０を形成することができる。開口部１２０ａの形状がオーバル形状の場合には、扁平形状に近い断面形状を有する柱状半導体１３０を形成することができる。
図５に示すように、マスク１２０にＧａＮ基板１１０を露出させる複数の開口部１２０ａを形成する。マスク１２０のパターニングは、たとえばナノインプリントを用いる。
開口部１２０ａの直径は、たとえば１００ｎｍ以上５００ｎｍ以下である。図５は、マスク１２０の開口部１２０ａの配列を示す図である。図５は、ＧａＮ基板１１０の板面に垂直な方向から基板１１０を視た図である。図５には、参考のために、柱状半導体１３０の形状が破線で描かれている。図５に示すように、マスク１２０の開口部１２０ａが円形で正方格子状に配列されていてもよい。
なお、マスク１２０の開口部１２０ａの形状を変えることで、柱状半導体１３０の形状を制御することができる。開口部１２０ａの形状が円形の場合には、例えば、正六角形に近い断面形状を有する柱状半導体１３０を形成することができる。開口部１２０ａの形状がオーバル形状の場合には、扁平形状に近い断面形状を有する柱状半導体１３０を形成することができる。
【0035】
＜第２工程＞
第１工程後、開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、ＭＯＶＰＥ法により選択成長させる。
ＭＯＶＰＥ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
図６に示すように、柱状形状の第１のｎ型ＧａＮ層１３１を形成する。まず、マスク１２０の開口部１２０ａの下に露出しているＧａＮ基板１１０を起点にして、柱状形状の第１のｎ型ＧａＮ層１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いてもよく、また、Ｖ／ＩＩＩ比が２０±１０である選択成長を用いればよい。このように半導体層を選択成長させる場合に、ＧａＮ（窒化ガリウム）のｍ面がファセットとして表出しやすい。
上述したように、マスク１２０の開口部１２０ａが円形形状であるため、例えば、断面が正六角形に近い六角柱形状の第１のｎ型ＧａＮ層１３１が成長する。
第１工程後、開口部にナノワイヤ構造の第１のｎ型ＧａＮ層を、ＭＯＶＰＥ法により選択成長させる。
ＭＯＶＰＥ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
図６に示すように、柱状形状の第１のｎ型ＧａＮ層１３１を形成する。まず、マスク１２０の開口部１２０ａの下に露出しているＧａＮ基板１１０を起点にして、柱状形状の第１のｎ型ＧａＮ層１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いてもよく、また、Ｖ／ＩＩＩ比が２０±１０である選択成長を用いればよい。このように半導体層を選択成長させる場合に、ＧａＮ（窒化ガリウム）のｍ面がファセットとして表出しやすい。
上述したように、マスク１２０の開口部１２０ａが円形形状であるため、例えば、断面が正六角形に近い六角柱形状の第１のｎ型ＧａＮ層１３１が成長する。
【0036】
第１のｎ型ＧａＮ層１３１の成長条件としては、例えば、原料ガスとしてＴＭＧおよびアンモニアを用い、成長温度が１１５０℃、Ｖ／ＩＩＩ比が２０、水素をキャリアガスとして圧力４０ｈＰａの条件が挙げられる。
【0037】
＜第３工程＞
第２工程後、ナノワイヤ構造の第１のｎ型ＧａＮ層１３１上に、発光層１３２、ｐ型ＧａＮ層１３３、トンネル接合層１３４を形成するためのｐ＋型ＧａＮ層１３５をこの順で、ＭＯＶＰＥ法により積層する。
第２工程後、ナノワイヤ構造の第１のｎ型ＧａＮ層１３１上に、発光層１３２、ｐ型ＧａＮ層１３３、トンネル接合層１３４を形成するためのｐ＋型ＧａＮ層１３５をこの順で、ＭＯＶＰＥ法により積層する。
【0038】
まず、ナノワイヤ構造の第１のｎ型ＧａＮ層１３１の周囲に発光層１３２を形成する。発光層１３２は、断面が正六角形に近い柱状形状の第１のｎ型ＧａＮ層１３１の側面に形成される。また、発光層１３２が柱状形状の第１のｎ型ＧａＮ層１３１の頂部にも形成される。
ナノワイヤ構造の第１のｎ型ＧａＮ層１３１の側面及び上面に、ＭＯＶＰＥ法を用いて、発光層１３２、具体的には、例えが、厚さ５ｎｍのＩｎＧａＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた発光層１３２を成長させる。
発光層１３２の成長条件としては、例えば、成長温度が８００℃、Ｖ／ＩＩＩ比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌＩｎｄｉｕｍ）およびアンモニアを用いる。
ナノワイヤ構造の第１のｎ型ＧａＮ層１３１の側面及び上面に、ＭＯＶＰＥ法を用いて、発光層１３２、具体的には、例えが、厚さ５ｎｍのＩｎＧａＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた発光層１３２を成長させる。
発光層１３２の成長条件としては、例えば、成長温度が８００℃、Ｖ／ＩＩＩ比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌＩｎｄｉｕｍ）およびアンモニアを用いる。
【0039】
次に、発光層１３２の上に発光層１３２の外周を覆うｐ型ＧａＮ層１３３を形成する。ｐ型ＧａＮ層１３３は筒形状を備える。ｐ型ＧａＮ層１３３は、発光層１３２の側面に形成される。ｐ型ＧａＮ層１３３は、発光層１３２の頂部にも形成される。
発光層１３２の上にｐ型不純物をドープしたＧａＮからなるｐ型ＧａＮ層１３３を成長させる。
ｐ型ＧａＮ層１３３の成長条件としては、例えば、成長温度が９５０℃、Ｖ／ＩＩＩ比が１０００、水素をキャリアガスとして圧力３００ｈＰａであり、原料ガスとしてＴＭＧ、Ｃｐ２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌＭａｇｎｅｓｉｕｍ）およびアンモニアを用いる。
発光層１３２の上にｐ型不純物をドープしたＧａＮからなるｐ型ＧａＮ層１３３を成長させる。
ｐ型ＧａＮ層１３３の成長条件としては、例えば、成長温度が９５０℃、Ｖ／ＩＩＩ比が１０００、水素をキャリアガスとして圧力３００ｈＰａであり、原料ガスとしてＴＭＧ、Ｃｐ２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌＭａｇｎｅｓｉｕｍ）およびアンモニアを用いる。
【0040】
次に、ｐ型ＧａＮ層１３３の上にｐ型ＧａＮ層１３３を覆うｐ＋型ＧａＮ層１３５を形成する。
トンネル接合層を形成するためのｐ＋型ＧａＮ層１３５の成長条件としては、例えば、成長温度が８００℃、Ｖ／ＩＩＩ比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。
トンネル接合層を形成するためのｐ＋型ＧａＮ層１３５の成長条件としては、例えば、成長温度が８００℃、Ｖ／ＩＩＩ比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。
【0041】
＜第４工程＞
第３工程後、ｐ型ＧａＮ層１３３およびｐ＋型ＧａＮ層１３５の活性化のため、アニールを行う。
窒素雰囲気中において、例えば、７００℃でアニールし、ｐ型ＧａＮ層１３３とトンネル接合層１３４の中のｐ＋型ＧａＮ層１３５に取り込まれた水素を離脱させてｐ型ＧａＮ層１３３とｐ＋型ＧａＮ層１３５を活性化させる活性化工程を実施する。
ここでは窒素雰囲気中でのアニールを示したが、ｐ型ＧａＮ層１３３とｐ＋型ＧａＮ層１３５を活性化できる原子状水素の存在しない雰囲気であればよい。
第３工程後、ｐ型ＧａＮ層１３３およびｐ＋型ＧａＮ層１３５の活性化のため、アニールを行う。
窒素雰囲気中において、例えば、７００℃でアニールし、ｐ型ＧａＮ層１３３とトンネル接合層１３４の中のｐ＋型ＧａＮ層１３５に取り込まれた水素を離脱させてｐ型ＧａＮ層１３３とｐ＋型ＧａＮ層１３５を活性化させる活性化工程を実施する。
ここでは窒素雰囲気中でのアニールを示したが、ｐ型ＧａＮ層１３３とｐ＋型ＧａＮ層１３５を活性化できる原子状水素の存在しない雰囲気であればよい。
【0042】
＜第５工程＞
第４工程後、ｐ＋型ＧａＮ層１３５上に、スパッタ法によりｎ＋型ＧａＮ層１３６を積層し、ｐ＋型ＧａＮ層１３５を覆うｎ＋ＧａＮスパッタ膜を形成する。
スパッタ法は、陰極に設置したターゲットにＡｒイオンなどの正イオンを物理的に衝突させ、その衝突エネルギーでターゲットを構成する材料を放出させて、対面に設置した基板上にターゲット材料とほぼ同組成の膜を堆積する方法である。
ｎ＋型ＧａＮ層１３６をスパッタ法を用いて成膜することで、ｐ＋型ＧａＮ層１３５の不活性化を十分防止することができる。
ｎ＋型ＧａＮ層１３６をスパッタ法を用いて成膜する方法としては、例えば、特開２０１５－１６２６０６号公報に記載のスパッタ法を利用することができる。
ｎ＋ＧａＮスパッタ膜の形成方法としては、例えば、窒化ガリウムのターゲットとシリコンのターゲットを用いて成膜するコスパッタ法を用いることができる。
より具体的には、本実施形態で用いることができるコスパッタ法としては、以下に記載の条件下で行えばよい。すなわち、窒化ガリウムのターゲット及びシリコンのターゲットを用い、同時に又は交互に、基板に対してスパッタリングをする。窒化ガリウムのターゲットへの単位面積辺りの電力（放電出力）は１０Ｗ／ｃｍ２、及び、シリコンのターゲットへの放電出力は１Ｗ／ｃｍ２とすればよく、また、放電出力の調整により、得られるｎ＋ＧａＮスパッタ膜中のＳｉ濃度を調整することができる。スパッタに用いるプロセスガスはＡｒ及びＮ２の少なくともいずれかを含むガスであればよい。スパッタの成膜室内の圧力は０．５Ｐａ以上３Ｐａ以下が例示できる。成膜時の基板温度は０℃以上または２０℃以上であり、また、８００℃以下または５００℃以下であればよい。
第４工程後、ｐ＋型ＧａＮ層１３５上に、スパッタ法によりｎ＋型ＧａＮ層１３６を積層し、ｐ＋型ＧａＮ層１３５を覆うｎ＋ＧａＮスパッタ膜を形成する。
スパッタ法は、陰極に設置したターゲットにＡｒイオンなどの正イオンを物理的に衝突させ、その衝突エネルギーでターゲットを構成する材料を放出させて、対面に設置した基板上にターゲット材料とほぼ同組成の膜を堆積する方法である。
ｎ＋型ＧａＮ層１３６をスパッタ法を用いて成膜することで、ｐ＋型ＧａＮ層１３５の不活性化を十分防止することができる。
ｎ＋型ＧａＮ層１３６をスパッタ法を用いて成膜する方法としては、例えば、特開２０１５－１６２６０６号公報に記載のスパッタ法を利用することができる。
ｎ＋ＧａＮスパッタ膜の形成方法としては、例えば、窒化ガリウムのターゲットとシリコンのターゲットを用いて成膜するコスパッタ法を用いることができる。
より具体的には、本実施形態で用いることができるコスパッタ法としては、以下に記載の条件下で行えばよい。すなわち、窒化ガリウムのターゲット及びシリコンのターゲットを用い、同時に又は交互に、基板に対してスパッタリングをする。窒化ガリウムのターゲットへの単位面積辺りの電力（放電出力）は１０Ｗ／ｃｍ２、及び、シリコンのターゲットへの放電出力は１Ｗ／ｃｍ２とすればよく、また、放電出力の調整により、得られるｎ＋ＧａＮスパッタ膜中のＳｉ濃度を調整することができる。スパッタに用いるプロセスガスはＡｒ及びＮ２の少なくともいずれかを含むガスであればよい。スパッタの成膜室内の圧力は０．５Ｐａ以上３Ｐａ以下が例示できる。成膜時の基板温度は０℃以上または２０℃以上であり、また、８００℃以下または５００℃以下であればよい。
【0043】
ｐ＋型ＧａＮ層１３５とｎ＋ＧａＮスパッタ膜との積層体を形成することより、トンネル接合層１３４を形成する。トンネル接合層１３４は、ｐ型ＧａＮ層１３３の側面に形成される。トンネル接合層１３４は、ｐ型ＧａＮ層１３３の頂部にも形成される。このようにして、柱状半導体１３０が形成される。
【0044】
＜第６工程＞
第５工程後、ｎ＋型ＧａＮスパッタ膜上に、第２のｎ型ＧａＮ層１４０を、ＭＯＶＰＥ法またはスパッタ法により積層する。
以下、ＭＯＶＰＥ法により積層する場合について説明する。
図８に示すように、ｎ型ＧａＮからなる層を成長させ、柱状半導体１３０と柱状半導体１３０との隙間を第２のｎ型ＧａＮ層１４０で埋める。
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０の層の間に設けられたマスク１２０上に成長させる必要があり、第２のｎ型ＧａＮ層１４０を成長する際に柱状半導体１３０の層の下部において空隙が生じる可能性がある。したがって、第２のｎ型ＧａＮ層１４０の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用い、初期段階では横方向成長であるｍ面の成長を促進する低温かつ低Ｖ／ＩＩＩ比で成長することが好ましい。低温かつ低Ｖ／ＩＩＩ比の一例としては、８００℃以下で１００以下のＶ／ＩＩＩ比、水素をキャリアガスとして圧力２００ｈＰａが挙げられる。
第２のｎ型ＧａＮ層１４０の横方向成長によって柱状半導体１３０の層の下部でマスク１２０上が隙間なく埋められた後には、縦方向成長であるｃ面の成長を促進する高温かつ高Ｖ／ＩＩＩ比で成長することが好ましい。高温かつ高Ｖ／ＩＩＩ比の一例としては、１０００℃以上で２０００以上のＶ／ＩＩＩ比、水素をキャリアガスとして圧力５００ｈＰａが挙げられる。
第５工程後、ｎ＋型ＧａＮスパッタ膜上に、第２のｎ型ＧａＮ層１４０を、ＭＯＶＰＥ法またはスパッタ法により積層する。
以下、ＭＯＶＰＥ法により積層する場合について説明する。
図８に示すように、ｎ型ＧａＮからなる層を成長させ、柱状半導体１３０と柱状半導体１３０との隙間を第２のｎ型ＧａＮ層１４０で埋める。
第２のｎ型ＧａＮ層１４０は、柱状半導体１３０の層の間に設けられたマスク１２０上に成長させる必要があり、第２のｎ型ＧａＮ層１４０を成長する際に柱状半導体１３０の層の下部において空隙が生じる可能性がある。したがって、第２のｎ型ＧａＮ層１４０の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用い、初期段階では横方向成長であるｍ面の成長を促進する低温かつ低Ｖ／ＩＩＩ比で成長することが好ましい。低温かつ低Ｖ／ＩＩＩ比の一例としては、８００℃以下で１００以下のＶ／ＩＩＩ比、水素をキャリアガスとして圧力２００ｈＰａが挙げられる。
第２のｎ型ＧａＮ層１４０の横方向成長によって柱状半導体１３０の層の下部でマスク１２０上が隙間なく埋められた後には、縦方向成長であるｃ面の成長を促進する高温かつ高Ｖ／ＩＩＩ比で成長することが好ましい。高温かつ高Ｖ／ＩＩＩ比の一例としては、１０００℃以上で２０００以上のＶ／ＩＩＩ比、水素をキャリアガスとして圧力５００ｈＰａが挙げられる。
【0045】
＜電極形成工程＞
次に、ＧａＮ基板１１０の裏面にカソード電極Ｎ１を形成する。また、第２のｎ型ＧａＮ層１４０の上にアノード電極Ｐ１を形成する。
上記各工程を経ることにより、図１、２に示す半導体発光素子１００が製造される。
次に、ＧａＮ基板１１０の裏面にカソード電極Ｎ１を形成する。また、第２のｎ型ＧａＮ層１４０の上にアノード電極Ｐ１を形成する。
上記各工程を経ることにより、図１、２に示す半導体発光素子１００が製造される。
【実施例0046】
以下に本開示を実施例によりさらに詳細に説明するが、本開示はこれら実施例に限定して解釈されるものではない。
【0047】
（実施例１）
図４～図８に示した製造方法を用いて、図１及び図２に記載の半導体発光素子Ａを作製した。
半導体発光素子Ａにおけるトンネル接合層１３４を形成するためのｎ＋型ＧａＮ層１３６は、スパッタ法で作製されたｎ＋ＧａＮスパッタ膜となっている。
半導体発光素子Ａの共振器長５００μｍ、チップサイズ０．３５ｍｍ角のＬＥＤにおけるＩ－Ｖ特性を示すグラフ（図９ Ａ）を示す。
図４～図８に示した製造方法を用いて、図１及び図２に記載の半導体発光素子Ａを作製した。
半導体発光素子Ａにおけるトンネル接合層１３４を形成するためのｎ＋型ＧａＮ層１３６は、スパッタ法で作製されたｎ＋ＧａＮスパッタ膜となっている。
半導体発光素子Ａの共振器長５００μｍ、チップサイズ０．３５ｍｍ角のＬＥＤにおけるＩ－Ｖ特性を示すグラフ（図９ Ａ）を示す。
【0048】
（比較例１）
図４～図８に示した製造方法を用いて、図１及び図２に記載の半導体発光素子Ｂを作製した。
但し、半導体発光素子Ｂにおけるトンネル接合層１３４を形成するためのｎ＋型ＧａＮ層１３６は、他の層（第１のｎ型ＧａＮ層、発光層１３２、ｐ型ＧａＮ層１３３、ｐ＋型ＧａＮ層１３５、第２のｎ型ＧａＮ層１４０）と同様、ＭＯＶＰＥ法で作製された層となっている。
また、ｎ＋型ＧａＮ層１３６以外の他の層（第１のｎ型ＧａＮ層、発光層１３２、ｐ型ＧａＮ層１３３、ｐ＋型ＧａＮ層１３５、第２のｎ型ＧａＮ層１４０）の作製条件は、実施例１と同様である。
半導体発光素子Ｂの共振器長５００μｍ、チップサイズ０．３５ｍｍ角のＬＥＤにおけるＩ－Ｖ特性を示すグラフ（図９ Ｂ）を示す。
図４～図８に示した製造方法を用いて、図１及び図２に記載の半導体発光素子Ｂを作製した。
但し、半導体発光素子Ｂにおけるトンネル接合層１３４を形成するためのｎ＋型ＧａＮ層１３６は、他の層（第１のｎ型ＧａＮ層、発光層１３２、ｐ型ＧａＮ層１３３、ｐ＋型ＧａＮ層１３５、第２のｎ型ＧａＮ層１４０）と同様、ＭＯＶＰＥ法で作製された層となっている。
また、ｎ＋型ＧａＮ層１３６以外の他の層（第１のｎ型ＧａＮ層、発光層１３２、ｐ型ＧａＮ層１３３、ｐ＋型ＧａＮ層１３５、第２のｎ型ＧａＮ層１４０）の作製条件は、実施例１と同様である。
半導体発光素子Ｂの共振器長５００μｍ、チップサイズ０．３５ｍｍ角のＬＥＤにおけるＩ－Ｖ特性を示すグラフ（図９ Ｂ）を示す。
【0049】
実施例で示す通り、ＭＯＶＰＥ法でトンネル接合層のｎ＋型ＧａＮ層１３６を成膜した場合、駆動電圧が６Ｖであったが、スパッタ法でトンネル接合部のｎ＋型ＧａＮ層１３６（ｎ＋型ＧａＮスパッタ膜）を成膜した場合、駆動電圧が４Ｖ以下であった。
本開示により、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、駆動電圧が低減された半導体発光素子を提供できることが確認できた。
本開示により、柱状のナノワイヤ構造のｎ型ＧａＮ層に対して、ＩｎＧａＮ層を含む発光層、ｐ型ＧａＮ層、ｐ＋ＧａＮ層とｎ＋ＧａＮ層からなるトンネル接合層を積層させたコアシェル型構造の半導体発光素子において、駆動電圧が低減された半導体発光素子を提供できることが確認できた。
【符号の説明】
【0050】
１００ 半導体発光素子
１１０ ＧａＮ基板
１２０ マスク
１２０ａ 開口部
１３０ 柱状半導体
１３１ 第１のｎ型ＧａＮ層
１３２ 発光層
１３３ ｐ型ＧａＮ層
１３４ トンネル接合層
１３５ ｐ＋型ＧａＮ層
１３６ ｎ＋型ＧａＮ層
１４０ 第２のｎ型ＧａＮ層
Ｎ１ カソード電極
Ｐ１ アノード電極
１１０ ＧａＮ基板
１２０ マスク
１２０ａ 開口部
１３０ 柱状半導体
１３１ 第１のｎ型ＧａＮ層
１３２ 発光層
１３３ ｐ型ＧａＮ層
１３４ トンネル接合層
１３５ ｐ＋型ＧａＮ層
１３６ ｎ＋型ＧａＮ層
１４０ 第２のｎ型ＧａＮ層
Ｎ１ カソード電極
Ｐ１ アノード電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
