知財求人 - 知財ポータルサイト「IP Force」
特開2024-50132マイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024050132
(43)【公開日】2024-04-10
(54)【発明の名称】マイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法
(51)【国際特許分類】
H01L 33/00 20100101AFI20240403BHJP
【ＦＩ】
H01L33/00 K
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022156788
(22)【出願日】2022-09-29
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】石崎 順也
(72)【発明者】
【氏名】古屋 翔吾
【テーマコード（参考）】
5F241
【Ｆターム（参考）】
5F241AA46
5F241CA37
5F241CA94
5F241FF06
(57)【要約】
【課題】
エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子を形成して通電特性が評価可能で、環境試験下で断線することなく過渡特性評価が可能なマイクロＬＥＤ特性評価用ウェーハを提供することを目的とする。
【解決手段】
マイクロＬＥＤ特性評価用ウェーハであって、ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
【選択図】図７Ｂ
エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子を形成して通電特性が評価可能で、環境試験下で断線することなく過渡特性評価が可能なマイクロＬＥＤ特性評価用ウェーハを提供することを目的とする。
【解決手段】
マイクロＬＥＤ特性評価用ウェーハであって、ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
【選択図】図７Ｂ
【特許請求の範囲】
【請求項1】
マイクロＬＥＤ特性評価用ウェーハであって、
ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、
前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、
前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
【請求項2】
前記上部電極パッドの面積が、直径６０μｍの円の面積より大きいことを特徴とする請求項１に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項3】
前記上部電極パッドが、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項4】
前記上部電極パッドが、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項5】
前記マイクロＬＥＤの一辺が５０μｍ以下であることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項6】
前記マイクロＬＥＤは、発光層と、前記発光層上のＧａＰ層と、を有し、
前記発光層は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、
前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
前記発光層は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、
前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項7】
前記パッド台部は、発光層と、前記発光層上のＧａＰ層と、を有し、
前記ＧａＰ層は、厚さ５μｍ以上であることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
前記ＧａＰ層は、厚さ５μｍ以上であることを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項8】
前記絶縁部が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有することを特徴とする請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハ。
【請求項9】
請求項１又は２に記載のマイクロＬＥＤ特性評価用ウェーハを用いてマイクロＬＥＤの特性を評価することを特徴とするマイクロＬＥＤ特性評価方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法に関する。
【背景技術】
【0002】
マイクロＬＥＤディスプレイ実現のため、レーザーリフトオフ（ＬＬＯ）を用いてＬＥＤを出発基板から剥離して実装用基板に移載し、駆動基板に移載する技術が開示されている（特許文献１）が、全てＧａＮ系ＬＥＤに対してのみであり、ＡｌＧａＩｎＰ系ＬＥＤを用いたマイクロＬＥＤに関する技術開示はない。
【0003】
ＡｌＧａＩｎＰ系ＬＥＤでマイクロＬＥＤ素子を実現する場合、エピタキシャルウェーハの品質がマイクロＬＥＤに適合しているかどうかを判定することが重要となる。特に、ＬＥＤにおいては過渡（寿命）特性の把握が重要である。従来の１５０μｍ□以上の大きさを有するディスクリート型ＬＥＤでは、エピタキシャルウェーハの上下に電極を設けて１５０μｍ□以上のダイスにカットし、ＴＯ－１８ＣＡＮなどの通電治具に導電性ペーストでマウントし、ダイス上部に金属線をワイヤーボンディングすることで通電可能な素子とし、通電して過渡（寿命）特性評価を行っていた。
【0004】
しかし、マイクロＬＥＤにおいては素子のサイズは１００μｍ□以下である。ワイヤーボンドに必要なボンディング用電極（パッド）は、ウェッジボンドの場合で直径９０μｍ以上、ボールボンドの場合で直径７０μｍ以上のサイズが必要である。マイクロＬＥＤの一般的なサイズは５０μｍ□以下であって、５～２０μｍ□のサイズが多いため、従来のディスクリート用と同じ設計で評価ができないのは明らかである。
【0005】
また、マイクロＬＥＤ素子を駆動基板に実装し、試験を行うこと自体は可能であるが、マイクロＬＥＤ転写が必要であり、転写に伴う品質変化の情報が載ってしまう。そのため、エピタキシャル層自体の品質評価としては、適切とは言えない。また、デバイス形成プロセス、実装の工程を必要とするため、評価までに時間がかかりすぎることと、評価のために製品用の駆動基板を使用する必要があり、評価コストがかかりすぎる。
【0006】
また、駆動基板にマイクロＬＥＤを実装して通電評価を行った場合、ＴＯ－１８ＣＡＮ実装の場合と熱設計が大幅に異なることになる。実装した場合、熱抵抗が小さいため放熱性が良好であり、エピタキシャル層のオリジナルの品質より見かけ上、良好な挙動を示す。製品としては良好である熱設計ではあるが、エピタキシャル層の品質を管理する上では適切ではない。ＴＯ－１８ＣＡＮ実装の場合と同程度の熱設計での試験を行わなければ、エピタキシャル層の品質評価としては不適切である。
【0007】
したがって、ＴＯ－１８ＣＡＮ上に実装して試験可能な素子および素子構造の技術開示が必要である。しかし、マイクロＬＥＤ用をＴＯ－１８ＣＡＮに実装して過渡試験可能な素子および素子構造の技術開示は無い。
素子サイズが小さい場合、素子側面部に配線を配置する技術を利用する方法が考えられる（特許文献２）。この技術は上部層の厚さがそれほど厚くない構造の場合、有効な技術である。
素子サイズが小さい場合、素子側面部に配線を配置する技術を利用する方法が考えられる（特許文献２）。この技術は上部層の厚さがそれほど厚くない構造の場合、有効な技術である。
【0008】
しかし、レーザーリフトオフ（Ｌｅａｓｅｒ Ｌｉｆｔ Ｏｆｆ：ＬＬＯ）の適用を前提とするＡｌＧａＩｎＰ系ＬＥＤ構造では、出発基板の上に活性層を含むダブルヘテロ（ＤＨ）部を形成し、台座となるＧａＰ層を順に形成する。この構造ではＤＨ部が下部に、ＧａＰ層が上部に位置する。
【0009】
特許文献２に開示の技術をこの構造に適用した場合、ＧａＰ層を貫通し、ＤＨ層部を電気的に分離するため、かなりの深堀りエッチングが必要となる。ＧａＰ層は一般には４μｍ以上であり、ＡｌＧａＩｎＰ系ＤＨ部は一般には２μｍ以上となるため、エッチング深さは６μｍ以上になる。
このような深く掘った素子の側面に配線を設けた場合、側面部で電気的な断線を生じやすい。深堀した側面部は凹凸が大きいため、金属を確実に被覆することが難しいためである。
このような深く掘った素子の側面に配線を設けた場合、側面部で電気的な断線を生じやすい。深堀した側面部は凹凸が大きいため、金属を確実に被覆することが難しいためである。
【0010】
特許文献３には、深堀した部分に配線を施す技術が開示されている。この技術では深く掘ったトレンチ側面に絶縁膜を形成し、下部クラッド層までコンタクト電極を伸ばして接触させている。この方法では、トレンチを掘り、側面に絶縁膜を被覆し、底部をエッチングし、電極用金属で埋めるといった複雑な工程を必要とする。また、トレンチに電極を形成するものであり、単純にマイクロＬＥＤに適用できるものではない。
【0011】
特許文献４には、エピタキシャル層部分を別の基板に移載し、パッド部分を素子に接触させることで通電する技術が開示されている。この技術において、素子は樹脂中に埋没している。この場合、樹脂の抵抗はエピタキシャルの出発基板より大きく（熱伝導率は低く）、熱的には浮いた（離間した）状態になる。その結果、環境温度に比べてジャンクション温度は著しく上昇する。寿命特性のような過渡試験は、発光素子の母材の熱抵抗より相対的に低い熱抵抗を有する材料に実装し試験を行うことが一般的であり、母材より大きな熱抵抗を有する放熱性の悪い材料に実装し、試験を行うことは通常は行わない。先行技術を用いて試験を行うと、従来とは試験条件が大きく異なった条件になってしまう。
【0012】
以上のように、エピタキシャルウェーハのままで特性を評価できる先行技術はなく、エピタキシャルウェーハそのものがマイクロＬＥＤサイズにした際に適したエピタキシャルウェーハになっているか否かを評価可能な設計あるいは技術の開示はない。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特許第６８３８２４７号公報
【特許文献2】特開２０１２－１９５４３７号公報
【特許文献3】特開２０１３－１３５２３４号公報
【特許文献4】特開２００３－２８２４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明は、上記問題を解決するためになされたものであり、ＬＬＯ工程に最適なＡｌＧａＩｎＰ系マイクロＬＥＤを有するエピタキシャルウェーハをＬＬＯ用のウェーハ構造に加工せず、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子を形成して通電特性が評価可能で、かつ、環境試験下で断線することのない素子構造により、着実に過渡特性評価が可能なマイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法を提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明は、上記目的を達成するためになされたものであり、マイクロＬＥＤ特性評価用ウェーハであって、ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハを提供する。
【0016】
このようなマイクロＬＥＤ特性評価用ウェーハであれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0017】
このとき、前記上部電極パッドの面積が、直径６０μｍの円の面積より大きいものとすることができる。
【0018】
これにより、確実にワイヤーボンディングすることができるものとなる。
【0019】
このとき、前記上部電極パッドが、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであるものとすることができる。
【0020】
これにより、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性がより確実に評価可能で、かつ、環境試験下で断線することもなく、より着実に過渡特性評価ができるものとなる。
【0021】
このとき、前記上部電極パッドが、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであるものとすることができる。
【0022】
これにより、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0023】
このとき、前記マイクロＬＥＤの一辺が５０μｍ以下であるものとすることができる。
【0024】
これにより、エピタキシャルウェーハ状態のまま極めて小さいマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0025】
このとき、前記マイクロＬＥＤは、発光層と、前記発光層上のＧａＰ層と、を有し、前記発光層は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなるものとすることができる。
【0026】
これにより、より確実に、エピタキシャルウェーハ状態のまま極めて小さいＡｌＧａＩｎＰ４元系のマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0027】
このとき、前記パッド台部は、発光層と、前記発光層上のＧａＰ層と、を有し、前記ＧａＰ層は、厚さ５μｍ以上であるものとすることができる。
【0028】
これにより、ＧａＰ層の厚さが厚くても、確実に、エピタキシャルウェーハ状態のまま極めて小さいマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0029】
このとき、前記絶縁部が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有するものとすることができる。
【0030】
これにより、絶縁部の絶縁性を維持して、より確実に、エピタキシャルウェーハ状態のまま極めて小さいマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
【0031】
本発明は、上記目的を達成するためになされたものであり、先に記載のマイクロＬＥＤ特性評価用ウェーハを用いてマイクロＬＥＤの特性を評価することを特徴とするマイクロＬＥＤ特性評価方法を提供する。
【0032】
このようなマイクロＬＥＤ特性評価方法によれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価をすることができる。
【発明の効果】
【0033】
以上のように、本発明のマイクロＬＥＤ特性評価用ウェーハであれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができるものとなる。
本発明のマイクロＬＥＤ特性評価方法によれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価をすることが可能となる。
本発明のマイクロＬＥＤ特性評価方法によれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価をすることが可能となる。
【図面の簡単な説明】
【0034】
【図1】レジストパターン基板の一例を示す断面図である。
【図2】ＳｉＯ２パターン基板の一例を示す断面図である。
【図3B】ドライエッチング基板の一例を示す平面図である。
【図4】ウェットエッチング基板の一例を示す断面図である。
【図5】被覆基板の一例を示す断面図である。
【図6B】開口基板の一例を示す平面図である。
【図7B】本発明に係るマイクロＬＥＤ特性評価用ウェーハの一例を示す平面図である。
【図8】比較例を示す断面図である。
【図9】実施例と比較例の８５℃環境下にダイスを置いた場合の断線素子発生率（不良率）を示す実験結果である。
【図10】実施例と比較例の－４０℃環境下にダイスを置いた場合の断線素子発生率（不良率）を示す実験結果である。
【発明を実施するための形態】
【0035】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0036】
上述のように、ＬＬＯ工程に最適なＡｌＧａＩｎＰ系マイクロＬＥＤを有するエピタキシャルウェーハをＬＬＯ用のウェーハ構造に加工せず、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子を形成して通電特性が評価可能で、かつ、環境試験下で断線することのない素子構造により、着実に過渡特性評価が可能なマイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法が求められていた。
【0037】
本発明者らは、上記課題について鋭意検討を重ねた結果、マイクロＬＥＤ特性評価用ウェーハであって、ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハにより、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができることを見出し、本発明を完成した。
【0038】
以下、本発明の実施形態に係るマイクロＬＥＤ特性評価用ウェーハ及びマイクロＬＥＤ特性評価方法について説明する。
【0039】
（マイクロＬＥＤ特性評価用ウェーハ）
【0040】
図７Ａ、Ｂに示すように、本発明に係るマイクロＬＥＤ特性評価用ウェーハ１は、ＧａＡｓ基板１０と、前記ＧａＡｓ基板１０上の一辺が１００μｍ以下のマイクロＬＥＤ１４と、マイクロＬＥＤ１４に隣接するパッド台部１３と、マイクロＬＥＤ１４とパッド台部１３上の上部電極パッド１２と、マイクロＬＥＤ１４の近傍のＧａＡｓ基板１０上の下部電極パッド１１と、を有し、マイクロＬＥＤ１４とパッド台部１３は絶縁部１５を介して連結されているものである。
【0041】
第一導電型のＧａＡｓ基板（出発基板）１０上に、第一導電型のＧａＡｓバッファ層積層後、例えば０．１μｍ厚の第一導電型のＧａｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６）第一エッチストップ層、例えば０．１μｍ厚の第一導電型のＧａＡｓ第二エッチストップ層、例えば１．０μｍ厚の第一導電型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第一クラッド層、ノンドープの（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）活性層、例えば１．０μｍ厚の第二導電型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第二クラッド層、例えば０．１μｍ厚の第二導電型のＧａｘＩｎ１－ｘＰ（０．５≦ｘ≦１．０）中間層、例えば６．０μｍ厚の第二導電型のＧａＰ層（窓層）２２を順次成長したエピ機能層として発光素子構造を有するエピタキシャルウェーハ（ＥＰＷ）を具備する。
ここで第一クラッドから第二クラッドまでをダブルヘテロ（ＤＨ）構造部と称する。
ダブルヘテロ（ＤＨ）構造部は発光層２１である。
ここで第一クラッドから第二クラッドまでをダブルヘテロ（ＤＨ）構造部と称する。
ダブルヘテロ（ＤＨ）構造部は発光層２１である。
【0042】
前記した膜厚はあくまで例示であり、素子の動作仕様により膜厚は変更されるべきパラメーターにすぎず、ここで記載した膜厚に限定されない。第一および第二クラッドは共に１．０μｍの場合を例示したが、マイクロＬＥＤにおいては、定格電流密度が大きいサイズのディスクリートＬＥＤより小さく、この膜厚より薄くてもクラッド層としての機能は損なわれない。
【0043】
第一クラッド層は後述する様に第一クラッド層に接する形で電極が形成されるため、オーミック接触形成時の金属拡散を考慮し、０．６μｍ以上の厚さを有することが好適である。これ以上の厚さであれば、どのような厚さでも選択可能である。ただ、あまり厚くなりすぎるとコストアップ要因になると共に、定電流駆動時の発光効率が低下する、あるいは、ウェーハの反りが大きくなることによる歩留まりの低下などが発生しやすくなる。そのため、１０μｍ以下とすることが好ましい。
【0044】
第二導電型がｐ型の場合、ホールの有効質量が大きいため、第二クラッドが、例えば０．２μｍ程度の厚さであっても、１．０μｍと同様に機能する。そのため、０．２μｍ以上の厚さであれば、どのような厚さでも選択可能である。ただ、あまり厚くなりすぎるとコストアップ要因になると共に、定電流駆動時の発光効率が低下する、あるいは、ウェーハの反りが大きくなることによる歩留まりの低下、などが発生しやすくなる。そのため、１０μｍ以下とすることが好ましい。
【0045】
また、各層は単一組成層ではなく、例示した範囲の組成内で複数組成層を有することを概念として含む。また、キャリア濃度の水準は、各層で均一ではなく、各層内で複数の水準を有することを概念として含む。
【0046】
活性層は、単一組成から構成されてもよく、また、バリア層と活性層を複数交互に積層した超格子構造であっても、類似の機能を有し、両者いずれもが選択可能である。いずれの構造を選択しても本技術の作用効果は同様である。
【0047】
ＧａＰ層２２の厚さは５μｍ以上が好ましく、例えば６μｍとすることができる。ただし、この６μｍの厚さに限定されるものではなく、後述する素子分離の短辺長より薄い範囲での膜厚であればどのような膜厚でも選択可能である。マイクロＬＥＤ１４のサイズは１００μｍ以下であり、ＧａＰ層２２の厚さが１００μｍを超えることはない。
【0048】
上部電極パッド１２の面積が、直径６０μｍの円の面積より大きいものとすることが好ましい。これにより、確実にワイヤーボンディングできる。
上部電極パッド１２が、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであるものとすることが好ましい。これにより、確実に通電特性を評価できる。
上部電極パッド１２が、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであるものとすることが好ましい。これにより、確実に通電特性を評価できる。
上部電極パッド１２が、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであるものとすることが好ましい。これにより、確実に通電特性を評価できる。
上部電極パッド１２が、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであるものとすることが好ましい。これにより、確実に通電特性を評価できる。
【0049】
マイクロＬＥＤ１４の一辺が５０μｍ以下であるものとすることが好ましい。これにより、極めて小さい素子の通電特性を評価できる。
マイクロＬＥＤ１４は、発光層２１と、発光層２１上のＧａＰ層２２と、を有し、発光層２１は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなるものとすることが好ましい。これにより、確実にＡｌＧａＩｎＰ系の通電特性を評価できる。
マイクロＬＥＤ１４は、発光層２１と、発光層２１上のＧａＰ層２２と、を有し、発光層２１は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなるものとすることが好ましい。これにより、確実にＡｌＧａＩｎＰ系の通電特性を評価できる。
【0050】
パッド台部１３は、発光層２１と、発光層２１上のＧａＰ層２２と、を有し、ＧａＰ層２２は、厚さ５μｍ以上であるものとすることが好ましい。これにより、ＧａＰ層の厚さが厚くても、確実に通電特性を評価できる。
絶縁部１５が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有するものとすることが好ましい。これにより、絶縁部の絶縁性を維持して、確実に通電特性を評価できる。
絶縁部１５が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有するものとすることが好ましい。これにより、絶縁部の絶縁性を維持して、確実に通電特性を評価できる。
【0051】
次に、マイクロＬＥＤ特性評価用ウェーハの製造工程を説明する。
図１は、レジストパターン基板の一例を示す断面図である。
まず、図１に示すように、エピタキシャルウェーハ上にＳｉＯ２膜３１を１００ｎｍ以上、例えば４００ｎｍ形成し、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部のパターンに分けてレジストパターン４１を形成する。
素子形成予定部のサイズ・パターンは自由に設定可能だが、例えば２５μｍ□のサイズとすることができる。
上部電極パッド形成予定部は例えば９５μｍ□のサイズとすることができる。
素子形成予定部と上部電極パッド形成予定部とは、例えば１μｍの空間を開けて配置することができる。
図１は、レジストパターン基板の一例を示す断面図である。
まず、図１に示すように、エピタキシャルウェーハ上にＳｉＯ２膜３１を１００ｎｍ以上、例えば４００ｎｍ形成し、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部のパターンに分けてレジストパターン４１を形成する。
素子形成予定部のサイズ・パターンは自由に設定可能だが、例えば２５μｍ□のサイズとすることができる。
上部電極パッド形成予定部は例えば９５μｍ□のサイズとすることができる。
素子形成予定部と上部電極パッド形成予定部とは、例えば１μｍの空間を開けて配置することができる。
【0052】
図２は、ＳｉＯ２パターン基板の一例を示す断面図である。
次に、図２に示すように、フッ酸系溶液にてウェットエッチング処理してＳｉＯ２膜３１をパターニングし、レジストを剥離し、ＳｉＯ２膜３１のハードマスクパターンを得る。
ウェットエッチング処理はＳｉＯ２膜３１のハードマスクの厚さにより、任意に変更すべき条件であり、固定されたものではない。例えば約５０％のＢＨＦ液を用い、１分浸漬することでパターンを形成することができる。
レジスト剥離液は、剥離が実現できればどのような溶液でも選択可能である。例えばアセトンで剥離を実施することができる。
次に、図２に示すように、フッ酸系溶液にてウェットエッチング処理してＳｉＯ２膜３１をパターニングし、レジストを剥離し、ＳｉＯ２膜３１のハードマスクパターンを得る。
ウェットエッチング処理はＳｉＯ２膜３１のハードマスクの厚さにより、任意に変更すべき条件であり、固定されたものではない。例えば約５０％のＢＨＦ液を用い、１分浸漬することでパターンを形成することができる。
レジスト剥離液は、剥離が実現できればどのような溶液でも選択可能である。例えばアセトンで剥離を実施することができる。
【0053】
図３Ａは、ドライエッチング基板の一例を示す図であって、図３ＢにおけるＡ－Ａ’ラインの断面図である。図３Ｂは、ドライエッチング基板の一例を示す平面図である
次に、図３Ａ、Ｂに示すように、塩素含有ガスを用いてＩＣＰドライエッチング処理を行い、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部のパターンを得る。
ＩＣＰドライエッチング条件は、例えばアンテナ電力２００Ｗ，バイアス電力１００Ｗとすることができるが、この条件に限定されるものではない。
ＩＣＰドライエッチングでは、例えば塩素含有ガスとしてＣｌ２とＡｒを用いることができるが、この混合ガスに限定されるものではなく、ＢＣｌ３やＳｉＣｌ４、ＨＣｌなどを塩素源ガスとしても使用してもよく、Ａｒに代えてＮ２やＨｅも用いてもよい。
次に、図３Ａ、Ｂに示すように、塩素含有ガスを用いてＩＣＰドライエッチング処理を行い、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部のパターンを得る。
ＩＣＰドライエッチング条件は、例えばアンテナ電力２００Ｗ，バイアス電力１００Ｗとすることができるが、この条件に限定されるものではない。
ＩＣＰドライエッチングでは、例えば塩素含有ガスとしてＣｌ２とＡｒを用いることができるが、この混合ガスに限定されるものではなく、ＢＣｌ３やＳｉＣｌ４、ＨＣｌなどを塩素源ガスとしても使用してもよく、Ａｒに代えてＮ２やＨｅも用いてもよい。
【0054】
図４は、ウェットエッチング基板の一例を示す断面図である。
次に、図４に示すように、ＳｉＯ２膜３１のハードマスクをフッ酸系溶液にてウェットエッチング処理して除去する。
ウェットエッチング処理はＳｉＯ２膜３１のハードマスクの厚さにより、任意に変更すべき条件であり、固定されたものではない。例えば約５０％のＢＨＦ液を用い、１分浸漬することでハードマスクを除去することができる。
次に、図４に示すように、ＳｉＯ２膜３１のハードマスクをフッ酸系溶液にてウェットエッチング処理して除去する。
ウェットエッチング処理はＳｉＯ２膜３１のハードマスクの厚さにより、任意に変更すべき条件であり、固定されたものではない。例えば約５０％のＢＨＦ液を用い、１分浸漬することでハードマスクを除去することができる。
【0055】
図５は、被覆基板の一例を示す断面図である。
次に、図５に示すように、例えばＴＥＯＳ系ＳｉＯ２にてマイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部の隙間を含め表面・端面を被覆する。
被覆膜２３はＳｉＯ２に限定されるものではなく、端面が保護でき、かつ絶縁性を有する材料で、かつ、出発基板のＧａＡｓより熱伝導率が大きい材料であればどのよう材料でも選択可能である。ＴＥＯＳ系は表面被覆率が高く、Ｓｉ含有絶縁膜、例えば、ＳｉＮｘなども選択可能である。
また、ＴＥＯＳ系ＣＶＤ膜以外にもスピン、ディップで形成することも可能であり、この場合、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドなども選択可能である。
次に、図５に示すように、例えばＴＥＯＳ系ＳｉＯ２にてマイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部の隙間を含め表面・端面を被覆する。
被覆膜２３はＳｉＯ２に限定されるものではなく、端面が保護でき、かつ絶縁性を有する材料で、かつ、出発基板のＧａＡｓより熱伝導率が大きい材料であればどのよう材料でも選択可能である。ＴＥＯＳ系は表面被覆率が高く、Ｓｉ含有絶縁膜、例えば、ＳｉＮｘなども選択可能である。
また、ＴＥＯＳ系ＣＶＤ膜以外にもスピン、ディップで形成することも可能であり、この場合、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドなども選択可能である。
【0056】
図６Ａは、開口基板の一例を示す図であって、図６ＢにおけるＡ－Ａ’ラインの断面図である。図６Ｂは、開口基板の一例を示す平面図である。
次に、図６に示すように、フォトリソグラフィー法とウェットエッチング法により、上部電極コンタクト予定部として、被覆膜２３に開口部２３ａを形成する。
次に、図６に示すように、フォトリソグラフィー法とウェットエッチング法により、上部電極コンタクト予定部として、被覆膜２３に開口部２３ａを形成する。
【0057】
図７Ａは、本発明に係るマイクロＬＥＤ特性評価用ウェーハの一例を示す図であって、図７ＢにおけるＡ－Ａ’ラインの断面図である。図７Ｂは、本発明に係るマイクロＬＥＤ特性評価用ウェーハの一例を示す平面図である。
次に、図７Ａ、Ｂに示すように、下部電極パッド１１と上部電極パッド１２を形成し、熱処理を施すことでオーミックコンタクトを形成する。
なお、上部電極パッド１２において、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部を金属で接続する場合を例示したが、接続部は金属のみに限定されない。パッド電極部およびマイクロＬＥＤ１４のコンタクト電極を金属とし、その間を電気的に接続するものとして透明導電膜を使用してもよい。透明導電膜としてはＩＴＯをはじめ、ＩｎＯｘ、ＮｉＯ、ＣｕＯｘなどが適用可能である。
次に、図７Ａ、Ｂに示すように、下部電極パッド１１と上部電極パッド１２を形成し、熱処理を施すことでオーミックコンタクトを形成する。
なお、上部電極パッド１２において、マイクロＬＥＤ１４の素子形成予定部とパット台部１３の上部電極パッド形成予定部を金属で接続する場合を例示したが、接続部は金属のみに限定されない。パッド電極部およびマイクロＬＥＤ１４のコンタクト電極を金属とし、その間を電気的に接続するものとして透明導電膜を使用してもよい。透明導電膜としてはＩＴＯをはじめ、ＩｎＯｘ、ＮｉＯ、ＣｕＯｘなどが適用可能である。
【0058】
また、第一導電型をｎ型とし、第二導電型をｐ型として設計し、ｎ型層に接する電極にＡｕとＳｉを含有する金属を、ｐ型層に接する電極にＡｕとＢｅを含有する金属を使用することができる。
また、ｎ型電極はＡｕとＳｉの金属に限定されるものではなく、ＡｕとＧｅを含有する金属を使用してもよい。また、ｐ型電極はＡｕとＢｅに限定されるものではなく、ＡｕとＺｎを含有する金属を使用してもよい。
電極形成後、４００℃５分のＲＴＡ処理を行ってオーミック接触を実現する。オーミック接触実現後、ワイヤーボンディングを行い、環境試験・過渡特性試験を実施できる形態とする。上記構造により、エピタキシャルウェーハの環境に対する依存性・過渡特性の試験を実施することが可能となる。
また、ｎ型電極はＡｕとＳｉの金属に限定されるものではなく、ＡｕとＧｅを含有する金属を使用してもよい。また、ｐ型電極はＡｕとＢｅに限定されるものではなく、ＡｕとＺｎを含有する金属を使用してもよい。
電極形成後、４００℃５分のＲＴＡ処理を行ってオーミック接触を実現する。オーミック接触実現後、ワイヤーボンディングを行い、環境試験・過渡特性試験を実施できる形態とする。上記構造により、エピタキシャルウェーハの環境に対する依存性・過渡特性の試験を実施することが可能となる。
【0059】
（マイクロＬＥＤ特性評価方法）
本発明に係るマイクロＬＥＤ特性評価方法は、先に記載のマイクロＬＥＤ特性評価用ウェーハ１を用いてマイクロＬＥＤ１４の特性を評価する方法である。これにより、エピタキシャルウェーハ状態のままマイクロＬＥＤ１４の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができる。
本発明に係るマイクロＬＥＤ特性評価方法は、先に記載のマイクロＬＥＤ特性評価用ウェーハ１を用いてマイクロＬＥＤ１４の特性を評価する方法である。これにより、エピタキシャルウェーハ状態のままマイクロＬＥＤ１４の通電特性が評価可能で、かつ、環境試験下で断線することもなく、着実に過渡特性評価ができる。
【実施例0060】
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
【0061】
（実施例）
ｎ型ＧａＡｓ出発基板上に、ｎ型ＧａＡｓバッファ層積層後、０．１μｍ厚のｎ型ＧａｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６）第一エッチストップ層、０．１μｍ厚のｎ型ＧａＡｓ第二エッチストップ層、１．０μｍ厚のｎ型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第一クラッド層、ノンドープの（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）活性層、１．０μｍ厚のｐ型（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第二クラッド層、０．１μｍ厚のｐ型ＧａｘＩｎ１－ｘＰ（０．５≦ｘ≦１．０）中間層、６μｍ厚ｐ型ＧａＰ窓層を順次成長したエピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハを準備した。
ｎ型ＧａＡｓ出発基板上に、ｎ型ＧａＡｓバッファ層積層後、０．１μｍ厚のｎ型ＧａｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６）第一エッチストップ層、０．１μｍ厚のｎ型ＧａＡｓ第二エッチストップ層、１．０μｍ厚のｎ型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第一クラッド層、ノンドープの（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）活性層、１．０μｍ厚のｐ型（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第二クラッド層、０．１μｍ厚のｐ型ＧａｘＩｎ１－ｘＰ（０．５≦ｘ≦１．０）中間層、６μｍ厚ｐ型ＧａＰ窓層を順次成長したエピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハを準備した。
【0062】
エピタキシャルウェーハ上にＳｉＯ２膜を４００ｎｍ形成し、マイクロＬＥＤ素子形成予定部と上部電極パッド形成予定部のパターンに分けてレジストパターンを形成した（図１）。素子形成予定部は２５μｍ□のサイズとした。上部電極パッド形成予定部は９５μｍ□のサイズとした。素子分離形成予定部と上部電極パッド形成予定部とは１μｍの空間を開けて配置した。
【0063】
約５０％のＢＨＦ液を用い、１分浸漬することでＳｉＯ２膜をパターニングし（図２）、レジストをアセトンで剥離し、ＳｉＯ２ハードマスクパターンを得た。
【0064】
次に、Ｃｌ２とＡｒを用いてＩＣＰドライエッチング処理を行い、素子分離部とパッド部のパターンを得た（図３Ａ、Ｂ）。ＩＣＰドライエッチング条件はアンテナ電力２００Ｗ， バイアス電力１００Ｗで実施した。
【0065】
次に、ＳｉＯ２ハードマスクを約５０％のＢＨＦ液を用い、１分浸漬することで除去した（図４）。
【0066】
次に、ＴＥＯＳ系ＳｉＯ２にて素子部分とパッド部分の隙間を含め表面・端面を被覆した（図５）。
【0067】
次に、フォトリソグラフィー法とウェットエッチング法により上部電極コンタクト予定部を開口し（図６Ａ、Ｂ）、下部電極と上部電極を形成し、熱処理を施すことでオーミックコンタクトを形成した（図７Ａ、Ｂ）。
ここで、ｎ型層に接する電極にＡｕとＳｉを含有する金属を、ｐ型層に接する電極にＡｕとＢｅを含有する金属を使用した。
ここで、ｎ型層に接する電極にＡｕとＳｉを含有する金属を、ｐ型層に接する電極にＡｕとＢｅを含有する金属を使用した。
【0068】
電極形成後、４００℃５分のＲＴＡ処理を行ってオーミック接触を実現した。オーミック接触実現後、ワイヤーボンディングを行った。
【0069】
（比較例）
図８は、比較例を示す断面図である。
エピタキシャルウェーハの形成、加工工程は実施例と同様だが、図８に示す様に、パット形成予定部を全てエッチングオフし、素子部のみとし、素子部の側面に絶縁膜とその上に配線を配した構造とした。
図８は、比較例を示す断面図である。
エピタキシャルウェーハの形成、加工工程は実施例と同様だが、図８に示す様に、パット形成予定部を全てエッチングオフし、素子部のみとし、素子部の側面に絶縁膜とその上に配線を配した構造とした。
【0070】
（実施例と比較例の比較）
図９は、実施例と比較例の８５℃環境下にダイスを置いた場合の断線素子発生率（不良率）を示す実験結果である。
比較例では寿命試験の規格環境である８５℃環境下にダイスを設置し、通電可否チェックを行うと、２割から半数以上のダイスでショート（断線）が発生する。この断線は一時的なもので、室温に戻すとショートは解消され、通電状態に復帰する。
比較例は図８に示すように上部電極パッドがＧａＡｓ基板上にあるため、配線を形成する金属、絶縁材、発光部を形成する材料の熱膨張係数、及び素子断面形状に起因する金属配線部の凹凸、絶縁材の凹凸により、断線や再接続が発生している。これを解消するためには、かなり分厚い（１０μｍ以上）金属層を形成する必要が生じるが、フォトプロセスで分厚い金属層を形成することは容易ではない。また、プロセス時間の増加、過度の材料使用が必要となり、このような選択は好ましくない。
一方、実施例を適用した場合、上部電極パッドがＤＨ層からなるパッド台部上にあって、金属配線部が短く、ほぼ直線であるため、８５℃環境下でも断線は発生せず、比較例に比べて不良率が大幅に低減した。
図９は、実施例と比較例の８５℃環境下にダイスを置いた場合の断線素子発生率（不良率）を示す実験結果である。
比較例では寿命試験の規格環境である８５℃環境下にダイスを設置し、通電可否チェックを行うと、２割から半数以上のダイスでショート（断線）が発生する。この断線は一時的なもので、室温に戻すとショートは解消され、通電状態に復帰する。
比較例は図８に示すように上部電極パッドがＧａＡｓ基板上にあるため、配線を形成する金属、絶縁材、発光部を形成する材料の熱膨張係数、及び素子断面形状に起因する金属配線部の凹凸、絶縁材の凹凸により、断線や再接続が発生している。これを解消するためには、かなり分厚い（１０μｍ以上）金属層を形成する必要が生じるが、フォトプロセスで分厚い金属層を形成することは容易ではない。また、プロセス時間の増加、過度の材料使用が必要となり、このような選択は好ましくない。
一方、実施例を適用した場合、上部電極パッドがＤＨ層からなるパッド台部上にあって、金属配線部が短く、ほぼ直線であるため、８５℃環境下でも断線は発生せず、比較例に比べて不良率が大幅に低減した。
【0071】
図１０は、実施例と比較例の－４０℃環境下にダイスを置いた場合の断線素子発生率（不良率）を示す実験結果である。
比較例では寿命試験の規格環境である－４０℃環境下にダイスを設置し、通電可否チェックを行うと、１～２割程度のダイスでショート（断線）が発生する。この断線は一時的なもので、室温に戻すとショートは解消され、通電状態に復帰する。
配線を形成する金属、絶縁材、発光部を形成する材料の熱膨張係数、及び素子断面形状に起因する金属配線部の凹凸、絶縁材の凹凸により、断線や再接続が発生している。これを解消するためには、かなり分厚い（１０μｍ以上）金属層を形成する必要が生じるが、フォトプロセスで分厚い金属層を形成することは容易ではない。また、プロセス時間の増加、過度の材料使用が必要となり、このような選択は好ましくない。
一方、実施例を適用した場合、－４０℃環境下でも断線は発生せず、比較例に比べて不良率が大幅に低減した。
比較例では寿命試験の規格環境である－４０℃環境下にダイスを設置し、通電可否チェックを行うと、１～２割程度のダイスでショート（断線）が発生する。この断線は一時的なもので、室温に戻すとショートは解消され、通電状態に復帰する。
配線を形成する金属、絶縁材、発光部を形成する材料の熱膨張係数、及び素子断面形状に起因する金属配線部の凹凸、絶縁材の凹凸により、断線や再接続が発生している。これを解消するためには、かなり分厚い（１０μｍ以上）金属層を形成する必要が生じるが、フォトプロセスで分厚い金属層を形成することは容易ではない。また、プロセス時間の増加、過度の材料使用が必要となり、このような選択は好ましくない。
一方、実施例を適用した場合、－４０℃環境下でも断線は発生せず、比較例に比べて不良率が大幅に低減した。
【0072】
以上のとおり、本発明の実施例によれば、エピタキシャルウェーハ状態のままマイクロＬＥＤサイズの素子の通電特性が評価可能で、かつ、環境試験下で断線することもなく、過渡特性評価ができた。
【0073】
本明細書は、以下の態様を包含する。
［１］：マイクロＬＥＤ特性評価用ウェーハであって、
ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、
前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
［２］：前記上部電極パッドの面積が、直径６０μｍの円の面積より大きいことを特徴とする上記［１］のマイクロＬＥＤ特性評価用ウェーハ。
［３］：前記上部電極パッドが、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであることを特徴とする上記［１］又は上記［２］のマイクロＬＥＤ特性評価用ウェーハ。
［４］：前記上部電極パッドが、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであることを特徴とする上記［１］～上記［３］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［５］：前記マイクロＬＥＤの一辺が５０μｍ以下であることを特徴とする上記［１］～上記［４］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［６］：前記マイクロＬＥＤは、発光層と、前記発光層上のＧａＰ層と、を有し、
前記発光層は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、
前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなることを特徴とする上記［１］～上記［５］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［７］：前記パッド台部は、発光層と、前記発光層上のＧａＰ層と、を有し、
前記ＧａＰ層は、厚さ５μｍ以上であることを特徴とする上記［１］～上記［６］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［８］：前記絶縁部が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有することを特徴とする上記［１］～上記［７］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［９］：上記［１］～上記［８］のいずれかのマイクロＬＥＤ特性評価用ウェーハを用いてマイクロＬＥＤの特性を評価することを特徴とするマイクロＬＥＤ特性評価方法。
［１］：マイクロＬＥＤ特性評価用ウェーハであって、
ＧａＡｓ基板と、前記ＧａＡｓ基板上の一辺が１００μｍ以下のマイクロＬＥＤと、前記マイクロＬＥＤに隣接するパッド台部と、前記マイクロＬＥＤと前記パッド台部上の上部電極パッドと、前記マイクロＬＥＤの近傍の前記ＧａＡｓ基板上の下部電極パッドと、を有し、
前記マイクロＬＥＤと前記パッド台部は絶縁部を介して連結されているものであることを特徴とするマイクロＬＥＤ特性評価用ウェーハ。
［２］：前記上部電極パッドの面積が、直径６０μｍの円の面積より大きいことを特徴とする上記［１］のマイクロＬＥＤ特性評価用ウェーハ。
［３］：前記上部電極パッドが、金属を含み、前記金属がＡｌ、Ｃｕ、Ａｇ、Ａｕのいずれかであることを特徴とする上記［１］又は上記［２］のマイクロＬＥＤ特性評価用ウェーハ。
［４］：前記上部電極パッドが、透明導電膜を含み、前記透明導電膜がＩＴＯ、ＩｎＯｘ、ＮｉＯ、ＣｕＯのいずれかであることを特徴とする上記［１］～上記［３］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［５］：前記マイクロＬＥＤの一辺が５０μｍ以下であることを特徴とする上記［１］～上記［４］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［６］：前記マイクロＬＥＤは、発光層と、前記発光層上のＧａＰ層と、を有し、
前記発光層は、クラッド層と、前記クラッド層上の活性層と、前記活性層上の別のクラッド層と、を有し、
前記活性層は、（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなることを特徴とする上記［１］～上記［５］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［７］：前記パッド台部は、発光層と、前記発光層上のＧａＰ層と、を有し、
前記ＧａＰ層は、厚さ５μｍ以上であることを特徴とする上記［１］～上記［６］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［８］：前記絶縁部が、ＳｉＯ２、ＳｉＮｘ、ＳＯＧ、ＣＹＴＯＰ（登録商標）、ポリイミドのいずれかを有することを特徴とする上記［１］～上記［７］のいずれかのマイクロＬＥＤ特性評価用ウェーハ。
［９］：上記［１］～上記［８］のいずれかのマイクロＬＥＤ特性評価用ウェーハを用いてマイクロＬＥＤの特性を評価することを特徴とするマイクロＬＥＤ特性評価方法。
【0074】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0075】
１…マイクロＬＥＤ特性評価用ウェーハ、１０…ＧａＡｓ基板（出発基板）、１１…下部電極パッド、１２…上部電極パッド、１３…パッド台部、１４…マイクロＬＥＤ、１５…絶縁部、２１…発光層、２２…ＧａＰ層（窓層）、２３…被覆膜、２３ａ…開口部、３１…ＳｉＯ２膜、４１…レジストパターン。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【図9】
【図10】
