特開 2024-5089 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024005089

(43)【公開日】2024-01-17

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240110BHJP

   H05K 3/40 20060101ALI20240110BHJP

【ＦＩ】

H05K3/46 N

H05K3/40 E

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022105098

(22)【出願日】2022-06-29

(71)【出願人】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】中林 陽子

【テーマコード（参考）】

5E316

5E317

【Ｆターム（参考）】

5E316AA02

5E316AA04

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316CC09

5E316CC10

5E316CC32

5E316DD24

5E316DD32

5E316DD33

5E316EE33

5E316FF07

5E316FF14

5E316FF24

5E316GG15

5E316GG17

5E316GG22

5E316GG23

5E316GG28

5E316HH07

5E317AA11

5E317AA24

5E317BB02

5E317BB03

5E317BB12

5E317CC25

5E317CC33

5E317CD15

5E317CD18

5E317CD27

5E317CD32

5E317GG01

(57)【要約】

【課題】半導体チップと接続する場合の接続信頼性を向上可能な配線基板を提供する。
【解決手段】本配線基板は、交互に積層された複数のパッドと複数の絶縁層と、各々の前記絶縁層を貫通し、各々の前記パッドを介して垂直方向に積層され、各々の前記パッドを相互に接続するビア配線と、を有し、前記複数のパッドは、最上層の前記絶縁層上に設けられ、半導体チップと電気的に接続される最上層に位置する第１パッドと、前記第１パッドより下層の前記絶縁層上に設けられた第２パッドと、前記第２パッドより下層の前記絶縁層上に設けられた第３パッドと、を有し、前記第１パッドと前記第２パッドとの間に位置する前記絶縁層の厚さは、前記第２パッドと前記第３パッドとの間に位置する前記絶縁層の厚さよりも厚い。
【選択図】図１

【特許請求の範囲】

【請求項1】

交互に積層された複数のパッドと複数の絶縁層と、
各々の前記絶縁層を貫通し、各々の前記パッドを介して垂直方向に積層され、各々の前記パッドを相互に接続するビア配線と、を有し、
前記複数のパッドは、
最上層の前記絶縁層上に設けられ、半導体チップと電気的に接続される最上層に位置する第１パッドと、
前記第１パッドより下層の前記絶縁層上に設けられた第２パッドと、
前記第２パッドより下層の前記絶縁層上に設けられた第３パッドと、を有し、
前記第１パッドと前記第２パッドとの間に位置する前記絶縁層の厚さは、前記第２パッドと前記第３パッドとの間に位置する前記絶縁層の厚さよりも厚い、配線基板。

【請求項2】

前記第３パッドより下層の前記絶縁層に被覆された第４パッドを有し、
前記第２パッドと前記第３パッドとの間に位置する前記絶縁層の厚さは、前記第３パッドと前記第４パッドとの間に位置する前記絶縁層の厚さよりも厚い、請求項１に記載の配線基板。

【請求項3】

最上層の前記絶縁層に設けられた前記ビア配線のアスペクト比は０．４以上である、請求項１に記載の配線基板。

【請求項4】

下層の前記絶縁層側から最上層の前記絶縁層側に行くにつれて、各々の前記ビア配線の前記アスペクト比が高くなる、請求項３に記載の配線基板。

【請求項5】

前記第２パッド及び前記第３パッドは、上面中央部に周縁部より窪んだ凹部を有し、
前記第３パッドの前記凹部は、前記第２パッドの前記凹部よりも浅い、請求項１乃至４の何れか一項に記載の配線基板。

【請求項6】

交互に積層された複数のパッドと複数の絶縁層と、
各々の前記絶縁層を貫通し、各々の前記パッドを介して垂直方向に積層され、各々の前記パッドを相互に接続するビア配線と、を有し、
前記絶縁層の積層数をｎとし、ｎを３以上の整数としたときに、
ｎ層目の前記パッドとｎ＋１層目の前記パッドとの間に位置するｎ層目の前記絶縁層の厚さは、ｎ－１層目の前記パッドとｎ層目の前記パッドとの間に位置するｎ－１層目の前記絶縁層の厚さよりも厚い、配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板に関する。

【背景技術】

【0002】

従来、交互に積層された複数のパッドと複数の絶縁層とを有する配線基板が知られている。この種の配線基板は、例えば、各々の絶縁層を貫通し、各々のパッドを介して垂直方向にビア配線が積層された所謂スタックビア構造を有する。また、スタックビア構造の最上層のパッド上に、例えば、半導体チップと接続される複数のハンダバンプが形成される（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第３７８６８９４号

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の配線基板では、各絶縁層が概ね同じ厚さであるため、ビア配線の厚さも概ね同じになる。各絶縁層に形成されるビア配線が同じ厚さであると、最上層のパッドの上面に凹部が形成される場合がある。このような場合、凹部の深さによっては、ハンダバンプの高さにばらつきが生じ、配線基板と半導体チップとの接続信頼性を確保することが困難となる。

【0005】

本発明は、上記の点に鑑みてなされたものであり、半導体チップと接続する場合の接続信頼性を向上可能な配線基板を提供することを目的とする。

【課題を解決するための手段】

【0006】

本配線基板は、交互に積層された複数のパッドと複数の絶縁層と、各々の前記絶縁層を貫通し、各々の前記パッドを介して垂直方向に積層され、各々の前記パッドを相互に接続するビア配線と、を有し、前記複数のパッドは、最上層の前記絶縁層上に設けられ、半導体チップと電気的に接続される最上層に位置する第１パッドと、前記第１パッドより下層の前記絶縁層上に設けられた第２パッドと、前記第２パッドより下層の前記絶縁層上に設けられた第３パッドと、を有し、前記第１パッドと前記第２パッドとの間に位置する前記絶縁層の厚さは、前記第２パッドと前記第３パッドとの間に位置する前記絶縁層の厚さよりも厚い。

【発明の効果】

【0007】

開示の技術によれば、半導体チップと接続する場合の接続信頼性を向上可能な配線基板を提供できる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る配線基板を例示する部分断面図である。

【図2】絶縁層の厚さとパッドの凹部の深さの検討結果である。

【図3】ビアホールのアスペクト比について説明する図である。

【図4】第１実施形態に係る配線基板の製造工程を例示する図（その１）である。

【図5】第１実施形態に係る配線基板の製造工程を例示する図（その２）である。

【図6】第１実施形態に係る配線基板の製造工程を例示する図（その３）である。

【図7】第１実施形態の変形例１に係る配線基板を例示する部分断面図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0010】

［第１実施形態］
［配線基板の構造］
図１は、第１実施形態に係る配線基板を例示する部分断面図である。図１を参照すると、第１実施形態に係る配線基板１は、配線層１１と、絶縁層１２と、配線層１３と、絶縁層１４と、配線層１５と、絶縁層１６と、配線層１７とを有するコアレスの配線基板である。

【0011】

なお、第１実施形態では、便宜上、配線基板１の絶縁層１６側を上側、絶縁層１２側を下側とする。又、各部位の絶縁層１６側の面を上面、絶縁層１２側の面を下面とする。ただし、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１６の上面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１６の上面の法線方向から視た形状を指すものとする。

【0012】

配線基板１において、配線層１１は、パッドＰ１を含む。パッドＰ１は、１層目のパッドである。配線層１１は、配線パターンを含んでもよい。配線層１１の材料としては、例えば、銅等を用いることができる。配線層１１として、銅層や金層等を含む積層膜を用いてもよい。配線層１１の厚さは、例えば、１．３μｍ～２．６μｍ程度とすることができる。図１の例では、配線層１１の上面及び下面は、平坦面であり、凹部は形成されていない。ただし、配線層１１の上面に凹部が形成されていてもよい。配線層１１の下面は絶縁層１２から露出している。パッドＰ１は、例えば、他の配線基板等と電気的に接続される外部接続端子として利用しても良い。また、図７を参照して後述するように、パッドＰ１は、例えば、パッドＰ１の下面側に絶縁層や配線層を複数層有し、ビア配線を介して接続されていても良い。

【0013】

絶縁層１２は、１層目の絶縁層（最下層の絶縁層）であり、配線層１１の上面と側面とを覆い、下面を露出するように形成されている。絶縁層１２の材料としては、例えば、エポキシ系樹脂やポリイミド樹脂を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層１２の材料として用いる絶縁性樹脂は、感光性であってもよいし、非感光性であってもよい。絶縁層１２は、シリカ（ＳｉＯ_２）等のフィラーを含有していてもよい。

【0014】

配線層１３は、パッドＰ２とビア配線Ｖ２とを含む。パッドＰ２は、２層目のパッドである。配線層１３は、ビア配線と接続されない配線パターンを含んでもよい。パッドＰ２は、絶縁層１２の上面に形成されている。ビア配線Ｖ２は、絶縁層１２を貫通しパッドＰ１の上面を露出するビアホール１２ｘ内に充填されている。ビアホール１２ｘは、パッドＰ２側に開口されている開口部の径がパッドＰ１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１２ｘの開口部の径は、例えば、５μｍ～３０μｍ程度とすることができる。パッドＰ２は、ビア配線Ｖ２を介してパッドＰ１と電気的に接続されている。

【0015】

パッドＰ２は、上面中央部に周縁部より窪んだ凹部１３ｚを有している。凹部１３ｚは、例えば、椀型である。ここで、椀型とは、周縁部から中央部に向かって深さが徐々に深くなり内壁面がＲ形状となる型である。凹部１３ｚの深さＤ１は、例えば、１μｍ以上４μｍ以下である。凹部１３ｚの一部が、ビアホール１２ｘ内に位置する場合もあり得る。なお、深さＤ１は、パッドＰ２の上面から凹部１３ｚの最深部までの深さである。

【0016】

配線層１３は、例えば、シード層１３ａ上に電解めっき層１３ｂが積層された構造とすることができる。シード層１３ａは、ビアホール１２ｘの周囲に位置する絶縁層１２の上面に形成され、ビアホール１２ｘの内壁面及び底面に延伸している。電解めっき層１３ｂは、ビアホール１２ｘを充填し、絶縁層１２の上面よりも上側に延伸している。

【0017】

シード層１３ａとしては、チタン層と銅層がこの順番で積層された積層膜を用いることができる。電解めっき層１３ｂの材料としては、例えば、銅を用いることができる。シード層１３ａの厚さは、例えば、０．２μｍ～０．４μｍ程度とすることができる。絶縁層１２の上面の上方に位置する電解めっき層１３ｂの厚さは、例えば、１．５μｍ～２．５μｍ程度とすることができる。

【0018】

絶縁層１４は、２層目の絶縁層であり、絶縁層１２上に、配線層１３のパッドＰ２の上面と側面とを覆うように形成されている。絶縁層１４の材料としては、絶縁層１２と同様の絶縁性樹脂を用いることができる。絶縁層１４は、シリカ（ＳｉＯ_２）等のフィラーを含有していてもよい。

【0019】

配線層１５は、パッドＰ３とビア配線Ｖ３とを含む。パッドＰ３は、３層目のパッドである。配線層１５は、ビア配線と接続されない配線パターンを含んでもよい。パッドＰ３は、絶縁層１４の上面に形成されている。ビア配線Ｖ３は、絶縁層１４を貫通しパッドＰ２の上面を露出するビアホール１４ｘ内に充填されている。ビアホール１４ｘは、パッドＰ３側に開口されている開口部の径がパッドＰ２の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１４ｘの開口部の径は、例えば、５μｍ～３０μｍ程度とすることができる。パッドＰ３は、ビア配線Ｖ３を介してパッドＰ２と電気的に接続されている。

【0020】

パッドＰ３は、上面中央部に周縁部より窪んだ凹部１５ｚを有している。凹部１５ｚは、例えば、椀型である。凹部１５ｚの深さＤ２は、凹部１３ｚの深さＤ１よりも浅い。例えば、凹部１３ｚの深さＤ１が３μｍ以上であれば、凹部１５ｚの深さＤ２は３μｍ未満である。なお、深さＤ２は、パッドＰ３の上面から凹部１５ｚの最深部までの深さである。

【0021】

配線層１５は、例えば、シード層１５ａ上に電解めっき層１５ｂが積層された構造とすることができる。シード層１５ａは、ビアホール１４ｘの周囲に位置する絶縁層１４の上面に形成され、ビアホール１４ｘの内壁面及び底面に延伸している。電解めっき層１５ｂは、ビアホール１４ｘを充填し、絶縁層１４の上面よりも上側に延伸している。シード層１５ａ及び電解めっき層１５ｂの材料や厚さは、例えば、シード層１３ａ及び電解めっき層１３ｂの材料や厚さと同様とすることができる。

【0022】

絶縁層１６は、３層目の絶縁層（最上層の絶縁層）であり、絶縁層１４上に、配線層１５のパッドＰ３の上面と側面とを覆うように形成されている。絶縁層１６の材料としては、絶縁層１２と同様の絶縁性樹脂を用いることができる。絶縁層１６は、シリカ（ＳｉＯ_２）等のフィラーを含有していてもよい。

【0023】

配線層１７は、パッドＰ４とビア配線Ｖ４とを含む。パッドＰ４は、４層目のパッド（最上層のパッド）である。配線層１７は、ビア配線と接続されない配線パターンを含んでもよい。パッドＰ４は、絶縁層１６の上面に形成されている。ビア配線Ｖ４は、絶縁層１６を貫通しパッドＰ３の上面を露出するビアホール１６ｘ内に充填されている。ビアホール１６ｘは、パッドＰ４側に開口されている開口部の径がパッドＰ３の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１６ｘの開口部の径は、例えば、５μｍ～３０μｍ程度とすることができる。パッドＰ４は、ビア配線Ｖ４を介してパッドＰ３と電気的に接続されている。

【0024】

パッドＰ４の上面は、略平坦である。ここでいう略平坦は、パッドの上面に、パッドの高さの２０％以上の深さの凹部が形成されていないことを意味する。パッドＰ４は、半導体チップと電気的に接続される外部接続端子である。パッドＰ４の厚さは、例えば、５～１０μｍ程度とすることができる。パッドＰ４の平面形状は、例えば、直径が２０～１５０μｍ程度の円形とすることができる。パッドＰ４のピッチは、例えば、３０～５０μｍ程度とすることができる。

【0025】

配線層１７は、例えば、シード層１７ａ上に電解めっき層１７ｂが積層された構造とすることができる。シード層１７ａは、ビアホール１６ｘの周囲に位置する絶縁層１６の上面に形成され、ビアホール１６ｘの内壁面及び底面に延伸している。電解めっき層１７ｂは、ビアホール１６ｘを充填し、絶縁層１６の上面よりも上側に延伸している。シード層１７ａの材料や厚さは、例えば、シード層１３ａの材料や厚さと同様とすることができる。電解めっき層１７ｂの材料は、例えば、電解めっき層１３ｂの材料と同様とすることができる。

【0026】

なお、パッドＰ４の上面のみ、又はパッドＰ４の上面及び側面に、表面処理層を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ａｕ／Ｐｄ／Ａｕ層（Ａｕ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等が挙げられる。また、パッドＰ４の上面のみ、又はパッドＰ４の上面及び側面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。

【0027】

このように、配線基板１は、交互に積層された複数のパッド（パッドＰ１～Ｐ４）と複数の絶縁層（絶縁層１２、１４、及び１６）と、各々の絶縁層を貫通し、各々のパッドを介して垂直方向に積層され、各々のパッドを相互に接続するビア配線（ビア配線Ｖ２、Ｖ３、及びＶ４）とを有している。このような構造は、所謂スタックビア構造と称される。配線基板１は、任意の絶縁層において、スタックビア構造に加え、スタックされていないビア配線を含んでもよい。

【0028】

［絶縁層の厚さと凹部の深さ］
配線基板１において、複数のパッドは、最上層の絶縁層１６上に設けられ、半導体チップと電気的に接続される最上層に位置するパッドＰ４と、パッドＰ４より下層の絶縁層１４上に設けられたパッドＰ３と、パッドＰ３より下層の絶縁層１２上に設けられたパッドＰ２と、パッドＰ２より下層の絶縁層１２に被覆されたパッドＰ１とを有している。そして、パッドＰ４とパッドＰ３との間に位置する絶縁層１６の厚さＴ３は、パッドＰ３とパッドＰ２との間に位置する絶縁層１４の厚さＴ２よりも厚い。

【0029】

厚さＴ３を厚さＴ２よりも厚くすることにより、３層目のパッドＰ３の凹部１５ｚは、２層目のパッドＰ２の凹部１３ｚよりも浅くなる。また、４層目のパッドＰ４の上面は、略平坦になる。あるいは、仮に４層目のパッドＰ４の上面に凹部が形成されたとしても、その凹部は３層目のパッドＰ３の凹部１５ｚよりも浅くなる。さらに、パッドＰ３とパッドＰ２との間に位置する絶縁層１４の厚さＴ２は、パッドＰ２とパッドＰ１との間に位置する絶縁層１２の厚さＴ１よりも厚いことが好ましい。厚さＴ３を厚さＴ２よりも厚くし、かつ厚さＴ２を厚さＴ１よりも厚くすることにより、凹部１３ｚをより浅くすることができるため、凹部１５ｚもさらに浅くなり、４層目のパッドＰ４の上面をいっそう平坦に近付けることができる。これは、以下に説明するように、発明者らの検討結果に基づくものである。

【0030】

図２は、絶縁層の厚さとパッドの凹部の深さの検討結果である。具体的には、図２（ａ）及び図２（ｂ）は配線基板の断面のＳＥＭ写真である。図２（ａ）及び図２（ｂ）において、下側の写真は上側の写真の一部を拡大したものである。

【0031】

図２（ａ）では、２層目のパッドと３層目のパッドとの間に位置する２層目の絶縁層Ａ２の厚さ（５．０μｍ）は、１層目のパッドと２層目のパッドとの間に位置する１層目の絶縁層Ａ１の厚さ（５．０μｍ）と同じである。図２（ａ）では、１層目の絶縁層Ａ１上に形成された２層目のパッドの凹部の深さは０μｍである。また、２層目の絶縁層Ａ２上に形成された３層目のパッドの凹部の深さは１．２μｍである。このように、絶縁層Ａ１と絶縁層Ａ２の厚さが同じ場合は、各層のパッドに形成される凹部の深さはばらつき、上層のパッドの凹部が下層のパッドの凹部よりも浅くなる傾向はみられない。

【0032】

一方、図２（ｂ）では、２層目のパッドと３層目のパッドとの間に位置する２層目の絶縁層Ｂ２の厚さ（５．０μｍ）は、１層目のパッドと２層目のパッドとの間に位置する１層目の絶縁層Ｂ１の厚さ（４．０μｍ）よりも厚い。図２（ｂ）では、１層目の絶縁層Ｂ１上に形成された２層目のパッドの凹部の深さは２．２μｍである。また、２層目の絶縁層Ｂ２上に形成された３層目のパッドの凹部の深さは０．７μｍである。このように、２層目のパッドと３層目のパッドとの間に位置する２層目の絶縁層Ｂ２の厚さを、１層目のパッドと２層目のパッドとの間に位置する１層目の絶縁層Ｂ１の厚さよりも厚くすることにより、上層のパッドの凹部を下層のパッドの凹部よりも浅くできる。

【0033】

ところで、半導体チップと接続されるパッドには、図１に示すパッドＰ４のようにビアホール上に形成されるものもあれば、絶縁層の上面のビアホールの形成されていない位置に形成されるものもある。絶縁層の上面のビアホールの形成されていない位置に形成されるパッドは上面に凹部が形成されない。そのため、パッドＰ４の上面に凹部が形成されると、パッド間において絶縁層１６の上面からの高さにばらつきが生じる。パッド間の高さにばらつきが生じると、配線基板上に半導体チップを実装する際に、高さの低いパッドでは、はんだの量が不十分となり、配線基板と半導体チップとの接続信頼性を確保することが困難となる。配線基板１では、パッドＰ４の上面を略平坦にすることでパッド間の高さのばらつきが抑制されるため、配線基板１上に半導体チップを実装する際に、配線基板１と半導体チップとの接続信頼性を向上することできる。なお、パッドＰ４の上面に深さ２．０μｍ未満の凹部が形成されても、配線基板と半導体チップとの接続信頼性に大きな影響はない。

【0034】

なお、配線基板１は、３層の絶縁層と４層のパッドを有するが、２層の絶縁層と３層のパッドを有する配線基板では、３層目のパッドが半導体チップと接続される最上層のパッドとなる。そのため、２層目のパッドと３層目のパッドとの間に位置する２層目の絶縁層の厚さを、１層目のパッドと２層目のパッドとの間に位置する１層目の絶縁層の厚さよりも厚くすることで、最上層のパッドの凹部が浅くなり、パッド間の高さのばらつきを抑制できる。

【0035】

また、絶縁層の積層数をｎとし、ｎを３以上の整数としたときに、ｎ層の絶縁層とｎ＋１層のパッドを有する配線基板では、ｎ層目のパッドとｎ＋１層目のパッドとの間に位置するｎ層目の絶縁層の厚さを、ｎ－１層目のパッドとｎ層目のパッドとの間に位置するｎ－１層目の絶縁層の厚さよりも厚くすればよい。このようにすることで、最上層のパッドの凹部が浅くなり、パッド間の高さのばらつきを抑制できる。

【0036】

また、発明者らは、ビアホール（ビア配線）のアスペクト比とパッドの凹部との関係についても検討した。図３に示すように、ビアホール（ビア配線）のアスペクト比は、開口部の最大幅Ｗと最大深さＤによりＤ／Ｗで規定される。発明者らの検討によれば、アスペクト比Ｄ／Ｗが低いビアホールほど、ビアホール上に形成されるパッドの上面の凹部の深さが深くなる。言い換えれば、アスペクト比Ｄ／Ｗを高くすることにより、ビアホール上に形成されるパッドの上面の凹部の深さが浅くなり、凹部が形成されない場合もある。

【0037】

また、発明者らの検討によれば、アスペクト比Ｄ／Ｗが０．４未満になると、多くの場合、ビアホール上に形成されるパッドの上面に凹部が形成される。そのため、下層の絶縁層側から最上層の絶縁層側に行くにつれて、各々のビアホール（ビア配線）のアスペクト比Ｄ／Ｗが高くなることが好ましく、最上層の絶縁層に設けられたビアホール（ビア配線）のアスペクト比Ｄ／Ｗは０．４以上とすることが好ましい。このようにすることで、ビアホール上に形成されるパッドの上面を略平坦にすることができ、パッド間の高さのばらつきが抑制されるため、配線基板上に半導体チップを実装する際に、配線基板と半導体チップとの接続信頼性を確保することできる。

【0038】

なお、各配線層の厚さが等しく、かつ各絶縁層に形成されるビアホールの開口部の最大幅Ｗが等しい場合は、アスペクト比Ｄ／Ｗを大きくすることと、絶縁層を厚くすることは同義である。

【0039】

［配線基板の製造方法］
図４～図６は、第１実施形態に係る配線基板の製造工程を例示する図である。

【0040】

まず、図４（ａ）に示す工程では、支持体５００を準備し、支持体５００の上面にパッドＰ１を含む配線層１１を形成する。支持体５００としては、金属板、シリコン板、ガラス板等を用いることができる。パッドＰ１を含む配線層１１を形成するには、例えば、支持体５００の上面に銅箔を配置し、さらに銅箔上に所定形状のエッチングマスクを配置して、銅箔をエッチングすればよい。支持体５００が金属板である場合は、金属板を給電層とする電解めっき法により、パッドＰ１を含む配線層１１を形成してもよい。

【0041】

次に、図４（ｂ）に示す工程では、パッドＰ１を含む配線層１１を覆うように支持体５００の上面に絶縁層１２を形成する。具体的には、例えば、絶縁層１２として熱硬化性を有するフィルム状のエポキシ系樹脂を主成分とする絶縁性樹脂を準備し、パッドＰ１を含む配線層１１を覆うように支持体５００の上面にラミネートする。そして、ラミネートした絶縁層１２を押圧しつつ、絶縁層１２を硬化温度以上に加熱して硬化させる。

【0042】

あるいは、絶縁層１２の材料として、例えば、熱硬化性を有する液状又はペースト状のエポキシ系樹脂を主成分とする絶縁性樹脂を準備し、パッドＰ１を含む配線層１１を覆うように支持体５００の上面にスピンコート法等により塗布する。そして、塗布した絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層１２を形成する。

【0043】

次に、図４（ｃ）に示す工程では、絶縁層１２に、絶縁層１２を貫通しパッドＰ１の上面を露出させるビアホール１２ｘを形成する。ビアホール１２ｘは、例えばＣＯ_２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール１２ｘは、パッドＰ２が形成される側に開口されている開口部の径がパッドＰ１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。なお、他のビアホールもレーザ加工法により形成すると同様の形状となる。ビアホール１２ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール１２ｘの底部に露出するパッドＰ１の上面に付着した絶縁層１２の樹脂残渣を除去することが好ましい。

【0044】

次に、図５（ａ）～図５（ｃ）に示す工程では、絶縁層１２上にパッドＰ２及びビア配線Ｖ２を含む配線層１３を形成する。パッドＰ２は、ビア配線Ｖ２を介してパッドＰ１と電気的に接続される。パッドＰ２及びビア配線Ｖ２を含む配線層１３は、例えば、セミアディティブ法を用いて形成することができる。

【0045】

具体的には、まず、図５（ａ）に示すように、無電解めっき法又はスパッタ法により、ビアホール１２ｘの底部に露出したパッドＰ１の上面、及びビアホール１２ｘの内壁面を含む絶縁層１２上にシード層１３ａを形成する。

【0046】

次に、図５（ｂ）に示すように、シード層１３ａ上に配線層１３に対応する開口部５１０ｘを備えたレジスト層５１０を形成する。そして、シード層１３ａを給電層に利用した電解めっき法により、レジスト層５１０の開口部５１０ｘに電解めっき層１３ｂを形成する。電解めっき層１３ｂの上面中央部に周縁部より窪んだ凹部１３ｚが形成される。

【0047】

次に、図５（ｃ）に示すように、レジスト層５１０を除去した後に、電解めっき層１３ｂをマスクにして、電解めっき層１３ｂに覆われていない部分のシード層１３ａをエッチングにより除去する。これにより、シード層１３ａ上に電解めっき層１３ｂが積層された配線層１３が形成される。シード層１３ａ及び電解めっき層１３ｂの材料や厚さは、前述のとおりである。

【0048】

次いで、図６（ａ）に示す工程では、図４（ｂ）と同様にして、パッドＰ２を覆うように絶縁層１２の上面に絶縁層１４を形成する。そして、図４（ｃ）と同様にして、絶縁層１４に、絶縁層１４を貫通しパッドＰ２の上面を露出させるビアホール１４ｘを形成する。

【0049】

なお、絶縁層１４は、絶縁層１２よりも厚く形成する。例えば、絶縁層１４として、絶縁層１２よりも厚い熱硬化性を有するフィルム状のエポキシ系樹脂を主成分とする絶縁性樹脂を準備し、パッドＰ２を覆うように絶縁層１２の上面にラミネートする。そして、ラミネートした絶縁層１４を押圧しつつ、絶縁層１４を硬化温度以上に加熱して硬化させる。

【0050】

あるいは、絶縁層１４の材料として、例えば、熱硬化性を有する液状又はペースト状のエポキシ系樹脂を主成分とする絶縁性樹脂を準備し、パッドＰ２を覆うように絶縁層１２の上面にスピンコート法等により塗布する。そして、塗布した絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層１４を形成する。このとき、スピンコート法等により絶縁性樹脂を塗布する際の回転数を下げることで、絶縁層１２よりも厚い絶縁層１４を形成することができる。

【0051】

次に、図６（ｂ）に示す工程では、図５（ａ）～図５（ｃ）と同様にして、絶縁層１４上にパッドＰ３及びビア配線Ｖ３を含む配線層１５を形成する。パッドＰ３は、ビア配線Ｖ３を介してパッドＰ２と電気的に接続される。電解めっき層１５ｂの上面中央部に周縁部より窪んだ凹部１５ｚが形成される。凹部１５ｚの深さは、凹部１３ｚの深さよりも浅くなる。

【0052】

次に、図６（ｃ）に示す工程では、図６（ａ）と同様にして、パッドＰ３を覆うように絶縁層１４の上面に絶縁層１６を形成する。そして、絶縁層１６に、絶縁層１６を貫通しパッドＰ３の上面を露出させるビアホール１６ｘを形成する。なお、絶縁層１６は、絶縁層１４と同じ厚さに形成するか、絶縁層１４よりも厚く形成する。絶縁層１６の厚さは、図４（ａ）の工程と同様の方法により調整することができる。

【0053】

図６（ｃ）に示す工程の後、図３（ａ）～図３（ｃ）と同様にして、絶縁層１６上にパッドＰ４及びビア配線Ｖ４を含む配線層１７を形成する。そして、支持体５００を除去することにより、配線基板１が完成する。支持体５００は、機械的に剥離することで除去してもよいし、エッチング等により除去してもよい。

【0054】

〈第１実施形態の変形例１〉
第１実施形態の変形例１では、図１のパッドＰ１の下層にさらに絶縁層や配線層を有する配線基板の例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。

【0055】

図７は、第１実施形態の変形例１に係る配線基板を例示する部分断面図である。図７を参照すると、第１実施形態の変形例１に係る配線基板１Ａは、配線構造２１と、配線構造２１の下側に積層されたソルダーレジスト層２２と、配線構造２１の上側に積層された配線構造２３とを有している。配線基板１Ａは、配線構造２３の絶縁層１６上に、配線層１７を露出するソルダーレジスト層を有してもよい。

【0056】

配線構造２３は、配線層１１がシード層１１ａ上に電解めっき層１１ｂが積層された構造に置換された点を除き、図１に示す配線基板１と同様の構造である。配線構造２３の配線層１１、１３、１５、及び１７のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ～３μｍ／３μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。

【0057】

配線構造２１は、配線構造２３よりも配線密度の低い配線層が形成された低密度配線層である。配線構造２１は、１層の絶縁層３０と、配線層３１と、絶縁層３０を厚さ方向に貫通するビア配線Ｖ１とを有している。

【0058】

配線層３１は、パッドＰ０を含む。配線層３１は、配線パターンを含んでもよい。配線層３１の材料としては、例えば、銅や銅合金を用いることができる。配線層３１の厚さは、例えば、１５μｍ～２０μｍ程度とすることができる。配線層３１のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。図７の例では、配線層３１の上面及び下面は、平坦面であり、凹部は形成されていない。ただし、配線層３１の上面に凹部が形成されていてもよい。配線層３１の下面は絶縁層３０から露出している。パッドＰ０は、例えば、他の配線基板等と電気的に接続される外部接続端子として利用してもよい。

【0059】

絶縁層３０は、配線層３１の上面と側面とを覆い、下面を露出するように形成されている。絶縁層３０の材料としては、例えば、エポキシ系樹脂、ポリイミド系樹脂、シアネート系樹脂を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層３０として、補強材であるガラスクロス（ガラス織布）にエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂基板等を用いてもよい。絶縁層３０は、シリカ（ＳｉＯ_２）等のフィラーを含有していてもよい。

【0060】

絶縁層３０には、パッドＰ１側に開口し、絶縁層３０を厚さ方向に貫通して配線層３１の上面の一部を露出するビアホール３０ｘが形成されている。ビアホール３０ｘは、パッドＰ１側に開口されている開口部の径が配線層３１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール３０ｘの開口部の径は、例えば、５０μｍ～１００μｍ程度とすることができる。パッドＰ１は、ビアホール３０ｘを充填するビア配線Ｖ１を介してパッドＰ０と電気的に接続されている。

【0061】

ビア配線Ｖ１の上端面は、絶縁層３０の上面から露出されている。例えば、ビア配線Ｖ１の上端面は、絶縁層３０の上面と略面一に形成されている。ビア配線Ｖ１の上端面は、絶縁層３０の上面と同様に、凹凸が少ない平滑面（低粗度面）である。例えば、ビア配線Ｖ１の上端面は研磨面である。ビア配線Ｖ１の上端面の粗度は、表面粗さＲａ値で例えば１５～４０ｎｍ程度となるように設定されている。

【0062】

ビア配線Ｖ１の下端面は、配線層３１の上面の一部に直接接続されている。すなわち、配線層３１の上面の一部とビア配線Ｖ１の下端面とが接しており、配線層３１とビア配線Ｖ１とが電気的に接続されている。換言すると、配線層３１とビア配線Ｖ１とは電気的に接続されているが、一体的ではなく、別体に形成されている。なお、ビア配線Ｖ１の材料としては、例えば、銅や銅合金を用いることができる。

【0063】

ソルダーレジスト層２２は、絶縁層３０の下面に、配線層３１を被覆するように積層されている。ソルダーレジスト層２２には、配線層３１の一部を外部接続用パッドＰ０として露出させるための開口部２２ｘが形成されている。開口部２２ｘから露出するパッドＰ０の表面には、必要に応じて、表面処理層２５が形成される。表面処理層２５は、前述の金属層やＯＳＰ処理等の酸化防止処理と同様である。

【0064】

配線基板１Ａを製造するには、まず、図４（ａ）と同様にして、支持体５００の上面にパッドＰ０を含む配線層３１を形成する。次に、図４（ｂ）と同様にして、パッドＰ０を含む配線層３１を覆うように支持体５００の上面に絶縁層３０を形成する。次に、図４（ｃ）と同様にして、絶縁層３０に、絶縁層３０を貫通しパッドＰ０の上面を露出させるビアホール３０ｘを形成する。

【0065】

次に、例えば、セミアディティブ法により、ビアホール３０ｘを充填するとともに絶縁層３０の上面全面を被覆する導電層を形成する。続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層３０の上面から突出する導電層を研磨するとともに、絶縁層３０の上面の一部を研磨する。これにより、ビアホール３０ｘ内に充填されたビア配線Ｖ１が形成され、ビア配線Ｖ１の上端面と絶縁層３０の上面とが略面一になる。また、絶縁層３０の上面の一部を研磨することにより、絶縁層３０の上面が平滑化される。例えば、研磨前における絶縁層３０の上面の粗度が表面粗さＲａ値で３００～４００ｎｍ程度であるのに対し、研磨により絶縁層３０の上面の粗度を表面粗さＲａ値で１５～４０ｎｍ程度とすることができる。

【0066】

次に、絶縁層３０の上面に、例えば、セミアディティブ法により、ビア配線Ｖ１に接続するパッドＰ１を含む配線層１１を形成する。配線層１１は、シード層１１ａ上に電解めっき層１１ｂが積層された構造となる。次に、図４（ｂ）～図６（ｃ）と同様の工程を実施した後、図３（ａ）～図３（ｃ）と同様にして、絶縁層１６上にパッドＰ４及びビア配線Ｖ４を含む配線層１７を形成する。そして、支持体５００を除去し、絶縁層３０の下面にパッドＰ０の一部を露出する開口部２２ｘを備えたソルダーレジスト層２２を形成する。これにより、配線基板１Ａが完成する。

【0067】

このように、パッドＰ１の下層にさらに絶縁層や配線層を有してもよい。この場合も、Ｔ１、Ｔ２、及びＴ３を第１実施形態と同様の関係にすることにより、パッドＰ３の凹部１５ｚはパッドＰ２の凹部１３ｚよりも浅くなり、パッドＰ４の上面は略平坦になる。なお、図７の例では、パッドＰ０とビア配線Ｖ１とが別体である例を示したが、パッドＰ０とビア配線Ｖ１とは一体に形成されてもよい。

【0068】

以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。

【0069】

例えば、上記の実施形態では、コアレスの配線基板について説明したが、本発明は、コア基板を有する配線基板にも適用できる。その場合、コア基板に最も近い配線層が１層目の配線層（最下層の配線層）、コア基板に最も近い絶縁層が１層目の絶縁層（最下層の絶縁層）となる。

【符号の説明】

【0070】

１，１Ａ 配線基板
１１，１３，１５，１７，３１ 配線層
１２，１４，１６，３０ 絶縁層
１２ｘ，１４ｘ，１６ｘ，３０ｘ ビアホール
１３ａ，１５ａ，１７ａ シード層
１３ｂ，１５ｂ，１７ｂ 電解めっき層
１３ｚ，１５ｚ 凹部
２１，２３ 配線構造
２２ ソルダーレジスト層
２２ｘ 開口部
２５ 表面処理層
５００ 支持体
５１０ レジスト層
５１０ｘ 開口部
Ｉ１，Ｉ２，Ｉ３，Ｉ４ 絶縁層
Ｐ０，Ｐ１，Ｐ２，Ｐ３，Ｐ４ パッド
Ｖ１，Ｖ２，Ｖ３，Ｖ４ ビア配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】