IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ラピステクノロジー株式会社の特許一覧 ▶ ラピスセミコンダクタ株式会社の特許一覧

特開2024-51858半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
<>
  • 特開-半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ 図1
  • 特開-半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ 図2
  • 特開-半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ 図3
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024051858
(43)【公開日】2024-04-11
(54)【発明の名称】半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
(51)【国際特許分類】
   H01L 25/07 20060101AFI20240404BHJP
   H01L 23/00 20060101ALI20240404BHJP
【FI】
H01L25/08 Y
H01L23/00 A
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2022158227
(22)【出願日】2022-09-30
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(71)【出願人】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】池田 淳一
(72)【発明者】
【氏名】本多 一行
(57)【要約】
【課題】本開示は、複数の半導体チップを貼り合わせた状態で半導体チップ間の電気的接続を検査する検査時間を削減することを目的とする。
【解決手段】半導体装置は、第1アライメントマークと、第2アライメントマークと、導通を測定するための第1端子及び第2端子と、前記第1アライメントマーク及び前記第1端子を電気的に接続する配線と、前記第2アライメントマーク及び前記第2端子を電気的に接続する配線とが設けられた第1半導体チップと、第3アライメントマークと、第4アライメントマークと、前記第3アライメントマーク及び前記第4アライメントマークを電気的に接続する配線とが設けられ、前記第1アライメントマーク及び前記第3アライメントマークと前記第2アライメントマーク及び前記第4アライメントマークとが重なるように前記第1半導体チップに貼り合わされた第2半導体チップと、を備える。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1アライメントマークと、第2アライメントマークと、導通を測定するための第1端子及び第2端子と、前記第1アライメントマーク及び前記第1端子を電気的に接続する配線と、前記第2アライメントマーク及び前記第2端子を電気的に接続する配線とが設けられた第1半導体チップと、
第3アライメントマークと、第4アライメントマークと、前記第3アライメントマーク及び前記第4アライメントマークを電気的に接続する配線とが設けられ、前記第1アライメントマーク及び前記第3アライメントマークと前記第2アライメントマーク及び前記第4アライメントマークとが重なるように前記第1半導体チップに貼り合わされた第2半導体チップと、
を備える、
半導体装置。
【請求項2】
前記第1アライメントマーク、前記第2アライメントマーク、前記第3アライメントマーク、及び前記第4アライメントマークは、前記第1半導体チップ及び前記第2半導体チップを接続するための接続端子とは形状が異なる、
請求項1に記載の半導体装置。
【請求項3】
前記第1端子及び前記第2端子は、半導体装置の動作に必要な他の端子よりも寸法が小さい、
請求項1に記載の半導体装置。
【請求項4】
前記第3アライメントマーク及び前記第4アライメントマークを電気的に接続する配線は、前記第2半導体チップにおける半導体の素子領域の外側に配置されている、
請求項1に記載の半導体装置。
【請求項5】
複数設けられた土台側のアライメントマークと、
導通を測定するための測定用端子と、
前記土台側のアライメントマーク及び前記測定用端子を電気的に接続する配線と、
を備え、
前記測定用端子は、前記土台側のアライメントマークと貼付け側の半導体チップに複数設けられた貼付け側のアライメントマークとが重なるように前記貼付け側の半導体チップが貼り合わされた場合に、導通の測定が可能となる、
土台側の半導体チップ。
【請求項6】
複数設けられた貼付け側のアライメントマークと、
前記貼付け側のアライメントマーク同士を電気的に接続する配線と、
が設けられ、
前記貼付け側のアライメントマークと、土台側の半導体チップに設けられ、導通を測定するための測定用端子に電気的に接続された複数の土台側のアライメントマークとが重なるように前記土台側の半導体チップに貼り合わされた場合、前記配線は、前記土台側のアライメントマーク同士を電気的に接続する、
貼付け側の半導体チップ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置、土台側の半導体チップ及び貼付け側の半導体チップに関する。
【背景技術】
【0002】
特許文献1には、信頼性の高いフリップチップ実装を可能とする技術が開示されている。また、特許文献2には、複数の半導体集積回路チップを貼り合わせた状態で半導体集積回路チップ間の電気的接続を検査することが可能な技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002-111148号公報
【特許文献2】特開2004-20550号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで、従来の半導体集積回路チップ間の電気的接続を検査する検査方法は、半導体チップが備える内部回路を動作させて検査を行うものであり、検査終了までに時間を要していた。
【0005】
そこで、本開示は、複数の半導体チップを貼り合わせた状態で半導体チップ間の電気的接続を検査する検査時間を削減することを目的とする。
【課題を解決するための手段】
【0006】
本開示の半導体装置は、第1アライメントマークと、第2アライメントマークと、導通を測定するための第1端子及び第2端子と、前記第1アライメントマーク及び前記第1端子を電気的に接続する配線と、前記第2アライメントマーク及び前記第2端子を電気的に接続する配線とが設けられた第1半導体チップと、第3アライメントマークと、第4アライメントマークと、前記第3アライメントマーク及び前記第4アライメントマークを電気的に接続する配線とが設けられ、前記第1アライメントマーク及び前記第3アライメントマークと前記第2アライメントマーク及び前記第4アライメントマークとが重なるように前記第1半導体チップに貼り合わされた第2半導体チップと、を備える。
【0007】
本開示の土台側の半導体チップは、複数設けられた土台側のアライメントマークと、導通を測定するための測定用端子と、前記土台側のアライメントマーク及び前記測定用端子を電気的に接続する配線と、を備え、前記測定用端子は、前記土台側のアライメントマークと貼付け側の半導体チップに複数設けられた貼付け側のアライメントマークとが重なるように前記貼付け側の半導体チップが貼り合わされた場合に、導通の測定が可能となる。
【0008】
本開示の貼付け側の半導体チップは、複数設けられた貼付け側のアライメントマークと、前記貼付け側のアライメントマーク同士を電気的に接続する配線と、が設けられ、前記貼付け側のアライメントマークと、土台側の半導体チップに設けられ、導通を測定するための測定用端子に電気的に接続された複数の土台側のアライメントマークとが重なるように前記土台側の半導体チップに貼り合わされた場合、前記配線は、前記土台側のアライメントマーク同士を電気的に接続する。
【発明の効果】
【0009】
本開示によれば、複数の半導体チップを貼り合わせた状態で半導体チップ間の電気的接続を検査する検査時間を削減することができる。
【図面の簡単な説明】
【0010】
図1】土台側チップの平面図である。
図2】貼付け側チップの平面図である。
図3】半導体装置の平面図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施形態の例を、図面を参照しつつ説明する。なお、各図面において同一又は等価な構成要素及び部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
【0012】
図1は、土台側の半導体チップ(以下、「土台側チップ20」とする)の平面図である。
図1に示すように、土台側チップ20は、図中左右方向を長辺、図中上下方向を短辺とする長方形状を呈する半導体の積層体21の一方の面に、図中の左下に配置された第1アライメントマーク22と、図中の右上に配置された第2アライメントマーク23と、導通を測定するための測定用端子24と、貼付け側の半導体チップ(以下、「貼付け側チップ30」とする)と接続するための接続端子27と、が設けられている。測定用端子24は、第1端子24A及び第2端子24Bを含む。そして、第1アライメントマーク22及び第1端子24Aは配線25により電気的に接続され、第2アライメントマーク23及び第2端子24Bは配線26により電気的に接続されている。土台側チップ20は「第1半導体チップ」及び「土台側の半導体チップ」の一例であり、第1アライメントマーク22及び第2アライメントマーク23は「土台側のアライメントマーク」の一例であり、配線25及び配線26は「土台側のアライメントマーク及び測定用端子を電気的に接続する配線」の一例である。
【0013】
第1アライメントマーク22及び第2アライメントマーク23は、銅(Cu)で形成されており、十字形状を呈する。
【0014】
測定用端子24は、アルミニウム又は銅が添加されたアルミニウム等の導電体から形成されており、正方形状を呈する。そして、測定用端子24のうち、第1端子24Aは、図1において第1アライメントマーク22の左側に配置され、第2端子24Bは、図1において第2アライメントマーク23の右側に配置されている。
【0015】
接続端子27は、銅で形成されており、円形状を呈する。一例として、接続端子27は、積層体21の一方の面における中央部に、図中上下方向に複数個が並んで配置されている。なお、図1では、説明の都合上、接続端子27を3つだけ図示しているが、土台側チップ20に設けられる接続端子27の数は限定されない。
【0016】
上記では、第1アライメントマーク22、第2アライメントマーク23、測定用端子24、配線25、配線26、及び接続端子27の製造方法について言及していないが、これらの製造方法は特に限定されず、公知の技術を用いて適宜製造される。
【0017】
図2は、貼付け側チップ30の平面図である。
図2に示すように、貼付け側チップ30は、図中左右方向を長辺、図中上下方向を短辺とする長方形状を呈する半導体の積層体31の一方の面に、図中の右下に配置された第3アライメントマーク32と、図中の左上に配置された第4アライメントマーク33と、土台側チップ20と接続するための接続端子35と、が設けられている。第3アライメントマーク32及び第4アライメントマーク33は配線34により電気的に接続されている。貼付け側チップ30は「第2半導体チップ」及び「貼付け側の半導体チップ」の一例であり、第3アライメントマーク32及び第4アライメントマーク33は「貼付け側のアライメントマーク」の一例であり、配線34は「貼付け側のアライメントマーク同士を電気的に接続する配線」の一例である。
【0018】
第3アライメントマーク32及び第4アライメントマーク33は、銅で形成されており、第1アライメントマーク22及び第2アライメントマーク23と同様に十字形状を呈する。また、第3アライメントマーク32及び第4アライメントマーク33の寸法は、第1アライメントマーク22及び第2アライメントマーク23の寸法と略同一である。
【0019】
そして、第3アライメントマーク32及び第4アライメントマーク33は、貼付け側チップ30を図2に示す状態から反転させて土台側チップ20に重ね合わせた場合に、第1アライメントマーク22及び第3アライメントマーク32と第2アライメントマーク23及び第4アライメントマーク33とが重なる配置となっている。
【0020】
配線34は、貼付け側チップ30における中央部に設けられた、半導体の素子領域36の外側に配置されている。図示を省略しているが、素子領域36には、貼付け側チップ30を土台側チップ20に貼り合わせた半導体装置10の動作に必要な半導体等が配置されている。
【0021】
接続端子35は、銅で形成されており、接続端子27と同様に円形状を呈する。一例として、接続端子35は、積層体31の一方の面における中央部に、図中上下方向に複数個が並んで配置されている。この接続端子35の配置は、貼付け側チップ30を図2に示す状態から反転させて土台側チップ20に重ね合わせた場合に、接続端子27及び接続端子35が重なる配置となっている。なお、図2では、説明の都合上、接続端子35を3つだけ図示しているが、貼付け側チップ30に設けられる接続端子35の数は限定されない。
【0022】
上記では、第3アライメントマーク32、第4アライメントマーク33、配線34、及び接続端子35の製造方法について言及していないが、これらの製造方法は特に限定されず、公知の技術を用いて適宜製造される。
【0023】
図3は、貼付け側チップ30を土台側チップ20に貼り合わせた半導体装置10の平面図である。
【0024】
土台側チップ20及び貼付け側チップ30は、例えば、接続端子27及び接続端子35間のCu-Cu接続で貼り合わされ(接合され)る。そして、貼付け側チップ30を土台側チップ20に貼り合わせた状態では、第1アライメントマーク22及び第3アライメントマーク32と第2アライメントマーク23及び第4アライメントマーク33とが重なっている。なお、第1アライメントマーク22及び第3アライメントマーク32と第2アライメントマーク23及び第4アライメントマーク33との位置合わせは、公知の技術を用いて適宜行われる。
【0025】
ここで、半導体装置10では、上記のように貼付け側チップ30が土台側チップ20に貼り合わされた場合に、測定用端子24を用いた導通の測定が可能となる。具体的には、図3に示すように、半導体装置10では、貼付け側チップ30が土台側チップ20に貼り合わされたことで、貼付け側チップ30の配線34が第1アライメントマーク22及び第2アライメントマーク23同士を電気的に接続することが可能となる。そして、半導体装置10では、第1アライメントマーク22及び第2アライメントマーク23同士が電気的に接続されていれば、測定用端子24(第1端子24A及び第2端子24B同士)が電気的に接続されていることになる。
【0026】
ところで、本実施形態のように、複数の半導体チップ同士を貼り合わせて半導体装置10を製造する場合は、半導体チップ同士が電気的に接続されているかを検査(テスト)することが望ましい。そして、Cu-Cu接続で土台側チップ20及び貼付け側チップ30が貼り合わされる上記の半導体装置10では、CMP(Chemical Mechanical Polishing)工程で銅の状態が平坦化されるため、一組の接続端子27及び接続端子35間の電気的接続の確認で、その他すべての接続端子27及び接続端子35間の電気的接続を確認することができる。
【0027】
本実施形態では、測定用端子24に接触させて測定用端子24に電気信号を入力させる針を備えたプローブカード(図示せず)を用いて、土台側チップ20及び貼付け側チップ30同士が電気的に接続されているかを検査する。具体的には、本実施形態では、第1端子24Aに+の電圧(例:1V)を印可し、第2端子24Bにて第1端子24Aに印可した電圧と同様の電圧が測定された場合に、土台側チップ20及び貼付け側チップ30同士が電気的に接続されていると判定する。なお、土台側チップ20及び貼付け側チップ30同士が電気的に接続されていると判定する場合において、第1端子24Aに印可した電圧と第2端子24Bにて測定された電圧との多少の誤差は許容される。これに対し、本実施形態では、第2端子24Bにて測定された電圧が、第1端子24Aに印可した電圧と上記の誤差を超えて乖離する場合に、土台側チップ20及び貼付け側チップ30同士が電気的に接続されていないと判定する。
【0028】
ここで、貼り合わせた複数の半導体チップ同士が電気的に接続されているかを検査する従来の検査方法として、半導体チップが備える内部回路を動作させて検査を行うものがある。一例として、当該検査方法は、外部装置から複数の半導体チップ間に所定の信号を入力し、入力された信号に基づいて半導体チップが備える内部回路で論理演算を行い、その演算結果に応じて複数の半導体チップ同士が電気的に接続されているかを判定するものであった。この場合、当該検査方法では、外部装置を制御して複数の半導体チップ間に所定の信号を入力すること、及び半導体チップが備える内部回路で論理演算を行うこと等により、検査終了までに時間を要していた。
【0029】
これに対し、上記の半導体装置10では、測定用端子24の一方(第1端子24A)に+の電圧を印可し、測定用端子24の他方(第2端子24B)で電圧を測定するだけで、土台側チップ20及び貼付け側チップ30同士が電気的に接続されているかを確認することができる。したがって、当該半導体装置10によれば、従来の検査方法に比べて、複数の半導体チップを貼り合わせた状態で半導体チップ間の電気的接続を検査する検査時間を削減することができる。
【0030】
また、上記の半導体装置10では、第1アライメントマーク22、第2アライメントマーク23、第3アライメントマーク32、及び第4アライメントマーク33は、接続端子27、接続端子35、及び測定用端子24とは形状が異なっている。これにより、当該半導体装置10によれば、貼付け側チップ30を土台側チップ20に貼り合わせる際の画像認識における誤認識を少なくすることができる。
【0031】
また、上記の半導体装置10では、測定用端子24の第1端子24A及び第2端子24Bは、半導体装置10の動作に必要な他の端子(図示せず)よりも寸法が小さい。当該他の端子は、例えば、ボンディングワイヤを接続するためのボンディングパッドである。これにより、当該半導体装置10によれば、測定用端子24及び他の端子が同寸法の場合に比べて、測定用端子24を設けることによる影響を少なくすることができる。
【0032】
また、上記の半導体装置10では、第3アライメントマーク32及び第4アライメントマーク33を電気的に接続する配線34は、貼付け側チップ30における半導体の素子領域36の外側に配置されている。これにより、当該半導体装置10によれば、素子領域36における半導体の形成を配線34が阻害することを抑制できる。
【0033】
(その他)
上記実施形態における各部材の材質は、特に限定されない。例えば、上記実施形態では、第1アライメントマーク22、第2アライメントマーク23、第3アライメントマーク32、第4アライメントマーク33、接続端子27、及び接続端子35を銅で形成しているが、これに限らず、金(Au)等の他の金属で形成してもよい。
【0034】
上記実施形態における各部材の形状は、特に限定されない。例えば、上記実施形態では、第1アライメントマーク22、第2アライメントマーク23、第3アライメントマーク32、及び第4アライメントマーク33を十字形状としたが、これに限らず、円形状又はリング形状等のようにアライメントマークとして一般的に使用されている他の形状としてもよい。
【符号の説明】
【0035】
10 半導体装置
20 土台側チップ
22 第1アライメントマーク
23 第2アライメントマーク
24 測定用端子
24A 第1端子
24B 第2端子
25 配線
26 配線
27 接続端子
30 貼付け側チップ
32 第3アライメントマーク
33 第4アライメントマーク
34 配線
35 接続端子
図1
図2
図3