特開 2024-52425 半導体装置、半導体装置を製造する方法、組立体を製造する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024052425

(43)【公開日】2024-04-11

(54)【発明の名称】半導体装置、半導体装置を製造する方法、組立体を製造する方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20240404BHJP

   H01L 21/60 20060101ALI20240404BHJP

【ＦＩ】

H01L21/88 T

H01L21/60 301N

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022159127

(22)【出願日】2022-09-30

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】進藤 正典

【テーマコード（参考）】

5F033

5F044

【Ｆターム（参考）】

5F033HH07

5F033HH11

5F033HH13

5F033MM08

5F033MM26

5F033PP27

5F033QQ09

5F033RR04

5F033RR06

5F033RR08

5F033RR21

5F033VV07

5F033XX14

5F044AA14

5F044EE06

5F044EE12

(57)【要約】

【課題】金属層構造を有するパッド電極の表面近傍に設けられた複数金属層間の剥がれの発生頻度を低減できる構造を有する半導体装置を提供する。
【解決手段】半導体装置１１は、ベース金属体２５及び第１電極層２７を含む電極ベース２３、並びに第２電極層２９を備えるパッド電極１５と、半導体領域１７と絶縁膜１９を含む支持体１３であって、絶縁膜１９の表面は、パッド電極１５を配置するエリア２１に複数の段差２２を有する、支持体１３とを備え、第１電極層２７はニッケル又はパラジウムの少なくとも一方を含み、第２電極層２９は金を含み、電極ベース２３の上面に配置され、ベース金属体２５、第１電極層２７及び第２電極層２９は、絶縁膜１９の表面に交差する軸Ａｘの方向に順に配置される。
【選択図】図１

【特許請求の範囲】

【請求項1】

ベース金属体及び第１電極層を含む電極ベース、並びに第２電極層を備えるパッド電極と、
半導体領域と前記半導体領域の上に設けられた絶縁膜を含む支持体であって、前記絶縁膜の表面は、前記パッド電極を配置するエリアに１又は複数の段差を有する、支持体と、
を備え、
前記第１電極層は、ニッケル又はパラジウムの少なくとも一方を含み、
前記第２電極層は、金を含み、
前記第２電極層は、前記電極ベースの上面に配置され、
前記ベース金属体、前記第１電極層及び前記第２電極層は、前記絶縁膜の前記表面に交差する軸の方向に順に配置される、
半導体装置。

【請求項2】

前記段差は、前記エリアの一部分に配置される、
請求項１に記載された半導体装置。

【請求項3】

前記エリアは、中央部及び前記中央部を囲む周辺部を含み、
前記段差は、前記周辺部に配置される、
請求項２に記載された半導体装置。

【請求項4】

前記エリアは、中央部及び前記中央部を囲む周辺部を含み、
前記段差は、前記周辺部に設けられる、
請求項２に記載された半導体装置。

【請求項5】

前記エリアは、中央部及び前記中央部を囲む周辺部を含み、
前記段差は、前記周辺部及び前記中央部に配置され、
前記パッド電極は、前記周辺部及び前記中央部の上に配置される、
請求項１に記載された半導体装置。

【請求項6】

前記ベース金属体は、銅を含む、
請求項１に記載された半導体装置。

【請求項7】

前記段差は、溝、窪み、リッジ、又は突起の少なくとも１つを含む、
請求項１に記載された半導体装置。

【請求項8】

前記電極ベースの前記第２電極層に対向する表面は１又は複数の段差を有する、
請求項１に記載された半導体装置。

【請求項9】

前記パッド電極の表面に接続される金属ワイヤを更に備える、
請求項１に記載された半導体装置。

【請求項10】

半導体領域と前記半導体領域の上に設けられた絶縁膜とを含む基板を準備することと、
前記基板の前記絶縁膜の表面におけるパッド電極を配置すべきエリアに少なくとも１つの段差を形成することと、
ベース金属体を前記エリアの上に形成することと、
ニッケル又はパラジウムの少なくとも一方を含む第１電極層を前記ベース金属体の上面に形成することと、
金を含む第２電極層を前記ベース金属体の上面に形成することと、
を備え、
前記第１電極層は、前記ベース金属体と前記第２電極層との間に配置される、
半導体装置を製造する方法。

【請求項11】

少なくとも１つの段差を形成することは、前記エリアに窪み及び溝の少なくとも一方を形成することを含む、
請求項１０に記載された半導体装置を製造する方法。

【請求項12】

少なくとも１つの段差を形成することは、前記エリアに突起及びリッジの少なくとも一方を形成することを含む、
請求項１０に記載された半導体装置を製造する方法。

【請求項13】

前記エリアは、中央部と、前記中央部を囲う周辺部とを含み、
少なくとも１つの段差を形成することは、前記段差を前記周辺部に形成すると共に前記中央部に形成しないことを含み、
ベース金属体を前記エリアの上に形成することは、前記ベース金属体を前記周辺部及び前記中央部の上に形成することを含む、
請求項１０に記載された半導体装置を製造する方法。

【請求項14】

請求項１から請求項８のいずれか一項に記載された半導体装置を準備することと、
前記半導体装置の前記第２電極層に、ボンディングワイヤを接続することと、
を備える、
組立体を製造する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、半導体装置を製造する方法、及び組立体を製造する方法に関する。

【背景技術】

【0002】

特許文献１は、凹凸状の表面を有する半絶縁性基板を開示する。半絶縁性基板の表面は、表面の凹凸構造を埋め込む絶縁膜で覆われる。パッド電極は、この絶縁膜の上に配置される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３－１８３０２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１では、半絶縁性基板及び絶縁膜の無機層間膜の密着性が良くないことを教示する。

【0005】

パッド電極は、複数の金属層又は金属膜の積層を含む。多層の金属層構造は、良好な導電性やボンディングワイヤとの親和性といった様々な理由から採用される。

【0006】

パッド電極にボンディングワイヤを接合するボンディング工程では、ボンディングワイヤのボール電極とパッド電極の表面の金属層との間に接合を形成するために、超音波を印加する。この印加は、金属層構造に面内方向の振動を加える。この超音波印加によって、パッド電極の表面近傍に位置する金属層の間、例えば金層とニッケル層との間で剥がれが生じることがある。しかしながら、この剥がれは、常に生じるわけではなく、プロセス変動に関連している可能性がある。

【0007】

本発明は、金属層構造を有するパッド電極の表面近傍に設けられた複数の金属層間の剥がれの発生頻度を低減できる構造を有する半導体装置、その半導体装置を製造する方法、及びその半導体装置を含む組立体を製造する方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の第１側面に係る半導体装置は、ベース金属体及び第１電極層を含む電極ベース、並びに第２電極層を備えるパッド電極と、半導体領域と前記半導体領域の上に設けられた絶縁膜を含む支持体であって、前記絶縁膜の表面は、前記パッド電極を配置するエリアに１又は複数の段差を有する、支持体と、を備え、前記第１電極層は、ニッケル又はパラジウムの少なくとも一方を含み、前記第２電極層は、金を含み、前記第２電極層は、前記電極ベースの上面に配置され、前記ベース金属体、前記第１電極層及び前記第２電極層は、前記絶縁膜の前記表面に交差する軸の方向に順に配置される。

【0009】

本発明の第２側面に係る半導体装置を製造する方法は、半導体領域と前記半導体領域の上に設けられた絶縁膜とを含む基板を準備することと、前記基板の前記絶縁膜の表面におけるパッド電極を配置すべきエリアに少なくとも１つの段差を形成することと、ベース金属体を前記エリアの上に形成することと、ニッケル又はパラジウムの少なくとも一方を含む第１電極層を前記ベース金属体の上面に形成することと、金を含む第２電極層を前記ベース金属体の上面に形成することと、を備え、前記第１電極層は、前記ベース金属体と前記第２電極層との間に配置される。

【0010】

本発明の第３側面に係る組立体を製造する方法は、第１側面に係る半導体装置を準備することと、前記半導体装置の前記第２電極層に、ボンディングワイヤを接続することと、を備える。

【発明の効果】

【0011】

上記の側面によれば、金属層構造を有するパッド電極の表面近傍に設けられた複数の金属層間の剥がれの発生頻度を低減できる構造を有する半導体装置、その半導体装置を製造する方法、及びその半導体装置を含む組立体を製造する方法が提供される。

【図面の簡単な説明】

【0012】

【図1】図１は、本実施の形態に係る半導体装置を概略的に示す図面である。

【図2】図２は、本実施の形態に係る半導体装置を含む組立体を概略的に示す図面である。

【図3】図３（ａ）及び図３（ｂ）は、本実施形態に係る半導体装置の例示的な段差を示す図面である。

【図4】図４（ａ）及び図４（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図5】図５（ａ）及び図５（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図6】図６（ａ）及び図６（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図7】図７（ａ）及び図７（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図8】図８（ａ）及び図８（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図9】図９（ａ）及び図９（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図10】図１０（ａ）及び図１０（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図11】図１１（ａ）及び図１１（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図12】図１２（ａ）及び図１２（ｂ）は、本実施の形態に係る半導体装置を製造する方法及び組立体を製造する方法の主要な工程を示す図面である。

【図13】図１３（ａ）及び図１３（ｂ）は、本実施の形態に係る組立体を製造する方法の主要な工程を示す図面である。

【図14】図１４（ａ）から図１４（ｈ）は、本実施の形態に係るパッド電極の最表面に形成された窪部の形状を示す図面である。

【発明を実施するための形態】

【0013】

以下、図面を参照して本発明を実施するための各実施の形態について説明する。

【0014】

図１及び図２は、本実施の形態に係る半導体装置を概略的に示す図面である。

【0015】

半導体装置１１は、支持体１３及びパッド電極１５を備える。支持体１３は、半導体領域１７と、半導体領域１７の上に設けられた絶縁膜１９を含む。絶縁膜１９の表面１９ａは、パッド電極１５を配置するエリア２１を有し、エリア２１は、１又は複数の段差２２を有する。パッド電極１５は、電極ベース２３を備え、電極ベース２３は、ベース金属体２５と、第１電極層２７とを含む。パッド電極１５は、第２電極層２９を更に備える。ベース金属体２５、第１電極層２７及び第２電極層２９は、絶縁膜１９の表面１９ａに交差する軸Ａｘの方向に順に配置される。電極ベース２３は、ベース金属体２５と絶縁膜１９との間に配置されたシード層２８を含むことができる。

【0016】

第１電極層２７は、例えばニッケル又はパラジウムの少なくとも一方を含むことができる。第２電極層２９は、例えば金を含むことができる。ベース金属体２５は、例えば銅を含むことができる。第２電極層２９は、電極ベース２３の少なくとも上面２３ａに配置されることができる。また、第１電極層２７は、ベース金属体２５の少なくとも上面２５ａに配置されることができる。必要な場合には、電極ベース２３は、第１電極層２７と第２電極層２９との間に位置する第３金属層を含むことができる。第２電極層２９が、例えばニッケル層を含むときに、第３金属層は、例えばパラジウム層を含むことができる。

【0017】

本実施例では、例示的な段差２２は、矩形の断面を有するように描かれているが、絶縁膜１９の表面１９ａにおける段差２２の断面形状は、これに限定されることがない。

【0018】

図２を参照すると、半導体装置１１は、パッド電極１５の表面１５ａに接続される金属ワイヤ３１といった接続金属体を更に備える。

【0019】

半導体装置１１によれば、電極ベース２３は、その上面２３ａに、絶縁膜１９の表面１９ａにおける複数の段差２２にそれぞれ由来する複数の第２段差３２を有する。第１電極層２７は、ベース金属体２５の上面２５ａにおける複数の第１段差３０上に配置されることができる。電極ベース２３の最表面の層が第１電極層２７であるとき、第１電極層２７の上面２７ａには、複数の第１段差３０にそれぞれ由来する複数の第２段差３２が提供される。結果として、ベース金属体２５の上面２５ａには、絶縁膜１９の表面１９ａにおける複数の段差２２にそれぞれ由来する複数の第１段差３０が提供される。

【0020】

第１電極層２７の上面２７ａには第２電極層２９が設けられ、第２電極層２９は、その上面２９ａ（表面）に、絶縁膜１９の表面１９ａにおける複数の段差２２にそれぞれ由来する複数の第３段差３４を有する。本実施例では、第３段差３４が第２電極層２９の上面２９ａに現れている。

【0021】

第２電極層２９の上面２９ａは、ボンディングワイヤといった金属ワイヤ３１に接続される。この接続プロセスに際して、電極ベース２３のベース金属体２５及び第１電極層２７並びに第２電極層２９を含む電極構造は、電極層（２７、２９）の面内方向に力を受ける。電極ベース２３の上面２３ａにおける第２段差３２は、電極ベース２３に搭載される第２電極層２９に加わる面内方向に力に対抗して、第２電極層２９がはがれる可能性を低減できる。

【0022】

支持体１３の表面１３ａに段差２２（段差構造）を設けると、面内方向に力への対抗に関して、第１電極層２７の上面２７ａの構造が、第１電極層２７の製造に起因する変動、例えば製造条件の変動及び成膜装置間の特性差、から受ける影響を低減できる。絶縁膜１９の表面１９ａにおける複数の段差２２は、ボンディング接合の品質を安定させることができる。

【0023】

第２電極層２９の上面２９ａには、電極ベース２３の上面２３ａにおける複数の第２段差３２に由来する複数の第３段差３４が提供されることができる。

【0024】

これまでの説明から理解されるように、第２電極層２９の上面２９ａにおいて、段差３４は、例えば周回するように描かれている。第３段差３４と同様に、段差２２、第１段差３０、及び第２段差３２も、周回の形状に形成されている。

【0025】

図１及び図２を参照すると、段差（２２、３０、３２、２４）の例示的な構造が示される。この実施例では、ベース金属体２５の上面２５ａにおける第１段差３０は、絶縁膜１９の表面１９ａにおける複数の段差２２に比べて、浅く描かれている。また、第１電極層２７の上面２７ａにおける第２段差３２は、ベース金属体２５の上面２５ａにおける第１段差３０に比べて、浅く描かれている。さらに、第２電極層２９の上面２９ａにおける第３段差３４は、第１電極層２７の上面２７ａにおける複数の第２段差３２に比べて、浅く描かれている。

【0026】

このように、パッド電極１５内に含まれる金属層が絶縁膜１９の表面１９ａから離れるにつれて、それぞれの金属層の表面に現れる段差の深さが徐々に浅くなることがある。第２電極層２９の厚さ、及び／又は成膜プロセスといった条件に依存して、第２電極層２９の上面２９ａにおける第３段差３４の形態は変化する。例えば、第２電極層２９には、非常に僅かな第３段差３４の上面２９ａ、或いは段差３４が実質的に現れない上面２９ａを提供することができる。

【0027】

しかしながら、電極ベース２３のベース金属体２５及び第１電極層２７の厚さ、及び／又は成膜プロセスといった条件を検討することによって、第１電極層２７と第２電極層２９との界面（接合３５ａ）における段差３２は、確実に形成されることができる。

【0028】

必要な場合には、半導体装置１１は、支持体１３の半導体領域１７に設けられた１又は複数の半導体素子３３を含むことができる。半導体素子３３のうちの少なくとも１つは、パッド電極１５に接続されることができる。

【0029】

図３（ａ）及び図３（ｂ）は、本実施形態に係る半導体装置の例示的な段差を示す図面である。図３（ａ）を参照すると、図１及び図２に示されるように、窪み、リセス又は溝の形状の段差２２が示される。窪み、リセス又は溝の形状の段差２２の形状に対応して、第１段差３０、第２段差３２、及び第３段差３４も、窪み、リセス又は溝の形状を有する。

【0030】

図３（ｂ）を参照すると、突起又はリッジの形状の段差２４が示される。突起又はリッジの形状の段差２４の形状に対応して、第１段差３０、第２段差３２、及び第３段差３４も、突起又はリッジの形状を有する。

【0031】

第２電極層２９は、第１電極層２７に接合することができ、この接合３５ａによって、第２電極層２９と第１電極層２７の上面２７ａとの界面の段差が、第２電極層２９と構造的に噛み合うことになる。このような段差構造は、面内方向に力を受ける第２電極層２９を第１電極層２７にしっかり固定できる。

【0032】

図１及び図２に示されるように、段差２２（３０、３２、３４）は、絶縁膜１９の表面１９ａのエリア２１の一部分に配置されていてもよい。半導体装置１１によれば、段差２２（３０、３２、３４）は、エリア２１の一部分に配置されることができ、これによって第１電極層２７には、その上面２７ａの該当する部分に、絶縁膜１９の段差２２に由来する段差３２が提供される。このような段差３２も、面内方向に力を受ける第２電極層２９をしっかり第１電極層２７に固定できる。

【0033】

半導体装置１１によれば、第２電極層２９の上面中央２９ｂは、金属ワイヤ３１に接続される。金属ワイヤ３１の端部、具体的にはその少なくとも一部分は、絶縁膜１９の表面１９ａにおける段差２２に由来する第３段差３４を含まない上面中央２９ｂに接合されることができる。第３段差３４は、第２電極層２９の上面中央２９ｂを囲む周辺部２９ｃに配置されることができる。第３段差３４を周辺部２９ｃに配置すると、ボンディングの接合品質に関して、段差３４の変動に起因する影響を低減できる。

【0034】

図１及び図２に示される実施例では、エリア２１は、周辺部２１ａ及び中央部２１ｂを含み、周辺部２１ａは中央部２１ｂを囲む。段差２２は、周辺部２１ａに設けられる。パッド電極１５は、周辺部２１ａ及び中央部２１ｂの上に配置される。

【0035】

半導体装置１１によれば、エリア２１の周辺部２１ａに段差２２を配置すると、第２電極層２９の上面２９ａの周辺部２９ｃに段差３４を配置することができる。第２電極層２９の上面中央２９ｂは、ボンディングワイヤに接続される。ボンディングワイヤの端部、具体的にはその少なくとも一部分は、絶縁膜の表面における段差２２に由来する第３段差３４を含まない上面中央に接合されることができる。第３段差３４をエリア２１の中央部２１ｂを囲んで配置すると、ボンディングに関して第３段差３４の形状の変動に起因する影響を低減できる。

【0036】

図４（ａ）から図１３（ｂ）を参照しながら、本実施の形態に係る半導体装置を製造する方法及び半導体組立体を作製する方法における主要な工程を説明する。図４（ａ）から図１３（ａ）は、それぞれの工程におけるボンディングパッド周辺を示す平面図であり、図４（ｂ）から図１３（ｂ）は、それぞれ、図４（ａ）から図１３（ａ）に対応する一段面を示す図面である。

【0037】

図４（ａ）及び図４（ｂ）は、支持体４６を作製する工程を示す。半導体領域を含む基板（引き続き、半導体基板４１として参照する）を準備すると共に、半導体基板４１に、１又は複数の半導体素子４３を作製する。半導体素子４３は、例えばＭＯＳ型トランジスタといったトランジスタを含むことができる。

【0038】

図５（ａ）及び図５（ｂ）は、絶縁膜を形成する工程を示す。絶縁膜は、例えば配線を含む層間絶縁膜を備えることができる。半導体素子４３を作製した後に、配線構造体４５を形成する。配線構造体４５は、半導体素子４３を被覆すると共に半導体素子４３の相互接続を提供する金属体を含むことができる。これ故に、配線構造体４５は、半導体領域の上に設けられた絶縁膜を含む。具体的には、配線構造体４５の表面は、絶縁体を含み、引き続き作製されるパッド電極に係る構造物から配線構造体４５内の導電体を絶縁する。配線構造体４５の表面絶縁体は、例えばシリコン酸化物、シリコン窒化物、及シリコン酸窒化物といったシリコン系無機絶縁体を含むことができ、必要な場合には、樹脂といった有機物を含むことができる。

【0039】

このように半導体基板４１上に作製された配線構造体４５及び半導体基板４１を含む基板が、引き続くパッド電極構造物の作製のために、支持体４６として準備された。

【0040】

図６（ａ）及び図６（ｂ）は、段差を形成する工程を示す。絶縁膜、例えば配線構造体４５の表面絶縁体に１又は複数の段差４７を形成する。図６（ｂ）を参照すると、段差４７は窪みであるけれども、既に説明したように、段差４７はリッジ、突起、溝、窪みといった様々な構造を含むことができる。

【0041】

具体的には、図６（ａ）の平面図は、パッド電極を配置するエリアを示している。例示的な作製手順は、以下のものである。配線構造体４５の表面絶縁体の表面にレジストを塗布する。フォトリソグラフィを用いて、配線構造体４５の表面絶縁体の表面にレジストマスクを形成する。レジストマスクは、段差４７の平面形状を規定するパターンを有する。そのパターンは、例えば図６（ｂ）に示される段差４７の位置に開口を有する。レジストマスクを用いて配線構造体４５の表面絶縁体をエッチングすることによってパターン形状を表面絶縁体に転写して、段差４７を形成する。図６（ｂ）は、段差４７の例示的な断面形状を示す。例示的な断面形状の段差４７は、基準面Ｒｅｆ１及び基準面Ｒｅｆ２に沿って延在するそれぞれの側面（４８ａ、４８ｂ）を有する溝、例えばＶ溝を含むことができる。基準面Ｒｅｆ１及び基準面Ｒｅｆ２は、配線構造体４５の表面絶縁体の表面に沿って延在する基準面Ｒｅｆ０に鋭角で交差する。Ｖ溝は、例えばエッチング条件（例えば、異方性）を連続的に変更することによって形成される。

【0042】

図７（ａ）及び図７（ｂ）は、シード層を形成する工程を示す。表面絶縁体に段差４７を形成した後に、基板の全面、具体的には配線構造体４５の表面の全体に、シード層４９を形成する。シード層４９は導電性を有しており、引き続く電解メッキ工程において確実な電流経路を提供できる。

【0043】

シード層４９は、段差４７の各々の側面（４８ａ、４８ｂ）、及び表面絶縁体の平坦なエリアを連続的に覆う。

【0044】

図８（ａ）及び図８（ｂ）は、パッド電極のためのマスクを形成する工程を示す。

【0045】

シード層４９を形成した後に、配線構造体４５の表面の上にマスク５１を形成する。マスク５１、例えばレジストといった樹脂を含むことができる。マスク５１は、パッド電極が形成されるべきエリアに開口５１ａを有する。開口５１ａには、段差４７の少なくとも一部分が現れており、本実施例では、段差４７の全てが現れている。

【0046】

図９（ａ）及び図９（ｂ）は、パッド電極の下部分、図１に示された電極ベース２３を堆積する工程を示す。図９（ｂ）を参照すると、例示的な電極ベース２３の形成のために、第１メッキ金属層５３及び第２メッキ金属層５７を順に堆積する。堆積は、本実施例では、マスク５１を用いて電解メッキ法によって実施されることができる。堆積は以下のように進む。まず、マスク５１の開口５１ａにおいて、シード層４９の上に第１メッキ金属層５３を堆積して、例えば銅を含むベース金属体を形成する。次いで、第１メッキ金属層５３の上に第２メッキ金属層５７を堆積して、例えばニッケル層を含む第１電極層２７を形成する。第２メッキ金属層５７は、ベース金属体の少なくとも上面に形成されることができる。さらに、必要な場合には、第３メッキ金属層６１の堆積に先立って、第２メッキ金属層５７上に又は第２メッキ金属層５７の堆積に替えて、例えばパラジウム層を含むメッキ金属層を堆積することができる。

【0047】

第１メッキ金属層５３は、銅を含むことができ、第２メッキ金属層５７は、ニッケルを含むことができる。具体的には、第１メッキ金属層５３は、銅厚膜を含むことができ、第２メッキ金属層５７は、ニッケル層を含むことができる。

【0048】

第１メッキ金属層５３の上面は、銅の堆積によって、配線構造体４５の表面の段差４７の窪みを引き継いで形成された第１窪部５５（第１段差）を有する。第２メッキ金属層５７の上面は、銅厚膜の上へのニッケル薄膜の堆積によって、配線構造体４５の表面の段差４７の窪み（又は、第１窪部５５）を引き継いで形成された第２窪部５９（第２段差）を有する。

【0049】

本実施例では、第１窪部５５は、段差４７の窪みよりも浅く、また第２窪部５９は、第１窪部５５よりも浅い。また、第１窪部５５の上部開口の幅は、段差４７の窪みの上部開口の幅よりも狭い。

【0050】

また、第２窪部５９の上部開口の幅は、第１窪部５５の上部開口の幅よりも狭い。

【0051】

図１０（ａ）及び図１０（ｂ）は、パッド電極の上部分、図１に示された第２電極層２９を堆積する工程を示す。図１０（ｂ）を参照すると、例示的な第２電極層２９のために、第３メッキ金属層６１を第２メッキ金属層５７の上に堆積する。堆積は、本実施例では、マスク５１を用いて電解メッキ法によって実施されることができる。第３メッキ金属層６１は、金を含むことができ、具体的には、第３メッキ金属層６１は、銅厚膜の上の金薄層を含むことができる。これらの堆積によって、パッド電極１５の主要部となる金属塊６５が生成された。

【0052】

既に説明したように、第１メッキ金属層５３の上面は、銅の堆積によって、配線構造体４５の表面の段差４７の窪みを引き継いで形成された第１窪部５５（第１段差）を有する。第２メッキ金属層５７の上面は、銅厚膜の上へのニッケル膜の堆積によって、配線構造体４５の表面の段差４７の窪み（又は、第１窪部５５）を引き継いで形成された第２窪部５９（第２段差）を有する。これに加えて、第３メッキ金属層６１の上面は、ニッケル膜の上への金膜の堆積によって、配線構造体４５の表面の段差４７の窪み（又は、第１窪部５５及び第２窪部５９）を引き継いで形成された第３窪部６３（第３段差）を有することができる。

【0053】

本実施例では、第３窪部６３は、第２窪部５９よりも浅い。また、第３窪部６３の上部開口の幅は、第２窪部５９の窪みの上部開口の幅よりも狭い。

【0054】

電解メッキ法による複数回の堆積によって、電極ベース２３の形成と、電極ベース２３の少なくとも上面を覆う第３メッキ金属層６１（第２電極層２９）とが、形成された。

【0055】

図１１（ａ）及び図１１（ｂ）は、マスクを除く工程を示す。図１１（ｂ）を参照すると、電解メッキ法の適用が完了した後に、マスク５１を剥離する。図１１（ａ）に示されるように、パッド電極１５の主要部となる金属塊６５が形成され、金属塊６５の外側にシード層４９が現れる。

【0056】

図１２（ａ）及び図１２（ｂ）は、シード層を除く工程を示す。金属塊６５の相互接続を回避するために、露出されたシード層４９を除去する。本実施例では、金属塊６５をマスクとして用いて、金属塊６５外側の、金属塊６５に覆われていないシード層４９をエッチングにより除去する。これらの工程により、パッド電極１５が形成される。パッド電極１５は、金属塊６５と、金属塊６５の下に横たわる残存のシード層４９とを含むことができる。本実施例では、金属塊６５の最表面には、第３窪部６３（第３段差）が現れている。

【0057】

これまでの工程によって、パッド電極１５を有する半導体装置１１を製造する方法の主要な工程が説明された。半導体装置１１を製造することによって、半導体装置１１が準備された。半導体装置１１の準備は、製造に限定されることなく、製造以外の手続によって入手することを含む。

【0058】

図１３（ａ）及び図１３（ｂ）は、ワイヤボンディング構造物を形成する組立体を作製する方法におけるワイヤボンディングを行う工程を示す。ワイヤボンディング構造物を形成する組立体を作製する方法は、第１電極層２７と第２電極層２９との接合３５ａを含むパッド電極１５を有する半導体装置１１を製造する方法の主要な工程、及びワイヤボンディングを行う工程を含むことができる。

【0059】

ボンディングワイヤ６７、例えば金ワイヤを金属塊６５（パッド電極１５）の最表面に接続する。ボンディングのために、金ワイヤの先端にはボールが形成されて、この金ボールが金属塊６５の最表面に接合を形成する。良好な接続を形成するために、接合工程では、金属塊６５の最表面には、超音波振動といった機械的な力が加えられる。

【0060】

本実施の形態のパッド電極１５によれば、接合プロセスにおける機械的な力に対抗して、パッド電極１５の第１電極層２９と第２電極層２７との間の剥がれの可能性が低減されることができる。

【0061】

図１４（ａ）から図１４（ｈ）の各々は、矩形の金属塊６５と、金属塊６５の上面に形成された第３窪部６３（第３段差）の形状を示す。金属塊６５は、第３窪部６３（第３段差）の位置に対応して配置される第２窪部５９（第２段差）を含み、第２窪部５９（第２段差）の位置に対応して配置される第１窪部５５（第１段差）を含む。配線構造体４５の表面は、第１窪部５５（第１段差）の位置に対応して配置される窪み（段差４７）を含む。

【0062】

図１４（ａ）を参照すると、金属塊６５の上面における第３窪部６３の例示的なパターンが示される。このパターンは、図４（ａ）から図１３（ｂ）を参照しながら説明された製造方法における生産物、並びに図１及び図２に示された半導体装置１１に適用されている。

【0063】

図１４（ｂ）から図１４（ｈ）の窪部６３のパターンを説明する。

【0064】

窪部６３のパターンは、図１４（ｂ）に示されるように、金属塊６５の上面の全体にわたって配置されることができる。

【0065】

また、窪部６３のパターンは、図１４（ｈ）に示されるように、金属塊６５の上面の中央部分に配置されることができる。

【0066】

さらに、窪部６３のパターンは、図１４（ａ）及び図１４（ｃ）から図１４（ｇ）に示されるように、金属塊６５の上面の周辺部分に配置されることができ、周辺部分は中央部分を囲む。

【0067】

具体的には、窪部６３は、図１４（ｂ）及び図１４（ｈ）に示されるように、格子状のパターンを有することができる。

【0068】

窪部６３は、図１４（ａ）及び図１４（ｆ）に示されるように、１又は複数の閉じたパターンを有することができる。

【0069】

窪部６３のパターンは、図１４（ｃ）、図１４（ｄ）、図１４（ｅ）、及び図１４（ｇ）に示されるように、金属塊６５の上面の対向する複数の位置で周辺部に配置されることができる。

【0070】

窪部６３のパターンは、図１４（ｃ）及び図１４（ｄ）に示されるように、金属塊６５の矩形上面の四隅に配置されることができる。

【0071】

窪部６３のパターンは、図１４（ｅ）及び図１４（ｇ）に示されるように、金属塊６５の矩形上面の複数の辺に沿って１又は複数の対向する位置に配置されることができる。

【0072】

第２電極層２９の面内方向に作用する力の観点から、窪部６３のパターンは窪部５９の形状と関連しているので、金属塊６５の上面において、一方向に延在する部分と、この一方向に交差する他方向に延在する部分とを含むことが好ましい。

【0073】

以上説明したように、本実施の形態によれば、金属層構造を有するパッド電極１５の表層に設けられた複数金属層間の剥がれの発生を低減できる構造を有する半導体装置１１、半導体装置１１を製造する方法、及び半導体装置１１を含む半導体組立体を製造する方法が提供される。

【0074】

本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。

【符号の説明】

【0075】

１１・・・半導体装置、１３・・・支持体、１３ａ・・・表面、１５・・・パッド電極、１５ａ・・・表面、１７・・・半導体領域、１９・・・絶縁膜、１９ａ・・・表面、２１・・・エリア、２１ａ・・・周辺部、２１ｂ・・・中央部、２２・・・段差、２３・・・電極ベース、２３ａ・・・上面、２４・・・段差、２５・・・ベース金属体、２５ａ・・・上面、２７・・・第１電極層、２７ａ・・・上面、２８・・・シード層、２９・・・第２電極層、２９ａ・・・上面、２９ｂ・・・上面中央、２９ｃ・・・周辺部、３０・・・第１段差、３１・・・金属ワイヤ、３２・・・第２段差、３３・・・半導体素子、３４・・・第３段差、３５ａ・・・接合、４１・・・半導体基板、４３・・・半導体素子、４５・・・配線構造体、４７・・・段差、４９・・・シード層、５１・・・マスク、５１ａ・・・開口、５３・・・第１メッキ金属層、５５・・・第１窪部、５７・・・第２メッキ金属層、５９・・・第２窪部、６１・・・第３メッキ金属層、６３・・・第３窪部、６５・・・金属塊、Ａｘ・・・軸、Ｒｅｆ０、Ｒｅｆ１、Ｒｅｆ２・・・基準面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】