知財求人 - 知財ポータルサイト「IP Force」
特開2024-60665窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024060665
(43)【公開日】2024-05-07
(54)【発明の名称】窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
(51)【国際特許分類】
C30B 29/38 20060101AFI20240425BHJP
H01L 21/205 20060101ALI20240425BHJP
C30B 25/18 20060101ALI20240425BHJP
H01L 21/20 20060101ALI20240425BHJP
【ＦＩ】
C30B29/38 D
H01L21/205
C30B25/18
H01L21/20
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022168075
(22)【出願日】2022-10-20
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】土屋 慶太郎
(72)【発明者】
【氏名】久保埜 一平
(72)【発明者】
【氏名】萩本 和徳
【テーマコード（参考）】
4G077
5F045
5F152
【Ｆターム（参考）】
4G077AA03
4G077BE15
4G077DB08
4G077ED04
4G077ED06
4G077EF02
4G077EF03
4G077HA12
4G077TK04
4G077TK08
5F045AA04
5F045AB09
5F045AB14
5F045AB17
5F045AC08
5F045AC12
5F045AD15
5F045AE27
5F045AF02
5F045AF03
5F045AF04
5F045AF09
5F045AF19
5F045BB11
5F045DA53
5F045DA69
5F045EB14
5F152LL05
5F152LN03
5F152LN05
5F152MM05
5F152MM10
5F152MM18
5F152NN03
5F152NN12
5F152NN30
5F152NP09
5F152NQ09
(57)【要約】 （修正有）
【課題】反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハの製造方法を提供する。
【解決手段】セラミックス含有基板１とセラミックス含有基板上に貼り合わされた単結晶層２を有する複合基板３と、複合基板上にエピタキシャル成長された窒化物半導体層４を有し、複合基板として、窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と複合基板の単結晶層上に窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と中間層上に窒化物半導体層をエピタキシャル成長させる工程を含み、中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハ１００を製造する方法。
【選択図】図１
【解決手段】セラミックス含有基板１とセラミックス含有基板上に貼り合わされた単結晶層２を有する複合基板３と、複合基板上にエピタキシャル成長された窒化物半導体層４を有し、複合基板として、窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と複合基板の単結晶層上に窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と中間層上に窒化物半導体層をエピタキシャル成長させる工程を含み、中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハ１００を製造する方法。
【選択図】図１
【特許請求の範囲】
【請求項1】
セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを有する複合基板と、前記複合基板上にエピタキシャル成長された窒化物半導体層と、を有する窒化物半導体エピタキシャルウエーハの製造方法であって、
前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、
前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、
前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、
前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法。
前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、
前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、
前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、
前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法。
【請求項2】
前記セラミックス含有基板として、セラミックスコアと前記セラミックスコアを被覆する封止層とを有する耐熱性支持基板と、前記耐熱性支持基板上に設けられた平坦化層と、を有するものを用いることを特徴とする請求項１に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項3】
前記セラミックスコアとして、多結晶ＡｌＮセラミックスを主成分とするものを用いることを特徴とする請求項２に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項4】
前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）で表される組成物により形成することを特徴とする請求項２に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項5】
前記平坦化層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）及び砒化アルミニウムのいずれかにより形成することを特徴とする請求項２に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項6】
前記単結晶層を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することを特徴とする請求項１に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項7】
前記中間層を、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することを特徴とする請求項１に記載の窒化物半導体エピタキシャルウエーハの製造方法。
【請求項8】
窒化物半導体層をエピタキシャル成長させるための下地基板として用いる窒化物半導体エピタキシャルウエーハ用複合基板であって、
セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを備え、前記セラミックス含有基板は、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有し、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものであることを特徴とする窒化物半導体エピタキシャルウエーハ用複合基板。
セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを備え、前記セラミックス含有基板は、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有し、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものであることを特徴とする窒化物半導体エピタキシャルウエーハ用複合基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板に関する。
【背景技術】
【0002】
ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）を作製することができるので、高周波用途の半導体デバイスとしての応用が期待されている。また、上記の窒化物は、機械的特性に優れた圧電体でもあり、通信用高周波フィルターや、センサー、エナジーハーベスターなどへの利用も期待されている。さらに、通信用途に留まらず、ディスプレイ用のマイクロＬＥＤにおいても窒化物半導体で作製することが検討されており、さらなる大口径化、高品質化、低価格化が求められている。
【0003】
しかしながら、これらの窒化物のウエーハを作製することは難しく、シリコン単結晶基板のような一般的な融液法での成長は難しい。産業応用上は、サファイヤやＳｉＣ、Ｓｉ基板上への気相成長による薄膜が使用されているが、成長中の応力により基板の変形やクラック、剥がれの発生が懸念され、成長条件やデバイス構造が制限されている。
【0004】
デバイス工程では反りが大きくなることで、吸着不良による落下や露光不良による歩留まり低下が懸念されるため、基板の反りは、Ｗａｒｐ＜５０μｍ，｜Ｂｏｗ｜≦４０μｍであることが望ましい。
一方、クラックが発生すると、クラックの発生個所では、デバイスを作製することができず、歩留まりが低下する。さらに大量のクラックが発生したり、応力が印加されたりすると、エピタキシャル層の剥がれが起こる。意図せず表層の薄膜が剥離すると、工程を汚染してデバイスの歩留まりが低下することが懸念される。
一方、クラックが発生すると、クラックの発生個所では、デバイスを作製することができず、歩留まりが低下する。さらに大量のクラックが発生したり、応力が印加されたりすると、エピタキシャル層の剥がれが起こる。意図せず表層の薄膜が剥離すると、工程を汚染してデバイスの歩留まりが低下することが懸念される。
【0005】
例えば、特許文献１、２では、エピタキシャル成長による応力を緩衝層で緩和することによって、反りを低減する技術が開示されている。しかしながら、Ｓｉ基板上にＧａＮを成長する、ヘテロエピタキシャル成長では、膜厚や組成に分布が生じて、特性の面内均一性が低下する恐れがある。
【0006】
一方、特許文献３では、ＧａＮと熱膨張係数がそろっている基板の上にＧａＮをエピタキシャル成長することで、エピタキシャル成長後の冷却による応力を低減する技術が開示されている。しかしながら、窒化物半導体を成長する単結晶層には、ＳｉやＳｉＧｅが使われているため、格子定数差による応力が発生する。格子定数差による応力によって反り不良、クラック、膜剥がれが発生することが懸念される。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特許第５１５９８５８号公報
【特許文献2】特開２００５－７２５６１号公報
【特許文献3】特表２０２０－５０５７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上記問題を解決するためになされたものであり、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハの製造方法及びこれに用いられる窒化物半導体エピタキシャルウエーハ用複合基板を提供することを目的とする。特に、マイクロＬＥＤ、高周波スイッチ、パワーアンプ、パワースイッチングデバイス用のＧａＮ系高移動度トランジスタ（ＨＥＭＴ）に適した、ＩＩＩ族窒化物半導体エピタキシャルウエーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明は、上記目的を達成するためになされたものであり、セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを有する複合基板と、前記複合基板上にエピタキシャル成長された窒化物半導体層と、を有する窒化物半導体エピタキシャルウエーハの製造方法であって、前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法を提供する。
【0010】
このような窒化物半導体エピタキシャルウエーハの製造方法によれば、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0011】
このとき、前記セラミックス含有基板として、セラミックスコアと前記セラミックスコアを被覆する封止層とを有する耐熱性支持基板と、前記耐熱性支持基板上に設けられた平坦化層と、を有するものを用いることができる。
【0012】
このような窒化物半導体エピタキシャルウエーハの製造方法によれば、より確実に、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0013】
このとき、前記セラミックスコアとして、多結晶ＡｌＮセラミックスを主成分とするものを用いることができる。
【0014】
このような窒化物半導体エピタキシャルウエーハの製造方法によれば、より確実に、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0015】
このとき、前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）で表される組成物により形成することができる。
【0016】
このような窒化物半導体エピタキシャルウエーハの製造方法によれば、より確実に、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0017】
このとき、前記平坦化層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）及び砒化アルミニウムのいずれかにより形成することができる。
前記単結晶層を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することができる。
前記単結晶層を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することができる。
【0018】
平坦化層、単結晶層としては、上記のようなものを用いることができ、これにより、より確実に、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0019】
このとき、前記中間層を、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することができる。
【0020】
このような窒化物半導体エピタキシャルウエーハの製造方法によれば、より確実に、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できる。
【0021】
本発明は、上記目的を達成するためになされたものであり、窒化物半導体層をエピタキシャル成長させるための下地基板として用いる窒化物半導体エピタキシャルウエーハ用複合基板であって、セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを備え、前記セラミックス含有基板は、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有し、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものであることを特徴とする窒化物半導体エピタキシャルウエーハ用複合基板を提供する。
【0022】
このような窒化物半導体エピタキシャルウエーハ用複合基板によれば、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハの下地基板として適したものとなる。
【発明の効果】
【0023】
以上のように、本発明の窒化物半導体エピタキシャルウエーハの製造方法によれば、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造することが可能となり、Ｗａｒｐ＜５０μｍ、｜Ｂｏｗ｜≦４０μｍで、クラックやエピ剥がれの無い安価なＧａＮエピタキシャル基板を歩留まり良く得ることが可能となり、また、成長中の反りを小さくして、様々な特性の面内均一性を向上させることが可能となる。
また、本発明の窒化物半導体エピタキシャルウエーハ用複合基板によれば、これを下地基板として用いることで、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できるものとなり、Ｗａｒｐ＜５０μｍ、｜Ｂｏｗ｜≦４０μｍで、クラックやエピ剥がれの無い安価なＧａＮエピタキシャル基板を提供できるものとなる。また、様々な特性の面内均一性を向上させたＧａＮエピタキシャル基板を製造できるものとなる。
また、本発明の窒化物半導体エピタキシャルウエーハ用複合基板によれば、これを下地基板として用いることで、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを製造できるものとなり、Ｗａｒｐ＜５０μｍ、｜Ｂｏｗ｜≦４０μｍで、クラックやエピ剥がれの無い安価なＧａＮエピタキシャル基板を提供できるものとなる。また、様々な特性の面内均一性を向上させたＧａＮエピタキシャル基板を製造できるものとなる。
【図面の簡単な説明】
【0024】
【図1】本発明の窒化物半導体エピタキシャルウエーハの製造方法で製造した窒化物半導体エピタキシャルウエーハの一例を示す断面図である。
【発明を実施するための形態】
【0025】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0026】
上述のように、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハの製造方法が求められていた。
【0027】
本発明者らは、上記課題について鋭意検討を重ねた結果、セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを有する複合基板と、前記複合基板上にエピタキシャル成長された窒化物半導体層と、を有する窒化物半導体エピタキシャルウエーハの製造方法であって、前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法により、反りが小さく、クラック、剥がれのない窒化物半導体エピタキシャルウエーハを提供できることを見出し、本発明を完成した。
【0028】
以下、本発明の実施形態に係る窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板について説明する。
【0029】
（窒化物半導体エピタキシャルウエーハ）
図１は、本発明の窒化物半導体エピタキシャルウエーハの製造方法で製造した窒化物半導体エピタキシャルウエーハの一例を示す断面図である。
図１に示すように、窒化物半導体エピタキシャルウエーハ１００は、複合基板３上に、窒化物半導体層４が積層されて構成されている。
窒化物半導体層４として、デバイス層１３が中間層１０上に積層されている。
デバイス層１３は、例えば、窒化ガリウム層１１に電子供与層１２が積層されてなり、窒化物半導体層を形成している。
複合基板３は、セラミックス含有基板１に単結晶層２が貼り合わされてなる。
セラミックス含有基板１は、耐熱性支持基板７に平坦化層８が積層されてなる。
耐熱性支持基板７は、セラミックスコア５が封止層６で被覆されてなる。
図１は、本発明の窒化物半導体エピタキシャルウエーハの製造方法で製造した窒化物半導体エピタキシャルウエーハの一例を示す断面図である。
図１に示すように、窒化物半導体エピタキシャルウエーハ１００は、複合基板３上に、窒化物半導体層４が積層されて構成されている。
窒化物半導体層４として、デバイス層１３が中間層１０上に積層されている。
デバイス層１３は、例えば、窒化ガリウム層１１に電子供与層１２が積層されてなり、窒化物半導体層を形成している。
複合基板３は、セラミックス含有基板１に単結晶層２が貼り合わされてなる。
セラミックス含有基板１は、耐熱性支持基板７に平坦化層８が積層されてなる。
耐熱性支持基板７は、セラミックスコア５が封止層６で被覆されてなる。
【0030】
（セラミックスコア５）
セラミックスコア５は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、窒化ガリウム（ＧａＮ）、窒化ホウ素（ＢＮ）またはこれらの混合体などを用いることができるが、熱膨張係数差や熱伝導度の観点からＡｌＮを主成分とするセラミックスで作製されるのが望ましい。
セラミックスコア５は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、窒化ガリウム（ＧａＮ）、窒化ホウ素（ＢＮ）またはこれらの混合体などを用いることができるが、熱膨張係数差や熱伝導度の観点からＡｌＮを主成分とするセラミックスで作製されるのが望ましい。
【0031】
（封止層６）
封止層６は、セラミックスコア５に含有されている物質が外部に漏洩することを防止するための層で、セラミックスコア５を包み込むように全面に形成されている。封止層６は、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物で作製される。封止層６はＭＯＣＶＤ法、常圧ＣＶＤ法、ＬＰＣＶＤ（低圧ＣＶＤ）法、スパッター法などの成膜法を用いて成膜することができる。特に、ＬＰＣＶＤ法を用いると緻密な膜を形成できるうえ、膜のカバレッジ性に優れるため好ましい。
封止層６は、セラミックスコア５に含有されている物質が外部に漏洩することを防止するための層で、セラミックスコア５を包み込むように全面に形成されている。封止層６は、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物で作製される。封止層６はＭＯＣＶＤ法、常圧ＣＶＤ法、ＬＰＣＶＤ（低圧ＣＶＤ）法、スパッター法などの成膜法を用いて成膜することができる。特に、ＬＰＣＶＤ法を用いると緻密な膜を形成できるうえ、膜のカバレッジ性に優れるため好ましい。
【0032】
（耐熱性支持基板７）
セラミックスコア５と封止層６からなる耐熱性支持基板７に、０．２μｍ～３．０μｍの平坦化層８が積層される。平坦化層８を成長することによって、耐熱性支持基板７のボイドや凹凸を埋めて、単結晶層２の貼り合せを容易にすることができる。平坦化層８は、窒化ケイ素や酸窒化ケイ素、砒化アルミニウムのいずれかを含むことが望ましい。成膜方法は、これに限定されないが、プラズマＣＶＤやＬＰＣＶＤ， 低圧ＭＯＣＶＤで成膜することができる。
また、必要に応じてポリシリコンを含む導電層を形成しても良い。導電層は、ポリシリコンを含み、ＬＰＣＶＤプロセス等によって堆積され、約５０～５００ｎｍの厚さを有する。これは導電性を付与するための層であり、例えばホウ素（Ｂ）やリン（Ｐ）等がドープされる。この導電層は、必要に応じて設けるものであって、なくても良く、また片面のみに成膜されていても良い。成膜される位置も、封止層６の内側（セラミックスコア５側）に限定されず、外側に設けても良い。
セラミックスコア５と封止層６からなる耐熱性支持基板７に、０．２μｍ～３．０μｍの平坦化層８が積層される。平坦化層８を成長することによって、耐熱性支持基板７のボイドや凹凸を埋めて、単結晶層２の貼り合せを容易にすることができる。平坦化層８は、窒化ケイ素や酸窒化ケイ素、砒化アルミニウムのいずれかを含むことが望ましい。成膜方法は、これに限定されないが、プラズマＣＶＤやＬＰＣＶＤ， 低圧ＭＯＣＶＤで成膜することができる。
また、必要に応じてポリシリコンを含む導電層を形成しても良い。導電層は、ポリシリコンを含み、ＬＰＣＶＤプロセス等によって堆積され、約５０～５００ｎｍの厚さを有する。これは導電性を付与するための層であり、例えばホウ素（Ｂ）やリン（Ｐ）等がドープされる。この導電層は、必要に応じて設けるものであって、なくても良く、また片面のみに成膜されていても良い。成膜される位置も、封止層６の内側（セラミックスコア５側）に限定されず、外側に設けても良い。
【0033】
（単結晶層２）
単結晶層２は、例えばシリコン単結晶層とすることができる。シリコン単結晶層は、シリコン単結晶から剥離、転写することで作製することができる。剥離・転写方法は、下記の方法に限定されないが、シリコン単結晶を準備する工程と、前記シリコン単結晶にイオン注入して脆弱層を形成する工程と、前記セラミックス含有基板１の平坦化層８と貼り合せて単結晶層２を分離する工程で作製することができる。イオン注入は、下記の元素に限定されないが、例えばＨ２，Ａｒ，Ｈｅなどを用いることができる。また、単結晶層２は、品質の良い窒化物半導体をエピタキシャル成長できればよく、シリコン単結晶層以外でも例えば、ＳｉＧｅ，ＳｉＣ，サファイヤ，ＧａＮ，ＡｌＧａＮ，ＡｌＮなどを使用することができる。
単結晶層２は、例えばシリコン単結晶層とすることができる。シリコン単結晶層は、シリコン単結晶から剥離、転写することで作製することができる。剥離・転写方法は、下記の方法に限定されないが、シリコン単結晶を準備する工程と、前記シリコン単結晶にイオン注入して脆弱層を形成する工程と、前記セラミックス含有基板１の平坦化層８と貼り合せて単結晶層２を分離する工程で作製することができる。イオン注入は、下記の元素に限定されないが、例えばＨ２，Ａｒ，Ｈｅなどを用いることができる。また、単結晶層２は、品質の良い窒化物半導体をエピタキシャル成長できればよく、シリコン単結晶層以外でも例えば、ＳｉＧｅ，ＳｉＣ，サファイヤ，ＧａＮ，ＡｌＧａＮ，ＡｌＮなどを使用することができる。
【0034】
（中間層１０）
中間層１０は、デバイス層１３の結晶性改善や応力の制御のために挿入される緩衝層として働く。中間層１０は、デバイス層１３と同一の設備で作製できるので、窒化物で作製されることが望ましい。例えば、中間層１０は、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することができる。
中間層１０は、デバイス層１３の結晶性改善や応力の制御のために挿入される緩衝層として働く。中間層１０は、デバイス層１３と同一の設備で作製できるので、窒化物で作製されることが望ましい。例えば、中間層１０は、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することができる。
【0035】
（窒化物半導体層４）
窒化物半導体層４の形成で、窒化物半導体層４に引張応力が印加されると、クラックの発生や剥離が懸念されるので、窒化物半導体層４に圧縮応力が印加されるように、中間層１０を設計することが望ましい。中間層１０によって圧縮応力を印加する方法は、下記の方法に限定されないが、窒化物半導体層４の格子定数より小さい格子定数の中間層を形成し、その直上に窒化物半導体層４を気相成長させることによって圧縮応力を発生させる方法で作製することができる。
一方、デバイス工程では反りが大きくなることで、吸着不良による落下や歩留まり低下が懸念されるので、窒化物半導体層４形成後の基板の反りは、Ｗａｒｐ＜５０μｍ，｜Ｂｏｗ｜≦４０μｍ、できればＷａｒｐ＜４０μｍ，｜Ｂｏｗ｜≦３０μｍであることが望ましく、クラック、剥がれ防止のための圧縮応力により、反りが増大してしまうことを防止する必要がある。
窒化物半導体層４の形成で、窒化物半導体層４に引張応力が印加されると、クラックの発生や剥離が懸念されるので、窒化物半導体層４に圧縮応力が印加されるように、中間層１０を設計することが望ましい。中間層１０によって圧縮応力を印加する方法は、下記の方法に限定されないが、窒化物半導体層４の格子定数より小さい格子定数の中間層を形成し、その直上に窒化物半導体層４を気相成長させることによって圧縮応力を発生させる方法で作製することができる。
一方、デバイス工程では反りが大きくなることで、吸着不良による落下や歩留まり低下が懸念されるので、窒化物半導体層４形成後の基板の反りは、Ｗａｒｐ＜５０μｍ，｜Ｂｏｗ｜≦４０μｍ、できればＷａｒｐ＜４０μｍ，｜Ｂｏｗ｜≦３０μｍであることが望ましく、クラック、剥がれ防止のための圧縮応力により、反りが増大してしまうことを防止する必要がある。
【0036】
（デバイス層１３）
複合基板３と中間層１０の上に、ＭＯＶＰＥ法やスパッタリングなどの気相成長で、窒化物の薄膜からなるデバイス層１３を作製する。窒化物は、例えば、ＧａＮ，ＡｌＮ，ＩｎＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＮ、ＡｌＳｃＮなどを用いることができる。窒化物の薄膜は１～１０μｍで、デバイスに合わせて設計することができる。
例えば、高移動度トランジスタ（ＨＥＭＴ）構造では、デバイス層１３は窒化ガリウム層１１とその上に形成されるＡｌＧａＮからなる電子供給層１２で構成される。デバイス層１３は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、例えばＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製される。
デバイス層１３は、窒化物半導体層４でもある。
複合基板３と中間層１０の上に、ＭＯＶＰＥ法やスパッタリングなどの気相成長で、窒化物の薄膜からなるデバイス層１３を作製する。窒化物は、例えば、ＧａＮ，ＡｌＮ，ＩｎＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＮ、ＡｌＳｃＮなどを用いることができる。窒化物の薄膜は１～１０μｍで、デバイスに合わせて設計することができる。
例えば、高移動度トランジスタ（ＨＥＭＴ）構造では、デバイス層１３は窒化ガリウム層１１とその上に形成されるＡｌＧａＮからなる電子供給層１２で構成される。デバイス層１３は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、例えばＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製される。
デバイス層１３は、窒化物半導体層４でもある。
【0037】
（窒化物半導体エピタキシャルウエーハの製造方法）
本発明の窒化物半導体エピタキシャルウエーハの製造方法は、セラミックス含有基板１とセラミックス含有基板１上に貼り合わされた単結晶層２とを有する複合基板３と、複合基板３上に中間層１０を介してエピタキシャル成長された窒化物半導体層４と、を有する窒化物半導体エピタキシャルウエーハ１００の製造方法である。
本発明の窒化物半導体エピタキシャルウエーハの製造方法は、セラミックス含有基板１とセラミックス含有基板１上に貼り合わされた単結晶層２とを有する複合基板３と、複合基板３上に中間層１０を介してエピタキシャル成長された窒化物半導体層４と、を有する窒化物半導体エピタキシャルウエーハ１００の製造方法である。
【0038】
以下に、ＧａＮ ＨＥＭＴに好適なエピタキシャル層の成長方法を示す。
窒化物半導体エピタキシャルウエーハ１００の製造方法は、例えば、複合基板準備工程と、複合基板導入工程と、複合基板クリーニング工程と、中間層形成工程と、窒化ガリウム層エピタキシャル成長工程と、電子供給層成長工程と、を有することができる。但し、本発明の方法はこれに限定されない。
窒化物半導体エピタキシャルウエーハ１００の製造方法は、例えば、複合基板準備工程と、複合基板導入工程と、複合基板クリーニング工程と、中間層形成工程と、窒化ガリウム層エピタキシャル成長工程と、電子供給層成長工程と、を有することができる。但し、本発明の方法はこれに限定されない。
【0039】
（複合基板準備工程）
複合基板準備工程は、複合基板３を準備する工程である。
複合基板３は、窒化物半導体層４をエピタキシャル成長させるための下地基板として用いる基板である。
複合基板３は、セラミックス含有基板１とセラミックス含有基板１上に貼り合わされた単結晶層２とを備え、窒化物半導体層４の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板１を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有する。
複合基板３は、本発明の窒化物半導体エピタキシャルウエーハ用複合基板でもある。
複合基板準備工程は、複合基板３を準備する工程である。
複合基板３は、窒化物半導体層４をエピタキシャル成長させるための下地基板として用いる基板である。
複合基板３は、セラミックス含有基板１とセラミックス含有基板１上に貼り合わされた単結晶層２とを備え、窒化物半導体層４の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板１を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有する。
複合基板３は、本発明の窒化物半導体エピタキシャルウエーハ用複合基板でもある。
【0040】
セラミックス含有基板１として、セラミックスコア５とセラミックスコア５を被覆する封止層６とを有する耐熱性支持基板７と、耐熱性支持基板７上に設けられた平坦化層８と、を有するものを用いることが好ましく、セラミックスコア５として、多結晶ＡｌＮセラミックスを主成分とするものを用いることが好ましい。これにより、セラミックス含有基板１の熱膨張係数を窒化物半導体層４の熱膨張係数の±１０％以内にできる。
なお、熱膨張係数差が±１０％以内というのは、８００～１４００℃（エピ成長中の温度域）における差である。
なお、熱膨張係数差が±１０％以内というのは、８００～１４００℃（エピ成長中の温度域）における差である。
【0041】
封止層６を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）で表される組成物により形成することが好ましい。これにより、容易にセラミックスコア５を密封できる。
【0042】
平坦化層８を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）及び砒化アルミニウムのいずれかにより形成することが好ましい。これにより、容易に平坦面を形成できる。
【0043】
単結晶層２を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することが好ましい。
【0044】
（複合基板導入工程）
複合基板３を薬品によりクリーニングしてから、ＭＯＶＰＥ装置の反応炉内に導入する。
複合基板３を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内を置換する。
複合基板３を薬品によりクリーニングしてから、ＭＯＶＰＥ装置の反応炉内に導入する。
複合基板３を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内を置換する。
【0045】
（複合基板クリーニング工程）
複合基板３を反応炉内で加熱して、基板の表面をクリーニングする。
クリーニングを行う温度は、基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。例えば、炉内圧力を５０ｍｂａｒに設定してクリーニングを実施する。炉内に水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
複合基板３を反応炉内で加熱して、基板の表面をクリーニングする。
クリーニングを行う温度は、基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。例えば、炉内圧力を５０ｍｂａｒに設定してクリーニングを実施する。炉内に水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
【0046】
（中間層形成工程）
中間層形成工程は、複合基板３の単結晶層２上に窒化物半導体層４に対して圧縮応力を付与する中間層１０を形成する工程である。
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、複合基板３の単結晶層２上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）をエピタキシャル成長させる。
また、この工程では、例えば、炉内圧力は５０ｍｂａｒ、基板温度１１２０℃で成長を行う。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。この工程では、ＴＭＡｌの流量を標準状態で０．２４（Ｌ／ｍｉｎ）（２４０ｓｃｃｍ），ＮＨ３の流量は２（Ｌ／ｍｉｎ）（２０００ｓｃｃｍ）でＡｌＮの成長を行う。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
中間層形成工程は、複合基板３の単結晶層２上に窒化物半導体層４に対して圧縮応力を付与する中間層１０を形成する工程である。
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、複合基板３の単結晶層２上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）をエピタキシャル成長させる。
また、この工程では、例えば、炉内圧力は５０ｍｂａｒ、基板温度１１２０℃で成長を行う。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。この工程では、ＴＭＡｌの流量を標準状態で０．２４（Ｌ／ｍｉｎ）（２４０ｓｃｃｍ），ＮＨ３の流量は２（Ｌ／ｍｉｎ）（２０００ｓｃｃｍ）でＡｌＮの成長を行う。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
【0047】
中間層１０の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハ１００を製造する。
中間層１０の膜厚を調整するとは、例えば、（１）複合基板３上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように４５０ｎｍ成膜すること、（２）複合基板３上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように９０ｎｍ成膜すること、（３）ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように１５０ｎｍ成膜することなどである。Ａｌ組成を減少させる方法は、連続的でも不連続的でも良く、また層全体として表面側に向かって減少し窒化物半導体層４に対して圧縮応力をかけられるものであれば局部的にＡｌ組成が高くなる箇所を伴っても良い。
中間層１０の膜厚を調整するとは、例えば、（１）複合基板３上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように４５０ｎｍ成膜すること、（２）複合基板３上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように９０ｎｍ成膜すること、（３）ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層１０を形成する、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように１５０ｎｍ成膜することなどである。Ａｌ組成を減少させる方法は、連続的でも不連続的でも良く、また層全体として表面側に向かって減少し窒化物半導体層４に対して圧縮応力をかけられるものであれば局部的にＡｌ組成が高くなる箇所を伴っても良い。
【0048】
中間層１０を、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することが好ましい。
【0049】
（窒化ガリウム層エピタキシャル成長工程）
窒化ガリウム層エピタキシャル成長工程は、中間層１０上に窒化ガリウム層１１をエピタキシャル成長させる工程である。
この工程では、規定の炉内圧力および基板温度において、原料であるＧａ，Ｎ源となるガスを導入することによって、中間層１０上に、ＧａＮあるいはＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる窒化ガリウム層１１をエピタキシャル成長させる。
また、この工程では、例えば、炉内圧力は２００ｍｂａｒ、基板温度１１２０℃で成長を行う。Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いた。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
窒化ガリウム層エピタキシャル成長工程は、中間層１０上に窒化ガリウム層１１をエピタキシャル成長させる工程である。
この工程では、規定の炉内圧力および基板温度において、原料であるＧａ，Ｎ源となるガスを導入することによって、中間層１０上に、ＧａＮあるいはＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる窒化ガリウム層１１をエピタキシャル成長させる。
また、この工程では、例えば、炉内圧力は２００ｍｂａｒ、基板温度１１２０℃で成長を行う。Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いた。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
【0050】
（電子供給層成長工程）
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、窒化ガリウム層１１上に、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる電子供給層１２をエピタキシャル成長させる。
この工程では、例えば、炉内圧力は１５０ｍｂａｒ、基板温度１１２０℃で成長を行う。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、窒化ガリウム層１１上に、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる電子供給層１２をエピタキシャル成長させる。
この工程では、例えば、炉内圧力は１５０ｍｂａｒ、基板温度１１２０℃で成長を行う。Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ），Ｇａ源としてはトリメチルガリウム（ＴＭＧａ），Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。ＴＭＡｌ，ＴＭＧａ，ＮＨ３のキャリアガスは、例えば、水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
【0051】
（ＷａｒｐとＢｏｗの基準についての説明）
購入した複合基板３はフラットなものばかりではない。こうした複合基板３にＧａＮを積むと、ＧａＮは基板の形状や素材の違いから生じる様々な応力をうけ、エピ形成後基板の反りが決まる。また、Ｓｉ上に品質の良いＧａＮを直接成長させることは難しいため、下地層の機能が優れているＡｌ含有窒化物層を中間層１０として設ける。中間層１０の厚さや組成構成によって基板から窒化ガリウム（ＧａＮ）層１１にかかる応力を調整し、ひいては全体の反りを制御することが可能とわかった。中間層１０でＧａＮに対し引っ張り応力を書けるとＧａＮエピを－方向に反らせるはずだが、ＧａＮエピに対して引っ張り応力をかけるとエピが剥がれるとわかった。よって、中間層１０ではＧａＮに対し圧縮応力、すなわち＋に反りが発生する方向に応力をかけることが望ましいとわかった。
購入した複合基板３はフラットなものばかりではない。こうした複合基板３にＧａＮを積むと、ＧａＮは基板の形状や素材の違いから生じる様々な応力をうけ、エピ形成後基板の反りが決まる。また、Ｓｉ上に品質の良いＧａＮを直接成長させることは難しいため、下地層の機能が優れているＡｌ含有窒化物層を中間層１０として設ける。中間層１０の厚さや組成構成によって基板から窒化ガリウム（ＧａＮ）層１１にかかる応力を調整し、ひいては全体の反りを制御することが可能とわかった。中間層１０でＧａＮに対し引っ張り応力を書けるとＧａＮエピを－方向に反らせるはずだが、ＧａＮエピに対して引っ張り応力をかけるとエピが剥がれるとわかった。よって、中間層１０ではＧａＮに対し圧縮応力、すなわち＋に反りが発生する方向に応力をかけることが望ましいとわかった。
【0052】
このようにＧａＮに対して圧縮応力を持つ中間層１０を加えたエピ形成後基板の反りは、元の複合基板３の反りにこの＋反りが乗ることになる。このため、複合基板３の段階で－の反りなら、エピ形成で＋の圧縮応力をかけることで、相殺してエピ形成後の反りの絶対値は小さくできるが、複合基板３の段階で＋の反りがエピ後の目標値上限である４０μｍを超えると、エピ形成後の反りを４０μｍ以下にするには引っ張り応力を持つ中間層１０とするしかなく、それだと剥がれが発生してしまう。
圧縮応力の大きさは厚さなどで制御できるため、複合基板３が＋に反っているほど、小さな圧縮応力の中間層１０を採用すればよい。
圧縮応力の大きさは厚さなどで制御できるため、複合基板３が＋に反っているほど、小さな圧縮応力の中間層１０を採用すればよい。
【0053】
また、複合基板３のＷａｒｐに関しても、中間層１０で圧縮歪をかけてエピタキシャル層基板（窒化物半導体層４形成後の基板１００のこと）のＢｏｗが４０μｍになるまでは正側に反りを修正が可能になるので、エピタキシャル工程（中間層＋デバイス層こと）で最大で（４０－複合基板のＢｏｗ）μｍ修正が可能と考えられる。よって、エピタキシャル基板のＷａｒｐ５０μｍ未満を実現するには、複合基板のＷａｒｐは５０＋（４０－Ｂｏｗ）μｍが最大の反り量と考えられる。一方、成長中の変位量が大きいとウエーハの形状変化により膜厚分布が変化するので、Ｂｏｗ，Ｗａｒｐは１５０μｍ未満が望ましい。
【0054】
上記の段落は、複合基板３のＷａｒｐの数値の根拠を説明している。前半は９０－ｂｏｗにすべき説明である。エピ工程は＋反りを生むことが望ましいが、エピ工程での反り変化値を＋Δとしたとき、＋Δは（４０－複合基板Ｂｏｗ）まで許容できるという事である。具体的には、エピ後に目指す＋反り上限はＢｏｗ≦４０なので、例えば、複合基板Ｂｏｗ＝４０なら、＋Δ＝４０－４０＝０で中間層１０以降の工程で＋に反らせる余裕はなく、Ｂｏｗ＝３９なら＋Δ＝１でとなり、１μｍだけ反らせられる余地があるということである。この余地分＋ΔをＷａｒｐの上限５０に加えてＷａｒｐの上限＜（９０－複合基板Ｂｏｗ）に到達しているとみられる。
【0055】
このように前半部分は、複合基板３が既に＋に反っていてエピ工程で加えられる＋Δがエピ後のＢｏｗ＝＋４０を上限にして決まるものであることを説明しているのに対し、最後の一文は、＋Δが大きすぎると良くないという話であるから、複合基板３の許容できる－側の下限に言及している。複合基板３が－に反っていれば、当然エピ後の＋上限までの余裕が大きくなる。例えば、複合基板３のＢｏｗ＝－１５０なら、エピ工程で＋１１０反らせてエピの目標下限－４０にもできるし、＋１９０反らせてエピの上限＋４０にすることもできる。逆に、エピ工程で＋１９０以上反らせてもよいのであれば、複合基板３はもっと大きな－値まで許容できるが、そこまで＋Δを大きくすると問題が生じる。
【0056】
複合基板３の形状をコントロールする方法は、下記の方法に限定されないが、セラミックスコア５を研磨加工によって凹形状にする方法やＳｉＯ２膜を片面に成膜して反らせる方法、凹形状のセラミックスコア５を選別する方法で作製することができる。
例えば、セラミックスコア５を研磨加工によってＢｏｗ－５０μｍ狙いで加工を行う。凹形状に加工する方法は、下記に限定されないが、例えば、表面側に接触する研磨定盤の形状を凸形状にすることによって作製することができる。その後、セラミックスコア５を包み込むように封止層６を０．０５～１．５μｍ成膜し、耐熱性支持基板７を作製する。成膜方法は、下記に限定されないが例えば、ＬＰＣＶＤ法で成長すると良い。
例えば、セラミックスコア５を研磨加工によってＢｏｗ－５０μｍ狙いで加工を行う。凹形状に加工する方法は、下記に限定されないが、例えば、表面側に接触する研磨定盤の形状を凸形状にすることによって作製することができる。その後、セラミックスコア５を包み込むように封止層６を０．０５～１．５μｍ成膜し、耐熱性支持基板７を作製する。成膜方法は、下記に限定されないが例えば、ＬＰＣＶＤ法で成長すると良い。
【0057】
続いて、耐熱性支持基板７の上面に、０．２～３μｍの平坦化層８を成膜してセラミックス含有基板１を作製する。平坦化層８の成膜は、下記に限定されないがプラズマＣＶＤ，ＬＰＣＶＤ，減圧ＭＯＣＶＤ法で成膜することができる。また、耐熱性支持基板７の下面に応力調整層を形成し、反りを調整しても良い。耐熱性支持基板７に 前記セラミックス含有基板１に単結晶層２を転写することで複合基板を得ることができる。
平坦化層８は、基板７の表面側のみに形成されるため複合基板３に反りを生じさせる原因となるが、セラミックスコア５を加工することによって、複合基板３のＢｏｗを－１５０～４０μｍの範囲で、Ｗａｒｐ＜１５０μｍかつＷａｒｐ＜９０－Ｂｏｗにコントロールすることができる。あるいは、平坦化層８の成膜と同時、あるいは成膜後に耐熱性支持基板７の裏面に応力調整層を形成して、複合基板３のＢｏｗが－１５０～４０μｍの範囲で、Ｗａｒｐ＜１５０μｍかつＷａｒｐ＜９０－Ｂｏｗにコントロールすることができる。
平坦化層８は、基板７の表面側のみに形成されるため複合基板３に反りを生じさせる原因となるが、セラミックスコア５を加工することによって、複合基板３のＢｏｗを－１５０～４０μｍの範囲で、Ｗａｒｐ＜１５０μｍかつＷａｒｐ＜９０－Ｂｏｗにコントロールすることができる。あるいは、平坦化層８の成膜と同時、あるいは成膜後に耐熱性支持基板７の裏面に応力調整層を形成して、複合基板３のＢｏｗが－１５０～４０μｍの範囲で、Ｗａｒｐ＜１５０μｍかつＷａｒｐ＜９０－Ｂｏｗにコントロールすることができる。
【0058】
以上のように、本発明の窒化物半導体エピタキシャルウエーハの製造方法を用いることによって、Ｗａｒｐ（μｍ）＜５０，｜Ｂｏｗ（μｍ）｜≦４０で、クラックやエピ剥がれの無い安価なＧａＮエピタキシャル基板を歩留まり良く得ることができる。
【実施例0059】
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
【0060】
［実施例１］
ＡｌＮセラミックス（抵抗率１０１４Ωｃｍ以上）で作製したセラミックスコアを準備した。
セラミックスコアの形状を機械研磨で凹形状になるように加工を行った。
加工後の基板を形状測定器（大塚電子製 ＯＰＴＭ）で測定した結果、Ｂｏｗは－１８９μｍで，Ｗａｒｐは１８９μｍであった。
続いて、窒化ケイ素からなる封止層と、酸化ケイ素からなる平坦化層を２μｍ成長させ、セラミックス含有基板を作製した。
その後、セラミックス含有基板にシリコン単結晶膜３００ｎｍを貼り合わせ、複合基板を作製した。
シリコン単結晶膜は、Ｓｉ＜１１１＞基板を準備し、イオン注入により脆弱層を形成、セラミックス含有基板に転写することで形成した。
ＡｌＮセラミックス（抵抗率１０１４Ωｃｍ以上）で作製したセラミックスコアを準備した。
セラミックスコアの形状を機械研磨で凹形状になるように加工を行った。
加工後の基板を形状測定器（大塚電子製 ＯＰＴＭ）で測定した結果、Ｂｏｗは－１８９μｍで，Ｗａｒｐは１８９μｍであった。
続いて、窒化ケイ素からなる封止層と、酸化ケイ素からなる平坦化層を２μｍ成長させ、セラミックス含有基板を作製した。
その後、セラミックス含有基板にシリコン単結晶膜３００ｎｍを貼り合わせ、複合基板を作製した。
シリコン単結晶膜は、Ｓｉ＜１１１＞基板を準備し、イオン注入により脆弱層を形成、セラミックス含有基板に転写することで形成した。
【0061】
このようにして作製した複合基板上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層を形成した。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、４５０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
窒化ガリウム層の膜厚としては、ＧａＮ ＨＥＭＴデバイスを作製するのに十分な転位密度や耐圧が得られる膜厚として５７５０ｎｍを採用した。
また、デバイス設計の都合で、窒化ガリウム層の膜厚をさらに増大させても、中間層との界面の格子定数差による応力は緩和しているため、反りに大きな影響は与えない。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、４５０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
窒化ガリウム層の膜厚としては、ＧａＮ ＨＥＭＴデバイスを作製するのに十分な転位密度や耐圧が得られる膜厚として５７５０ｎｍを採用した。
また、デバイス設計の都合で、窒化ガリウム層の膜厚をさらに増大させても、中間層との界面の格子定数差による応力は緩和しているため、反りに大きな影響は与えない。
【0062】
［実施例２］
セラミックスコアの加工後のＢｏｗを－１μｍ，Ｗａｒｐを４７μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
セラミックスコアの加工後のＢｏｗを－１μｍ，Ｗａｒｐを４７μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
【0063】
このようにして作製した複合基板上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層を形成した。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、９０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した（エピ工程は中間層以外実施例１と同じ）。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、９０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した（エピ工程は中間層以外実施例１と同じ）。
【0064】
［実施例３］
セラミックスコアの加工後のＢｏｗを－１００μｍ，Ｗａｒｐを１８９μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
セラミックスコアの加工後のＢｏｗを－１００μｍ，Ｗａｒｐを１８９μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
【0065】
［実施例４］
セラミックスコアの加工後のＢｏｗを－３０μｍ，Ｗａｒｐを４９μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
セラミックスコアの加工後のＢｏｗを－３０μｍ，Ｗａｒｐを４９μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
【0066】
このようにして作製した複合基板上に、ＭＯＣＶＤ法でＡｌＮとＡｌＧａＮからなる中間層を形成した。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、１５０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層はＡｌ組成を基板側から表面側に向かって減少するように、１５０ｎｍのＡｌＧａＮ層を成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
【0067】
［比較例１］
セラミックスコアの加工後のＢｏｗを－１９１μｍ，Ｗａｒｐを１９１μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
セラミックスコアの加工後のＢｏｗを－１９１μｍ，Ｗａｒｐを１９１μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
【0068】
［比較例２］
セラミックスコアの加工後のＢｏｗを１μｍ，Ｗａｒｐを４９μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例２と同様にした窒化物半導体エピタキシャルウエーハを作製した。
セラミックスコアの加工後のＢｏｗを１μｍ，Ｗａｒｐを４９μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例２と同様にした窒化物半導体エピタキシャルウエーハを作製した。
【0069】
［比較例３］
セラミックスコアの加工後のＢｏｗを－１００μｍ，Ｗａｒｐを１９０μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
セラミックスコアの加工後のＢｏｗを－１００μｍ，Ｗａｒｐを１９０μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例１と同様にした窒化物半導体エピタキシャルウエーハを作製した。
【0070】
［比較例４］
セラミックスコアの加工後のＢｏｗを－３０μｍ，Ｗａｒｐを５０μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例４と同様にした窒化物半導体エピタキシャルウエーハを作製した。
セラミックスコアの加工後のＢｏｗを－３０μｍ，Ｗａｒｐを５０μｍにした以外、複合基板、中間層、窒化物半導体層の材質、作製条件は実施例４と同様にした窒化物半導体エピタキシャルウエーハを作製した。
【0071】
［比較例５］
セラミックスコアの加工後のＢｏｗを０μｍ，Ｗａｒｐを４９μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
セラミックスコアの加工後のＢｏｗを０μｍ，Ｗａｒｐを４９μｍにした以外、材質、作製条件は実施例１と同様にした複合基板を作製した。
【0072】
このようにして作製した複合基板上に、ＭＯＣＶＤ法でＡｌＮとＧａＮ，ＡｌＧａＮからなる中間層を形成した。
比較例５では、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層をＡｌ組成５０％のＡｌＧａＮ層を１８０ｎｍ，Ａｌ組成６０％のＡｌＧａＮ層を８００ｎｍ成長させることで、Ａｌ組成を基板側から表面側に向かって増加するように成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
比較例５では、ＡｌＮ層は２５０ｎｍ成長し、ＡｌＧａＮ層をＡｌ組成５０％のＡｌＧａＮ層を１８０ｎｍ，Ａｌ組成６０％のＡｌＧａＮ層を８００ｎｍ成長させることで、Ａｌ組成を基板側から表面側に向かって増加するように成膜した。
中間層の成膜後、デバイス層となる窒化ガリウム層５７５０ｎｍとＡｌＧａＮからなる電子供給層２５ｎｍを成長し、窒化物半導体エピタキシャルウエーハを作製した。
【0073】
上記の実施例と比較例で作製されたウエーハの反り（Ｂｏｗ，Ｗａｒｐ）を形状測定器（大塚電子製 ＯＰＴＭ）で測定した。また、外周部の剥がれを、目視と実体顕微鏡で観察した。
反り測定の結果と、外周部の剥がれ観察の結果を表１に示す。
反り測定の結果と、外周部の剥がれ観察の結果を表１に示す。
【0074】
【表1】
【0075】
実施例１～４では、本発明の方法に従って作製されており、窒化物半導体層の成長後の反りは、｜Ｂｏｗ｜≦４０μｍ，Ｗａｒｐ＜５０μｍであった。また、外周部観察の結果、剥がれは見られなかった。
比較例１～４では、窒化物半導体層の成長後の反りは、エピタキシャル工程中に増大し、反り不良となった。
また、比較例５では、エピタキシャル成長中の応力によって引張応力が印加されて、反りは｜Ｂｏｗ｜≦４０μｍ，Ｗａｒｐ＜５０μｍであったが、外周部からエピタキシャル層が剥離しており、不良になった。
また、比較例４、５では、複合基板がＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有しないものとなった。
比較例１～４では、窒化物半導体層の成長後の反りは、エピタキシャル工程中に増大し、反り不良となった。
また、比較例５では、エピタキシャル成長中の応力によって引張応力が印加されて、反りは｜Ｂｏｗ｜≦４０μｍ，Ｗａｒｐ＜５０μｍであったが、外周部からエピタキシャル層が剥離しており、不良になった。
また、比較例４、５では、複合基板がＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有しないものとなった。
【0076】
以上のとおり、本発明の実施例によれば、反りが小さく、クラック、剥がれのないエピタキシャル基板を得ることができた。
【0077】
本明細書は、以下の態様を包含する。
［１］：セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを有する複合基板と、前記複合基板上にエピタキシャル成長された窒化物半導体層と、を有する窒化物半導体エピタキシャルウエーハの製造方法であって、前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法。
［２］：前記セラミックス含有基板として、セラミックスコアと前記セラミックスコアを被覆する封止層とを有する耐熱性支持基板と、前記耐熱性支持基板上に設けられた平坦化層と、を有するものを用いることを特徴とする上記［１］の窒化物半導体エピタキシャルウエーハの製造方法。
［３］：前記セラミックスコアとして、多結晶ＡｌＮセラミックスを主成分とするものを用いることを特徴とする上記［２］の窒化物半導体エピタキシャルウエーハの製造方法。
［４］：前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）で表される組成物により形成することを特徴とする上記［２］又は上記［３］の窒化物半導体エピタキシャルウエーハの製造方法。
［５］：前記平坦化層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）及び砒化アルミニウムのいずれかにより形成することを特徴とする上記［２］～上記［４］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［６］：前記単結晶層を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することを特徴とする上記［１］～上記［５］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［７］：前記中間層を、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することを特徴とする上記［１］～上記［６］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［８］：窒化物半導体層をエピタキシャル成長させるための下地基板として用いる窒化物半導体エピタキシャルウエーハ用複合基板であって、セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを備え、前記セラミックス含有基板は、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有し、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものであることを特徴とする窒化物半導体エピタキシャルウエーハ用複合基板。
［１］：セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを有する複合基板と、前記複合基板上にエピタキシャル成長された窒化物半導体層と、を有する窒化物半導体エピタキシャルウエーハの製造方法であって、前記複合基板として、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有するセラミックス含有基板を備え、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものを準備する工程と、前記複合基板の前記単結晶層上に前記窒化物半導体層に対して圧縮応力を付与する中間層を形成する工程と、前記中間層上に前記窒化物半導体層をエピタキシャル成長させる工程と、を含み、前記中間層の膜厚を調整することにより、Ｗａｒｐ（μｍ）＜５０、｜Ｂｏｗ（μｍ）｜≦４０の形状を有する窒化物半導体エピタキシャルウエーハを製造することを特徴とする窒化物半導体エピタキシャルウエーハの製造方法。
［２］：前記セラミックス含有基板として、セラミックスコアと前記セラミックスコアを被覆する封止層とを有する耐熱性支持基板と、前記耐熱性支持基板上に設けられた平坦化層と、を有するものを用いることを特徴とする上記［１］の窒化物半導体エピタキシャルウエーハの製造方法。
［３］：前記セラミックスコアとして、多結晶ＡｌＮセラミックスを主成分とするものを用いることを特徴とする上記［２］の窒化物半導体エピタキシャルウエーハの製造方法。
［４］：前記封止層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）で表される組成物により形成することを特徴とする上記［２］又は上記［３］の窒化物半導体エピタキシャルウエーハの製造方法。
［５］：前記平坦化層を、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）及び砒化アルミニウムのいずれかにより形成することを特徴とする上記［２］～上記［４］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［６］：前記単結晶層を、Ｓｉ、ＳｉＧｅ、ＳｉＣ、サファイヤ、ＧａＮ、ＡｌＧａＮ及びＡｌＮのいずれかにより形成することを特徴とする上記［１］～上記［５］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［７］：前記中間層を、ＡｌＮ、ＩｎＮ及びＧａＮの混晶により形成することを特徴とする上記［１］～上記［６］のいずれかの窒化物半導体エピタキシャルウエーハの製造方法。
［８］：窒化物半導体層をエピタキシャル成長させるための下地基板として用いる窒化物半導体エピタキシャルウエーハ用複合基板であって、セラミックス含有基板と前記セラミックス含有基板上に貼り合わされた単結晶層とを備え、前記セラミックス含有基板は、前記窒化物半導体層の熱膨張係数の±１０％以内の熱膨張係数を有し、－１５０＜Ｂｏｗ（μｍ）≦４０、Ｗａｒｐ（μｍ）＜１５０かつＷａｒｐ（μｍ）＜９０－Ｂｏｗ（μｍ）の形状を有するものであることを特徴とする窒化物半導体エピタキシャルウエーハ用複合基板。
【0078】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0079】
１…セラミックス含有基板、２…単結晶層、３…複合基板（「窒化物半導体エピタキシャルウエーハ用複合基板」）、４…窒化物半導体層、５…セラミックスコア、６…封止層、７…耐熱性支持基板、８…平坦化層、１０…中間層、１１…窒化ガリウム層、１２…電子供与層、１３…デバイス層、１００…窒化物半導体エピタキシャルウエーハ。
【図1】