特開 2024-62598 周波数同期回路及び発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024062598

(43)【公開日】2024-05-10

(54)【発明の名称】周波数同期回路及び発振回路

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240501BHJP

【ＦＩ】

H03B5/32 E

H03B5/32 A

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022170550

(22)【出願日】2022-10-25

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】佐藤 裕樹

【テーマコード（参考）】

5J079

【Ｆターム（参考）】

5J079AA04

5J079BA39

5J079BA41

5J079CB02

5J079DA25

5J079FA01

5J079FA14

5J079FA24

5J079FB02

5J079FB06

5J079FB35

5J079FB48

(57)【要約】

【課題】発振回路における消費電力及び位相雑音を抑制すること。
【解決手段】実施形態に係る周波数同期回路は、第１のスイッチトキャパシタ回路と、電流源と、周波数帰還回路とを備える。第１のスイッチトキャパシタ回路は、入力された基準周波数の基準周期信号に応じた第１のインピーダンスを発生する。電流源は、第１のインピーダンスに応じた基準電流を発生する。周波数帰還回路は、電圧制御発振回路と、第２のスイッチトキャパシタ回路と、電圧差検出回路とを含み、基準周波数に周波数同期された出力信号を発生する。電圧制御発振回路は、制御電圧に応じた周波数の出力信号を出力する。第２のスイッチトキャパシタ回路は、第１のスイッチトキャパシタ回路にカスコード接続され、出力信号に応じた第２のインピーダンスを発生する。電圧差検出回路は、基準電流及び第２のインピーダンスに応じて制御電圧を発生する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力された基準周波数の基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成された第１のスイッチトキャパシタ回路と、
前記第１のスイッチトキャパシタ回路に電気的に接続され、入力された第１の参照電圧を用いて前記第１のインピーダンスに応じた基準電流を発生するように構成された電流源と、
制御電圧に応じた出力周波数を有する出力信号を出力可能に構成された電圧制御発振回路と、
前記第１のスイッチトキャパシタ回路にカスコード接続され、前記電流源に電気的に接続され、前記出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するとともに、前記基準電流を用いて前記第２のインピーダンスに応じた電圧を発生するように構成された第２のスイッチトキャパシタ回路と、
前記第２のスイッチトキャパシタ回路及び前記電圧制御発振回路に電気的に接続され、前記第２のインピーダンスに応じた電圧と入力された第２の参照電圧との差分に応じて前記制御電圧を発生するように構成された電圧差検出回路と
を含み、前記基準周波数に周波数同期された前記出力周波数の前記出力信号を発生するように構成された周波数帰還回路と
を備える周波数同期回路。

【請求項2】

請求項１に記載の周波数同期回路と、
前記第１のスイッチトキャパシタ回路に電気的に接続され、水晶振動子の発振動作により前記基準周波数の前記基準周期信号を生成し、前記基準周期信号を前記第１のスイッチトキャパシタ回路に供給するように構成された水晶発振回路と
を備える発振回路。

【請求項3】

前記水晶発振回路と前記第１のスイッチトキャパシタ回路との間に電気的に接続され、前記基準周波数の基準周期信号のデューティー比を５０：５０に整形して前記第１のスイッチトキャパシタ回路に供給するように構成された第１の分周回路と、
前記電圧制御発振回路と前記第２のスイッチトキャパシタ回路との間に電気的に接続され、前記出力周波数の前記出力信号のデューティー比を５０：５０に整形して前記第２のスイッチトキャパシタ回路に供給するように構成された第２の分周回路と
をさらに備える、請求項２に記載の発振回路。

【請求項4】

前記水晶振動子と同一基板上に形成された温度センサと、
前記温度センサ、前記水晶発振回路、前記電流源及び前記電圧差検出回路に電気的に接続され、前記温度センサからの信号と前記基準周期信号と、前記水晶振動子の周波数温度特性とに基づいて、前記第１の参照電圧及び前記第２の参照電圧の電圧値を制御するように構成された制御回路と
を備える、請求項２又は請求項３に記載の発振回路。

【請求項5】

前記制御回路は、前記第２の参照電圧に対する前記第１の参照電圧を示す電圧比を前記水晶振動子の周波数温度特性に反比例させる、請求項４に記載の発振回路。

【請求項6】

前記制御回路は、前記電圧比に予め定められた係数を乗じた値を用いて前記第１の参照電圧及び前記第２の参照電圧の電圧値を制御する、請求項５に記載の発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書の実施形態は、周波数同期回路及び発振回路に関する。

【背景技術】

【0002】

従来、水晶振動子を発振させることにより所望の出力周波数を得る発振回路として、恒温槽型水晶発振回路（Ｏｖｅｎ Ｃｏｎｔｒｏｌｌｅｄ ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＯＣＸＯ）や電圧制御水晶発振回路（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＸＯ）が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００２－０２６６６０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一般に、水晶振動子からの出力周波数には温度依存性がある。しかしながら、ＯＣＸＯにおいては、恒温槽を用いて水晶振動子の温度を保つことにより出力周波数の変化を抑制するため、消費電力が大きいという問題があった。また、ＶＣＸＯにおいては、恒温槽を用いることなく制御電圧の入力に応じた周波数を出力可能であるためＯＣＸＯより消費電力が小さい一方、位相雑音が大きいという問題があった。

【0005】

本発明の目的は、上記に鑑みてなされたものであって、発振回路における消費電力及び位相雑音を抑制することである。

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するために、実施形態に係る周波数同期回路は、第１のスイッチトキャパシタ回路と、電流源と、周波数帰還回路とを備える。前記第１のスイッチトキャパシタ回路は、入力された基準周波数の基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成されている。前記電流源は、前記第１のスイッチトキャパシタ回路に電気的に接続され、入力された第１の参照電圧を用いて前記第１のインピーダンスに応じた基準電流を発生するように構成されている。前記周波数帰還回路は、電圧制御発振回路と、第２のスイッチトキャパシタ回路と、電圧差検出回路とを含み、前記基準周波数に周波数同期された前記出力周波数の前記出力信号を発生するように構成されている。前記電圧制御発振回路は、制御電圧に応じた出力周波数を有する出力信号を出力可能に構成されている。前記第２のスイッチトキャパシタ回路は、前記第１のスイッチトキャパシタ回路にカスコード接続され、前記電流源に電気的に接続され、前記出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するとともに、前記基準電流を用いて前記第２のインピーダンスに応じた電圧を発生するように構成されている。前記電圧差検出回路は、前記第２のスイッチトキャパシタ回路及び前記電圧制御発振回路に電気的に接続され、前記第２のインピーダンスに応じた電圧と入力された第２の参照電圧との差分に応じて前記制御電圧を発生するように構成されている。

【発明の効果】

【0007】

本発明によれば、発振回路における消費電力及び位相雑音を抑制することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る発振回路の構成の一例を示す図である。

【図2】図２は、図１の制御回路により実行される、水晶振動子の温度特性に応じた電圧制御について説明するための図である。

【図3】図３は、図１の周波数同期回路の位相雑音特性の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照しながら、周波数同期回路及び当該周波数同期回路を搭載する発振回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するものとする。

【0010】

図１は、実施形態に係る発振回路１の構成の一例を示す図である。実施形態に係る発振回路１は、図１に示すように、基準発振回路３及び周波数同期回路５を有する。

【0011】

基準発振回路３は、水晶発振回路３１及び温度センサ内蔵型水晶振動子を有する。温度センサ内蔵型水晶振動子は、水晶振動子３２、温度センサ３３及び基板３４を有する。温度センサ内蔵型水晶振動子において、水晶振動子３２及び温度センサ３３は、同一の基板３４上に実装されている。換言すれば、温度センサは、水晶振動子３２と同一基板３４上に形成されている。つまり、温度センサ３３は、基板３４を介して水晶振動子３２又はその周囲の温度を計測可能に構成されている。温度センサ３３としては、熱電対やサーミスタなど、任意の温度センサが適宜利用可能である。

【0012】

基準発振回路３は、固定レベルのバイアス電圧（例えば、電源電圧ＶＤＤ）が供給され、バイアス電圧に応じて発振動作を行い、基準周波数ＦＲＥＦの信号（周期信号）を生成するように構成されている。具体的には、水晶発振回路３１は、水晶振動子３２に接続され、固定レベルのバイアス電圧を用いて水晶振動子３２を発振させ、水晶振動子３２の発振動作により基準周波数ＦＲＥＦの信号を生成するように構成されている。なお、基準発振回路３は、基準周波数ＦＲＥＦの信号を生成できればよく、好ましくは水晶振動子の発振を用いる発振回路であるが、他の発振回路であってもよい。その場合、当該他の発振回路からの出力周波数の温度依存性に応じて参照電圧ＶＲＥＦ１及び参照電圧ＶＲＥＦ２の電圧値が制御されればよい。

【0013】

基準発振回路３において、水晶発振回路３１の出力ノード３１ｂは、制御回路５１のクロックノード５１ｃと、第１の分周回路５２の入力ノード５２ａとのそれぞれに接続される。基準発振回路３は、制御回路５１及び第１の分周回路５２のそれぞれに生成された基準周波数ＦＲＥＦの信号を供給するように構成されている。

【0014】

周波数同期回路５は、制御回路５１、第１の分周回路５２、第１のスイッチトキャパシタ回路５３、電流源５４、第２の分周回路５５、第２のスイッチトキャパシタ回路５６、電圧差検出回路５７及び電圧制御発振回路（ＶＣＯ）５８を有する。

【0015】

制御回路５１は、基準発振回路３と、電流源５４と、電圧差検出回路５７とのそれぞれに接続される。制御回路５１は、入力ノード５１ａが温度センサ３３に接続され、一対の出力ノード５１ｂの一方が電流源５４の制御ノード５４ｃに接続され、一対の出力ノード５１ｂの他方が電圧差検出回路５７の制御ノード５７ｃに接続され、クロックノード５１ｃが水晶発振回路３１の出力ノード３１ｂ及び第１の分周回路５２の入力ノード５２ａに接続される。制御回路５１は、温度センサ３３からの信号と、基準周波数ＦＲＥＦの信号と、水晶振動子３２の周波数温度特性とに基づいて、参照電圧ＶＲＥＦ１及び参照電圧ＶＲＥＦ２の電圧値を制御するように構成されている。

【0016】

第１の分周回路５２は、基準発振回路３及び第１のスイッチトキャパシタ回路５３の間に接続される。第１の分周回路５２の一対の出力ノード５２ｂは、一方が第１のスイッチトキャパシタ回路５３のスイッチ５３３の制御端に接続され、他方がスイッチ５３４の制御端に接続される。第１の分周回路５２は、基準発振回路３で生成された基準周波数ＦＲＥＦの信号を２分周し、各スイッチ５３３，５３４が相補的にオン・オフするように、分周された信号を各スイッチ５３３，５３４へ供給するように構成されている。つまり、第１の分周回路５２は、基準発振回路３において発振出力された基準周波数ＦＲＥＦの信号のデューティー比を５０：５０に整形して第１のスイッチトキャパシタ回路５３に供給するように構成されている。

【0017】

以下の説明では、基準周波数ＦＲＥＦの信号を基準周期信号と記載し、分周された基準周波数ＦＲＥＦの信号、すなわち周波数ＦＲＥＦ／２の信号を分周基準信号と記載する場合もある。

【0018】

第１のスイッチトキャパシタ回路５３は、第１の分周回路５２と電流源５４との間に接続される。第１のスイッチトキャパシタ回路５３は、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限するように構成された回路である。第１のスイッチトキャパシタ回路５３は、第１の分周回路５２からの分周基準信号に応じて容量素子を充放電させることで、分周基準信号に応じた第１のインピーダンスを発生するように構成されている。つまり、第１のスイッチトキャパシタ回路５３は、入力された分周基準信号の周波数ＦＲＥＦ／２を第１のインピーダンスに変換する周波数－インピーダンス変換回路の一例である。ここで、第１のスイッチトキャパシタ回路５３は、第１の分周回路５２を介して水晶発振回路３１の出力ノード３１ｂに接続される。このことから、第１のスイッチトキャパシタ回路５３は、基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成されていると表現できる。

【0019】

具体的には、第１のスイッチトキャパシタ回路５３は、図１に示すように、容量素子５３１，５３２及びスイッチ５３３，５３４を有する。スイッチ５３３，５３４は、電源電位ＶＤＤ及び電流源５４の入力ノード５４ａの間に直列に接続される。スイッチ５３３のスイッチ５３４とは反対側の一端は、電源電位ＶＤＤに接続される。スイッチ５３４のスイッチ５３３とは反対側の一端は、第１のスイッチトキャパシタ回路５３の出力ノード５３ｂを介して、電流源５４の入力ノード５４ａに接続される。容量素子５３１は、一端が電源電位ＶＤＤに接続され、他端がスイッチ５３３，５３４の間のノード５３５に接続される。つまり、容量素子５３１は、スイッチ５３３に並列に電源電位ＶＤＤ及びノード５３５の間に接続される。容量素子５３２は、一端が電源電位ＶＤＤに接続され、他端が出力ノード５３ｂに接続される。つまり、容量素子５３２は、スイッチ５３３，５３４に並列に電源電位ＶＤＤ及び出力ノード５３ｂの間に接続される。

【0020】

電流源５４は、第１のスイッチトキャパシタ回路５３及び電圧差検出回路５７の間に接続される。電流源５４は、入力ノード５４ａが第１のスイッチトキャパシタ回路５３の出力ノード５３ｂに接続され、出力ノード５４ｂが電圧差検出回路５７の入力ノード５７ａ及び第２のスイッチトキャパシタ回路５６の出力ノード５６ｂに接続され、制御ノード５４ｃが制御回路５１の出力ノード５１ｂに接続されている。具体的には、電流源５４は、制御回路５１から入力された参照電圧ＶＲＥＦ１を用いて、第１のインピーダンスに応じた電流、すなわち基準周波数ＦＲＥＦに応じた電流ＩＲＥＦ２を発生するように構成される。電流源５４は、電流ＩＲＥＦ２を電圧差検出回路５７の入力ノード５７ａに供給する。ここで、参照電圧ＶＲＥＦ１は、第１の参照電圧の一例である。また、電流ＩＲＥＦ２は、基準電流の一例である。

【0021】

一例として、電流源５４は、図１に示すように、トランジスタ５４１及び差動増幅回路５４２を有する。トランジスタ５４１は、入力ノード５４ａと出力ノード５４ｂとの間に接続される。トランジスタ５４１は、例えばＮＭＯＳトランジスタであり、ソースが出力ノード５４ｂに接続され、ドレインが入力ノード５４ａに接続され、ゲートが差動増幅回路５４２の出力端子に接続される。差動増幅回路５４２は、非反転入力端子（＋）が入力ノード５４ａに接続され、反転入力端子（－）が制御回路５１の出力ノード５１ｂに接続される。差動増幅回路５４２の反転入力端子（－）には、制御回路５１の出力ノード５１ｂからの参照電圧ＶＲＥＦ１が供給される。

【0022】

第２の分周回路５５は、第２のスイッチトキャパシタ回路５６及び電圧制御発振回路５８の間に接続される。第２の分周回路５５の一対の出力ノード５５ｂは、一方が第２のスイッチトキャパシタ回路５６のスイッチ５６３の制御端に接続され、他方がスイッチ５６４の制御端に接続される。第２の分周回路５５は、電圧制御発振回路５８で生成された出力周波数ＦＯＵＴの信号を２分周し、各スイッチ５６３，５６４が相補的にオン・オフするように、分周された信号を各スイッチ５６３，５６４へ供給するように構成されている。つまり、第２の分周回路５５は、電圧制御発振回路５８において発振出力された出力周波数ＦＯＵＴの信号のデューティー比を５０：５０に整形して第２のスイッチトキャパシタ回路５６に供給するように構成されている。

【0023】

以下の説明では、出力周波数ＦＯＵＴの信号を出力信号と記載し、分周された出力周波数ＦＯＵＴの信号、すなわち周波数ＦＯＵＴ／２の信号を分周出力信号と記載する場合もある。

【0024】

第２のスイッチトキャパシタ回路５６は、第２の分周回路５５と電圧差検出回路５７との間に接続される。また、第２のスイッチトキャパシタ回路５６は、第１のスイッチトキャパシタ回路にカスコード接続される。第２のスイッチトキャパシタ回路５６は、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限するように構成された回路である。第２のスイッチトキャパシタ回路５６は、第２の分周回路５５からの分周出力信号に応じて容量素子を充放電させることで、分周出力信号に応じた第２のインピーダンスを発生するように構成されている。つまり、第２のスイッチトキャパシタ回路５６は、入力された分周出力信号の周波数ＦＯＵＴ／２を第２のインピーダンスに変換する周波数－インピーダンス変換回路の一例である。ここで、第２のスイッチトキャパシタ回路５６は、第２の分周回路５５を介して電圧制御発振回路５８の出力ノード５８ｂに接続される。このことから、第２のスイッチトキャパシタ回路５６は、出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するように構成されていると表現できる。

【0025】

具体的には、第２のスイッチトキャパシタ回路５６は、図１に示すように、容量素子５６１，５６２及びスイッチ５６３，５６４を有する。スイッチ５６３，５６４は、電圧差検出回路５７の出力ノード５７ｂ及び電源電位ＶＳＳの間に直列に接続される。スイッチ５６３のスイッチ５６４とは反対側の一端は、第２のスイッチトキャパシタ回路５６の出力ノード５６ｂを介して、電圧差検出回路５７の出力ノード５７ｂに接続される。スイッチ５６４のスイッチ５６３とは反対側の一端は、電源電位ＶＳＳに接続される。容量素子５６１は、一端がスイッチ５６３，５６４の間のノード５６５に接続され、他端が電源電位ＶＳＳに接続される。つまり、容量素子５６１は、スイッチ５６４に並列にノード５６５及び電源電位ＶＳＳの間に接続される。容量素子５６２は、一端が出力ノード５６ｂに接続され、他端が電源電位ＶＳＳに接続される。つまり、容量素子５６２は、スイッチ５６３，５６４に並列に出力ノード５６ｂ及び電源電位ＶＳＳの間に接続される。

【0026】

電圧差検出回路５７は、電流源５４及び第２のスイッチトキャパシタ回路５６の間に接続される。また、電圧差検出回路５７は、第２のスイッチトキャパシタ回路５６及び電圧制御発振回路５８の間に接続される。電圧差検出回路５７は、入力ノード５７ａが出力ノード５７ｂ及び電流源５４の出力ノード５４ｂに接続され、出力ノード５７ｂが第２のスイッチトキャパシタ回路５６の出力ノード５６ｂに接続され、制御ノード５７ｃが制御回路５１の出力ノード５１ｂに接続され、出力ノード５７ｄが電圧制御発振回路５８の入力ノード５８ａに接続される。電圧差検出回路５７は、制御ノード５７ｃで参照電圧ＶＲＥＦ２を受け、出力ノード５７ｂで電流源５４及び第２のスイッチトキャパシタ回路５６により電圧ＶＲＥＦ＿Ｒを生成する。つまり、電圧差検出回路５７は、第２のインピーダンスに応じた電圧ＶＲＥＦ＿Ｒと参照電圧ＶＲＥＦ２との差分に応じて制御電圧ＶＣを発生するように構成されている。具体的には、電圧差検出回路５７は、参照電圧ＶＲＥＦ２及び電圧ＶＲＥＦ＿Ｒの差分が小さくなるように制御するための制御電圧ＶＣを生成し、出力ノード５７ｄから出力する。ここで、参照電圧ＶＲＥＦ２は、第２の参照電圧の一例である。

【0027】

一例として、電圧差検出回路５７は、図１に示すように、差動増幅回路５７２を有する。差動増幅回路５７２は、非反転入力端子（＋）が制御ノード５７ｃに接続され、反転入力端子（－）が入力ノード５７ａ及び出力ノード５７ｂに接続され、出力端子が出力ノード５７ｄに接続される。差動増幅回路５７２は、参照電圧ＶＲＥＦ２及び電圧ＶＲＥＦ＿Ｒの差分に応じた制御電圧ＶＣを生成する。

【0028】

電圧制御発振回路５８は、電圧差検出回路５７及び第２の分周回路５５の間に接続される。電圧制御発振回路５８は、入力ノード５８ａが電圧差検出回路５７の出力ノード５７ｄに接続され、出力ノード５８ｂが第２の分周回路５５の入力ノード５５ａに接続される。電圧制御発振回路５８は、電圧差検出回路５７からの制御電圧ＶＣに応じた出力周波数ＦＯＵＴを有する出力信号を出力可能に構成される。具体的には、電圧制御発振回路５８は、制御電圧ＶＣに応じて発振動作を行い、制御電圧ＶＣに応じた周波数ＦＯＵＴの出力信号を生成する。

【0029】

発振回路１の出力ノードは、電圧制御発振回路５８の出力ノード５８ｂ及び第２の分周回路５５の入力ノード５５ａの間に接続される。

【0030】

ここで、実施形態に係る発振回路１の動作例について説明する。

【0031】

基準発振回路３は、例えば、電源電圧ＶＤＤに応じた発振動作により基準周波数ＦＲＥＦの基準周期信号を生成し、第１の分周回路５２に供給する。第１の分周回路５２は、基準発振回路３からの基準周期信号を２分周し、周波数ＦＲＥＦ／２の分周基準信号を第１のスイッチトキャパシタ回路５３の各スイッチ５３３，５３４へ供給する。

【0032】

第１のスイッチトキャパシタ回路５３では、スイッチ５３３，５３４が、分周基準信号のレベルに応じて相補的にオン・オフする。これにより、容量素子５３１が充放電される。例えばスイッチ５３３がオン状態、かつ、スイッチ５３４がオフ状態のとき、容量素子５３１の電荷（電子）が電源電位ＶＤＤに排出され、容量素子５３１が放電される。例えばスイッチ５３３がオフ状態、かつ、スイッチ５３４がオン状態のとき、電流源５４の入力ノード５４ａを流れる電流ＩＲＥＦ１に応じた電荷（電子）が容量素子５３１に蓄積され、容量素子５３１が充電される。このとき、容量素子５３２は、分周基準信号のレベルに関わらず、電流源５４の入力ノード５４ａを流れる電流ＩＲＥＦ１に応じた電荷を蓄積した状態を維持している。

【0033】

すなわち、第１のスイッチトキャパシタ回路５３は、基準周波数ＦＲＥＦに基づく周波数ＦＲＥＦ／２を有する分周基準信号によって容量素子５３１に対して周期的に充電と放電とを繰り返すことで、等価的に分周基準信号の周波数ＦＲＥＦ／２に対応する第１のインピーダンスを発生できる。このとき、第１のスイッチトキャパシタ回路５３の出力ノード５３ｂの電圧ＶＲＥＦ＿Ｓは、容量素子５３１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子５３２によって平均化されながら安定点に収束する。安定点における出力ノード５３ｂ（入力ノード５４ａ）の電圧ＶＲＥＦ＿Ｓは、電流源５４により参照電圧ＶＲＥＦ１に等しくなるように制御される。具体的には、トランジスタ５４１及び差動増幅回路５４２により形成されるフィードバックループにおいて、差動増幅回路５４２は、電圧ＶＲＥＦ＿Ｓが参照電圧ＶＲＥＦ１に等しくなるようにトランジスタ５４１のゲート電圧を制御する。

【0034】

このため、安定点における電流源５４の出力ノード５４ｂでは、ＶＲＥＦ１に応じた電流ＩＲＥＦ２が発生される。また、電流ＩＲＥＦ２は、電流ＩＲＥＦ１に等しく、第１のスイッチトキャパシタ回路５３で発生する第１のインピーダンスに依存し、分周基準信号に対応している。

【0035】

第２の分周回路５５は、電圧制御発振回路５８からの出力周波数ＦＯＵＴの出力信号を２分周し、周波数ＦＯＵＴ／２の分周出力信号を第２のスイッチトキャパシタ回路５６の各スイッチ５６３，５６４へ供給する。

【0036】

第２のスイッチトキャパシタ回路５６では、スイッチ５６３，５６４が、分周出力信号のレベルに応じて相補的にオン・オフする。これにより、容量素子５６１が充放電される。例えばスイッチ５６４がオン状態、かつ、スイッチ５６３がオフ状態のとき、容量素子５６１の電荷（電子）が電源電位ＶＳＳに排出され、容量素子５６１が放電される。例えばスイッチ５６４がオフ状態、かつ、スイッチ５６３がオン状態のとき、電流源５４によりＶＲＥＦ１に応じて発生された電流ＩＲＥＦ２に応じた電荷（電子）が容量素子５６１に蓄積され、容量素子５６１が充電される。このとき、容量素子５６２は、分周出力信号のレベルに関わらず、電流ＩＲＥＦ２に応じた電荷を蓄積した状態を維持している。

【0037】

すなわち、第２のスイッチトキャパシタ回路５６は、出力周波数ＦＯＵＴに基づく周波数ＦＯＵＴ／２を有する分周出力信号によって容量素子５６１に対して周期的に充電と放電とを繰り返すことで、等価的に分周出力信号の周波数ＦＯＵＴ／２に対応する第２のインピーダンスを発生できる。ここで、第２のスイッチトキャパシタ回路５６は、電流ＩＲＥＦ２を用いて第２のインピーダンスに応じた電圧ＶＲＥＦ＿Ｒを発生するように構成されている。このとき、第２のスイッチトキャパシタ回路５６の出力ノード５６ｂの電圧ＶＲＥＦ＿Ｒは、容量素子５６１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子５６２によって平均化されながら安定点に収束する。安定点における出力ノード５６ｂ（出力ノード５７ｂ）の電圧ＶＲＥＦ＿Ｒは、電圧差検出回路５７により参照電圧ＶＲＥＦ２に等しくなるように制御される。具体的には、差動増幅回路５７２は、電圧ＶＲＥＦ＿Ｒが参照電圧ＶＲＥＦ２に等しくなるように、制御電圧ＶＣを生成する。

【0038】

また、周波数同期回路５において、第２の分周回路５５、第２のスイッチトキャパシタ回路５６、電圧差検出回路５７及び電圧制御発振回路５８は、周波数帰還回路（フィードバックループ）を形成している。周波数帰還回路は、基準周波数ＦＲＥＦに周波数同期された出力周波数ＦＯＵＴの出力信号を発生するように構成されている。つまり、電圧差検出回路５７→電圧制御発振回路５８→第２の分周回路５５→第２のスイッチトキャパシタ回路５６→電圧差検出回路５７の周波数帰還回路を用いて、電圧差検出回路５７は、電圧ＶＲＥＦ＿Ｒが参照電圧ＶＲＥＦ２に等しくなるように、制御電圧ＶＣをフィードバック制御する。

【0039】

このため、安定点における電圧差検出回路５７の出力ノード５７ｂでは、電圧ＶＲＥＦ＿Ｒは、参照電圧ＶＲＥＦ２に等しく、第２のスイッチトキャパシタ回路５６で発生する第２のインピーダンス及び電流ＩＲＥＦ２に依存し、分周出力信号に対応している。このようにして、分周出力信号の周波数ＦＯＵＴ／２は、分周基準信号の周波数ＦＲＥＦ／２に同期される。つまり、出力周波数ＦＯＵＴは、基準周波数ＦＲＥＦに同期される。

【0040】

電圧制御発振回路５８は、電圧差検出回路５７からの制御電圧ＶＣに応じた発振動作により周波数ＦＯＵＴの出力信号を生成し、第２の分周回路５５及び発振回路１の出力ノードに供給する。つまり、安定点における発振回路１の出力ノードには、基準周波数ＦＲＥＦに同期された出力周波数ＦＯＵＴの出力信号が供給される。

【0041】

このように、実施形態に係る周波数同期回路５は、参照電圧ＶＲＥＦ１，ＶＲＥＦ２を用いて、基準発振回路３で発振した周波数ＦＲＥＦと同じ周波数になるように形成された周波数帰還回路を有する。

【0042】

また、水晶振動子は、その切断方位に応じた周波数温度特性を有することが知られている。図２は、図１の制御回路５１により実行される、水晶振動子３２の周波数温度特性に応じた電圧制御について説明するための図である。図２は、切断方位Ａの水晶振動子の周波数温度特性（実線）と、切断方位Ｂの水晶振動子の周波数温度特性（破線）とを例示する。

【0043】

このため、実施形態に係る発振回路１の出力周波数ＦＯＵＴは、以下の関係式で表されるように、水晶振動子３２の周波数温度特性に応じた補正値（Ｆｘ）を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２と、基準周波数ＦＲＥＦとの関数として表現することができる。

【0044】

【数1】

【0045】

ここで、水晶振動子３２の周波数温度特性に応じた補正値（Ｆｘ）は、図２に例示するように、例えば、周波数温度特性の周波数軸の正負を反転させた値である。

【0046】

なお、上記の関係式では、第１のスイッチトキャパシタ回路５３の容量素子５３１と、第２のスイッチトキャパシタ回路５６の容量素子５６１とは、容量値が等しいとする。また、第１のスイッチトキャパシタ回路５３の容量素子５３２と、第２のスイッチトキャパシタ回路５６の容量素子５６２とは、容量値が等しいとする。

【0047】

制御回路５１は、参照電圧ＶＲＥＦ２に対する参照電圧ＶＲＥＦ１を示す電圧比ＶＲＥＦ１／ＶＲＥＦ２を水晶振動子３２の周波数温度特性に反比例させる。具体的には、制御回路５１は、ＶＲＥＦ１／ＶＲＥＦ２をα／ΔＶとしたとき、ΔＶが∂Ｆｘ／∂Ｔとなるように参照電圧ＶＲＥＦ１，ＶＲＥＦ２を制御し、基準周波数ＦＲＥＦの温度特性をキャンセルする。ここで、係数αは、基準周波数ＦＲＥＦに対する出力周波数ＦＯＵＴの増幅率（減衰率）を示す。一例として、係数αは、水晶振動子３２の切断方位に応じて規定される。制御回路５１は、電圧比ＶＲＥＦ１／ＶＲＥＦ２に予め定められた係数αを乗じた値を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２の電圧値を制御する。

【0048】

具体的には、制御回路５１は、基準発振回路３において水晶振動子３２と同一基板上に設けられている温度センサ３３からの信号を取得し、水晶振動子３２の温度ｘに応じた補正値（Ｆｘ）を、内部のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリに格納されたテーブル又は関係式を用いて取得する。これにより、制御回路５１は、水晶振動子３２の温度ｘに応じたα／ΔＶに基づいてＶＲＥＦ１／ＶＲＥＦ２の比を決定し、当該比を満たす参照電圧ＶＲＥＦ１，ＶＲＥＦ２を出力する。

【0049】

なお、制御回路５１の内部のメモリには、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘと、参照電圧ＶＲＥＦ１，ＶＲＥＦ２又はＶＲＥＦ１／ＶＲＥＦ２と、の対応を示すテーブル又は関係式が格納されていてもよい。この場合、制御回路５１は、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘに応じた参照電圧ＶＲＥＦ１，ＶＲＥＦ２を読み出したり、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘに応じたＶＲＥＦ１／ＶＲＥＦ２を読み出して当該比を満たす参照電圧ＶＲＥＦ１，ＶＲＥＦ２を決定したりすればよい。

【0050】

従来、水晶振動子を発振させることにより所望の出力周波数を得る発振回路として、恒温槽型水晶発振回路（Ｏｖｅｎ Ｃｏｎｔｒｏｌｌｅｄ ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＯＣＸＯ）や電圧制御水晶発振回路（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＸＯ）が知られている。

【0051】

一般に、水晶振動子からの出力周波数には温度依存性がある。しかしながら、ＯＣＸＯにおいては、恒温槽を用いて水晶振動子の温度を保つことにより出力周波数の変化を抑制する。このため、ＯＣＸＯでは、ヒーターが必要になり他の発振回路と比較して消費電力が大きいという問題があった。

【0052】

ＶＣＸＯにおいては、制御電圧の入力に応じた周波数を出力可能であるため、制御電圧を高精度に制御することで恒温槽を用いることなく温度安定性を向上し、ＯＣＸＯより消費電力を低減することができる。一方、ＶＣＸＯにおいては、バリキャップダイオード（可変容量素子）の素子Ｑ（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）が低いことに起因して、他の水晶発振回路と比較して位相雑音が大きいという問題があった。

【0053】

このような中、実施形態に係る発振回路１において周波数同期回路５は、周波数帰還回路を有する。当該周波数帰還回路は、第２のスイッチトキャパシタ回路５６で周波数を電圧比較し、その負帰還により基準周波数ＦＲＥＦに周波数同期された出力周波数ＦＯＵＴの出力信号を発生するように構成されている。

【0054】

図３は、図１の周波数同期回路５の位相雑音特性の一例を示す図である。図３のグラフにおいて、縦軸及び横軸は、それぞれ、位相雑音［ｄＢ］及び周波数のオフセット［Ｈｚ］を示す。

【0055】

この構成によれば、バリキャップダイオードを使用せずにＶＣＸＯを実現することができるため、Ｑ値を向上し、位相雑音をＦＯＵＴ＝ＦＲＥＦに近づけ、図３の特性曲線の積分値で表現される位相雑音を改善することができる。つまり、図３に例示するように、バリキャップダイオードを使用するＶＣＸＯと比較して低位相雑音化を実現することができる。

【0056】

また、実施形態に係る発振回路１において第１の分周回路５２及び第２の分周回路５５は、それぞれ、基準周波数ＦＲＥＦの基準周期信号及び出力周波数ＦＯＵＴの出力信号のデューティー比を５０：５０に整形するように構成されている。この構成によれば、基準周波数ＦＲＥＦ及び出力周波数ＦＯＵＴが高い場合であっても、第１のスイッチトキャパシタ回路５３及び第２のスイッチトキャパシタ回路５６における容量素子の充放電を適切に行うことができる。

【0057】

また、実施形態に係る発振回路１において制御回路５１は、電圧比ＶＲＥＦ１／ＶＲＥＦ２を水晶振動子３２の周波数温度特性に反比例させるように構成されている。この構成によれば、シンプルパッケージ水晶発振器（Ｓｉｍｐｌｅ Ｐａｃｋａｇｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＳＰＸＯ）と同様にして高精度な基準周波数ＦＲＥＦの基準周期信号を生成しつつ、ＳＰＸＯの温度特性を参照電圧ＶＲＥＦ１，ＶＲＥＦ２の制御によりキャンセルさせることができる。このように、実施形態に係る発振回路１は、出力周波数ＯＵＴが参照電圧ＶＲＥＦ１，ＶＲＥＦ２の関数として表される回路構成を有するため、ヒータレスでＯＣＸＯと同様の温度安定性を実現することができる。

【0058】

また、実施形態に係る発振回路１において制御回路５１は、水晶振動子３２の切断方位などに応じて予め定められた係数αを電圧比ＶＲＥＦ１／ＶＲＥＦ２に乗じた値を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２の各電圧値を制御するように構成されている。この構成によれば、係数αを高分解能で制御することにより、出力周波数ＦＯＵＴを微調整することができる。

【0059】

なお、係数αは、出力周波数の調整パラメータとして使用可能である。このため、実施形態に係る発振回路１によれば、水晶振動子３２自体のトリミングを不要とすることもできる。

【0060】

以上説明した少なくとも１つの実施形態によれば、発振回路における消費電力及び位相雑音を抑制することができる。

【0061】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0062】

１ 発振回路
３ 基準発振回路
３１ 水晶発振回路
３２ 水晶振動子
３３ 温度センサ
３４ 基板
５ 周波数同期回路
５１ 制御回路
５２ 第１の分周回路
５３ 第１のスイッチトキャパシタ回路
５４ 電流源
５５ 第２の分周回路
５６ 第２のスイッチトキャパシタ回路
５７ 電圧差検出回路
５８ 電圧制御発振回路

【図1】

【図2】

【図3】