特開 2024-66495 連続波源およびパルス源とのＲＦインピーダンス整合

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024066495

(43)【公開日】2024-05-15

(54)【発明の名称】連続波源およびパルス源とのＲＦインピーダンス整合

(51)【国際特許分類】

   H05H 1/46 20060101AFI20240508BHJP

【ＦＩ】

H05H1/46 R

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023184881

(22)【出願日】2023-10-27

(31)【優先権主張番号】63/420,829

(32)【優先日】2022-10-31

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/420,855

(32)【優先日】2022-10-31

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/435,433

(32)【優先日】2022-12-27

(33)【優先権主張国・地域又は機関】US

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】519237203

【氏名又は名称】エーエスエム・アイピー・ホールディング・ベー・フェー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】イムラン・アハマド・ブッタ

(72)【発明者】

【氏名】トミスラフ・ロジック

【テーマコード（参考）】

2G084

【Ｆターム（参考）】

2G084AA02

2G084AA05

2G084CC12

2G084CC33

2G084DD02

2G084DD15

2G084DD53

2G084DD55

2G084DD57

2G084HH08

2G084HH22

2G084HH23

2G084HH24

2G084HH52

(57)【要約】

【課題】半導体製造のためのシステムを提供する。
【解決手段】一つの実施形態において、半導体製造のためのシステムは、連続波（ＣＷ）無線周波数（ＲＦ）源およびパルスＲＦ源を含む。システムは、ＣＷ ＲＦ源と負荷の間に配置された整合ネットワーク、および制御回路をさらに含む。制御回路は、パルスＲＦ信号を示す一つ以上の信号を受信し、パルスＲＦ信号の一部分を選択する。次に、制御回路は、パルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングする。少なくとも一つのパラメータに基づいて、制御回路は、少なくとも一つの可変リアクタンス素子の変更を引き起こし、これは整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こす。
【選択図】図１

【特許請求の範囲】

【請求項1】

システムであって、
ＣＷ ＲＦ信号を負荷に提供するように構成された連続波（ＣＷ）無線周波数（ＲＦ）源と、
パルスＲＦ信号を前記負荷に提供するように構成されたパルスＲＦ源と、
前記ＣＷ ＲＦ源と前記負荷の間に動作可能に連結された整合ネットワークであって、前記整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、整合ネットワークと、
（ａ）前記整合ネットワーク、および（ｂ）前記パルスＲＦ源、または前記パルスＲＦ源と前記負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結された制御回路であって、前記制御回路が、
前記パルスＲＦ信号を示す一つ以上の信号を受信するように、
前記パルスＲＦ信号の一部分を選択するように、
前記パルスＲＦ信号の前記選択された部分中に少なくとも一つのパラメータをサンプリングするように、および、
前記サンプリングされた少なくとも一つのパラメータに基づいて前記少なくとも一つの可変リアクタンス素子を変更することによって、前記整合ネットワークが前記ＣＷ ＲＦ源と前記負荷の間でインピーダンス整合することを引き起こすように、構成されている、制御回路と、を備えるシステム。

【請求項2】

前記パルスＲＦ信号が、（ａ）第一のパルスレベル持続時間を有する第一のパルスレベル、および（ｂ）第二のパルスレベル持続時間を有する第二のパルスレベルを含み、
前記パルスＲＦ信号の前記部分の前記選択が、（ａ）前記持続時間のうちのどちらがより長いか、または（ｂ）前記持続時間のうちのどちらが、前記ＣＷ ＲＦ源に反射される電力の低減をもたらすかに基づいて、前記第一のパルスレベル持続時間および前記第二のパルスレベル持続時間のうちの一つを選択することを含む、請求項１に記載のシステム。

【請求項3】

前記少なくとも一つの可変リアクタンス素子の前記変更が、前記選択されていない持続時間中にサンプリングされた任意のパラメータ値に基づいていない、請求項２に記載のシステム。

【請求項4】

前記パルスＲＦ源と前記負荷の間に動作可能に連結された第二の整合ネットワークをさらに備え、前記第二の整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、請求項１～３のいずれか一項に記載のシステム。

【請求項5】

前記負荷がプラズマチャンバであり、サンプリングされた前記少なくとも一つのパラメータが、前記ＣＷ ＲＦ源と前記整合ネットワークの間の電圧、電流、または位相を含む、請求項１～３のいずれか一項に記載のシステム。

【請求項6】

前記第一のパルスレベルがオン状態であり、前記第二のパルスレベルがオフ状態である、請求項２または３に記載のシステム。

【請求項7】

前記選択された持続時間が、前記持続時間のうちのどちらが、前記ＣＷ ＲＦ源に反射される電力の低減をもたらすかに基づいていて、これが、
前記第一のパルスレベル持続時間中の反射関連値の決定と、
前記第二のパルスレベル持続時間中の前記反射関連値の決定と、に基づいている、請求項２または３に記載のシステム。

【請求項8】

前記少なくとも一つの可変リアクタンス素子が、少なくとも一つの真空可変コンデンサを備える、請求項１～３のいずれか一項に記載のシステム。

【請求項9】

前記ＣＷ ＲＦ源と前記負荷の間で前記インピーダンス整合することが、前記ＣＷ ＲＦ信号の周波数を変更することによってさらに可能である、請求項１～３のいずれか一項に記載のシステム。

【請求項10】

前記パルスＲＦ信号が、（ａ）第一のパルスレベル持続時間を有する第一のパルスレベル、および（ｂ）第二のパルスレベル持続時間を有する第二のパルスレベルを含み、
前記整合ネットワークの前記少なくとも一つの可変リアクタンス素子が、少なくとも一つの電子可変リアクタンス素子（ＥＶＲＥ）を備え、
前記第一のパルスレベルについて、
前記パルスＲＦ信号の一部分の前記選択が、前記第一のパルスレベル持続時間の選択であり、
前記少なくとも一つのパラメータの前記サンプリングが、前記第一のパルスレベル持続時間中に発生し、
前記インピーダンス整合が、前記第一のパルスレベル持続時間中にサンプリングされた前記少なくとも一つのパラメータに基づいて前記ＥＶＲＥを変更することによる、前記第一のパルスレベルのインピーダンス整合を含み、
前記第二のパルスレベルについて、
前記パルスＲＦ信号の一部分の前記選択が、前記第二のパルスレベル持続時間の選択であり、
前記少なくとも一つのパラメータの前記サンプリングが、前記第二のパルスレベル持続時間中に発生し、
前記インピーダンス整合が、前記第二のパルスレベル持続時間中にサンプリングされた前記少なくとも一つのパラメータに基づいて前記ＥＶＲＥを変更することによる、前記第二のパルスレベルのインピーダンス整合を含む、請求項１に記載のシステム。

【請求項11】

前記制御回路が、前記パルスＲＦ源が前記第一のパルスレベルと前記第二のパルスレベルの間で変換する際に、前記選択、サンプリング、およびインピーダンス整合の動作を繰り返すように構成されている、請求項１０に記載のシステム。

【請求項12】

前記パルスＲＦ源の前記少なくとも二つのパルスレベルが、非ゼロパルスレベルである、請求項１０または１１に記載のシステム。

【請求項13】

前記パルスＲＦ源と前記負荷の間に動作可能に連結された第二の整合ネットワークをさらに備え、前記第二の整合ネットワークが、少なくとも一つのＥＶＲＥを備え、
前記第二の整合ネットワークが、
前記第一のパルスレベルについて、前記第一のパルスレベル持続時間中にサンプリングされた前記パラメータに基づいて、前記第二の整合ネットワークの前記少なくとも一つのＥＶＲＥを変更することと、
前記第二のパルスレベルについて、前記第二のパルスレベル持続時間中にサンプリングされた前記パラメータに基づいて、前記第二の整合ネットワークの前記少なくとも一つのＥＶＲＥを変更することと、によって、前記パルスＲＦ源と前記負荷の間でインピーダンス整合するように構成されている、請求項１０または１１に記載のシステム。

【請求項14】

前記整合ネットワークの前記少なくとも一つのＥＶＲＥが、並列に連結された、かつ入出力を切り替えるように構成された固定コンデンサを含む電子的に可変なコンデンサである、請求項１０または１１に記載のシステム。

【請求項15】

前記ＣＷ ＲＦ源と前記負荷の間の前記インピーダンス整合が、前記ＣＷ ＲＦ信号の周波数を変更することによってさらに可能である、請求項１０または１１に記載のシステム。

【請求項16】

前記制御回路が、
前記パルスＲＦ源が前記第一のパルスレベルと前記第二のパルスレベルの間で変換する際に、前記選択、サンプリング、およびインピーダンス整合の動作を繰り返すように、
機械学習を使用して、少なくとも一つのＥＶＲＥの前記変更のためのパターンを学習するように、および
前記学習パターンに基づいて、前記少なくとも一つのＥＶＲＥを変更するように、構成されている、請求項１０または１１に記載のシステム。

【請求項17】

インピーダンス整合する方法であって、
ＣＷ ＲＦ源から、ＣＷ ＲＦ信号を負荷に提供することと、
パルスＲＦ源から、パルスＲＦ信号を前記負荷に提供することと、
前記ＣＷ ＲＦ源と前記負荷の間で整合ネットワークを動作可能に連結することであって、前記整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、連結することと、
制御回路を、（ａ）前記整合ネットワーク、および（ｂ）前記パルスＲＦ源、または前記パルスＲＦ源と前記負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結することと、
前記パルスＲＦ信号を示す一つ以上の信号を受信することと、
前記パルスＲＦ信号の一部分を選択することと、
前記パルスＲＦ信号の前記選択された部分中に少なくとも一つのパラメータをサンプリングすることと、
前記サンプリングされた少なくとも一つのパラメータに基づいて前記少なくとも一つの可変リアクタンス素子を変更することによって、前記整合ネットワークが前記ＣＷ ＲＦ源と前記負荷の間でインピーダンス整合することを引き起こすことと、を含む、方法。

【請求項18】

前記パルスＲＦ信号が、（ａ）第一のパルスレベル持続時間を有する第一のパルスレベル、および（ｂ）第二のパルスレベル持続時間を有する第二のパルスレベルを含み、
前記パルスＲＦ信号の前記部分の前記選択が、（ａ）前記持続時間のうちのどちらがより長いか、または（ｂ）前記持続時間のうちのどちらが、前記ＣＷ ＲＦ源に反射される電力の低減をもたらすかに基づいて、前記第一のパルスレベル持続時間および前記第二のパルスレベル持続時間のうちの一つを選択することを含む、請求項１７に記載の方法。

【請求項19】

前記パルスＲＦ信号が、（ａ）第一のパルスレベル持続時間を有する第一のパルスレベル、および（ｂ）第二のパルスレベル持続時間を有する第二のパルスレベルを含み、
前記整合ネットワークの前記少なくとも一つの可変リアクタンス素子が、少なくとも一つの電子可変リアクタンス素子（ＥＶＲＥ）を備え、
前記第一のパルスレベルについて、
前記パルスＲＦ信号の一部分の前記選択が、前記第一のパルスレベル持続時間の選択であり、
前記少なくとも一つのパラメータの前記サンプリングが、前記第一のパルスレベル持続時間中に発生し、
前記インピーダンス整合が、前記第一のパルスレベル持続時間中にサンプリングされた前記少なくとも一つのパラメータに基づいて前記ＥＶＲＥを変更することによる、前記第一のパルスレベルのインピーダンス整合を含み、
前記第二のパルスレベルについて、
前記パルスＲＦ信号の一部分の前記選択が、前記第二のパルスレベル持続時間の選択であり、
前記少なくとも一つのパラメータの前記サンプリングが、前記第二のパルスレベル持続時間中に発生し、
前記インピーダンス整合が、前記第二のパルスレベル持続時間中にサンプリングされた前記少なくとも一つのパラメータに基づいて前記ＥＶＲＥを変更することによる、前記第二のパルスレベルのインピーダンス整合を含む、請求項１７に記載の方法。

【請求項20】

半導体処理ツールであって、
基材上に材料を堆積させるように、または前記基材から材料をエッチングするように構成されたプラズマチャンバと、
前記プラズマチャンバに動作可能に連結された、かつＣＷ ＲＦ信号を前記プラズマチャンバに提供するように構成されたＣＷ ＲＦ源に動作可能に連結されるように構成された第一のインピーダンス整合ネットワークであって、少なくとも一つの可変リアクタンス素子を備える、第一のインピーダンス整合ネットワークと、
前記プラズマチャンバに動作可能に連結された、かつ前記負荷にパルスＲＦ信号を提供するように構成されたパルスＲＦ源に動作可能に連結されるように構成された第二のインピーダンス整合ネットワークと、
（ａ）前記第一のインピーダンス整合ネットワーク、および（ｂ）前記パルスＲＦ源、または前記パルスＲＦ源と前記負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結された制御回路であって、前記制御回路が、
前記パルスＲＦ信号を示す一つ以上の信号を受信するように、
前記パルスＲＦ信号の一部分を選択するように、
前記パルスＲＦ信号の前記選択された部分中に少なくとも一つのパラメータをサンプリングするように、および、
前記サンプリングされた少なくとも一つのパラメータに基づいて前記少なくとも一つの可変リアクタンス素子を変更することによって、前記第一のインピーダンス整合ネットワークが前記ＣＷ ＲＦ源と前記負荷の間でインピーダンス整合することを引き起こすように、構成されている、制御回路と、を備える半導体処理ツール。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２２年１０月３１日に出願された米国仮特許出願第６３／４２０，８２９号および２０２２年１２月２７日に出願された米国仮特許出願第６３／４３５，４３３号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。

【背景技術】

【0002】

マイクロプロセッサ、メモリチップ、および別の集積回路などの半導体デバイスの製造において、半導体デバイス製造プロセスは、製造の異なる段階でプラズマ処理を使用する。プラズマ処理は、ＲＦ（無線周波数）エネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、プラズマチャンバとも呼ばれる真空チャンバ内に含まれ、ＲＦエネルギーは、電極または他の手段を通してチャンバ内に導入される。典型的なプラズマプロセスにおいて、高周波電源は、所望のＲＦ周波数およびＲＦ電力で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバに伝送される。

【0003】

高周波電源からプラズマチャンバへの電力の効率的な伝達を提供するために、ＲＦ整合ネットワークが、高周波電源とプラズマチャンバの間に位置付けられている。ＲＦ整合ネットワークの目的は、プラズマインピーダンスを高周波電源に適した値に変換することである。多くの場合、特に半導体製造プロセスにおいて、ＲＦ電力は５０オームの同軸ケーブルを通して伝送され、高周波電源のシステムインピーダンス（出力インピーダンス）も５０オームである。一方で、ＲＦ電力によって駆動されるプラズマのインピーダンスは、プラズマ化学およびプラズマチャンバ内部の他の条件に基づいて変化する。このインピーダンスは、最大送電のために、非反応性５０オーム（すなわち、５０＋ｊ０）に変換されなければならない。ＲＦ整合ネットワークは、高周波電源のためにプラズマインピーダンスを５０オームに連続的に変換するというこのタスクを実施する。大半の場合において、この変換は、ＲＦ整合ネットワークの入力側のインピーダンスが５０＋ｊ０オーム、すなわち純粋に抵抗性の５０オームになるように行われる。

【0004】

ＲＦ整合ネットワークは、可変コンデンサと、コンデンサを制御するためのマイクロプロセッサベースの制御回路とを備えてもよい。可変コンデンサの値およびサイズは、プラズマチャンバの電力操作能力、動作周波数、およびインピーダンス範囲によって影響を受ける。ＲＦ整合ネットワークで使用される主要な可変コンデンサは、真空可変コンデンサ（ＶＶＣ）である。ＶＶＣは、静電容量を変化させるために互いに対して移動する二つの同心金属リングから成る電気機械装置である。ＶＶＣの代替物は、電子的に可変なコンデンサ（ＥＶＣ）（例えば、参照により全体が本明細書に組み込まれている米国特許第７，２５１，１２１号を参照）であり、これはＶＶＣよりも速く、それ故に半導体処理の同調時間の短縮を可能にする。ＥＶＣベースの整合ネットワークは、ソリッドステート整合ネットワークの一種である。

【0005】

半導体製造処理において、点火するために、および／またはプラズマ特性を制御するために、時に複数のＲＦ電源が使用される。これらの複数の電源は、同じ周波数または異なる周波数とすることができる。同様に、各電源の電力レベルは異なっていてもよい。上記の差異に加えて、電源のうちの一方は連続波（ＣＷ）モードで動作してもよく、その一方で他方はパルスしてもよい。しかしながら、単一のシステムにおける二つのタイプのＲＦ源が共存することは、整合が実施されうる方法に影響を与える場合がある。例えば、パルスＲＦ源は、プラズマがパルスすることを引き起こす場合がある。それ故にＣＷ源とプラズマの間の整合は、より一定のインピーダンスを示すプラズマではなく、パルスするプラズマを考慮する必要がある場合がある。

【発明の概要】

【課題を解決するための手段】

【0006】

本開示は、ＣＷ ＲＦ信号を負荷に提供するように構成された連続波（ＣＷ）無線周波数（ＲＦ）源と、パルスＲＦ信号を負荷に提供するように構成されたパルスＲＦ源と、ＣＷ ＲＦ源と負荷の間に動作可能に連結された整合ネットワークであって、整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、整合ネットワークと、（ａ）整合ネットワーク、および（ｂ）パルスＲＦ源、またはパルスＲＦ源と負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結された制御回路であって、制御回路が、パルスＲＦ信号を示す一つ以上の信号を受信するように、かつパルスＲＦ信号の一部分を選択するように、かつパルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングするように、かつサンプリングされた少なくとも一つのパラメータに基づいて少なくとも一つの可変リアクタンス素子を変更することによって、整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こすように構成されている、制御回路とを備えるシステムを対象としうる。

【0007】

別の態様において、インピーダンス整合する方法は、ＣＷ ＲＦ源からのＣＷ ＲＦ信号を負荷に提供することと、パルスＲＦ源からのパルスＲＦ信号を負荷に提供することと、ＣＷ ＲＦ源と負荷の間で整合ネットワークを動作可能に連結することであって、整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、連結することと、制御回路を、（ａ）整合ネットワーク、および（ｂ）パルスＲＦ源、またはパルスＲＦ源と負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結することと、パルスＲＦ信号を示す一つ以上の信号を受信することと、パルスＲＦ信号の一部分を選択することと、パルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングすることと、サンプリングされた少なくとも一つのパラメータに基づいて少なくとも一つの可変リアクタンス素子を変更することによって、整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こすこととを含む。

【0008】

別の態様において、半導体処理ツールは、基材上に材料を堆積させるように、または基材から材料をエッチングするように構成されたプラズマチャンバと、プラズマチャンバに動作可能に連結された、かつＣＷ ＲＦ信号をプラズマチャンバに提供するように構成されたＣＷ ＲＦ源に動作可能に連結されるように構成された第一のインピーダンス整合ネットワークであって、少なくとも一つの可変リアクタンス素子を備える、第一のインピーダンス整合ネットワークと、プラズマチャンバに動作可能に連結された、かつ負荷にパルスＲＦ信号を提供するように構成されたパルスＲＦ源に動作可能に連結されるように構成された第二のインピーダンス整合ネットワークと、（ａ）第一のインピーダンス整合ネットワーク、および（ｂ）パルスＲＦ源、またはパルスＲＦ源と負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結された制御回路であって、制御回路が、パルスＲＦ信号を示す一つ以上の信号を受信するように、かつパルスＲＦ信号の一部分を選択するように、かつパルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングするように、かつサンプリングされた少なくとも一つのパラメータに基づいて少なくとも一つの可変リアクタンス素子を変更することによって、第一のインピーダンス整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こすように構成されている、制御回路とを含む。

【0009】

別の態様において、半導体を製造する方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、ＣＷ ＲＦ源からのＣＷ ＲＦ信号をプラズマチャンバに提供することと、パルスＲＦ源からのパルスＲＦ信号をプラズマチャンバに提供することと、ＣＷ ＲＦ源とプラズマチャンバの間で整合ネットワークを動作可能に連結することであって、整合ネットワークが少なくとも一つの可変リアクタンス素子を備える、連結することと、パルスＲＦ信号を示す一つ以上の信号を受信することと、パルスＲＦ信号の一部分を選択することと、パルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングすることと、サンプリングされた少なくとも一つのパラメータに基づいて少なくとも一つの可変リアクタンス素子を変更することによって、整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こすこととを含む。

【図面の簡単な説明】

【0010】

本開示は、詳細な説明および添付図面から、より完全に理解されることになる。

【0011】

【図1】図１は、半導体処理システムの一実施形態のブロック図である。

【図2】図２は、Ｌ構成整合ネットワークを有する半導体処理システムの一実施形態のブロック図である。

【図3】図３は、ｐｉ－構成整合ネットワークを有する半導体処理システムの一実施形態のブロック図である。

【図4】図４は、電子的に可変なコンデンサを使用して可変静電容量を提供するための回路の一実施形態のブロック図である。

【図5】図５は、電子的に可変なコンデンサの個別のコンデンサの入出力を切り替えるための可変静電容量システムの概略図である。

【図6】図６は、ＥＶＣ用のスイッチング回路の一実施形態のブロック図である。

【図7】図７は、可変静電容量を変化させることによってインピーダンスを整合させるための例示的なプロセスのフローチャートである。

【図8】図８は、可変静電容量を変化させるためにパラメータ行列を使用する、インピーダンスを整合させるための例示的なプロセスのフローチャートである。

【図9】図９は、一つの実施形態による、ＲＦ入力信号が複数レベルの電力設定点を有する時のインピーダンス整合のためのプロセスの一実施形態のフローチャートである。

【図10】図１０は、図９の実施形態によるパラメータ関連値決定のパルスレベルおよびタイミングを示すグラフである。

【図11】図１１は、一つの実施形態による複数源の半導体処理システムのブロック図である。

【図12】図１２は、一つの実施形態による、連続波モードでのＲＦ源の連続サンプリングアプローチを示すグラフである。

【図13】図１３は、一つの実施形態による、パルスしているＲＦ源のサンプリング・保持アプローチを示すグラフである。

【図14】図１４は、一つの実施形態による、ＣＷ源とパルスＲＦ源の両方を有するシステムにおけるインピーダンス整合に対する修正されたサンプリング・保持アプローチのフローチャートである。

【図15】図１５は、一つの実施形態による異なるパルスレベルのサンプリングを示すグラフである。

【図16】図１６は、一つの実施形態による、ＣＷ源とパルスＲＦ源の両方を有するシステムにおけるインピーダンス整合に対するレベルごとのアプローチのフローチャートである。

【発明を実施するための形態】

【0012】

好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。

【0013】

本発明の特徴は、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装されうる。本明細書に記載のコンピュータプログラムは、任意の特定の実施形態に限定されず、オペレーティングシステム、アプリケーションプログラム、フォアグラウンドプロセスまたはバックグラウンドプロセス、ドライバ、またはそれらの任意の組み合わせで実装されうる。コンピュータプログラムは、単一のコンピュータもしくはサーバプロセッサ、または複数のコンピュータもしくはサーバプロセッサ上で実行されてもよい。

【0014】

本明細書に記載のプロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された任意の中央処理装置（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、計算装置、またはプログラム可能な装置もしくは回路であってもよい。様々なプロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。

【0015】

本明細書に記載のコンピュータ実行可能な命令またはプログラム（例えば、ソフトウェアまたはコード）およびデータは、媒体にコード化された命令を実行することによって所望の機能およびプロセスを実行するようにプロセッサを構成および指示する、本明細書に記載の通りのそれぞれのプロセッサにアクセス可能であり、かつそれによって取得可能な非一時的コンピュータ可読媒体にプログラムされ、かつ有形に具現化されうる。こうした非一時的コンピュータ実行可能な命令またはプログラムに構成されたプログラム可能プロセッサを具現化する装置は、「プログラム可能な装置」、または「装置」と称されてもよく、相互通信する複数のプログラム可能な装置は、「プログラム可能システム」と称されてもよい。本明細書に記載の非一時的「コンピュータ可読媒体」は、ランダムアクセスメモリ（ＲＡＭ）およびその様々なタイプを含む、任意の適切な揮発性または不揮発性メモリ、読み出し専用メモリ（ＲＯＭ）およびその様々なタイプ、ＵＳＢフラッシュメモリ、および媒体に動作可能に接続されたプロセッサに書き込まれうる、および／またはそのプロセッサによって読み取られうる、磁気または光学データ記憶装置（例えば、内蔵／外付けハードディスク、フロッピーディスク、磁気テープ、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、光ディスク、ＺＩＰ（登録商標）ドライブ、Ｂｌｕ－ｒａｙ（登録商標）ディスク、およびその他）を含むが、それらに限定されない。

【0016】

特定の実施形態において、本発明は、プロセッサベースのデータ処理および通信システム、またはそれらのプロセスを実施するためのコンピュータシステムなどのコンピュータ実装プロセスおよび装置の形態で具現化されうる。本発明はまた、非一時的コンピュータ可読記憶媒体で具現化されたソフトウェアまたはコンピュータプログラムコードの形態で具現化されてもよく、これにおいて、データ処理および通信システムまたはコンピュータシステム内にロードされ、かつそれらによって実行される時に、コンピュータプログラムコードセグメントは、プロセスを実装するために構成された特定の論理回路を作り出すようにプロセッサを構成する。

【0017】

回路が示されかつ記述される以下の説明において、当業者であれば、明確にするために、すべての周辺回路または構成要素が図に示されているわけではない、または説明で記述されているわけではないことを認識するであろう。さらに、「連結」および「動作可能に連結」という用語は、回路の二つの構成要素の直接の、または間接的な連結を指すことができる。

【0018】

好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。「下側（ｌｏｗｅｒ）」、「上側（ｕｐｐｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「上に（ａｂｏｖｅ）」、「下に（ｂｅｌｏｗ）」、「上（ｕｐ）」、「下（ｄｏｗｎ）」、「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「正面（ｆｒｏｎｔ）」および「後面（ｒｅａｒ）」といった相対語、ならびにそれらの派生語（例えば、水平に（ｈｏｒｉｚｏｎｔａｌｌｙ）」、「下方向に（ｄｏｗｎｗａｒｄｌｙ）」、「上方向に（ｕｐｗａｒｄｌｙ）」など）は、説明されている向き、または考察中の図面に示される向きを指すと解釈されるべきである。これらの相対語は、説明の便宜上のみであり、明示的に示されない限り、装置が特定の向きで構築または操作されることを必要とするものではない。「添付（ａｔｔａｃｈｅｄ）」、「ａｆｆｉｘｅｄ（添付）」、「接続（ｃｏｎｎｅｃｔｅｄ）」、「連結（ｃｏｕｐｌｅｄ）」、「相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）」、「固定（ｓｅｃｕｒｅｄ）」および他の類似の用語などの用語は、別段の明示的な記載がない限り、構造が、介在する構造を介して直接または間接的のいずれかで互いに固定されるまたは取り付けられる関係、ならびに移動可能または剛直な取り付けまたは関係の両方を指す。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。

【0019】

全体を通して使用される範囲は、範囲内のすべての値を記述するための簡潔な表現として使用される。範囲内の任意の値を、範囲の終端として選択することができる。さらに、本明細書に引用されるすべての参考文献は、参照によりその全体が本明細書に組み込まれる。本開示における定義と引用される参照文献の定義との間に矛盾がある場合は、本開示が優先される。

【0020】

半導体処理システム
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態において、高周波電源１５または他の電源は、半導体処理ツールの一部を形成することができる。

【0021】

半導体デバイスは、マイクロプロセッサ、メモリチップ、または他のタイプの集積回路または装置とすることができる。基材２７は、プラズマチャンバ１９内に配置することができ、プラズマチャンバ１９は、基材２７上に材料層を堆積させるように、または基材２７から材料層をエッチングするように構成されている。プラズマ処理は、ＲＦエネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、真空チャンバ（プラズマチャンバ１９）内に含まれ、ＲＦエネルギーは典型的に、電極を通してプラズマチャンバ１９内に導入される。それ故にプラズマは、堆積またはエッチングを実施するために、ＲＦ源１５からのＲＦ電力をプラズマチャンバ１９に連結することによって通電されることができる。

【0022】

典型的なプラズマプロセスにおいて、高周波電源１５は、典型的に３ｋＨｚ～３００ＧＨｚの範囲内である無線周波数で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバ１９に伝送される。高周波電源１５からプラズマチャンバ１９への電力の効率的な伝達を提供するために、中間回路を使用して、高周波電源１５の固定インピーダンスをプラズマチャンバ１９の可変インピーダンスと整合させる。こうした中間回路は一般に、ＲＦインピーダンス整合ネットワーク、またはより単純にＲＦ整合ネットワークと呼ばれる。ＲＦ整合ネットワーク１１の目的は、可変プラズマインピーダンスを、高周波電源１５の固定インピーダンスにより厳密に一致する値に変換することである。共同所有され、開示内容の全体が参照により本明細書に組み込まれる米国公開第
1703212439794_0
号および第
1703212439794_1
号は、こうした整合ネットワークの実施例を提供する。

【0023】

整合ネットワーク
図２は、Ｌ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じる通り、例示的な整合ネットワーク１１は、分路可変コンデンサ３３と直列可変コンデンサ３１の両方に対して電子的に可変なコンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。

【0024】

例示的な整合ネットワーク１１は、ＲＦ源１５に接続されたＲＦ入力１３と、プラズマチャンバ１９に接続されたＲＦ出力１７とを有する。ＲＦ入力センサ２１は、ＲＦインピーダンス整合ネットワーク１１とＲＦ源１５の間に接続されることができる。ＲＦ出力センサ４９は、インピーダンス整合ネットワークからのＲＦ出力とプラズマチャンバ１９によって提示されるプラズマインピーダンスとが監視されうるように、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の間に接続されることができる。特定の実施形態は、入力センサ２１および出力センサ４９のうちの一つのみを含みうる。これらのセンサ２１、４９の機能は、以下でより詳細に説明される。

【0025】

上述の通り、ＲＦインピーダンス整合ネットワーク１１は、ＲＦ入力１３でのインピーダンスをＲＦ源１５の固定インピーダンスに整合させることによって、ＲＦ源１５からプラズマチャンバ１９に伝達されるＲＦ電力の量を最大化するのに役立つ。整合ネットワーク１１は、ＲＦ源１５およびプラズマチャンバ１９への電気接続のために設計された単一のハウジング内の単一のモジュールから成ることができる。他の実施形態において、整合ネットワーク１１の構成要素は、異なるハウジング内に位置することができ、一部の構成要素は、ハウジングの外側にあることができ、および／または一部の構成要素は、整合ネットワークの外側の構成要素とハウジングを共有することができる。

【0026】

当技術分野で公知の通り、プラズマチャンバ１９内のプラズマは典型的に、プラズマチャンバ１９によって提示されるインピーダンスが可変インピーダンスであるように、動作制御の外側で特定の変動を経る。プラズマチャンバ１９の可変インピーダンスを完全に制御することはできないため、インピーダンス整合ネットワークを使用して、プラズマチャンバ１９とＲＦ源１５の間にインピーダンス整合を作り出してもよい。さらに、ＲＦ源１５のインピーダンスは、特定のＲＦ源１５の設計によって設定値に固定されてもよい。ＲＦ源１５の固定インピーダンスは、例えば温度または他の環境の変動に起因して、使用中にわずかな変動を経る場合があるものの、変動が元々設定されたインピーダンス値から固定インピーダンスを著しく変化させないため、ＲＦ源１５のインピーダンスは、インピーダンス整合の目的上、依然として固定インピーダンスと見なされる。他のタイプのＲＦ源１５は、ＲＦ源１５のインピーダンスが、使用時または使用中に設定されうるように設計されうる。こうしたタイプのＲＦ源１５のインピーダンスは依然として、固定されたと見なされ、その理由は、このインピーダンスがユーザーによって制御されうる（または少なくともプログラム可能なコントローラによって制御されうる）からであり、またインピーダンスの設定値が、動作中の任意の時点で既知である場合があり、それ故に設定値が事実上、固定インピーダンスになるからである。

【0027】

ＲＦ源１５は、当技術分野で周知のタイプの高周波電源であってもよく、プラズマチャンバ１９内で実施されるプロセスにとって適切な周波数および電力でＲＦ信号を生成する。ＲＦ源１５は、同軸ケーブルを使用してＲＦインピーダンス整合ネットワーク１１のＲＦ入力１３に電気的に接続されてもよく、これはインピーダンス整合の目的上、ＲＦ源１５と同じ固定インピーダンスを有することになる。

【0028】

プラズマチャンバ１９は、第一の電極２３および第二の電極２５を含み、当技術分野で周知のプロセスにおいて、第一および第二の電極２３、２５は、適切な制御システム（図示せず）およびプラズマチャンバ内のプラズマと併せて、基材２７上への材料の堆積と基材２７からの材料のエッチングとのうちの一方または両方を可能にする。

【0029】

例示的実施形態において、ＲＦインピーダンス整合ネットワーク１１は、直列可変コンデンサ３１、分路可変コンデンサ３３、および直列インダクタ３５を含み、「Ｌ」型整合ネットワークを形成する。分路可変コンデンサ３３は、直列可変コンデンサ３１と直列インダクタ３５の間の基準電位（この場合、接地４０）に分路したものとして示されていて、当業者であれば、ＲＦインピーダンス整合ネットワーク１１が、ＲＦ入力１３またはＲＦ出力１７で基準電位に分路する分路可変コンデンサ３３を伴い構成されうることを認識するであろう。

【0030】

代替的に、ＲＦインピーダンス整合ネットワーク１１は、図３に示す通り、「Ｔ」型構成または「π」もしくは「ｐｉ」型構成などの他の整合ネットワーク構成で構成されてもよい。特定の実施形態において、以下に説明される可変コンデンサおよびスイッチング回路は、ＲＦインピーダンス整合ネットワークに適する任意の構成に含まれてもよい。

【0031】

例示的実施形態において、直列可変コンデンサ３１および分路可変コンデンサ３３の各々は、米国特許第７，２５１，１２１号に記載の通り、電子的に可変なコンデンサ（ＥＶＣ）であってもよく、ＥＶＣは事実上、複数の個別のコンデンサによって形成されたコンデンサアレイとして形成される。直列可変コンデンサ３１は、ＲＦ入力１３とＲＦ出力１７の間に直列（これはまた、ＲＦ源１５とプラズマチャンバ１９の間で並列である）に連結されている。分路可変コンデンサ３３は、ＲＦ入力１３と接地４０の間に並列に連結されている。他の構成において、分路可変コンデンサ３３は、ＲＦ出力１９と接地４０の間に並列に連結されうる。他の構成はまた、ＲＦ整合ネットワークの機能性から逸脱することなく実装されてもよい。さらに他の構成において、分路可変コンデンサ３３は、基準電位とＲＦ入力１３およびＲＦ出力１９のうちの一つとの間に並列に連結されうる。

【0032】

直列可変コンデンサ３１は、直列ＲＦチョークおよびフィルタ回路３７に接続されていて、また直列ドライバ回路３９に接続されている。同様に、分路可変コンデンサ３３は、分路ＲＦチョークおよびフィルタ回路４１に接続されていて、また分路ドライバ回路４３に接続されている。直列ドライバ回路３９および分路ドライバ回路４３の各々は、制御回路４５に接続されていて、制御回路４５は、直列ドライバ回路３９および分路ドライバ回路４３を制御するための入力信号を提供するために、適切なプロセッサおよび／または信号生成回路で構成されている。電源４７は、ＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５のそれぞれに接続されていて、設計された電流および電圧で、これらの構成要素の各々に動作電力を提供する。電源４７によって提供される電圧レベル、それ故にＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５の各々によって採用される電圧レベルは、それぞれの特定のタスクを実施するために、設計に合わせて選択できる。他の実施形態において、制御回路４５が可変コンデンサに命令を送信することを可能にするために、様々な電子部品を使用することができる。さらに、ドライバ回路ならびにＲＦチョークおよびフィルタは、制御回路４５と別個に示されている一方で、これらの構成要素は、制御回路４５を形成する部分であると見なされることもできる。

【0033】

例示的実施形態において、制御回路４５はプロセッサを含む。プロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された、コンピュータまたはマイクロプロセッサなどの任意のタイプの適切にプログラムされた処理装置（または一緒に機能する二つ以上の処理装置の集合）であってもよい。プロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。例示的実施形態のプロセッサは、整合ネットワークが本明細書に記載の機能を実行することを可能にする特定のアルゴリズムで構成されている。

【0034】

直列可変コンデンサ３１と分路可変コンデンサ３３の組み合わせにより、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の組み合わせられたインピーダンスは、制御回路４５、直列ドライバ回路３９、分路ドライバ回路４３を使用して、ＲＦ源１５の固定インピーダンスを整合するように、または少なくとも実質的に整合するように制御されうる。

【0035】

制御回路４５は、ＲＦインピーダンス整合ネットワーク１１の頭脳である。なぜなら制御回路４５は、インピーダンス整合を作り出すために、ＲＦ入力センサ２１ならびに直列可変コンデンサ３１および分路可変コンデンサ３３などのソースから複数の入力を受信し、直列可変コンデンサ３１および分路可変コンデンサ３３への変化を決定するのに必要な計算を行い、直列可変コンデンサ３１および分路可変コンデンサ３３にコマンドを送達するからである。制御回路４５は、半導体製造プロセスで一般的に使用される制御回路のタイプであり、従って当業者に公知である。先行技術の制御回路と比較した場合の制御回路４５の違いは、ＲＦインピーダンス整合ネットワーク１１が可変コンデンサ３１、３３の切り替えおよびインピーダンス整合を実施することができる速度を理由に、プログラミング上の違いにおいて生じる。

【0036】

直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１との各々は、ＤＣ信号が直列ドライバ回路３９および分路ドライバ回路４３と、それぞれの直列可変コンデンサ３１および分路可変コンデンサ３３との間を通過しうるように構成されていて、同時にＲＦ源１５からのＲＦ信号が遮断されていて、ＲＦ信号が直列ドライバ回路３９および分路ドライバ回路４３の出力と、制御回路４５の出力とに漏れるのを防止する。直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１は、当業者に公知のタイプである。

【0037】

図３は、図２のＬ構成整合ネットワークと対照的である、ｐｉ－構成整合ネットワーク１１Ａを有する半導体処理システム８５Ａの一実施形態のブロック図である。理解を容易にするために、この図では、図２のＲＦチョークおよびフィルタ、ドライバ回路、および電源が省略されている。図３において図２の参照番号と同一の参照番号が使用されている場合、関連の構成要素は、図２に関して論じた特徴に類似の特徴を有することができることが理解される。

【0038】

Ｌ構成とｐｉ構成の間の最も顕著な違いは、Ｌ構成が直列コンデンサ３１および分路コンデンサ３３を利用する一方で、ｐｉ構成が二つの分路コンデンサ３１Ａ、３３Ａを利用することである。それにもかかわらず、制御回路は、これらの分路可変コンデンサ３１Ａ、３３Ａの静電容量を変更して、インピーダンス整合をもたらすことができる。これらの分路可変コンデンサ３１Ａ、３３Ａの各々は上述の通り、ＥＶＣとすることができる。これらは、図２に関して上述した方法に類似のチョーク、フィルタ、およびドライバによって制御されることができる。

【0039】

ＥＶＣコンデンサアレイ
図４は、電子的に可変なコンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、第一の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第一の静電容量値を有する。第二のコンデンサアレイ１５１ｂは、第二の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第二の静電容量値を有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値と異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０の間に並列に連結されている。

【0040】

第一および第二の静電容量値は、ＥＶＣ１５１にとって所望の全体的な静電容量値を提供するのに十分な任意の値とすることができる。一つの実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。

【0041】

電子回路１５０は制御回路１４５をさらに含み、これは上述の制御回路４５に類似の特徴を有することができる。制御回路１４５は、コマンド入力１２９によって第一のコンデンサアレイ１５１ａと第二のコンデンサアレイ１５１ｂとに動作可能に連結されていて、コマンド入力１２９は、第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂに動作可能に連結されている。例示的実施形態において、コマンド入力１２９は、コンデンサアレイ１５１ａ、１５１ｂへの直接の電気接続を有するが、他の実施形態において、この接続は間接的な接続とすることができる。コンデンサアレイ１５１ａ、１５１ｂへの制御回路１４５の連結については、以下でさらに詳細に説明する。

【0042】

制御回路１４５は、（ａ）第一の複数の個別の固定コンデンサの各個別の固定コンデンサと、（ｂ）第二の複数の個別の固定コンデンサの各個別の固定コンデンサとのオンおよびオフ状態を制御することによって、ＥＶＣ１５１の可変静電容量を変化させるように構成されている。上述の通り、制御回路１４５は、先行の図の制御回路４５に関して記載した特徴と同様の特徴を有することができる。例えば、制御回路１４５は、ＥＶＣ １５１の静電容量を変化させるために、コンデンサアレイ１５１ａ、１５１ｂから入力を受信することができ、コンデンサアレイ１５１ａ、１５１ｂへの変化を決定するために計算を行うことができ、コンデンサアレイ１５１ａ、１５１ｂにコマンドを送達する。図４のＥＶＣ １５１は、複数の電子スイッチを含むことができる。各電子スイッチは、一つ以上の個別のコンデンサをアクティブ化および非アクティブ化するように構成されることができる。

【0043】

先行の図の制御回路４５と同様に、制御回路１４５はまた、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とに接続されることができる。制御回路１４５と、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とは、先行の図に関して論じた能力に類似の能力を有することができる。例示的実施形態において、ドライバ回路１３９は、制御回路１４５と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。ドライバ回路１３９は、制御回路１４５から受信した制御信号に基づいて可変静電容量を変化させるように構成されている。ＲＦフィルタ１３７は、ドライバ回路１３９と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。制御ユニット１４５によって送信される制御信号に応答して、ドライバ回路１３９およびＲＦフィルタ１３７は、コマンド信号をコマンド入力１２９に送信するように構成されている。コマンド信号は、（ａ）第一の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサ、または（ｂ）第二の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサを起動または停止するように電子スイッチのうちの少なくとも一つに指示することによって、可変静電容量を変化させるように構成されている。

【0044】

例示的実施形態において、ドライバ回路１３９は、１５μ秒未満で高電圧源のオンまたはオフ状態を切り替えるように構成されていて、高電圧源は、可変静電容量を変化させる目的で、第一および第二のコンデンサアレイのそれぞれの電子スイッチを制御する。しかしながら、ＥＶＣ１５１は、本出願で考察される任意の手段または速度のいずれかによって切り替えられることができる。

【0045】

制御回路１４５は、それぞれのコンデンサアレイ１５１ａ、１５１ｂによって提供される粗静電容量値および微静電容量値を計算するように構成されることができる。例示的実施形態において、制御回路１４５は、第一のコンデンサアレイ１５１ａのオンおよびオフ状態を制御することによって提供される粗雑な静電容量値を計算するように構成されている。さらに、制御回路は、第二のコンデンサアレイ１５１ｂのオンおよびオフ状態を制御することによって提供される微細な静電容量値を計算するように構成されている。他の実施形態において、コンデンサアレイ１５１ａ、１５１ｂは、代替的なレベルの静電容量を提供することができる。他の実施形態において、ＥＶＣは追加のコンデンサアレイを利用することができる。

【0046】

図４のＥＶＣ１５１は、変化する静電容量を必要とする様々なシステムで使用されることができる。例えば、ＥＶＣ１５１は、Ｌ整合ネットワーク内の直列ＥＶＣおよび／または分路ＥＶＣとして、またはｐｉ整合ネットワーク内の分路ＥＶＣの一方もしくは両方として使用されることができる。静電容量値間の差は、回路の全体的静電容量の十分に微細な分解能と、ＲＦ整合ネットワークの入力でより良好なインピーダンス整合を可能にする幅広い範囲の静電容量値との両方を可能にすることがしばしば望ましく、ＥＶＣ１５１はこれを可能にする。

【0047】

ＥＶＣ静電容量を変化させるための個別のコンデンサの入出力の切り替え
上述の通り、ＥＶＣは、可変コンデンサの静電容量を変化させるための個別の直列コンデンサとともに複数のスイッチ（その各々は開回路または短絡を作り出すために使用される）を使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。

【0048】

ＥＶＣまたは他の可変コンデンサの「累積セットアップ」と呼ばれることのある事柄において、コンデンサ値を最小開始点（ここでは、すべてのスイッチが開いている）から線形に増加させるアプローチは、回路への入力に切り替えられる微同調コンデンサの数を漸進的に増加させることである。最大数の微同調コンデンサが回路への入力に切り替えられると、粗同調コンデンサは入力に切り替えられ、微同調コンデンサは出力に切り替えられる。プロセスは、すべての微同調コンデンサおよび粗同調コンデンサが入力に切り替えられるまで、回路への入力に切り替えられる微同調コンデンサの数を増加させて再開し、この時点で別の粗同調コンデンサが入力に切り替えられ、微同調コンデンサが出力に切り替えられる。このプロセスは、すべての粗同調コンデンサおよび微同調コンデンサが入力に切り替えられるまで継続することができる。

【0049】

この実施形態において、すべての微同調コンデンサは、同一または実質的に類似の値を有し、すべての粗同調コンデンサは、同一または実質的に類似の値を有する。さらに、一つの粗同調コンデンサの静電容量値は、回路の中へのすべての微同調コンデンサと追加的な微同調コンデンサとの組み合わせられた静電容量値とほぼ等しく、それ故に静電容量の線形増加を可能にする。しかしながら、実施形態は、そのように限定されない。微同調コンデンサ（および粗同調コンデンサ）は、同一または実質的に類似の値を有する必要はない。さらに、一つの粗同調コンデンサの静電容量値は、すべての微同調コンデンサと追加的な微同調コンデンサの組み合わせられた静電容量値と等しい値である必要はない。一つの実施形態において、粗雑な静電容量値および微細な静電容量値は、１０：１に実質的に類似の比を有する。別の実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。

【0050】

理想的な設定における前述の実施形態の一例は、微同調コンデンサが１ｐＦに等しく、粗同調コンデンサが１０ｐＦに等しい場合であることになる。この理想的な設定において、すべてのスイッチが開いている時に、静電容量は０ｐＦに等しい。第一のスイッチが閉じている時に、回路内に１ｐＦがある。第二のスイッチが閉じている時には、回路内に２ｐＦがあり、これが９個の微同調スイッチが閉じられるまで続き、９ｐＦを与える。次に、第一の１０ｐＦコンデンサが回路への入力に切り替えられ、９個の微同調スイッチが開かれ、全静電容量の１０ｐＦを与える。次に、微同調コンデンサは、１１ｐＦから１９ｐＦに、回路への入力に切り替えられる。次に、別の粗同調コンデンサを回路への入力に切り替えることができ、すべての微同調コンデンサを回路からの出力に切り替えることができ、２０ｐＦを与える。このプロセスは、所望の静電容量に達するまで繰り返されることができる。

【0051】

これはまた、さらに一つのステップを踏むことができる。９個の１ｐＦコンデンサと９個の１０ｐＦコンデンサを有する、以前の実施例を使用して、可変コンデンサ回路は、回路の入出力を切り替えるために、さらにより大きい値である１００ｐＦを有することができる。これは、以前のコンデンサアレイが９９ｐＦまで上昇することを可能にすることになり、次に１００ｐＦコンデンサを次の増分のために使用することができる。これは、より大きい増分を使用してさらに繰り返されることができ、また任意の計数システムと併用されることができる。累積セットアップによると、可変コンデンサの全静電容量を増加させることは、既に入力に切り替えられている粗同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサまたは微同調コンデンサを入力に切り替えることによって達成される。さらに、可変全静電容量が増大し、既に入力に切り替えられているよりも多くの粗同調コンデンサを制御回路が入力に切り替えない時に、制御回路は、既に入力に切り替えられている微同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサを入力に切り替える。累積セットアップに関する米国特許第１０，４３１，４２８号および第１１，１９５，６９８号は、その全体が参照により本明細書に組み込まれる。特許請求される発明は、累積セットアップの使用に限定されないことに留意されたい。例えば、米国特許第１０，６７９，８２４号および第１０，６９２，６９９号（その全体が参照により本明細書に組み込まれる）は、「部分バイナリ」などの代替的な設定について考察している。

【0052】

図５は、電子的に可変なコンデンサの個別の固定コンデンサの入出力を切り替えるための可変静電容量システム１５５の概略図である。この図が図４の参照番号に類似の参照番号を使用する場合、関連の構成要素は、図４で考察した特徴に類似する特徴を有することができることが理解される。可変静電容量システム１５５は、変化する静電容量を提供するための可変コンデンサ１５１を備える。可変コンデンサ１５１は、入力１１３および出力１３０を有する。可変コンデンサ１５１は、並列に動作可能に連結された複数の個別の固定コンデンサ１５３を含む。複数のコンデンサ１５３は、第一の（微同調）コンデンサ１５１ａおよび第二の（粗同調）コンデンサ１５１Ｂを含む。さらに、可変コンデンサ１５１は、複数のスイッチ１６１を含む。スイッチ１６１のうちの一つのスイッチは、複数のコンデンサのそれぞれに直列に動作可能に連結されていて、各コンデンサの入出力を切り替え、それによって可変コンデンサ１５１が、変化する全静電容量を提供することを可能にする。可変コンデンサ１５１は、個別のコンデンサ１５３が入力に切り替えられる時に増大する、かつ個別のコンデンサ１５３が出力に切り替えられる時に減少する可変全静電容量を有する。

【0053】

スイッチ１６１は、スイッチをオンおよびオフに駆動するために、スイッチドライバ回路１３９に連結されることができる。可変静電容量システム１５５は、可変コンデンサ１５１に動作可能に連結された制御ユニット１４５をさらに含むことができる。具体的に、制御ユニット１４５は、スイッチ１６１のうちの一つ以上を切り替えるようにドライバ回路１３９に命令し、それによってコンデンサ１５３のうちの一つ以上をオンまたはオフにするために、ドライバ回路１３９に動作可能に連結されることができる。一つの実施形態において、制御ユニット１４５は、可変コンデンサを制御する制御ユニット（インピーダンス整合を達成するために静電容量を変化させるように整合ネットワークの可変コンデンサに命令する制御ユニットなど）の一部を形成することができる。ドライバ回路１３９および制御ユニット１４５は、図４を参照して上述した特徴に類似の特徴を有することができ、それ故に上述の通りのＲＦチョークおよびフィルタを利用することもできる。

【0054】

電子的に可変なコンデンサのスイッチング回路
図６は、一つの実施形態による、整合ネットワークのＥＶＣ１５１のためのスイッチング回路１４０Ａの一実施形態を示す。例示的実施形態において、ＥＶＣ１５１は図５のＥＶＣ１５１であるが、本発明のＥＶＣは、本明細書で論じる別の特徴（異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値と異なる値の個別の固定コンデンサを含む）のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を形成することができる。例示的な整合ネットワークは、例えば先行の図に示される通り、ＲＦ源とプラズマチャンバの間に連結されている。

【0055】

例示的なＥＶＣは、第一の端子１１３に連結された、複数の個別の固定コンデンサ１５３Ａ、１５３Ｂを備える。各個別のコンデンサ１５３Ａ、１５３Ｂは、ＥＶＣ１５１の全静電容量を変化させるために、個別のコンデンサを入力（または「オン」）に切り替えるように、かつ個別のコンデンサを出力（または「オフ」）に切り替えるように構成された、対応するスイッチ１６１Ａ、１６１Ｂを有する。例示的実施形態において、スイッチ１６１Ａは、個別のコンデンサ１５３Ａと直列であるが、本発明はそのように限定されない。さらに、例示的実施形態において、スイッチ１６１ＡはＰＩＮダイオードであるが、本発明はそのように限定されず、ＮＩＰダイオードなどの別のタイプのスイッチであってもよい。さらに他の実施形態において、スイッチは、ＭＯＳＦＥＴ、ＪＦＥＴ、または別のタイプのスイッチであってもよい。さらに、例示的実施形態において、ＰＩＮダイオードは、各ＰＩＮダイオード１６１Ａ、１６１Ｂの陽極が、任意の共通ノードでありうる接地４０に連結されるように、共通の陽極構成を有する。しかしながら本発明は、他の実施形態において、各ＰＩＮダイオードの陰極が接地４０に連結されている（およびそれに応じてドライバ回路の構成要素が変化される）ように、ＥＶＣが共通の陰極構成を使用しうるため、そのように限定されない。さらに、二つ以上のスイッチを直列に使用して定格電圧を増加させてもよく、および／または二つ以上のスイッチを並列に使用してチャネルの定格電流を増加させてもよいことに留意されたい。

【0056】

各ＰＩＮダイオードスイッチ１６１Ａ、１６１Ｂは、それ自体のスイッチング回路１４０Ａ、１４０Ｂを有し、これらは制御回路１４５に接続されている。スイッチング回路１４０Ｂは、スイッチ１６１Ｂ、フィルタ１４１Ｂ（このフィルタは、上で論じたフィルタ回路３７、４１に類似していてもよい）、およびドライバ回路１３９Ｂを含むものとして示されている。フィルタ１４１Ｂは、例えば米国特許第１０，３４０，８７９号のフィルタ回路９に類似のＬＣ回路、または米国特許第９，８４４，１２７号の図６Ａの出力２０７のそばにあるフィルタ回路とすることができる。これらの特許の各々は、その全体が参照により本明細書に組み込まれる。

【0057】

例示的なスイッチング回路１４０Ａは、スイッチング回路１４０Ｂと同じ構成要素を有するが、ドライバ回路１３９Ａをより詳細に示す。ドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａ（または他のタイプのスイッチ）と統合されてもよく、または整合ネットワークのＥＶＣの個別の固定コンデンサと統合されてもよい。当業者であれば、ドライバ回路１３９Ａの特定の構成要素が、同じ本質的な機能を実施する他の構成要素と置き換えられうる一方で、他の回路パラメータ（例えば、電圧範囲、電流範囲など）のより大きい変動性を可能にすることを認識するであろう。

【0058】

例示的なドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａに接続された、かつそれを駆動する共通出力１０７Ａでの電圧を制御するために制御回路から制御信号を受信するための二つの入力１０５Ａ－１、１０５Ａ－２を有する。共通出力１０７Ａでの電圧は、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それ故にＰＩＮダイオード１６１Ａが接続されている個別のコンデンサ１５３Ａを入力／オンおよび出力／オフに切り替える。この例示的実施形態において、個別のコンデンサの状態は、対応するＰＩＮダイオードの状態に従い、その結果、ＰＩＮダイオードがオンの時に個別のコンデンサも入力／オンになり、同様に、ＰＩＮダイオード１６１Ａがオフの時に個別のコンデンサも出力／オフになる。それ故にＰＩＮダイオード１６１Ａの状態についての本明細書の記述は、ＥＶＣ １５１の対応する個別のコンデンサ１５３Ａの同時の状態を本質的に記述する。

【0059】

好ましい一実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａの各々は、本体ダイオードを有するＭＯＳＦＥＴであるが、他の実施形態において、電源スイッチのいずれも、任意の他のタイプの半導体スイッチを含む別のタイプのスイッチとすることができる。本発明は、様々なスイッチング回路構成を利用してもよい。例えば、本発明は、米国特許出願第９，８４４，１２７号で開示されたスイッチング回路（図３、６Ａ、６Ｂに示すスイッチング回路など）のいずかと、米国特許出願第１０，３４０，８７９号で開示されたスイッチング回路（図１８に示すスイッチング回路など）のいずれかとを利用してもよい。上述の通り、これらの特許の各々は、参照によりその全体が本明細書に組み込まれる。

【0060】

例示的実施形態において、高電圧電源１１５Ａは、第一の電源スイッチ１１１Ａに接続されていて、共通出力１０７Ａに切り替え可能に接続されている高電圧入力を提供する。低電圧電源１１７Ａは、第二の電源スイッチ１１３Ａに接続されていて、同様に共通出力１０７Ａに切り替え可能に接続されている低電圧入力を提供する。示されるドライバ回路１３９Ａの構成において、低電圧電源１１７Ａは、約－３．３Ｖの低電圧入力を供給しうる。負の極性を有するこうした低電圧は、ＰＩＮダイオード１６１Ａを切り替えるための順方向バイアスを提供するのに十分である。ドライバ回路１３９Ａの他の構成については、より高いまたはより低い電圧入力が使用されてもよく、また低電圧入力は、制御される電子スイッチの構成およびタイプに応じて、正の極性を有してもよい。

【0061】

例示的なスイッチング回路１４０Ａにおいて、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それによって対応する個別の固定コンデンサ１５３Ａの入出力を切り替える目的で、高電圧電源１１５Ａおよび低電圧電源１１７Ａを共通出力１０７Ａに非同期的に接続するように構成されている。高電圧電源１１５Ａは、ＰＩＮダイオードスイッチ１６１Ａの逆方向バイアスＤＣ電圧を提供する。これは、ＰＩＮダイオード１６１Ａを逆バイアスし、それ故に電流が流れるのを防止し、それ故に、その対応する個別のコンデンサ１５３Ａを出力に切り替えるため、「阻止電圧」とも呼ばれうる。本明細書で使用される「阻止電圧」という用語は、スイッチがその対応する個別のコンデンサの入出力を切り替えるために使用される任意の電圧を指す。スイッチング回路は、図６に示すものに限定されないが、米国特許第９，８４４，１２７号（その全体が参照により本明細書に組み込まれる）に示すコンデンサなど、個別のコンデンサの入出力を切り替えるための任意の回路であってもよいことにさらに留意されたい。

【0062】

例示的実施形態において、制御回路は、ドライバ回路１３９Ａの別個の入力１０５Ａ－１、１０５Ａ－２に別個の制御信号を提供する。この実施形態において、別個の入力１０５Ａ－１、１０５Ａ－２は、それぞれ第一および第二の電源スイッチ１１１Ａ、１１３Ａに連結されている。別個の入力への制御信号は、極性が反対であってもよい。好ましい一実施形態において、第一の電源スイッチ１６１Ａおよび第二の電源スイッチ１１３ＡはＭＯＳＦＥＴであり、別個の制御信号はＭＯＳＦＥＴに給電するために別個のドライバに進む。代替的な一実施形態において、制御回路１４５は共通の入力信号を提供する。共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａのオンおよびオフ状態を非同期的に制御してもよく、その結果、第一の電源スイッチ１１１Ａがオン状態にある時に、第二の電源スイッチ１１３Ａはオフ状態にあり、同様に第一の電源スイッチがオフ状態にある時に、第二の電源スイッチ１１３Ａはオン状態にある。このようにして、共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａを制御して、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替える目的で、高電圧入力および低電圧入力を共通出力に非同期的に接続する。しかしながら、本発明は、そのような非同期的な制御に限定されない。

【0063】

入力１０５Ａ－１、１０５Ａ－２は、例えば＋１５Ｖ制御信号でありうる、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａについて選択されたスイッチのタイプにとって任意のタイプの適切な制御信号を受信するように構成されてもよい。好ましい一実施形態において、ドライバ回路は、第一の電源スイッチ１１１Ａと第二の電源スイッチ１１２Ａのそれぞれを駆動するための別個のドライバを有する。別の実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、共通の入力信号を受信しうるように選択される。

【0064】

例示的実施形態において、電源１１８は、低電圧電源１１７Ａの入力に連結されている。好ましい一実施形態において、電源１１８は２４ＶＤＣを提供する。しかしながら本発明は、他の電源が利用されうるため、そのように制限されない。

【0065】

例示的実施形態において、第二の電源スイッチ１１３Ａがオンの時に、電流１６３ＡはＰＩＮダイオード１６１Ａと低電圧電源１１７Ａの間を流れる。同時に、電流は、電源１１８から低電圧電源１１７Ａの入力に流れ、および接地４０に流れる。センサは、スイッチング回路１４０Ａのノードに位置付けられて、低電圧電源１１７ＡとＰＩＮダイオードスイッチ１６１Ａの間に流れる電流１６３Ａと関連付けられたパラメータを測定しうる。例示的実施形態において、センサ１６４Ａは、低電圧電源１１７Ａの入力に位置付けられていて、電源１１８からの入力へと流れる電流１６７Ａを測定し、これは電流１６３Ａに関連する。他の実施形態において、センサは、ノード１６５Ａ（低電圧電源の出力）またはノード１６６Ａ（ＰＩＮダイオード１６１Ａの陽極）での位置や、ドライバ回路とスイッチの間のフィルタ１４１Ａの経路（例えば、ドライバ出力１０７Ａまたはフィルタ１４１Ａの出力）における位置など、スイッチング回路１４０Ａの他の位置に位置することができる。例示的実施形態において、パラメータは、ノードで流れる電流の値であるが、他の実施形態において、測定されたパラメータは、スイッチ（複数可）を通って流れる電流と関連付けられた任意のパラメータ（電圧を含む）であってもよい。さらに他の実施形態において、パラメータは、ドライバ回路と関連付けられた任意のパラメータである。

【0066】

本明細書で論じる整合ネットワークは、２０２２年４月５日に出願されたＰＣＴ／ＵＳ２２／２３３９５において論じられているバイアス回路などのバイアス回路を組み込んでもよく、その全体が参照により本明細書に組み込まれることに留意されたい。例えば、バイアス回路のバイアスインダクタは、ＥＶＣの固定された個別のコンデンサを直列位置に切り替える際に使用されてもよく、このＥＶＣは接地されていない。

【0067】

整合を達成するための静電容量値の決定
図７は、一つの実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じた構成要素に類似の構成要素を含むことができる。一つの実施形態において、図３の整合ネットワークが利用されている。図７の例示されたプロセス５００Ａの第一のステップにおいて、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でのＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でのＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３での測定可能な任意のパラメータとすることができる。例示的実施形態において、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３での電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。

【0068】

次に、制御回路４５は、プラズマチャンバ１９によって提示されるプラズマインピーダンスを決定する（ステップ５０２Ａ）。一つの実施形態において、プラズマインピーダンスの決定は、入力インピーダンス（ステップ５０１Ａで決定される）、直列ＥＶＣ３１の静電容量、および分路ＥＶＣ３３の静電容量に基づく。他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力に動作可能に連結された出力センサ４９を使用して行われることができ、ＲＦ出力センサ４９は、ＲＦ出力パラメータを検出するように構成されている。ＲＦ出力パラメータは、ＲＦ出力１７での電圧、電流、または位相を含む、ＲＦ出力１７での測定可能な任意のパラメータとすることができる。ＲＦ出力センサ４９は、整合ネットワーク１１のＲＦ出力１７での出力パラメータを検出してもよい。ＲＦ出力センサ２１によって検出されたＲＦ出力パラメータに基づき、制御回路４５はプラズマインピーダンスを決定してもよい。さらに他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力パラメータとＲＦ入力パラメータの両方に基づくことができる。

【0069】

プラズマチャンバ１９の可変インピーダンスが知られるようになると、制御回路４５は、インピーダンス整合を達成する目的で、直列ＥＶＣおよび分路ＥＶＣ３１、３３の一方または両方の可変静電容量に対して行う変化を決定することができる。具体的に、制御回路４５は、直列可変静電容量についての第一の静電容量値と、分路可変静電容量についての第二の静電容量値とを決定する（ステップ５０３Ａ）。これらの値は、インピーダンス整合、または少なくとも実質的なインピーダンス整合を可能にするために、直列ＥＶＣ３１および分路ＥＶＣ３３のための新しい静電容量値を表す。例示的実施形態において、第一および第二の静電容量値の決定は、可変プラズマインピーダンス（ステップ５０２Ａで決定される）と固定ＲＦ源インピーダンスとに基づく。

【0070】

第一および第二の静電容量値が決定されると、制御回路４５は、直列可変静電容量と分路可変静電容量のうちの少なくとも一つを、それぞれ第一の静電容量値および第二の静電容量値に変化させるための制御信号を生成する（ステップ５０４Ａ）。これは、およそｔ＝－５μ秒で行われる。制御信号は、スイッチング回路に、直列ＥＶＣ３１と分路ＥＶＣ３３の一方または両方の可変静電容量を変化させるように命令する。

【0071】

例示的実施形態において、ＥＶＣが変化される一方で、ＲＦ源はＲＦ信号を整合ネットワークへのＲＦ入力に提供し続ける。ＥＶＣを変化させる前に、ＲＦ信号の提供を停止する必要はない。新しい静電容量値の決定およびＥＶＣの変更は、ＲＦ信号が整合ネットワークに提供され続ける間に、連続的に（および繰り返し）行われることができる。

【0072】

ＥＶＣ３１、３３の変化は、ＶＶＣを使用するＲＦ整合ネットワークでの約１～２秒の時間と比較して、合計で約９～１１μ秒かかる。異なる可変静電容量への切り替えが完了すると、ＥＶＣを構成する追加の個別のコンデンサが回路を結合して充電する中で、待ち時間がある。整合同調プロセスのこの部分は、約５５μ秒かかる。最後に、ＲＦ電力プロファイル４０３は、ｔ＝５６μ秒の直前に、約３８０ｍＶのピークピーク値から約１００ｍＶのピークピーク値への減少を示す。ＲＦ電力プロファイル４０３のこの減少は、反射電力４０７の減少を表し、約１０μ秒の期間にわたって発生し、この時点で整合同調プロセスが完了したと見なされる。

【0073】

直列可変静電容量および分路可変静電容量の変化は、制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列可変静電容量および分路可変静電容量をそれぞれ制御することを含むことができ、直列ドライバ回路３９は直列ＥＶＣ３１に動作可能に連結されていて、分路ドライバ回路４３は分路ＥＶＣ４３に動作可能に連結されている。ＥＶＣ３１、３３が、その所望の静電容量値に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらす。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００Ａのプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。

【0074】

ＲＦ整合ネットワーク１１（図３に示すものなど）を使用して、入力インピーダンスを以下のように表すことができる。

【数1】

【0075】

式中、Ｚ_ｉｎは入力インピーダンスであり、Ｚ_Ｐはプラズマインピーダンスであり、Ｚ_Ｌは直列インダクタインピーダンスであり、Ｚ_直列は直列ＥＶＣインピーダンスであり、Ｚ_分路は分路ＥＶＣインピーダンスである。例示的実施形態において、入力インピーダンス（Ｚ_ｉｎ）は、ＲＦ入力センサ２１を使用して決定される。ＥＶＣインピーダンス（Ｚ_直列およびＺ_分路）は、制御回路を使用して、直列および分路ＥＶＣの各々の様々な個別の固定コンデンサに命令してオンまたはオフにするため、制御回路によって任意の所与の時間で既知である。さらに、直列インダクタインピーダンス（Ｚ_Ｌ）は固定値である。それ故にシステムは、これらの値を使用して、プラズマインピーダンス（Ｚ_Ｐ）を解決することができる。

【0076】

この決定されたプラズマインピーダンス（Ｚ_Ｐ）および既知の所望の入力インピーダンス（Ｚ’_ｉｎ）（典型的に５０オーム）と、既知の直列インダクタインピーダンス（Ｚ_Ｌ）とに基づいて、システムは、新しい直列ＥＶＣインピーダンス（Ｚ’_直列）および分路ＥＶＣインピーダンス（Ｚ’_分路）を決定することができる。

【数2】

【0077】

新たに計算された直列ＥＶＣ可変インピーダンス（Ｚ’_直列）および分路ＥＶＣ可変インピーダンス（Ｚ’_分路）に基づいて、システムは、直列可変静電容量のための新しい静電容量値（第一の静電容量値）、および分路可変静電容量のための新しい静電容量値（第二の静電容量値）を決定することができる。これらの新しい静電容量値がそれぞれ直列ＥＶＣ３１および分路ＥＶＣ３３で使用される時に、インピーダンス整合が達成されうる。

【0078】

所望の第一および第二の静電容量値を計算する、および一つのステップでそれらの値に到達する例示的な方法は、誤差信号をゼロにするか、または反射電力／反射係数を最小にするかのいずれかのために二つのＥＶＣを段階的に移動させるよりも著しく速い。より速い同調スキームが望ましい半導体プラズマ処理において、このアプローチは、整合ネットワークの同調速度の大幅な改善を提供する。本明細書で論じる新しいＥＶＣ静電容量値を決定するための方法は、例にすぎないことに留意されたい。他の実施形態において、他のパラメータおよび／または方法を使用して、新しいＥＶＣ静電容量値を決定してもよい。例えば、新しい静電容量値が基づくパラメータは、プラズマチャンバに関連する任意のパラメータであってもよい。

【0079】

パラメータ行列を使用した静電容量値の決定
図８は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスにおいて、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされている。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態において、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいものの、こうした実施形態において、以下に記載の計算と異なる計算が必要とされてもよい。さらに他の実施形態において、ＲＦパラメータは、ＲＦ入力１３とＲＦ出力１７の両方で測定されてもよい。

【0080】

ＲＦ源１５とプラズマチャンバ１９の間で連結されたインピーダンス整合回路は、２ポートパラメータ行列を含む、当業者に既知の幾つかのタイプのパラメータ行列のうちの一つによって特徴付けられてもよい。Ｓパラメータ行列およびＺパラメータ行列は、こうしたパラメータ行列の二つの例である。他の例には、Ｙパラメータ行列、Ｇパラメータ行列、Ｈパラメータ行列、Ｔパラメータ行列、ＡＢＣＤパラメータ行列が含まれるが、これらに限定されない。当業者であれば、これらの様々なパラメータ行列が、整合ネットワークなどの電気回路について、互いに数学的に変換されうることも認識するであろう。例示的プロセス５００の第二の初期ステップは、パラメータルックアップテーブル内のインピーダンス整合回路の既存の構成について、パラメータ行列を検索すること（ステップ５０２）である。インピーダンス整合回路の既存の構成は、インピーダンス整合回路の既存の動作パラメータ、特に直列ＥＶＣ３１と分路ＥＶＣ３３の両方のための既存のアレイ構成によって画定される。インピーダンス整合を達成するために、インピーダンス整合回路の既存の構成は、例示的プロセス５００の一部として、インピーダンス整合回路の新しい構成に変化される。

【0081】

パラメータルックアップテーブルは、複数のパラメータ行列を含み、各パラメータ行列は、直列ＥＶＣ３１および分路ＥＶＣ３３の特定の構成と関連付けられている。パラメータルックアップテーブルは、前述のタイプのパラメータ行列のうちの一つ以上を含みうる。例示的プロセス５００において、パラメータルックアップテーブルは、少なくとも複数のＳパラメータ行列を含む。特定の実施形態において、パラメータルックアップテーブルは、少なくとも複数のＺパラメータ行列を含んでもよい。パラメータルックアップテーブルが複数のタイプのパラメータ行列を含む実施形態において、異なるタイプのパラメータ行列は、異なるタイプのパラメータ行列間の数学的変換の必要性を排除するような方法で、パラメータルックアップテーブル内で関連付けられている。例えば、Ｔパラメータ行列は、パラメータルックアップテーブルの一部として含まれてもよく、各Ｔパラメータ行列は、二つの行列間の変換から生じることになる、関連するＳパラメータ行列と関連付けられている。

【0082】

入力インピーダンス計算（ステップ５０１）およびパラメータ行列ルックアップ（ステップ５０２）は、任意の順序で実施されてもよい。入力インピーダンスが計算され（ステップ５０１）、パラメータルックアップテーブル内でインピーダンス整合回路の既存の構成のためのパラメータ行列が識別された（ステップ５０２）後、プラズマまたは負荷インピーダンスは、計算された入力インピーダンスおよび既存の構成のためのパラメータ行列を使用して計算されてもよい（ステップ５０３）。次に、計算されたプラズマインピーダンスから、ＲＦ源１５とプラズマチャンバ１９の間のインピーダンス整合、または少なくとも実質的なインピーダンス整合を達成することになる、直列ＥＶＣ３１および分路ＥＶＣ３３の整合構成が、アレイ構成ルックアップテーブルで検索される（ステップ５０４）。アレイ構成ルックアップテーブルからのこれらの整合構成は、直列ＥＶＣ３１および分路ＥＶＣ３３のための新しい静電容量値をもたらすことになるアレイ構成であり、インピーダンス整合は、新しいアレイ構成および関連する新しい静電容量値で達成される。アレイ構成ルックアップテーブルは、直列ＥＶＣ３１および分路ＥＶＣ３３のアレイ構成の表であり、組み合わせで使用される時に、直列ＥＶＣ３１および分路ＥＶＣ３３の各可能なアレイ構成を含む。アレイ構成ルックアップテーブルを使用する代替として、ＥＶＣ３１、３３の実際の静電容量値は、プロセス中に計算されてもよいが、静電容量値のこうしたリアルタイム計算は、アレイ構成ルックアップテーブル内で整合構成を検索するよりも本質的に時間がよりかかる。直列ＥＶＣ３１および分路ＥＶＣ３３の整合構成がアレイ構成ルックアップテーブルで識別された後、直列アレイ構成と分路アレイ構成の一方または両方は、直列ＥＶＣ３１および分路ＥＶＣ３３のそれぞれの識別された整合構成に変化される（ステップ５０５）。

【0083】

直列アレイ構成および分路アレイ構成の変化（ステップ５０５）は、制御回路４５が制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列アレイ構成および分路アレイ構成をそれぞれ制御することを含んでもよく、直列ドライバ回路３９は、直列ＥＶＣ３１に動作可能に連結されていて、分路ドライバ回路４３は、分路ＥＶＣ４３に動作可能に連結されている。ＥＶＣ３１、３３が整合構成に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらしうる。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００のプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。

【0084】

上述のプロセスで使用されるルックアップテーブルは、プラズマチャンバ１９と併せて使用されるＲＦ整合ネットワークの前にコンパイルされる。ルックアップテーブルの作成において、ＲＦ整合ネットワーク１１は、プラズマチャンバで使用する前に、各タイプの少なくとも一つのパラメータ行列と、直列ＥＶＣ３１および分路ＥＶＣ３３の各アレイ構成と関連付けられた負荷インピーダンスとを決定するように試験される。試験から生じるパラメータ行列は、各タイプの少なくとも一つのパラメータ行列がＥＶＣ３１、３３のそれぞれのアレイ構成と関連付けられるように、パラメータルックアップテーブルにコンパイルされる。同様に、負荷インピーダンスは、各パラメータ行列がＥＶＣ３１、３３のそれぞれのアレイ構成と関連付けられるように、アレイ構成ルックアップテーブルにコンパイルされる。コンパイル済みのルックアップテーブルは、ＲＦ整合ネットワークの動作に関連する他の要因の中でも、固定ＲＦ源インピーダンス（例えば、５０オーム）、ＲＦ源の電力出力、およびＲＦ源の動作周波数を考慮に入れてもよい。従って、各ルックアップテーブルは、ＥＶＣ３１、３３のすべての可能な構成を考慮するために、数万以上のエントリーを有してもよい。可能な構成の数は主に、ＥＶＣ３１、３３の各々を構成する個別の固定コンデンサの数によって決定される。ルックアップテーブルをコンパイルすることにおいて、整合ネットワーク内の重要な位置での最大許容電圧および電流などの、可能な安全制限を考慮することができ、これは、ＥＶＣ３１、３３の特定の構成のルックアップテーブルのうちの一つ以上のエントリーを除外するように機能してもよい。

【0085】

当技術分野で公知の通り、Ｓパラメータ行列は、散乱パラメータ、略してＳパラメータと呼ばれる構成要素から構成されている。インピーダンス整合回路のＳパラメータ行列は、４つのＳパラメータ、すなわちＳ_１１、Ｓ_１２、Ｓ_２１、Ｓ_２２を有し、その各々は、ＲＦ入力１３およびＲＦ出力１７での電圧の比を表す。全Ｓパラメータ行列が既知となるように、インピーダンス整合回路のＳパラメータの四つすべてが、事前に決定および／または計算される。他のタイプのパラメータ行列のパラメータが同様に、事前に決定および／または計算され、パラメータ行列に組み込まれてもよい。例えば、インピーダンス整合回路のＺパラメータ行列は、四つのＺパラメータ、すなわちＺ_１１、Ｚ_１２、Ｚ_２１、Ｚ_２２を有する。

【0086】

パラメータルックアップテーブルをこのようにコンパイルすることによって、特定の計算の全時間コストは、ＲＦ整合ネットワークの試験段階中に発生し、プラズマチャンバ１９とのＲＦ整合ネットワーク１１の実際の使用中には発生しない。さらに、ルックアップテーブルで値を検索することは、その同じ値をリアルタイムで計算するよりもかかる時間がより少ないことがあるため、ルックアップテーブルを使用することは、インピーダンス整合の達成に必要な全体的時間を低減するのに役立つことがある。プロセス全体を通して潜在的に数百または数千のインピーダンス整合調節を含むプラズマ堆積またはエッチングプロセスにおいて、この時間節約は、全体的な製造プロセスのコスト節約に直接役立つことがある。

【0087】

制御回路がプラズマチャンバの可変インピーダンスを決定することと、直列および分路の整合構成を決定することとから始まる整合同調プロセスの開始から、ＲＦ源に向かって反射されたＲＦ電力が減少する整合同調プロセスの終了まで、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの整合同調プロセス全体は、約１１０μ秒、または約１５０μ秒以下程度の経過時間を有する。整合同調プロセスの単回反復のためのこの短い経過期間は、ＶＶＣ整合ネットワークよりも著しい増加を表す。さらに、整合同調プロセスの単回反復のためのこの短い経過期間を理由として、ＥＶＣを使用するＲＦインピーダンス整合ネットワークは、整合同調プロセスを反復的に実行してもよく、二つの決定ステップを繰り返して、電子的に可変なコンデンサの一方または両方のアレイ構成のさらなる変化のための別の制御信号を生成する。整合同調プロセスを反復的に繰り返すことによって、整合同調プロセスの約２～４回の反復内に、より良好なインピーダンス整合が作り出されうることが予想される。さらに、整合同調プロセスの各繰り返しの所要時間に応じて、５００μ秒以下で３～４回の反復が実施されうることが予想される。ＶＶＣを使用したＲＦインピーダンス整合ネットワークのための整合同調プロセスの単回反復の１～２秒の整合時間を考慮すると、わずかな時間で複数回の反復を実施できるこの能力は、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの著しい利点を表す。

【0088】

当業者であれば、幾つかの要因が、ＥＶＣを使用したＲＦインピーダンス整合ネットワークのインピーダンス整合プロセスのミリ秒未満の経過時間に寄与しうることを認識するであろう。こうした要因は、ＲＦ信号の電力、ＥＶＣの構成および設計、使用されている整合ネットワークのタイプ、使用されているドライバ回路のタイプおよび構成を含んでもよい。列挙されていない他の要因も、インピーダンス整合プロセスの全体的な経過時間に寄与しうる。それ故にＥＶＣを有するＲＦインピーダンス整合ネットワークのための整合同調プロセス全体の所要時間は、プロセスの開始（すなわち、制御回路によって測定することと、インピーダンス整合を作り出すために必要な調整を計算すること）からプロセスの終了（インピーダンス整合および反射電力の低減に起因してプラズマチャンバの中に連結されたＲＦ電力の効率が増加する時点）まで完了するのに約５００μ秒以下であることが予想される。５００μ秒程度の整合同調プロセスであっても、このプロセス時間は依然として、ＶＶＣを使用したＲＦインピーダンス整合ネットワークよりも大幅な改善を表す。

【0089】

表１は、ＥＶＣの一つの例の動作パラメータとＶＶＣの一つの例の動作パラメータとの比較を示すデータを提示する。見て分かる通り、ＥＶＣは、ＲＦインピーダンス整合ネットワークのための高速切り替えを可能にすることに加えて、幾つかの利点を提示する。

【表1】

【0090】

見て分かる通り、ＥＶＣによって可能にされた高速切替え能力に加えて、ＥＶＣはまた、信頼面での利点、電流操作面での利点、サイズ面での利点をもたらす。ＥＶＣおよび／またはＥＶＣのためにスイッチング回路自体を使用するＲＦインピーダンス整合ネットワークのさらなる利点には、以下が含まれる。
・ 開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用されうる他の完全な電気回路の可能性に低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動に起因する破壊に対する抵抗性を増大させる。
・ ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約しうる。
・ ＥＶＣの設計は、特定の用途の特定の設計ニーズのためにＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一つの例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスのために、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、分解能をより提供しうる。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にしうる。
・ 短い整合同調プロセス（約５００μ秒以下）は、ＲＦインピーダンス整合ネットワークが、製造プロセス内でのプラズマ変化により良好に耐えることを可能にし、それによってプラズマ安定性を増大させ、製造プロセスに対してより制御された電力をもたらす。
・ ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微同調する機会をより多く提供する。
・ ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。

【0091】

複数レベルの電力設定点との整合
現代の半導体プロセスにおいて、異なる振幅レベルを有する周期的に繰り返されるパルス間隔をＲＦ信号が有するように、プロセスがＲＦ源に複数レベルのパルス信号を生成することを必要とする場合がある。一部の場合において、電力設定点振幅レベルの変化は、非常に頻繁であり、数百マイクロ秒ほどでありうる。複数レベルの電力設定点は、２レベル以上とすることができる。こうしたパルシングは、電力設定点が一つのレベルとゼロの間だけでなく、一つのレベルから別のレベルに行くため、レベルごとのパルシングと呼ばれることがある。プラズマを生成するために使用されるＲＦエネルギーの強度レベルのこうした周期的な調整は、利点を提供することができる一方で、異なるパルスレベルによって引き起こされる負荷インピーダンスの急激な変動に起因して、インピーダンス整合に関する課題も生じさせる。

【0092】

真空可変コンデンサなどの電気機械構成要素に基づく典型的なＲＦ整合ネットワークは、レベルごとのパルスの短いパルスのためにそれらネットワークの位置を移動させることができず、従って、それらは電気機械構成要素設定のための平均位置に設定される（またはそれらの内部自動整合アルゴリズムがそれらネットワークを設定する）。これは、電気機械整合ネットワークが一方のレベルまたは他方のレベルのいずれにも同調されず、それ故にシステム内のＲＦ源が各レベルについての高反射電力に曝露されるため、最適な方法ではない。

【0093】

ＥＶＣの使用を含む場合があるソリッドステート技術を利用するＲＦ整合ネットワークは、有意に速く同調することができ、それ故に電力設定点レベルの各々に対して整合することができる。以下に説明する方法は、ＲＦ信号が複数レベルの電力設定点を有する時に、ＲＦインピーダンス整合を実施するための方法を提供する。方法は、一つ以上のＥＶＣを利用する上述の整合ネットワークなどを含む、ソリッドステート技術に基づく様々なタイプのＲＦ整合ネットワークに適用されることができる。

【0094】

図９および図１０については、レベルごとのパルシングを実施するための一実施形態を説明するために以下で論じる。例示的実施形態において、二つの非ゼロパルスレベル３３４が利用される。しかしながら本発明は、任意の数の二つ以上のパルスレベルが使用されうるため、そのように限定されない。さらに、例示的実施形態は、ＲＦ入力でのパラメータ電圧、電流、位相を測定し、これらの値に基づいて実行パラメータ関連値（以下に説明）を生成する。しかし本発明は、負荷に関連する任意のパラメータ（一つ以上）を測定することができ、システム内の他の位置でその測定を行い（例えば、整合ネットワークのＲＦ出力）、それらの異なるパラメータのいずれかに基づきパラメータ関連値を定めることができる。

【0095】

図９は、ＲＦ入力信号が複数レベルの電力設定点を有する時のインピーダンス整合のための例示的プロセス３００のフローチャートを提供する。図１０は、第一のパルスレベルＬ１および第二のパルスレベルＬ２を有するＲＦ信号３３２のグラフ３３０、ならびにパラメータ関連値を決定するための時間３３８、３３９を提供する。例示的実施形態において、パルスレベルは、パルスレベル間隔３３３、３３４で周期的に変化する。

【0096】

図９に戻って参照すると、整合ネットワークの制御回路は、第一のパルスレベルが提供されているかどうかを検出する（動作３０２）。その場合、制御回路は、第一のパルスレベルの負荷に関連するパラメータを測定し（動作３０４）、これには、この実施形態において、整合ネットワークの入力での電圧（Ｖ）、電流（Ｉ）、位相（Φ）が含まれる（図１０のパラメータ３３６を参照）。これらの値は、ＲＦ源とは独立して測定されることができ、またはシステムは、ＲＦ源がそれらをサンプリングする時にサンプリングを同期することができる。測定されたパラメータに基づいて、ＥＶＣの変更が正当であると制御ユニットが決定する場合に、制御回路は、第一のパルスレベルのパラメータ関連値を決定する（動作３０６）ことになり、これがＥＶＣを変更する（動作３０８）ために使用されることになる。

【0097】

パラメータ関連値は、一つ以上の測定されたパラメータに基づく任意の値とすることができる。最も単純な形態において、パラメータ関連値は、測定されたパラメータ自体であってもよい。しかしながら例示的実施形態において、パラメータ関連値は、以前に決定されたパラメータ関連値に基づく。具体的に、新しいパラメータ関連値は、現行の測定されたパラメータの平均、および所定数の以前に決定されたパラメータ関連値である。例えば、時間３３８のうちの最後の時間で、パラメータ関連値は、時間３３８のうちの最後の時間（現行の時間）でのパラメータ値と、時間３３８のうちの最初の３つの時間（以前の３つの時間）で決定されたパラメータ関連値との平均である。他の実施形態において、前のパラメータ関連値を使用する他の方法を使用してもよい。

【0098】

例示的実施形態において、パラメータ関連値を使用して、整合ネットワークのＲＦ入力で入力インピーダンスを計算する（Ｚ_{ｉｎｐｕｔ ｌｏｗ}）。他の実施形態において、整合ネットワークのＲＦ入力での反射係数（Γ_{ｉｎｐｕｔ ｌｏｗ}）などの他の値を決定することができる。例示的なシステムは、計算された入力インピーダンス（Ｚ_{ｉｎｐｕｔ ｌｏｗ}）（またはΓ_{ｉｎｐｕｔ ｌｏｗ}などの関連値）、および整合ネットワークのパラメータ行列（上述のパラメータ行列のうちの一つなど）を使用して、負荷インピーダンス（Ｚ_{ｏｕｔｐｕｔ ｌｏｗ}）を決定する。次にシステムは、決定された負荷インピーダンスを、整合（典型的には５０＋ｊ０）の入力での所望の入力インピーダンスとともに使用して、整合ネットワークのＥＶＣにとって最良の構成を決定する、すなわちＥＶＣ（ＥＶＣ１_ｌｏｗ１およびＥＶＣ２_ｌｏｗ２）の個別のコンデンサにとって最良の位置を決定する。例示的実施形態において、整合ネットワークは、二つのＥＶＣを使用するが、他の実施形態において、より多いまたはより少ないＥＶＣを使用することができる。別の実施形態において、システムは、ＲＦ周波数の変更と併せて一つ以上のＥＶＣを変更することができ、それ故にコンデンサ同調および周波数同調の組み合わせを使用する。この実施形態において、システムは、最良のＥＶＣ構成と最良のＲＦ周波数値（例えば、ＥＶＣ１_ｌｏｗ１とｆｒｅｑ_ｌｏｗ１）の両方を決定することになる。例示的実施形態において、整合ネットワークは次に、ＥＶＣをそれらの新しい構成に変更する。従って、ＥＶＣ１はＥＶＣ１_ｌｏｗ１位置に変更され、ＥＶＣ２はＥＶＣ２_低２位置に変更される。他の実施形態において、ＥＶＣ１_ｌｏｗ１およびｆｒｅｑ_ｌｏｗ１への変更など、他の構成が使用されてもよい。本発明は、上述の整合インピーダンスを決定するための方法に限定されないことに留意されたい。これらのステップのうちの一つ以上は、パラメータ関連値を決定することと整合構成を決定することとの間で省略されてもよく、および／または最終的に新しい整合構成を決定するための別のステップで置き換えられてもよい。例えば、前述の実施形態が入力インピーダンスまたは反射係数に基づいて整合を実施した一方で、他の実施形態においては、パルス中の最大送達エネルギー、またはパルス中のエネルギーの最小損失などの代替値に基づいて整合を実施することができる。さらに、整合は、ＲＦ入力位相および／または大きさの誤差、測定された反射電力、または整合ネットワークの出力で直接測定された負荷インピーダンスに基づくことができる。

【0099】

システムは、所与の時間でコンデンサ位置が変更されてもよい範囲を制限する特定のスキームを含んでもよいことに留意されたい。例えば、整合構成を提供するための少なくとも一つのＥＶＣを変更することは、少なくとも一つのＥＶＣの以前の変更から所定の時間が経過するまで、実行されることが防止されうる。このスキームは、以前のコンデンサ変更が有効になることを可能にするために十分な時間が経過したことを確実にすることができる。さらに、特定の状況において、保護スキームは、ＥＶＣのうちの一方が、新たに決定された位置に変化することを可能にしうるが、他のＥＶＣ（または複数のＥＶＣ）が新たに決定された位置（または複数の位置）に移動することを可能にしないであろう。他の実施形態において、保護スキームは、コンデンサの位置または周波数に対する任意の数の変化を防止してもよい。例示的実施形態において、保護スキームによって許容される変更がなされることになり、一方で他のコンデンサ位置（またはＲＦ周波数）は、その現行の位置（または周波数）で保持されることになる。

【0100】

図１０に示す通り、第一のパルス間隔３３３中、制御回路は、幾つかの時間３３８でパラメータを測定することになり、各時間３３８でステップ３０２～３０８を繰り返すことになり、パラメータ関連値を定期的に更新する。例示的実施形態において、新しいパラメータ関連値を計算するための時間３３８（および時間３３９）は、４マイクロ秒である時間間隔３４０によって分離されている。他の実施形態において、時間間隔３４０は、異なる持続時間とすることができる。

【0101】

第一のパルス間隔３３３中、第一のレベルプロセス３０１Ａが実行される一方で、独立した第二のレベルプロセス３０１Ｂが実行される。第一のパルスレベルが検出される（動作３０２）一方で、第二のパルスレベルは検出されない（動作３１２）。この第一のパルス間隔３３３中、パラメータ関連値を決定して、それに応じてＥＶＣを変更するために、第一のレベルプロセス３０１Ａはパラメータを測定している一方で、第二のレベルプロセス３０１Ｂは、パラメータを測定することなく、第二のパルスレベルのパラメータ関連値を決定している（動作３２０）。これは、幾つかの方法によって行われることができる。例示的実施形態において、第二のパルスレベルＬ２がオンの時に前のパラメータ測定値があったと仮定すると、パラメータ関連値は、所定数の以前に決定されたパラメータ関連値に基づくことになる。例えば、現行のパラメータ関連値は、所定数の以前に決定されたパラメータ関連値の平均に基づいていてもよい。例えば、パルスがオンの時にパラメータ関連値は、現行の測定されたパラメータ値と三つの以前に決定されたパラメータ関連値との平均である一方、パルスがオフの時にパラメータ関連値は、四つの以前に決定されたパラメータ関連値の平均である。それ故に所与のパルスレベルがオフである場合でも、各時間間隔３４０で新しいパラメータ関連値を定期的に生成することができる。パラメータ関連値は単に、パルスレベルが再びオンになるまでメモリ内に保持されている、以前に測定されたパラメータ値ではないが、所定のパルスレベルがオフである時でさえも、値のデータバスを作成するために規則的な間隔で（各パルスレベルについて）新たに決定される値である。

【0102】

第二のパルス間隔３３５で、第一のパルスレベルＬ１はオフであり、第二のパルスレベルＬ２はオンである。これが起こると、第一のパルスレベルＬ１および第二のパルスレベルＬ２は、役割を切り替える。第一のパルスレベル（これはオフである）について、パラメータ関連値は、第二のレベルプロセスの動作３２０に関連して説明したプロセスと同様に、新たに測定されたパラメータを使用することなく、時間３３９で決定される（動作３１０）。第二のパルスレベル（これはオンである）について、新しいパラメータ測定値（３１４）を使用して、時間３３９でパラメータ関連値が決定され（動作３１６）、それに応じて少なくとも一つのＥＶＣが変更される（動作３１８）。パラメータ、パラメータ関連値、整合構成を決定するための異なるオプションは、第一のレベルプロセス３０１Ａと第二のレベルプロセス３０１Ｂの両方に適用される。

【0103】

レベルごとのパルス中のインピーダンス整合のための上記に開示したプロセスは、幾つかの利点を提供する。パラメータ関連データの収集に中断はなく、各電力レベルについて収集されたデータセットは実質的に連続的である。結果として、制御ループは、新しいＥＶＣおよび／または周波数設定を決定するために、このデータにいつでもアクセスすることができる。好ましい一実施形態において、このデータはまた、最後の数個の測定値の平均に依存するため、開示された方法は、測定プロセスの停止および開始に関連するノイズおよび急激な測定値の変化を低減する。さらに、各レベルについてパラメータ値を決定する開示された方法は、レベルがオンまたはオフであるかにかかわらず、制御システムが、それ自体の整合ネットワークであるかのように各レベルを扱うことを可能にし、それ故に複数レベルのパルスに対する制御システムの柔軟性およびスケーラビリティを増大させる。

【0104】

上記のプロセスは、半導体を製造する方法の一部として実行されてもよい。こうした製造方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、ＲＦ源からプラズマチャンバの中にＲＦ電力を連結して堆積またはエッチングを実施することによって、プラズマチャンバ内にプラズマを通電することとを含んでもよい。さらに、上述の整合ネットワークは、半導体処理ツール（図３のツール８６など）の一部を形成してもよく、ツールはプラズマチャンバ１９および整合ネットワーク１１Ａを含む。

【0105】

ＣＷ源とパルス源の両方との整合
上記に示した通り、半導体製造処理において、点火および／またはプラズマ特性の制御のために、複数のＲＦ電源が時に使用される。例えば、複数のＲＦ源を使用して、異なる周波数のＲＦ信号を提供してもよい。一部のシステムにおいて、より高い密度のプラズマを作り出すために、より高い周波数のＲＦ源（例えば、１３ＭＨｚ）を使用してもよい。しかし、周波数が高い場合、プラズマ内のイオンが迅速に移動しない場合があるため、システムはまた、イオンを移動するために、より低い周波数のＲＦ源（例えば、２ＭＨｚまたは４００ｋＨｚ）を使用してもよい。

【0106】

こうしたマルチソースシステム１７０の一例を図１１に示し、ここでシステムは連続波（ＣＷ）源（ＣＷ源）１７１およびパルス源１７３を含む。「連続波」という用語は本明細書において、実質的に一定の振幅および周波数の電磁波、または正弦波を指すと理解される。複数の源１７１、１７３は、同じ周波数または異なる周波数であってもよい。同様に、それぞれの電力レベルは異なっていてもよい。ＲＦ源１７１、１７３は、ＲＦ源または高周波電源に関して上述した特徴のいずれかを有してもよい。以下でより詳細に説明する通り、単一のシステムにおけるＣＷ源とパルス源との共存は、整合が実施されうる方法に影響を与える場合がある。

【0107】

プラズマチャンバにＲＦ電力を提供するための典型的なセットアップは、プラズマチャンバ１７５に電力を送達する少なくとも一つのＲＦ整合ネットワーク１７２、１７４に電力を供給する、少なくとも一つのＲＦ源（例えば、高周波電源）１７１、１７３から成る。整合ネットワーク１７２、１７４は、一つ以上の制御回路１７８によって制御される。（整合ネットワーク、制御回路、プラズマチャンバがどのように動作するかの詳細については、上記の考察を参照。）ＲＦ源（複数可）およびＲＦ整合ネットワーク（複数可）が別個の筐体内にあり、それらの間で電力が適切なＲＦ同軸ケーブルで伝送される、このセットアップの複数の変形があることがある。他の変形において、ＲＦ源およびＲＦ整合ネットワークは同じ筐体内にあってもよく、それらの間のＲＦ同軸ケーブルは短い同軸ケーブルまたはストラップで置き換えられる。ＲＦ整合ネットワーク内のリアクタンス素子は、可変インダクタまたは可変コンデンサなどの電気機械式とすることができ、または本明細書で考察する通り、ソリッドステートの電子的に可変なコンデンサ（ＥＶＣ）などの電子可変タイプとすることができる。

【0108】

より詳細に上述した通り、半導体製造システム１７０は、信号をサンプリングするセンサを有してもよい。こうしたセンサ１７６、１７７は、それぞれＣＷ整合１７２およびパルス整合１７４の入力で示されている。これらは図２のセンサ２１に相当する。図２と同様に、センサは代替的に、図２においてセンサ４９によって示されている通り、整合出力にあるなど、他の位置にあってもよい。センサ１７６、１７７によってサンプリングされた信号は、ＲＦ整合ネットワークを制御するために処理されてもよい。センサは、例えば整合ネットワークの入出力にて方向性連結器または電圧電流（ＶＩ）・位相センサであってもよい。整合ネットワークの自動制御は、内部リアクタンス素子（例えば、図２の可変コンデンサ３１、３３）を変化させて、変化するプラズマ負荷インピーダンスを、ＲＦ源（例えば、ＲＦ源、およびＲＦ源と整合ネットワークの間の同軸ケーブル）の出力インピーダンスを整合する安定した入力インピーダンスに変換する。

【0109】

しかしながら、ＣＷおよびパルス条件中に負荷インピーダンスを同調する方法は異なってもよい。図１２は、ＣＷモードにおけるＲＦ源１７１の連続サンプリングアプローチを示すグラフ１９０である。グラフは、ＣＷ整合１７２のＲＦ入力で経時的に、センサ１７６によってサンプリングされた（またはセンサでサンプリングされた値から導出された）電圧（波形１９１によって表される）を示す。示された時間（Ｔ_１、Ｔ_２、Ｔ_３など）の各々は、サンプリングが発生する時間を示してもよい。図１２、１３、１５は、元のＡＣ信号を示さない（ＣＷ信号の場合は、連続的な正弦波として現れるであろう）ことにさらに留意されたい。代わりに、波形１９１（および図１３の波形１９６、および図１５の波形２１２）は、元のＡＣ信号、または元のＡＣ信号に由来するＤＣ信号のエンベロープを描写すると理解されてもよい。さらに、図１２および図１３は、図１０に関して上述の通り、電圧パラメータのサンプリングを示す一方で、電流および／または位相などの他のパラメータがサンプリングされてもよい。パラメータは、プラズマチャンバ内の条件が変化するにつれて変化してもよいことに留意されたい。

【0110】

連続サンプリングアプローチによると、整合ネットワーク１７２は、パラメータを連続的にサンプリングし、整合ネットワーク１７２のリアクタンス素子（例えば、可変コンデンサ）を、整合ネットワークの入力で最小反射電力を提供するために最良の位置に調整してもよい。それ故にサンプリングは、時間Ｔ_１、Ｔ_２、Ｔ_３などで発生する。

【0111】

対照的に、図１３は、パルスしているＲＦ源１７３の「サンプリング・保持」アプローチを示すグラフ１９５である。このグラフは、複数レベルの信号が規則的な時間間隔でサンプリングされている、図１０に示すグラフと類似している。グラフは、パルス整合１７４のＲＦ入力でセンサ１７７によって経時的にサンプリングされた電圧（波形１９６によって表される）を示す。（他の実施形態において、電流または位相などの他のパラメータがサンプリングされてもよい。）パルスは、波形１９６の部分１９６Ａおよび１９６Ｂによって示されている。このアプローチによると、整合ネットワーク１７４は、ＲＦパルスがオンである時間（時間１９７Ａ、１９７Ｂ）でのみセンサ信号をサンプリング（またはセンサ信号のサンプリングから得られた値のみを使用）し、それ故にＲＦパルスがオフである時間（時間１９８Ａ、１９８Ｂ）ではサンプリングせず（またはセンサ信号のサンプリングから得られた値を使用せず）、むしろメモリ内の以前のＲＦパルスがオンの期間中にサンプリングされた信号またはパラメータ値を「保持」する。それ故に例えば、サンプリングは、時間Ｔ_１～Ｔ_４で発生し、時間Ｔ_５～Ｔ_１０で発生せず、時間Ｔ_１１で再開するなどである。このようにして、ＲＦ源がパルス状である時に、整合ネットワークは、ＲＦパルスがオンであった時間１９７Ａ、１９７Ｂ中にサンプリングされた信号およびパラメータ値のみを使用して調整される。

【0112】

同じシステムでＣＷ源およびパルス源を使用する課題
ＲＦ源のうちの一方がＣＷであり、他方がパルスである場合、問題が発生する場合がある。パルスＲＦ電力がプラズマチャンバに送達されている時に、プラズマ負荷インピーダンスはパルス周波数で変化する。図１１に戻って参照すると、これはＣＷ源１７１が、パルス周波数で変化する負荷インピーダンスを有するパルスプラズマを経験することを引き起こす。しかし、ＣＷ整合１７２がＣＷモードにある場合、それ自体の源１７１がＣＷであるため、図１２の通り、センサ信号を連続的にサンプリングすることになる。真空可変コンデンサ（ＶＶＣ）などの電気機械素子を使用する典型的なＲＦ整合ネットワークは、この急速に変化するプラズマ負荷に同調することができず、従って入射電力の一部は反射して高周波電源に戻される。プラズマチャンバおよびプロセス自体に送達される電力が非常に厳密に制御される半導体処理において、高周波電源に戻るこの反射電力は、プラズマ処理の変動を、および最終的にプロセス収率を増大させる。

【0113】

以下でより詳細に説明する通り、ＣＷ ＲＦ源（ＣＷ ＲＦ信号を負荷に提供するように構成されている）と、パルスＲＦ源（パルスＲＦ信号を負荷に提供するように構成されていて、パルスＲＦ信号は異なる持続時間を有する複数のパルスレベルを有してもよい）とを含むシステムにおいてインピーダンス整合するためのシステムおよび方法が開示されている。整合ネットワークは、ＣＷ ＲＦ源と負荷の間に動作可能に連結されていて、整合ネットワークは、少なくとも一つの可変リアクタンス素子（これは機械的または電子的に可変であってもよい）を備える。制御回路は、図１１に示す通り、（ａ）整合ネットワーク、および（ｂ）パルスＲＦ源、またはパルスＲＦ源と負荷の間に位置付けられたセンサのうちの少なくとも一つに動作可能に連結されてもよい。高いレベルにて制御回路は、パルスＲＦ信号を示す一つ以上の信号を受信する動作と、パルスＲＦ信号の一部分を選択する動作（以下により詳細に考察する通り、異なるパルスレベル持続時間の間で選択することなど）と、パルスＲＦ信号の選択された部分中に少なくとも一つのパラメータをサンプリングする動作（例えば、選択したパルスレベル持続時間中に）と、サンプリングされた少なくとも一つのパラメータに基づいて少なくとも一つの可変リアクタンス素子を変更することによって、整合ネットワークがＣＷ ＲＦ源と負荷の間でインピーダンス整合することを引き起こす動作とを実行すると理解されてもよい。インピーダンス整合を引き起こすことは、関連するＲＦ源への反射電力を低減させることになるが、こうした反射電力を完全に無くす必要がないことに留意されたい。

【0114】

以下でより詳細に論じる第一のアプローチは、「修正されたサンプリング・保持」アプローチと呼ばれる。このアプローチにおいて、パルスＲＦ信号の一部分の選択は、異なるパルスレベル持続時間の間で選択することであってもよい。例えば、制御回路は、どのパルスレベル持続時間がより長いかを決定手もよく、その後、より長いパルス持続時間中に発生するサンプリングに基づいて、ＣＷ源の整合ネットワークを整合させてもよい。以下でより詳細に論じる第二のアプローチは、ソリッドステート整合に特有であり、本明細書において「レベルごとの」アプローチと呼ばれる。このアプローチにおいて、第一のパルスレベルについて、制御回路は、第一のレベルの持続時間であるパルスＲＦ信号の一部分を識別し、その時間中にＣＷ源に関連するパラメータをサンプリングして、第一のパルスレベルのインピーダンス整合を引き起こす。さらに、第二のパルスレベルについて、制御回路は、第二の時間レベルの持続時間であるパルスＲＦ信号の一部分を識別し、その時間中にＣＷ源に関連するパラメータをサンプリングして、第二のパルスレベルのインピーダンス整合を引き起こす。制御回路は、パルスレベルの各々に対して使用される別個のパラメータデータを有する、パルスレベルの各々に対する整合の間で変換してもよい。

【0115】

ＣＷ源およびパルス源との修正されたサンプリング・保持整合
以下は、同じシステムにおいてＣＷ源およびパルス源を使用する時に整合するための第一の解決策を提供する。以下でより詳細に説明する通り、ＣＷ源は、パルスプラズマの存在に対処するために、修正されたサンプリング・保持アプローチを使用する。この方法は、ＣＷ整合およびＣＷ源が整合動作をどのように制御するかを制御するために、パルスＲＦ源からのパルス情報を使用してもよい。

【0116】

図１４は、一つの実施形態による、修正されたサンプリング・保持アプローチを使用するインピーダンス整合の方法のフローチャートである。以下の説明では、図１１～１４を参照することになる。動作２０１において、ＣＷ ＲＦ源１７１は、ＣＷ ＲＦ信号１９１を負荷（プラズマチャンバ１７５）に提供する。ＣＷ信号は、図１２に示す信号と類似していてもよい。動作２０２において、パルスＲＦ源１７３は、図１３のパルスＲＦ信号１９６などのパルスＲＦ信号を負荷（プラズマチャンバ１７５）に提供する。本明細書で論じるパルスＲＦ源は、例えばパルス信号を提供することができる高周波電源を含んでもよいことに留意されたい。パルスＲＦ源は代替的に、高周波電源と、高周波電源によって出力されるＲＦ信号を変調して、それによってパルスＲＦ信号を引き起こす別個のパルスコントローラとの両方を含んでもよい。これらの実施例は非限定的である。例示的なパルスＲＦ信号１９６は、第一のパルスレベル持続時間１９７Ａを有する第一のパルスレベルＬ１と、第二のパルスレベル持続時間１９８Ａを有する第二のパルスレベルＬ２とを有する。この実施形態において、第一のパルスレベルＬ１はオン状態であり、第二のパルスレベルはオフ状態であることに留意されたい。しかしながら、本発明はそのように限定されない。例えば、第一および第二のパルスレベルは両方とも非ゼロレベルであってもよい。さらに、ＲＦ信号は、三つ以上の非ゼロパルスレベルを有してもよい。

【0117】

ＣＷ整合１７２は、ＣＷ ＲＦ源１７１とプラズマチャンバ１７５の間に動作可能に連結されている。整合ネットワークは少なくとも一つの可変リアクタンス素子を含む。この可変リアクタンス素子は、インピーダンス整合を引き起こすか、または引き起こすのを助けるように調整されてもよい。この可変リアクタンス素子は、真空可変コンデンサなどの機械的に可変なコンデンサもしくはインダクタであってもよく、または構成要素のリアクタンス素子が固定コンデンサもしくは固定インダクタ（上述の通り、電子的に可変なコンデンサなど）である、電子的に可変な（ソリッドステート）コンデンサもしくはインダクタであってもよい。特定の実施形態において、インピーダンス整合は、ＣＷ ＲＦ信号の周波数を変更することによってさらに可能にされてもよい。

【0118】

制御回路１７８は、ＣＷ整合１７２およびパルス整合１７４に連結されている。例示的な制御回路は、両方の整合に動作可能に連結されている一方で、他の実施形態において制御回路は、各整合が制御回路を有する場合など、複数の制御回路を備えてもよい。ステップ２０３において、制御回路１７８は、パルスＲＦ源１７３について、第一のパルスレベル持続時間１９７Ａと、第二のパルスレベル持続時間１９８Ａとを示す一つ以上の信号を受信する。パルスレベル持続時間を示すこれらの信号は、例えばパルス源１７３から、またはセンサ１７７から、またはパルス整合１７４から受信されてもよい。ステップ２０４において、制御回路は、（ａ）持続時間のうちのどちらがより長いか、および／または（ｂ）持続時間のうちのどちらが、ＣＷ ＲＦ源に反射される電力の減少をもたらすかに基づいて、第一のパルスレベル持続時間および第二のパルスレベル持続時間のうちの一つを選択する。センサ１７７もパルス整合１７４も、本明細書に開示の実施形態に必須ではないことに留意されたい。

【0119】

方法（ｂ）（持続時間のうちのどちらが、ＣＷ ＲＦ源に反射される電源の減少をもたらすかを選択すること）に関して、この決定は、（ｉ）第一のパルスレベル持続時間中に反射関連値を決定すること、および（ｉｉ）第二のパルスレベル持続時間中に反射関連値を決定することに基づいてもよい。例えば、反射関連値は、反射波と入射波の振幅比を表す反射係数とすることができ、時にガンマと呼ばれる。この値は、ＲＦ源出力および整合入力で（または整合出力で）センサ１７６によって測定されることができる。他の実施形態において、反射関連値は、同様の位置で測定されうる反射電力とすることができる。システムは、どちらの持続時間が、より少ない反射電力（例えば、より低いガンマ）をもたらすかを決定するために、各持続時間中の反射関連値を決定し、次いで持続時間を選択してもよい。

【0120】

ステップ２０５において、制御回路１７８は次いで、整合ネットワーク１７２の少なくとも一つの可変リアクタンス素子を新しい位置に変化させることによって、整合ネットワーク１７２がＣＷ ＲＦ源１７１と負荷１７５の間のインピーダンス整合を実施することを引き起こす。本明細書で使用される「位置」という用語は、可変リアクタンス素子の任意の位置、構成、または値を広く指すことに留意されたい。例えば、ＶＶＣの新しい位置は、構成要素部品の新しい物理的位置、またはＶＶＣを変更することによってもたらされる新しい静電容量の数値である可能性がある。さらに、ＥＶＣの新しい位置は、構成要素固定コンデンサのオン／オフ状態（構成）の新しいセットのことを指してもよく、または構成要素固定コンデンサのオン／オフ状態を変更することによってもたらされる新しい静電容量の数値のことを指してもよい。

【0121】

新しい位置は、選択された持続時間中にサンプリングされた少なくとも一つのパラメータ値に基づく。それ故に例えば、持続時間が、どちらの持続時間が長いかに基づく場合、オフ持続時間１９８Ａ（これはオン持続時間１９７Ａよりも長い）が選択されることになる。それ故に新しい位置は、一つ以上の時間Ｔ_５～Ｔ_１０でサンプリングされたパラメータに基づくことになり、非選択（オン）持続時間（時間Ｔ_１～Ｔ_４）中にサンプリングされたパラメータに基づかない。この実施形態において、整合はその後、時間Ｔ_１１～Ｔ_１４中にサンプリングされた少なくとも一つのパラメータに基づいて実施されることになるが、時間Ｔ１_５～Ｔ_２０中に実施されない。このプロセスは、各新しいパルスで繰り返され続けてもよい。上述の通り、他の実施形態において、選択された持続時間は、どちらのレベルおよび関連する持続時間が、反射される電力の低減をもたらすかに基づいてもよい。さらに別の実施形態において、システムは、どちらがより長いかに基づいて持続時間を選択することができるが、持続時間が同じである場合、システムは、反射される電力の低減をもたらす持続時間を選択する。さらに他の実施形態において、整合に使用される持続時間を選択するために、他の因子を使用してもよい。

【0122】

別の実施形態において、制御回路は、各持続時間に対して、その持続時間で最小反射電力を引き起こす整合ＶＲＥ位置を決定し、次いで、第一および第二のパルスレベルの全持続時間で最小である全体的な反射電力を新しいＶＲＥ位置が提供するように、それらの整合ＶＲＥ位置の間にある新しいＶＲＥ位置を決定してもよい。

【0123】

さらに別の実施形態において、制御回路は、センサ信号をサンプリングし、複数のパルス持続時間にわたるパルスのいずれかの持続時間を通して反射電力を決定してもよく、次いで、一つの時点だけでなく経時的に反射電力の積分（すなわち、合計）を最小化するアルゴリズムを使用してもよい。このアルゴリズムは、最大電力をチャンバに送達するように設計されてもよく、必ずしもパルスレベル持続時間における特定の時間での最小反射電力ではない。

【0124】

上記のプロセスは、半導体を製造する方法の一部として実行されてもよい。こうした製造方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、ＲＦ源１７１、１７３からプラズマチャンバ１７５の中にＲＦ電力を連結して堆積またはエッチングを実施することによって、プラズマチャンバ内にプラズマを通電することとを含んでもよい。さらに、上述の整合ネットワークは、半導体処理ツール（図１１のツール１７９など）の一部を形成してもよく、ツールはプラズマチャンバ１７５、整合ネットワーク１７２、制御回路１７８を含む。

【0125】

ＣＷ源およびパルス源とのレベルごとのソリッドステート整合
上述の修正されたサンプリング・保持アプローチは、ソリッドステートではない整合ネットワークを含む様々な整合ネットワークに使用されてもよい。以下の代替的なアプローチは、（例えば、機械的可変リアクタンス素子を使用する整合ネットワークとは対照的に）電子的に可変なコンデンサまたはインダクタおよび／または周波数同調を使用してインピーダンス整合を実施する整合ネットワークなどのソリッドステート整合ネットワークに特有である。上述の実施形態は、電子的に可変なコンデンサ（ＥＶＣ）をその可変リアクタンス素子として使用するが、本発明はそのように限定されない。

【0126】

上述の通り、ソリッドステート整合ネットワークは、複数レベルのパルス信号の各レベル（レベルごとのパルス）で同調するのに十分に速い。図１１に戻って参照すると、半導体製造システム１７０は、二つのＲＦ源、つまりパルス源１７３と連続波（ＣＷ）源１７１を備えてもよい。図１５のグラフ２１０に示す以下の実施形態において、パルス源１７３は、二つの非ゼロパルスレベルＬ１、Ｌ２を含む複数レベルのパルス信号２１２を提供するが、本発明はそのように限定されない。上述のレベルごとのアプローチは、ソリッドステート整合ネットワークの速度の利点を生かして、システムが、レベルを選択するのではなく、またはそうでなければ共有値を使用するのではなく、各レベルで同調することを可能にする。以下に説明するレベルごとのアプローチは、各レベルでのこの同調をＣＷ源の整合に適用する。

【0127】

上述の通り、システムがパルス源とＣＷ ＲＦ源の両方を有する時に、パルスＲＦ源はプラズマをパルスさせ、それ故に連続的にサンプリングする、かつ一貫したプラズマインピーダンスを期待するＣＷ ＲＦ源および整合に対する課題を生じさせる。修正されたサンプリング・保持アプローチは、このパルスプラズマに対処するための一つの方法をＣＷ側に提供する一方で、以下のレベルごとのアプローチは、ソリッドステート整合ネットワークの速度の利点を生かすことによってこの問題に対処する。

【0128】

このアプローチによると、制御回路は、パルス情報を使用して、ＣＷ側の整合を制御する。以下の説明では、図１１のブロック図、図１５のグラフ２１０、および図１６のフローチャート２１５を参照することになる。ＣＷ ＲＦ源１７１は、プラズマチャンバ１７５にＣＷ ＲＦ信号を提供する（動作２１６）。パルスＲＦ源１７３は、パルスＲＦ信号２１２をプラズマチャンバ１７５に提供し（動作２１７）、パルスＲＦ信号２１２は、第一のパルスレベル持続時間２１３Ａを有する第一のパルスレベルＬ１と、第二のパルスレベル持続時間２１３Ｂを有する第二のパルスレベルＬ２とを含む。他の実施形態は、任意の数のパルスレベルを使用してもよいことに留意されたい。ＣＷ整合ネットワーク１７２は、ＣＷ ＲＦ源１７１とプラズマチャンバ１７５の間に動作可能に連結されている。例示的なＣＷ整合ネットワークは、少なくとも一つの電子可変リアクタンス素子（ＥＶＲＥ）を含む（例えば、図２およびＥＶＣ３１、３３を参照）。制御回路は、例えばパルス源１７３、センサ１７７、またはパルス整合１７４から、パルスレベル持続時間に関する情報を受信してもよい。

【0129】

制御回路１７８は、第一のパルスレベル持続時間１９７Ａ中にセンサ１７６によってサンプリングされたパラメータを示す信号を受信（動作２１８）するように構成されている。制御回路は、第一のパルスレベルについて、インピーダンス整合ネットワークが、第一のパルスレベル持続時間中にサンプリングされたパラメータ値に基づいて少なくとも一つのＥＶＲＥを変更することによって、ＣＷ ＲＦ源とプラズマチャンバの間のインピーダンス整合を可能にすることを引き起こす（動作２１９）ようにさらに構成されている。

【0130】

制御回路はまた、第二のパルスレベルについて類似の動作を実行してもよい。すなわち、制御回路１７８は、第二のパルスレベル持続時間中にサンプリングされたパラメータ値を示す信号を受信する（動作２２０）。次いで制御回路は、第二のパルスレベルについて、インピーダンス整合ネットワークが、第二のパルスレベル持続時間中にサンプリングされたパラメータ値に基づいて少なくとも一つのＥＶＲＥを変更することによって、ＣＷ ＲＦ源と負荷の間のインピーダンス整合を可能にすることを引き起こす（動作２２１）。従って、第一のレベル整合は、第一のレベルのサンプリングデータに基づき、第二のレベル整合は、第二のレベルのサンプリングデータに基づく。

【0131】

制御回路（単一の制御回路、またはＣＷ整合およびパルス整合の各々に対する回路の組み合わせであってもよい）は、パルスレベルの各々に対するサンプリングされた信号を別々に格納してもよい。例えば、センサ１７６が電圧、電流、位相センサである場合、センサ１７６は、第一のパルスレベル持続時間の間、電圧、電流、位相（および他のセンサからの他の関連するＲＦ信号）をサンプリングしてもよく（および制御回路は、パラメータ値を格納してもよく）、また第二のパルスレベル持続時間の間、こうした値を別々に格納してもよい。それ故に各レベルについて、制御回路は、整合ネットワーク入力での最小反射電力にとって最適な整合設定（例えば、最適なＥＶＣ位置）を決定するために使用される、サンプリングされた値の対応するセットを格納してもよい。次いでＣＷ整合ネットワークは、各パルスレベルが、整合の入力で最小反射電力を提供するように最適に同調されるように、変化するＲＦパルスと同期した、これらの二つの整合設定（例えば、ＥＶＣ位置）の間で切り替えてもよい。それ故に制御回路は、パルスＲＦ源が第一のパルスレベルと第二のパルスレベルの間で変換する際に、前述の動作を繰り返してもよい。センサ１７６が方向性連結器技術に基づく場合、同様の制御アルゴリズムが適用されてもよく、各パルスレベル持続時間について順方向電力信号および反射電力信号がサンプリングされる。

【0132】

上述のシステム１７０は、パルスＲＦ源１７３とプラズマチャンバ１７５の間に動作可能に連結された第二の整合ネットワーク（パルス整合１７４）を含んでもよい。パルス整合１７４はまた、少なくとも一つのＥＶＲＥを含んでもよい。パルス整合は、ＣＷ整合１７２について上述した方法と同様の方法によって、パルスＲＦ源とプラズマチャンバの間のインピーダンス整合を可能にしてもよい。すなわち、第一のパルスレベルについて、パルス整合の少なくとも一つのＥＶＲＥは、第一のパルスレベル持続時間中にサンプリングされたパラメータ値に基づいて変更されてもよい。第二のレベルについて、パルス整合１７４の少なくとも一つのＥＶＲＥは、第二のパルスレベル持続時間中にサンプリングされたパラメータ値に基づいて変更されてもよい。

【0133】

本明細書で論じたＥＶＲＥは、並列に連結された固定コンデンサを備える上記で論じたＥＶＣなどの電子的に可変なコンデンサ、および電子可変インダクタを含む、任意のタイプの電子可変リアクタンス素子であってもよいことに留意されたい。整合はまた、ＣＷ ＲＦ信号の周波数を変更する（周波数同調）ことによって可能であってもよい。

【0134】

さらに、制御アルゴリズムは、最適な整合位置を常に計算することによって、最良の整合（例えば、ＥＶＣ）位置を「学習」するように設計されてもよく、また電力レベルおよび整合位置が予測可能なパターンで変化していることが見いだされた時に、新しいＥＶＣ位置をもはや計算せず、代わりに機械学習アルゴリズムによって決定される新しい位置に移動する。

【0135】

上記のプロセスは、半導体を製造する方法の一部として実行されてもよい。こうした製造方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、ＲＦ源１７１、１７３からプラズマチャンバ１７５の中にＲＦ電力を連結して堆積またはエッチングを実施することによって、プラズマチャンバ内にプラズマを通電することとを含んでもよい。さらに、上述の整合ネットワークは、半導体処理ツール（図１１のツール１７９など）の一部を形成してもよく、ツールはプラズマチャンバ１７５、整合ネットワーク１７２、制御回路１７８を含む。

【0136】

図９および図１０に関して論じた通りのレベルごとの整合に関して上述した追加の考慮事項は、上記のマルチソース整合アプローチに組み込まれてもよいことにさらに留意されたい。

【0137】

本明細書で論じる整合ネットワークの実施形態は、Ｌまたはｐｉ構成を使用していた一方で、特許請求の対象である整合ネットワークは、「Ｔ」型構成などの他の整合ネットワーク構成で構成されうることに留意されたい。別段の記載がない限り、本明細書で論じる可変コンデンサ、スイッチング回路、および方法は、ＲＦインピーダンス整合ネットワークに適した任意の構成で使用されうる。

【0138】

本明細書で論じる実施形態は、インピーダンス整合を達成するために、整合ネットワーク内の一つ以上の可変コンデンサを使用する一方で、任意の可変リアクタンス素子を使用することができることに留意されたい。可変リアクタンス素子は、一つ以上の個別のリアクタンス素子を含むことができ、リアクタンス素子は、コンデンサまたはインダクタまたは類似の反応性装置である。

【0139】

本出願には、所有者共通の米国特許第１０，４６０，９１２号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許第１０，９８４，９８５号の全体が参照により本明細書に組み込まれる。

【0140】

本発明は、本発明の現在の好適な実施方法を含む特定の実施例に関して説明されてきたが、当業者であれば、上述のシステムおよび技法の多数の変形および変更があることを理解するであろう。当然のことながら、本発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的および機能的修正がなされてもよい。それ故に本発明の趣旨および範囲は、添付の特許請求の範囲に記載の通りに広く解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【外国語明細書】