知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024067644
(43)【公開日】2024-05-17
(54)【発明の名称】ホール素子、ホールセンサ、及びホール素子の製造方法
(51)【国際特許分類】
H10N 52/00 20230101AFI20240510BHJP
H10N 52/80 20230101ALI20240510BHJP
H10N 52/85 20230101ALI20240510BHJP
H10N 50/01 20230101ALI20240510BHJP
G01R 33/07 20060101ALI20240510BHJP
【ＦＩ】
H01L43/06 S
H01L43/06 D
H01L43/10
H01L43/12
G01R33/07
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022177877
(22)【出願日】2022-11-07
(71)【出願人】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】服部 兼吾
【テーマコード（参考）】
2G017
5F092
【Ｆターム（参考）】
2G017AA01
2G017AB09
2G017AD53
5F092AA05
5F092AA11
5F092AB01
5F092AC02
5F092BA06
5F092BA15
5F092BA19
5F092BA20
5F092BA23
5F092BA25
5F092BA34
5F092BA35
5F092CA03
5F092CA09
5F092FA05
(57)【要約】
【課題】ノイズを低減する。
【解決手段】ホール素子１は、基板２、基板２上で２次元電子ガス膜を形成する活性層３２、活性層３２に対してそれぞれ下側及び上側に積層される第１バッファ層３１及び第２バッファ層３３と、を含む積層体３、積層体上に形成された絶縁膜４、第２バッファ層に設けられた開口３３ａ及び絶縁膜４に設けられたコンタクトホール４ａ～４ｄを介して活性層３２にそれぞれ接続する複数の電極６ａ～６ｄを備える。活性層３２は、第２バッファ層３３に設けられた開口３３ａ内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む。それにより、電極６ａ～６ｄから活性層３２を介して別の電極に向けて駆動電圧を印加した際に、開口３３ａ内の少なくとも一部の領域の直下の活性層３２の表面領域からキャリアが生成されキャリア数が増加することにより電流量が増大し、ノイズを低減することができる。
【選択図】図５Ｂ
【解決手段】ホール素子１は、基板２、基板２上で２次元電子ガス膜を形成する活性層３２、活性層３２に対してそれぞれ下側及び上側に積層される第１バッファ層３１及び第２バッファ層３３と、を含む積層体３、積層体上に形成された絶縁膜４、第２バッファ層に設けられた開口３３ａ及び絶縁膜４に設けられたコンタクトホール４ａ～４ｄを介して活性層３２にそれぞれ接続する複数の電極６ａ～６ｄを備える。活性層３２は、第２バッファ層３３に設けられた開口３３ａ内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む。それにより、電極６ａ～６ｄから活性層３２を介して別の電極に向けて駆動電圧を印加した際に、開口３３ａ内の少なくとも一部の領域の直下の活性層３２の表面領域からキャリアが生成されキャリア数が増加することにより電流量が増大し、ノイズを低減することができる。
【選択図】図５Ｂ
【特許請求の範囲】
【請求項1】
基板と、
前記基板上で２次元電子ガス膜を形成する活性層と、該活性層に対してそれぞれ下側及び上側に積層される第１バッファ層及び第２バッファ層と、を含む積層体と、
前記積層体上に形成された絶縁膜と、
前記第２バッファ層に設けられた開口及び前記絶縁膜に設けられた開口を介して前記活性層にそれぞれ接続する複数の電極と、
を備え、前記活性層は、前記第２バッファ層に設けられた開口内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む、ホール素子。
前記基板上で２次元電子ガス膜を形成する活性層と、該活性層に対してそれぞれ下側及び上側に積層される第１バッファ層及び第２バッファ層と、を含む積層体と、
前記積層体上に形成された絶縁膜と、
前記第２バッファ層に設けられた開口及び前記絶縁膜に設けられた開口を介して前記活性層にそれぞれ接続する複数の電極と、
を備え、前記活性層は、前記第２バッファ層に設けられた開口内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む、ホール素子。
【請求項2】
前記絶縁膜の一部は、前記第２バッファ層に設けられた開口内の基板中心側の縁領域に配置され、
前記活性層のキャリア濃度の高い表面領域は、前記縁領域の直下に位置する、
請求項１に記載のホール素子。
前記活性層のキャリア濃度の高い表面領域は、前記縁領域の直下に位置する、
請求項１に記載のホール素子。
【請求項3】
前記第２バッファ層に設けられた開口内の少なくとも一部の領域の直下には、他の領域に比べ結晶欠陥が多く存在する、請求項１に記載のホール素子。
【請求項4】
前記縁領域の幅（Ｄ）は、０μｍ超過１４μｍ以下である、請求項２に記載のホール素子。
【請求項5】
前記絶縁膜は、前記積層体及び前記第２バッファ層に設けられた開口内の縁領域上に配置される誘電体膜と該誘電体膜上に配置される保護膜とを含む、請求項２に記載のホール素子。
【請求項6】
前記絶縁膜は、ＳｉＯ及びＳｉＮのうちの少なくとも１つを含む、請求項４に記載のホール素子。
【請求項7】
前記キャリア濃度は、シートキャリア濃度で表され、０．９２～０．９７×１０１２ｃｍ－２である、請求項１に記載のホール素子。
【請求項8】
前記複数の電極のうちの少なくとも１つの電極は、前記電極に対応する開口から前記電極に対向する別の電極に向かって前記絶縁膜上に延設される、請求項１に記載のホール素子。
【請求項9】
前記活性層は、ＩｎＡｓを含み、前記第１バッファ層及び前記第２バッファ層の少なくとも一方ＡｌＧａＡｓＳｂを含む、請求項１に記載のホール素子。
【請求項10】
前記活性層は、ＧａＡｓを含み、前記第１バッファ層及び前記第２バッファ層の少なくとも一方はＡｌＧａＡｓを含む、請求項１に記載のホール素子。
【請求項11】
請求項１に記載のホール素子を備え、前記ホール素子の前記活性層に入る磁場の強度を検出するホールセンサ。
【請求項12】
基板上に、２次元電子ガス膜を形成する活性層と、該活性層に対してそれぞれ下側及び上側に積層される第１バッファ層及び第２バッファ層と、を含む積層体を形成する段階と、
前記積層体に開口を形成する段階と、
前記積層体上に、プラズマＣＶＤ法により絶縁膜を形成する段階と、
前記絶縁膜に前記第２バッファ層の開口を介して前記活性層まで到達する開口を形成する段階と、
前記絶縁膜に設けられた前記開口を介して前記活性層にそれぞれ接続する複数の電極を形成する段階と、
を備えるホール素子の製造方法。
前記積層体に開口を形成する段階と、
前記積層体上に、プラズマＣＶＤ法により絶縁膜を形成する段階と、
前記絶縁膜に前記第２バッファ層の開口を介して前記活性層まで到達する開口を形成する段階と、
前記絶縁膜に設けられた前記開口を介して前記活性層にそれぞれ接続する複数の電極を形成する段階と、
を備えるホール素子の製造方法。
【請求項13】
前記活性層は、前記第２バッファ層の開口の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む、請求項１２に記載のホール素子の製造方法。
【請求項14】
前記プラズマＣＶＤ法の周波数は、４００ｋＨｚ～１３．５６ＭＨｚである、請求項１２に記載のホール素子の製造方法。
【請求項15】
前記キャリア濃度は、シートキャリア濃度で表され、０．９２～０．９７×１０１２ｃｍ－２である、請求項１３に記載のホール素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ホール素子、ホールセンサ、及びホール素子の製造方法に関する。
【背景技術】
【0002】
磁気センサの一種であるホール素子として、２次元電子ガス膜を形成する活性層を採用することで駆動電圧に対して生成される出力電圧の割合、すなわち感度を向上し、活性層を含む積層体上に絶縁膜を介して電極（ＵＰ）を設けることで低ノイズ化し、それによりＳＮ比の向上を図った２次元電子ガス膜－ＵＰ型のホール素子が考えられる。斯かるＵＰ型のホール素子は、例えば、特許文献１に開示されている。
特許文献１ 特開２０１８－１６０６３１号公報
特許文献１ 特開２０１８－１６０６３１号公報
【発明の概要】
【課題を解決するための手段】
【0003】
本発明の第１の態様においては、基板と、前記基板上で２次元電子ガス膜を形成する活性層と、該活性層に対してそれぞれ下側及び上側に積層される第１バッファ層及び第２バッファ層と、を含む積層体と、前記積層体上に形成された絶縁膜と、前記第２バッファ層に設けられた開口及び前記絶縁膜に設けられた開口を介して前記活性層にそれぞれ接続する複数の電極と、を備え、前記活性層は、前記第２バッファ層に設けられた開口内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む、ホール素子が提供される。
【0004】
本発明の第２の態様においては、第１の態様のホール素子を備え、前記ホール素子の前記活性層に入る磁場の強度を検出するホールセンサが提供される。
【0005】
本発明の第３の態様においては、基板上に、２次元電子ガス膜を形成する活性層と、該活性層に対してそれぞれ下側及び上側に積層される第１バッファ層及び第２バッファ層と、を含む積層体を形成する段階と、前記積層体に開口を形成する段階と、前記積層体上に、プラズマＣＶＤ法により絶縁膜を形成する段階と、前記絶縁膜に前記第２バッファ層の開口を介して前記活性層まで到達する開口を形成する段階と、前記絶縁膜に設けられた前記開口を介して前記活性層にそれぞれ接続する複数の電極を形成する段階と、を備えるホール素子の製造方法が提供される。
【0006】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0007】
【図1A】本実施形態に係るホール素子の全体構成を斜視において示す。
【図1B】ホール素子の分解構成を斜視において示す。
【図1C】ホール素子の上面構成を上面視において示す。
【図2A】本実施形態に係るホール素子を備えるホールセンサの全体構成を上面視において示す。
【図3】本実施形態に係るホール素子の製造フローを示す。
【図4A】ホール素子の製造フローの基板準備工程における素子の状態を示す。
【図4B】ホール素子の製造フローの積層体形成工程における素子の状態を示す。
【図4C】ホール素子の製造フローの開口形成工程における素子の状態を示す。
【図4D】ホール素子の製造フローの誘電体膜形成工程における素子の状態を示す。
【図4E】ホール素子の製造フローの誘電体膜のエッチング工程における素子の状態を示す。
【図4F】ホール素子の製造フローの積層体のエッチング工程における素子の状態を示す。
【図4G】ホール素子の製造フローの保護膜形成工程における素子の状態を示す。
【図4H】ホール素子の製造フローのコンタクトホール形成工程における素子の状態を示す。
【図4I】ホール素子の製造フローの電極膜形成工程における素子の状態を示す。
【図5A】ホール素子のコンタクトホールの周囲を拡大して側面視において示す。
【図5B】活性層上の接触領域の周囲を拡大して上面視において示す。
【図6A】活性層上の縁領域の幅に対する定電流感度変動率を示す。
【図6B】活性層上の縁領域の幅に対する抵抗変動率を示す。
【発明を実施するための形態】
【0008】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0009】
図１Ａから図１Ｄに、本実施形態に係るホール素子１の構成を示す。ここで、図１Ａは、ホール素子１の全体構成を斜視において示し、図１Ｂは、ホール素子１の分解構成を斜視において示し、図１Ｃは、ホール素子１の上面構成を上面視において示し、図１Ｄは、図１Ｃにおける基準線ＤＤ（すなわち、対向する電極６ａ，６ｂの中心を結ぶ基準線）に関するＸＺ断面上でのホール素子１の内部構成を示す。ホール素子１は、対向する電極、例えば電極６ａ，６ｂ間に駆動電圧を印加して素子本体に電流を流した際に、別の対向する電極、すなわち電極６ｃ，６ｄ間に発生するホール起電力を検出することで、電極６ａ，６ｂの対向方向及び電極６ｃ，６ｄの対向方向のそれぞれに直交する方向に関する磁場強度を検出する素子である。本実施形態に係るホール素子１は、活性層中のキャリア濃度を増やすことでノイズの低減、ＳＮ比の向上を図るものであり、基板２、積層体３、絶縁膜４、及び複数の電極６ａ～６ｄを備える。
【0010】
基板２は、素子本体である積層体３を形成するための基材であり、例えばガリウム砒素（ＧａＡｓ）のような化合物半導体を含む半導体基板を採用することができる。基板２は、上面視正方形状又は略正方形状を有する。なお、後述する電極６ａ，６ｂが対向して配置される基板２上の対角線方向をＸ軸方向とし、これに交差（本実施形態では直交）する方向であり、後述する電極６ｃ，６ｄが対向して配置される基板２上の別の対角線方向をＹ軸方向とし、これらのＸ軸及びＹ軸方向に直交する基板２の厚み方向をＺ軸方向とする。
【0011】
積層体３は、基板２上に支持される素子本体である。積層体３は、基板２よりいくらか小さい上面視正方形状又は略正方形状を有する。後述するように電極６ａ～６ｄを積層体３の上に配置することで、基板２の上面のほぼ全域に積層体３（活性層３２）を広げることができ、それにより電流集中が緩和されて低ノイズ化を図ることができる。積層体３は、活性層３２、第１バッファ層３１及び第２バッファ層３３を含む。
【0012】
活性層（感磁面とも呼ぶ）３２は、ホール起電力を生成する層であり、例えばインジウム砒素（ＩｎＡｓ）のような化合物半導体を含んで膜厚１５ｎｍで製膜される。活性層３２は、相対的に低いエネルギ伝導帯を有する。活性層３２の上面上において、後述する絶縁膜４のコンタクトホール４ａ～４ｄの内側に位置し、それらと同形状又は相似する形状の領域を接触領域３ａ～３ｄと呼ぶ。接触領域３ａ～３ｄにおいて、電極６ａ～６ｄが活性層３２に接続される。なお、接触領域３ａ～３ｄの上面視形状（本例においては三角形状）における少なくとも１つの角を丸くすることで、接触領域３ａ～３ｄにおいて電極６ａ～６ｄ及び活性層３２の間に流れる電流が領域端部に集中するのを緩和することができる。
【0013】
また、活性層３２は、後述する第２バッファ層３３の開口３３ａ（図５Ａ及び図５Ｂ参照）内の少なくとも一部の領域、本実施形態では特に縁領域３ａ０に、他の領域（特に、第２バッファ層３３の開口３３ａ外の領域）よりキャリア濃度が高い表面領域を含む。シートキャリア濃度（単位面積当たりのキャリア濃度）は、例えば０．９２～０．９７×１０１２ｃｍ－２である。それにより、例えば電極６ａからコンタクトホール４ａ、そして活性層３２を介して別の電極６ｂに向けて駆動電圧を印加した際に、縁領域３ａ０の直下の活性層３２の表面領域からキャリアが生成され、電流量が増大（抵抗が減少）することで相対的にノイズを低減することができる。
【0014】
第１バッファ層３１及び第２バッファ層３３は、基板２と活性層３２との間の格子不整合を緩和するための層であり、例えばＩｎＡｓに近い格子定数を有するＡｌＧａＡｓＳｂのような化合物半導体を含んでそれぞれ膜厚６００ｎｍ及び３５ｎｍで製膜される。第１バッファ層３１及び第２バッファ層３３は、相対的に高い、例えば活性層３２より１．３ｅＶ程高いエネルギ伝導帯を有する。
【0015】
基板２上で、第１バッファ層３１及び第２バッファ層３３を活性層３２に対してそれぞれ下側及び上側に積層することで（斯かる積層構造の積層体３を超高移動度膜と呼ぶ）、活性層３２は、電子が不純物拡散されず、例えば２００００ｃｍ２／Ｖｓ以上の高移動度を有する２次元電子ガス膜を形成する。なお、第２バッファ層３３にコンタクトホール４ａ～４ｄを形成するための開口３３ａ（図５Ａ及び図５Ｂ参照）が設けられる。
【0016】
なお、第１バッファ層３１及び第２バッファ層３３は、同一の材料に限らず、異なる材料を用いて形成してもよい。さらに、第１バッファ層３１の下にＧａＡｓを含む膜厚１５０ｎｍのバッファ層、第２バッファ層３３の上にガリウム砒素アンチモニド（ＧａＡｓＳｂ）を含む膜厚１０ｎｍのバッファ層を設けてもよい。また、活性層３２を製造プロセスによるダメージから保護するよう、第２バッファ層３３の上に、例えばＧａＡｓを含むキャップ層を設けてもよい。
【0017】
なお、積層体３は、活性層３２をＧａＡｓを含んで形成し、第１バッファ層３１及び第２バッファ層３３の少なくとも一方をＡｌＧａＡｓを含んで形成してもよい。斯かる積層構造の積層体３を高移動度膜と呼ぶ。高移動度膜は、例えば４０００ｃｍ２／Ｖｓ以上の移動度を有する。
【0018】
絶縁膜４は、積層体３上に形成されて、特に活性層３２を絶縁し且つ腐食から保護するための膜体であり、１種以上の誘電体を含む。絶縁膜４は、酸化シリコン（ＳｉＯ）及び窒化シリコン（ＳｉＮ）のうちの少なくとも１つを含んでよい。また、低誘電率膜（ｌｏｗ－ｋ膜）、例えば、フッ化シリケートガラス（ＦＳＧ）、パリレン、炭素ドープＳｉＯ（ＳｉＯＣ）、フッ化炭化水素、テフロン（登録商標）、メチルシルセスキオキサン（ＭＳＱ）、ハイドロジェンシルセスキオキサン（ＨＳＱ）、ポリイミド、芳香族炭化水素ポリマー（ＳｉＬＫ）、ポリアリレンエーテル（ＰＡＥ）、フッ化アモルファスカーボン、ポーラスシリカ等のうちの少なくとも１つを含んでよい。
【0019】
絶縁膜４は、一例として積層体３と同じ形状及び同じ大きさを有し、絶縁膜４の４つの角部近傍にＺ軸方向に貫通し、さらに第２バッファ層３３の開口を介して活性層３２の上面に到達するコンタクトホール４ａ～４ｄが形成されている。コンタクトホール４ａ～４ｄは、一例として上面視直角三角形状を有し、その２つの斜辺がなす頂点を絶縁膜４の角部に向け、２つの斜辺をそれぞれ絶縁膜４の２つの辺部と平行に並べ、底辺を対向する絶縁膜４の角部に向けて配置される。
【0020】
ここで、コンタクトホール４ａ～４ｄの形状は、上面視直角三角形状に限らず、三角形、四分円、扇形、四分楕円等、対向するコンタクトホール４ａ，４ｂ又は４ｃ，４ｄを結ぶ中心線（活性層３２の対角線）に対して対称な形状であってよい。ここで、三角形の底辺等、パターンの一辺を対向するコンタクトホールに向けて配置される。それにより、対向するコンタクトホール４ａ，４ｂのそれぞれの一辺が、それらの間に電流が集中する矩形領域を形成する。対向する一辺は、外向きに（近接する活性層３２の角部に向かって）湾曲又は屈曲してもよい。
【0021】
本実施形態においては、絶縁膜４は、誘電体膜４１及び保護膜４２を含む。誘電体膜（ハードマスクとも呼ぶ）４１は、積層体３の全上面及び第２バッファ層３３の開口内に部分的に配置され、上述のコンタクトホール４ａ～４ｄが形成される。保護膜４２は、誘電体膜４１の上面上に製膜される。絶縁膜４の膜厚は、１３５ｎｍ以上、好ましくは２７０ｎｍ以上、より好ましくは５４０ｎｍ以上である。誘電体膜４１は例えばＳｉＯ、保護膜４２は例えばＳｉＮを用いてそれぞれ形成してよい。なお、第２バッファ層３２の開口３３ａ内に配置される絶縁膜部分を絶縁膜４１ａと表す。
【0022】
複数の電極６ａ～６ｄは、活性層３２に駆動電圧（又は駆動電流）を印加するための一軸方向に対向する２つの電極及び活性層３２において発生するホール起電力（ホール出力と呼ぶ）を検出するための一軸方向に交差する方向に対向する２つの電極を含む。本実施形態では、Ｘ軸方向に対向する２つの電極６ａ，６ｂ及びＹ軸方向に対向する２つの電極６ｃ，６ｄを含む。なお、ホール素子１の機能を説明するにあたって、２つの電極６ａ，６ｂを入力用（ｉｎ）の電極、２つの電極６ｃ，６ｄを出力用（ｏｕｔ）の電極とするが、２つの電極６ａ，６ｂは出力用の電極として、２つの電極６ｃ，６ｄは入力用の電極としても機能し、ホール素子１を、周期的に入力用の電極と出力用の電極を切り換えてスピニングカレント法のようなチョッピング動作をすることもできる。複数の電極６ａ～６ｄは、金、チタンのような金属、ポリシリコンのような導電性材料を用いて形成される。
【0023】
複数の電極６ａ～６ｄは、一例として上面視正方形状又は略正方形状を有し、絶縁膜４上の４つの角部近傍に配置され、それぞれコンタクトホール４ａ～４ｄを介して活性層３２の４つの角部近傍に電気的に接続される。各電極、例えば電極６ａは、上面視において、－Ｘ側の角部（－Ｘ角部）を絶縁膜４の－Ｘ側の角部及びコンタクトホール４ａ（又は接触領域３ａ）の頂点の間又はコンタクトホール４ａの頂点上に位置し、その－Ｘ角部をなす２つの辺部を絶縁膜４の２つの辺部及びコンタクトホール４ａ（又は接触領域３ａ）の２つの斜辺の間に平行に並べ又はコンタクトホール４ａの２つの斜辺に重ね、その－Ｘ角部に対向する＋Ｘ角部を対向する電極６ｂに向けて配置される。これにより、電極６ａの－Ｘ角部がコンタクトホール４ａの直上に配置され、＋Ｘ角部側の延設部分６ａ１が、コンタクトホール４ａ上から電極６ａに対向する電極６ｂに向かって絶縁膜４上に延設され、さらに電極６ａが、絶縁膜４に設けられたコンタクトホール４ａを介して活性層３２の－Ｘ側に接続される。
【0024】
なお、電極６ａ～６ｄの形状は、共通の形状に限らず、入力用の電極と出力用の電極とで異なる形状としてもよい。また、電極６ａ～６ｄは、絶縁膜４上に配置するに限らず、絶縁膜４上（すなわち、コンタクトホール４ａ～４ｄ）から基板２上に外向きに延設されてもよい。
【0025】
図２Ａ及び図２Ｂに、本実施形態に係るホール素子１を備えるホールセンサ１０の構成を示す。ここで、図２Ａはホールセンサ１０の全体構成を上面視において、ただしモールド部材１９を透過して示す。図２Ｂは、図２Ａの基準線ＢＢに関する断面上でのホールセンサ１０の内部構成を示す。ホールセンサ１０は、ホール素子１、保護層９、リード端子１２ａ～１２ｄ、ボンディングワイヤ１３ａ～１３ｄ、及びモールド部材１９を備える。本実施形態のホールセンサ１０は、一例として、図面左右方向に延びる立方体形状を有する。
【0026】
ホール素子１は先述のとおり構成される。ホール素子１は、センサ本体の中央に配置される。
【0027】
保護層９は、ホール素子１の下面に設けられて素子本体を保護する膜体である。保護層９は、銀ペーストのような導電性樹脂などの導体、エポキシ系の熱硬化型樹脂及び二酸化シリコン（ＳｉＯ２）を含む絶縁ペースト、ＳｉＮ、ＳｉＯ２などの絶縁体、又はシリコン（Ｓｉ）基板、ゲルマニウム（Ｇｅ）基板等、又はそれらの貼り合わせのような半導体を用いて形成することができる。
【0028】
リード端子１２ａ～１２ｄは、外部回路からホール素子１に駆動電圧を入力し、ホール素子１からのホール起電力を外部回路に出力するためのインタフェースである。リード端子１２ａ～１２ｄは、銅のような金属を用いて矩形板状に形成され、上面視においてセンサ本体の四隅に配置される。なお、リード端子１２ａ～１２ｄは、それぞれの下面に例えば錫（Ｓｎ）を含む外装めっき層１４ａ，１４ｃが設けられる。
【0029】
ボンディングワイヤ１３ａ～１３ｄは、ホール素子１の電極６ａ～６ｄをそれぞれリード端子１２ａ～１２ｄの上面に接続する部材である。ボンディングワイヤ１３ａ～１３ｄは、例えば金ワイヤのような導電性材料を用いて形成される。ボンディングワイヤ１３ａ～１３ｄ及びリード端子１２ａ～１２ｄを介して、ホール素子１を、外部回路に電気的に接続することができる。
【0030】
モールド部材１９は、ホール素子１、リード端子１２ａ～１２ｄ、及びボンディングワイヤ１３ａ～１３ｄを封止して、パッケージングする部材である。モールド部材１９は、エポキシ系の熱硬化型樹脂のようなリフロー時の高熱に耐え得る樹脂材料を用いて、ホール素子１等の上面側を覆って立方体形状に成形される。
【0031】
ホールセンサ１０は、リード端子１２ａ，１２ｂを介してホール素子１の電極６ａ，６ｂに駆動電圧を入力してリード端子１２ｃ，１２ｄを介してホール素子１の電極６ｃ，６ｄ間に発生するホール起電力を検出するとともに、リード端子１２ｃ，１２ｄを介してホール素子１の電極６ｃ，６ｄに駆動電圧を入力してリード端子１２ａ，１２ｂを介してホール素子１の電極６ａ，６ｂ間に発生するホール起電力を検出することで、ホール素子１の活性層３２に入る磁場の強度を検出する。ここで、駆動電圧を印加する方向（駆動方向と呼ぶ）を、電極６ａから電極６ｂに、電極６ｃから電極６ｄに、電極６ｂから電極６ａに、電極６ｄから電極６ｃにと周期的に切り換えることで（所謂、チョッピング動作）、ホール出力を高周波変調し、ノイズ或いはオフセット成分をフィルタリングしてＳＮ比を向上させることができる。
【0032】
図３に、本実施形態に係るホール素子１の製造フローを示す。
【0033】
ステップＳ１では、図４Ａに示すように、個片化された基板２を準備する。
【0034】
ステップＳ２では、図４Ｂに示すように、基板２上に積層体３を形成する。有機金属気相成長（ＭＯＣＶＤ）法及び分子線エピタキシー（ＭＢＥ）法により化合物半導体をエピタキシャル成長させることで、基板２上に順に第１バッファ層３１、活性層３２、及び第２バッファ層３３を積層する。それらの半導体材料、膜厚等の製造条件は、先述のとおりである。
【0035】
ステップＳ３では、図４Ｃに示すように、積層体３に開口３３ａを形成する。ここで、イオンミリングにより、上面視において積層体３の４つの角部近傍に、第２バッファ層３３を貫通し、活性層３２の一部にまで到達する開口３３ａがそれぞれ形成される。
【0036】
ステップＳ４では、図４Ｄに示すように、積層体３上に誘電体膜（ハードマスク）４１を形成する。プラズマ化学気相成膜（プラズマＣＶＤ）法により１種以上の誘電体を含んで製膜する。プラズマＣＶＤ法では、例えば４００ｋＨｚ～１３．５６ＭＨｚの高周波を印加して原料ガス及びキャリアガスをプラズマ化する。本例では、原料ガスとしてモノシラン（ＳｉＨ４）及び亜酸化窒素（Ｎ２Ｏ）を使用して、ＳｉＯｘプラズマを生成する。誘電体膜４１の材料、膜厚等の製造条件は、先述のとおりである。これにより、積層体３上に誘電体膜４１が製膜されるとともに第２バッファ層３３の開口３３ａ内に膜材料が充填される。このとき、開口３３ａ内の少なくとも一部の領域、すなわち縁領域３ａ０上に他の領域（特に、開口３３ａ外の領域）よりキャリア濃度が高い領域を設けることができる。ここで、キャリア濃度は、高周波の周波数により調整することができ、本例では一例としてシートキャリア濃度（単位面積当たりのキャリア濃度）０．９２～０．９７×１０１２ｃｍ－２である。
【0037】
ステップＳ５では、図４Ｅに示すように、誘電体膜４１をエッチングする。ここで、誘電体膜４１上にレジストマスクを形成し、ドライエッチングにより上面視において誘電体膜４１の外縁を除去する。
【0038】
ステップＳ６では、図４Ｆに示すように、積層体３をエッチングする。ここで、誘電体膜４１をハードマスクとして用いてイオンミリングにより、上面視において積層体３の外縁を除去して、基板２上に積層体３及び誘電体膜４１の段差（メサ）を形成する。
【0039】
ステップＳ７では、図４Ｇに示すように、基板２及び誘電体膜４１上に保護膜４２を形成する。プラズマ化学気相成膜（プラズマＣＶＤ）法により１種以上の誘電体を含んで製膜する。プラズマＣＶＤ法では、例えば４００ｋＨｚ～１３．５６ＭＨｚの高周波を印加して原料ガス及びキャリアガスをプラズマ化する。本例では、原料ガスとしてモノシラン（ＳｉＨ４）及びアンモニア（ＮＨ３）を使用して、ＳｉＮｘプラズマを生成する。保護膜４２の材料、膜厚等の製造条件は、先述のとおりである。これにより、誘電体膜４１及び保護膜４２を含む絶縁膜４が、積層体３上に形成される。
【0040】
ステップＳ８では、図４Ｈに示すように、誘電体膜４１及び保護膜４２（すなわち、絶縁膜４）の四隅近傍にそれぞれコンタクトホール４ａ～４ｄを形成する。ここで、上面視において、保護膜４２の上面の四隅のそれぞれにコンタクトホール４ａ～４ｄと同じ大きさ及び形状の開口を有する平面パターンを設け、これをマスクとして用いて誘電体膜４１及び保護膜４２をドライエッチングする。それにより、誘電体膜４１及び保護膜４２の四隅近傍に第２バッファ層３３の開口３３ａを介して活性層３２に到達する４つの上面視三角形状のコンタクトホール４ａ～４ｄが形成される。コンタクトホール４ａ～４ｄは、第２バッファ層３３の開口３３ａに繋がってもよく、開口３３ａの内側に位置してもよい。これに併せて、保護膜４２の外縁を除去する。
【0041】
ステップＳ９では、図４Ｉに示すように、保護膜４２の上面の四隅近傍にそれぞれ電極６ａ～６ｄを形成する。ここで、メッキ法、蒸着、スパッタリング等により導電性材料をコンタクトホール４ａ～４ｄ内に充填するとともに保護膜４２の上面上にパターンを形成することで、コンタクトホール４ａ～４ｄを介して活性層３２にそれぞれ接続する電極６ａ～６ｄを形成することができる。なお、電極６ａ，６ｂはＸ軸方向に対向し、電極６ｃ，６ｄはＸ軸方向に対向する。電極６ａ～６ｄの材料、形状、大きさ等の製造条件については先述のとおりである。これにより、ホール素子１の製造が完了する。
【0042】
プラズマＣＶＤ法により第２バッファ層３３の開口３３ａ内の活性層３２上に誘電体膜４１（或いは、絶縁膜４１ａ）を製膜する際に、イオン衝撃により活性層３２の表面（すなわち、絶縁膜４１ａとの界面）に結晶欠陥（単に、欠陥ともいう）が生成され、それによりキャリア数が増大することが予想される。キャリア数の増大はホール素子１のノイズを抑制する一方で、定電流感度及び抵抗も減少する。
【0043】
図５Ａ及び図５Ｂに、それぞれ、ホール素子１のコンタクトホール４ａの周囲を拡大して側面視において、活性層３２上の接触領域３ａの周囲を拡大して上面視においてそれぞれ示す。先述のとおり、上面視において活性層３２の上面上に、コンタクトホール４ａの内側にこれと同一の形状を有する接触領域３ａが位置し、コンタクトホール４ａ（接触領域３ａ）及び開口３３ａの間の縁領域３ａ０に絶縁膜４１ａが製膜される。縁領域３ａ０は三角枠形状を有し、電極６ａから電極６ｂに向かう電流経路上に位置するその右辺内に界面欠陥が含まれると、電極６ａ，６ｂ間に駆動電圧を印加した際に欠陥に由来するキャリアが増加する。そこで、縁領域３ａ０の右辺の幅Ｄ（又はこれと縁領域３ａ０の右辺の長さ（接触領域３ａの幅に等しい）Ｗとの積、すなわち右辺の面積）によりキャリア数をスケールする。
【0044】
図６Ａ及び図６Ｂに、それぞれ、活性層３２上の縁領域３ａ０の右辺の幅Ｄに対する定電流感度変動率及び抵抗変動率を示す。ここで、定電流感度は、入力用の電極６ａ，６ｂ間に定電流を印加した際に出力用の電極６ｃ，６ｄから出力されるホール起電力の対定電流比であり、Ｄ＝３．５μｍで測定された定電流感度を基準とする変動率で表すこととする。また、抵抗は、電極６ａ，６ｂ間の抵抗であり、Ｄ＝３．５μｍで測定された抵抗を基準とする変動率で表すこととする。なお、縁領域３ａ０内のシートキャリア濃度（単位面積当たりのキャリア濃度）は、一例として０．９２～０．９７×１０１２ｃｍ－２である。
【0045】
定電流感度は、縁領域３ａ０の右辺の幅Ｄに対して線形的に減少し、特に１μｍ（なお、縁領域３ａ０の右辺の長さＷ＝３０μｍより面積３０μｍ２に相当）に対して約０．８％の割合で減少する。なお、幅Ｄ＜３．５μｍにおいても、定電流感度は幅Ｄに対して線形的に減少することが予想される。そこで、幅Ｄ＝０μｍ（面積０μｍ２、長さＷに対する比０）での定電流感度を基準にすると、定電流感度は、約４μｍ（面積１２０μｍ２、比０．１３）で約３％、約７μｍ（面積２１０μｍ２、比０．２３）で約５％、約１４μｍ（面積４２０μｍ２、比０．４７）で約１０％減少する。
【0046】
一方、抵抗は、縁領域３ａ０の右辺の幅Ｄに対して線形的に減少し、特に１μｍ（面積３０μｍ２に相当）に対して約１．０％の割合で減少する。なお、幅Ｄ＜３．５μｍにおいても、抵抗は幅Ｄに対して線形的に減少することが予想される。そこで、幅Ｄ＝０μｍ（面積０μｍ２、長さに対する比０）での抵抗を基準にすると、抵抗は、約４μｍ（面積１２０μｍ２、比０．１３）で約４％、約７μｍ（面積２１０μｍ２、比０．２３）で約７％、約１４μｍ（面積４２０μｍ２、比０．４７）で約１４％減少する。
【0047】
縁領域３ａ０の右辺の幅は、０μｍ又は３．５μｍ（縁領域３ａ０の右辺の面積１０５μｍ２、縁領域３ａ０の右辺の長さに対する幅の比０．１２）超過且つ１４μｍ（面積４２０μｍ２、比０．４７）以下、好ましくは７μｍ（面積２１０μｍ２、比０．２３）以下、さらに好ましくは４μｍ（面積４２０μｍ２、比０．４７）以下とすることで、抵抗が上記のとおり減少し、駆動電圧を印加した際の電流量が増大することで相対的にノイズを低減することができる。
【0048】
本実施形態に係るホール素子１は、基板２、基板２上で２次元電子ガス膜を形成する活性層３２、活性層３２に対してそれぞれ下側及び上側に積層される第１バッファ層３１及び第２バッファ層３３と、を含む積層体３、積層体３上に形成された絶縁膜４、第２バッファ層３３に設けられた開口３３ａ及び絶縁膜４に設けられたコンタクトホール４ａ～４ｄを介して活性層３２にそれぞれ接続する複数の電極６ａ～６ｄを備え、活性層３２は、第２バッファ層３３に設けられた開口３３ａ内の少なくとも一部の領域の直下に他の領域よりキャリア濃度が高い表面領域を含む。活性層３２が、第２バッファ層３３の開口３３ａ内の少なくとも一部の領域の直下にキャリア濃度が他の領域より高い表面領域を含むことで、電極６ａ～６ｄから活性層３２を介して別の電極に向けて駆動電圧を印加した際に、開口３３ａ内の少なくとも一部の領域の直下の活性層３２の表面領域からキャリアが生成されキャリア数が増加することにより電流量が増大し、ノイズを低減することができる。
【0049】
本実施形態に係るホールセンサ１０は、ホール素子１を備え、その活性層３２に入る磁場の強度を検出する。
【0050】
本実施形態に係るホール素子１の製造方法は、基板２上に、２次元電子ガス膜を形成する活性層３と、活性層３に対してそれぞれ下側及び上側に積層される第１バッファ層３１及び第２バッファ層３３と、を含む積層体を形成する段階と、積層体３に開口３３ａを形成する段階、積層体３上に、プラズマＣＶＤ法により絶縁膜４を形成する段階、絶縁膜４に第２バッファ層３３の開口３３ａを介して活性層３２まで到達するコンタクトホール４ａ～４ｄを形成する段階、絶縁膜４に設けられたコンタクトホール４ａ～４ｄを介して活性層３２にそれぞれ接続する複数の電極６ａ～６ｄを形成する段階を備える。活性層３２が、第２バッファ層３３の開口３３ａ内の少なくとも一部の領域の直下にキャリア濃度が他の領域より高い表面領域を含むことで、電極６ａ～６ｄから活性層３２を介して別の電極に向けて駆動電圧を印加した際に、開口３３ａ内の少なくとも一部の領域の直下の活性層３２の表面領域からキャリアが生成されキャリア数が増加することにより電流量が増大し、ノイズを低減することができる。
【0051】
特に、開口３３ａ内の基板中心側の縁領域３ａ０においてキャリア濃度が高いことで、例えば電極６ａからコンタクトホール４ａ、そして活性層３２を介して別の電極６ｂに向けて駆動電圧を印加した際に、縁領域３ａ０の直下の活性層３２の表面領域からキャリアが生成され、電流が増大（抵抗が減少）することで相対的にノイズを低減することができる。
【0052】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0053】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0054】
１…ホール素子、２…基板、３…積層体、３ａ～３ｄ…接触領域、３ａ０…縁領域、４，４１ａ…絶縁膜、４ａ～４ｄ…コンタクトホール、６ａ～６ｄ…電極、６ａ１…延設部分、９…保護層、１０…ホールセンサ、１２ａ～１２ｄ…リード端子、１３ａ～１３ｄ…ボンディングワイヤ、１４ａ，１４ｃ…外装めっき層、１９…モールド部材、３１…第１バッファ層、３２…活性層、３３…第２バッファ層、３３ａ…開口、４１…誘電体膜（ハードマスク）、４２…保護膜。
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5A】
【図5B】
【図6A】
【図6B】