知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024070722
(43)【公開日】2024-05-23
(54)【発明の名称】高周波デバイス用基板およびその製造方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20240516BHJP
【ＦＩ】
H01L27/12 B
H01L21/02 B
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022181395
(22)【出願日】2022-11-11
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】萩本 和徳
(57)【要約】
【課題】高周波特性が優れた高周波デバイス用基板およびその製造方法を提供することを目的とする。
【解決手段】ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものである高周波デバイス用基板。
【選択図】図１
【解決手段】ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものである高周波デバイス用基板。
【選択図】図１
【特許請求の範囲】
【請求項1】
ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものであることを特徴とする高周波デバイス用基板。
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものであることを特徴とする高周波デバイス用基板。
【請求項2】
前記ＳＯＩ層は、酸素濃度が５．２ｐｐｍａ以下のものであることを特徴とする請求項１に記載の高周波デバイス用基板。
【請求項3】
前記ＳＯＩ層は、酸素濃度が０．５ｐｐｍａ以下のものであることを特徴とする請求項１に記載の高周波デバイス用基板。
【請求項4】
前記ベース基板は、結晶面方位が（１００）のＣＺシリコン単結晶基板であることを特徴とする請求項１から請求項３のいずれか一項に記載の高周波デバイス用基板。
【請求項5】
前記ベース基板は、抵抗率が１ｋΩ・ｃｍ以上のものであることを特徴とする請求項１から請求項３のいずれか一項に記載の高周波デバイス用基板。
【請求項6】
前記ベース基板は、抵抗率が１ｋΩ・ｃｍ以上のものであることを特徴とする請求項４に記載の高周波デバイス用基板。
【請求項7】
ＳＯＩ基板上に窒化物半導体膜を形成した高周波デバイス用基板の製造方法であって、
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いることを特徴とする高周波デバイス用基板の製造方法。
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いることを特徴とする高周波デバイス用基板の製造方法。
【請求項8】
前記ボンド基板として、酸素濃度が５．２ｐｐｍａ以下のものを用いることを特徴とする請求項７に記載の高周波デバイス用基板の製造方法。
【請求項9】
前記ボンド基板として、酸素濃度が０．５ｐｐｍａ以下のものを用いることを特徴とする請求項７に記載の高周波デバイス用基板の製造方法。
【請求項10】
前記ベース基板として、結晶面方位が（１００）のＣＺシリコン単結晶基板を用いることを特徴とする請求項７から請求項９のいずれか一項に記載の高周波デバイス用基板の製造方法。
【請求項11】
前記ベース基板として、抵抗率が１ｋΩ・ｃｍ以上のものを用いることを特徴とする請求項７から請求項９のいずれか一項に記載の高周波デバイス用基板の製造方法。
【請求項12】
前記ベース基板として、抵抗率が１ｋΩ・ｃｍ以上のものを用いることを特徴とする請求項１０に記載の高周波デバイス用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波デバイス用基板およびその製造方法に関する。
【背景技術】
【0002】
ＧａＮに代表される窒化物半導体はＳｉの材料としての限界を超える次世代の半導体材料として期待されている。近年、シリコン単結晶基板上に窒化物半導体のエピタキシャル成長を行うことで高周波デバイスを製造することが行われている。なお高周波デバイスでは、基板起因による特性劣化、基板による損失及び第２・３高調波特性劣化がみられる。
【0003】
高周波デバイス用基板は一般的に高抵抗率基板を用い、ＧａＮ層等のエピタキシャル成長を行い、高周波デバイスを作製している。高抵抗率基板を用いて、エピタキシャル層から下地Ｓｉ基板に信号が流れないようにしている。また、高抵抗率シリコン基板上に窒化物半導体エピタキシャル層を積む場合、応力緩和層としてバッファ層を工夫することで窒化物半導体エピタキシャル層を積んでいる。
【0004】
また特許文献１、２にあるように、高周波デバイス用基板として、一般的にＴＲ（トラップリッチ）層を設けたＴＲ基板が普及しており、且つ、高抵抗率基板を使用することにより、周波数特性を上げている。この特許文献１等には高抵抗率のベース基板上にＴＲ層、誘電体層（埋め込み酸化膜）、半導体層からなるものが記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第７０９８８５１号
【特許文献2】特開２０２２－７０８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
通常のＴＲ基板を用いた高周波デバイスでは、２次高調波（２ＨＤ）の向上に限界があり、より一層高周波特性を向上させるには、ＴＲＳＯＩ基板と高周波特性に優れるＧａＮ層を組み合わせたＧａＮ ｏｎ ＴＲＳＯＩ基板が有望と考えられる。
しかしながら、ＴＲＳＯＩ基板にＧａＮ層を積層したＧａＮ ｏｎ ＴＲＳＯＩ基板であっても、Ｓｉ基板の特性（抵抗率や酸素濃度）が影響して２次高調波特性が向上しないことがあった。
しかしながら、ＴＲＳＯＩ基板にＧａＮ層を積層したＧａＮ ｏｎ ＴＲＳＯＩ基板であっても、Ｓｉ基板の特性（抵抗率や酸素濃度）が影響して２次高調波特性が向上しないことがあった。
【0007】
本発明は上記課題を解決するためになされたもので、高周波特性が優れた高周波デバイス用基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明は、ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものであることを特徴とする高周波デバイス用基板を提供する。
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものであることを特徴とする高周波デバイス用基板を提供する。
【0009】
このように窒化物半導体膜が形成されている基板がＴＲＳＯＩ基板で、かつ、そのＴＲＳＯＩ基板のＳＯＩ層が上記の１ｋΩ・ｃｍ以上の高抵抗率を有し、しかもその酸素濃度が上記数値範囲のものであれば、優れた高周波特性を有する高周波デバイス用基板とすることができる。例えば従来品（ＴＲ基板など）ではせいぜい２ＨＤで－９１ｄＢｍ程度が限界であったが、本発明ではその２ＨＤをさらに低減することができ、一層優れた高調波特性を示すことが可能である。
またＳＯＩ層が上記結晶面方位を有することで、該ＳＯＩ層上の窒化物半導体膜は良好に形成されたものとなる。
またＳＯＩ層が上記結晶面方位を有することで、該ＳＯＩ層上の窒化物半導体膜は良好に形成されたものとなる。
【0010】
この場合、前記ＳＯＩ層は、酸素濃度が５．２ｐｐｍａ以下のものとすることができ、高周波特性が一層優れたものとすることができる。
さらに前記ＳＯＩ層は、酸素濃度が０．５ｐｐｍａ以下のものとすることができ、高周波特性が、より一層優れたものとすることができる。
さらに前記ＳＯＩ層は、酸素濃度が０．５ｐｐｍａ以下のものとすることができ、高周波特性が、より一層優れたものとすることができる。
【0011】
また前記ベース基板は、結晶面方位が（１００）のＣＺシリコン単結晶基板のものとすることができる。
ＣＺ法による結晶面方位（１００）のベース基板は生産歩留りが良い傾向にあり安価でかつ高品質なものとなり、ひいては安価で高精度の高周波デバイス用基板となる。
ＣＺ法による結晶面方位（１００）のベース基板は生産歩留りが良い傾向にあり安価でかつ高品質なものとなり、ひいては安価で高精度の高周波デバイス用基板となる。
【0012】
また前記ベース基板は、抵抗率が１ｋΩ・ｃｍ以上のものとすることができる。
ベース基板がこのような１ｋΩ・ｃｍ以上の高抵抗率のものであれば、高周波特性がより優れたものとすることができる。
ベース基板がこのような１ｋΩ・ｃｍ以上の高抵抗率のものであれば、高周波特性がより優れたものとすることができる。
【0013】
また本発明は、ＳＯＩ基板上に窒化物半導体膜を形成した高周波デバイス用基板の製造方法であって、
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いることを特徴とする高周波デバイス用基板の製造方法を提供する。
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いることを特徴とする高周波デバイス用基板の製造方法を提供する。
【0014】
このような本発明の製造方法であれば、優れた高周波特性（例えば２次高調波特性など）を有する高周波デバイス用基板を製造することができるし、窒化物半導体膜も良好に形成することができる。
【0015】
このとき前記ボンド基板として、酸素濃度が５．２ｐｐｍａ以下のものを用いることができ、高周波特性が一層優れたものを得ることができる。
さらに前記ボンド基板として、酸素濃度が０．５ｐｐｍａ以下のものを用いることができ、高周波特性がより一層優れたものを得ることができる。
さらに前記ボンド基板として、酸素濃度が０．５ｐｐｍａ以下のものを用いることができ、高周波特性がより一層優れたものを得ることができる。
【0016】
また前記ベース基板として、結晶面方位が（１００）のＣＺシリコン単結晶基板を用いることができる。
結晶面方位（１００）の高品質のベース基板を安価で用意することが可能である。
結晶面方位（１００）の高品質のベース基板を安価で用意することが可能である。
【0017】
また前記ベース基板として、抵抗率が１ｋΩ・ｃｍ以上のものを用いることができる。
このようにすれば、高周波特性がより優れたものを得ることができる。
このようにすれば、高周波特性がより優れたものを得ることができる。
【発明の効果】
【0018】
本発明の高周波デバイス用基板およびその製造方法であれば、２ＨＤなどの高周波特性が優れている高周波デバイス用基板を得ることが可能である。
【図面の簡単な説明】
【0019】
【図1】本発明の高周波デバイス用基板の一例を示す概略説明図である。
【図2】本発明の高周波デバイス用基板の製造方法の一例を示す工程図である。
【図3】高周波デバイス用基板にＣＰＷ電極を形成した複合体の一例を示す概略構造図である。
【図4】ＣＰＷ電極の概略平面図である。
【図5】実施例１－３、比較例１－３の高調波特性（２ＨＤ）の測定結果を示すグラフである。
【発明を実施するための最良の形態】
【0020】
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。
まず、前述したように本発明はＳＯＩ構造を有する高周波デバイス用基板に関し、特に、ＳＯＩ構造の酸化膜（すなわち、埋め込み酸化膜：ＢＯＸ膜）に近い領域での反転層の形成に抵抗する支持基板（ベース基板）を有する高周波デバイス用基板に関するものである。
まず、前述したように本発明はＳＯＩ構造を有する高周波デバイス用基板に関し、特に、ＳＯＩ構造の酸化膜（すなわち、埋め込み酸化膜：ＢＯＸ膜）に近い領域での反転層の形成に抵抗する支持基板（ベース基板）を有する高周波デバイス用基板に関するものである。
【0021】
抵抗率の高い半導体基板（例えばシリコンウエハ）では、ＢＯＸ膜と支持基板との界面で導電性の高い電荷反転層や電荷蓄積層が形成されやすく、これにより基板の有効抵抗率が低下し、寄生電力損失が生じるとともに、デバイスをＲＦ周波数で動作させる場合にデバイスの非線形性が生じる。
【0022】
表面に非常に近い領域であっても基板の高抵抗率が維持されるように、誘導されたいずれかの反転層（または蓄積層）中で電荷を捕捉するための方法が開発されている。高抵抗率支持基板と埋め込み酸化膜との間に電荷トラップ層（ＣＴＬ）を設けることにより、ＳＯＩ基板を用いて製造したＲＦデバイスの性能が向上することが知られている。こうした捕捉性の高い界面層を形成する方法が複数提案されている。例えば、ＲＦデバイス用途で電荷トラップ層を有する半導体オンインシュレータ（例えばシリコンオンインシュレータ、すなわちＳＯＩ）を形成する方法の１つは、抵抗率の高いシリコン基板の上にアンドープ（ドープされていない）多結晶シリコン膜を堆積させるステップと、酸化膜およびその上に設けられたシリコン層の積層体を形成するステップとに基づくものである。多結晶シリコン層は、シリコン基板と埋め込み酸化膜との間で欠陥の多い層として機能する。
【0023】
学術研究では、酸化膜と基板との間に多結晶シリコン層を設けることにより、デバイスの分離性が改善すること、伝送ラインの損失が低減すること、および高調波歪みが低減することが示されている。例えば、以下の文献を参照。
・Ｈ．Ｓ．Ｇａｍｂｌｅ，ｅｔ ａｌ．“Ｌｏｗ－ｌｏｓｓ ＣＰＷ ｌｉｎｅｓ ｏｎ ｓｕｒｆａｃｅ ｓｔａｂｉｌｉｚｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ｓｉｌｉｃｏｎ， ”Ｍｉｃｒｏｗａｖｅ Ｇｕｉｄｅｄ Ｗａｖｅ Ｌｅｔｔ．， ９（１０）， ｐｐ．３９５－３９７， １９９９
・Ｄ．Ｌｅｄｅｒｅｒ， Ｒ．Ｌｏｂｅｔ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ， ”ＩＥＥＥ Ｉｎｔｌ． ＳＯＩ Ｃｏｎｆ．， ｐｐ．４６－４７， ２００４
・Ｄ．Ｌｅｄｅｒｅｒ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒ ｆａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ， ”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ．２６， ｎｏ．１１， ｐｐ．８０５－８０７， ２００５
・Ｄ．Ｌｅｄｅｒｅｒ， Ｂ．Ａｓｐａｒ，Ｃ ．Ｌａｇｈａｅ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ＲＦ ｐａｓｓｉｖｅ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ＳＯＩ ＭＯＳＦＥＴｓ ｔｒａｎｓｆｅｒｒｅｄ ｏｎ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ＳＯＩ ｓｕｂｓｔｒａｔｅ， ”ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ， ｐｐ．２９－３０， ２００６
・Ｄａｎｉｅｌ Ｃ．Ｋｅｒｒｅｔａｌ． “Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ－ｒｉｃｈ ｌａｙｅｒ”， Ｓｉｌｉｃｏｎ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ｉｎ ＲＦ Ｓｙｓｔｅｍｓ， ２００８． ＳｉＲＦ ２００８（ＩＥＥＥ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ）， ｐｐ．１５１－１５４， ２００８
・Ｈ．Ｓ．Ｇａｍｂｌｅ，ｅｔ ａｌ．“Ｌｏｗ－ｌｏｓｓ ＣＰＷ ｌｉｎｅｓ ｏｎ ｓｕｒｆａｃｅ ｓｔａｂｉｌｉｚｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ｓｉｌｉｃｏｎ， ”Ｍｉｃｒｏｗａｖｅ Ｇｕｉｄｅｄ Ｗａｖｅ Ｌｅｔｔ．， ９（１０）， ｐｐ．３９５－３９７， １９９９
・Ｄ．Ｌｅｄｅｒｅｒ， Ｒ．Ｌｏｂｅｔ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｅｎｈａｎｃｅｄ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ ｆｏｒ ＲＦ ａｐｐｌｉｃａｔｉｏｎｓ， ”ＩＥＥＥ Ｉｎｔｌ． ＳＯＩ Ｃｏｎｆ．， ｐｐ．４６－４７， ２００４
・Ｄ．Ｌｅｄｅｒｅｒ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｎｅｗ ｓｕｂｓｔｒａｔｅ ｐａｓｓｉｖａｔｉｏｎ ｍｅｔｈｏｄ ｄｅｄｉｃａｔｅｄ ｔｏ ｈｉｇｈ ｒｅｓｉｓｔｉｖｉｔｙ ＳＯＩ ｗａｆｅｒ ｆａｂｒｉｃａｔｉｏｎ ｗｉｔｈ ｉｎｃｒｅａｓｅｄ ｓｕｂｓｔｒａｔｅ ｒｅｓｉｓｔｉｖｉｔｙ， ”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ．２６， ｎｏ．１１， ｐｐ．８０５－８０７， ２００５
・Ｄ．Ｌｅｄｅｒｅｒ， Ｂ．Ａｓｐａｒ，Ｃ ．Ｌａｇｈａｅ ａｎｄ Ｊ．－Ｐ．Ｒａｓｋｉｎ， “Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ＲＦ ｐａｓｓｉｖｅ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ＳＯＩ ＭＯＳＦＥＴｓ ｔｒａｎｓｆｅｒｒｅｄ ｏｎ ａ ｐａｓｓｉｖａｔｅｄ ＨＲ ＳＯＩ ｓｕｂｓｔｒａｔｅ， ”ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ， ｐｐ．２９－３０， ２００６
・Ｄａｎｉｅｌ Ｃ．Ｋｅｒｒｅｔａｌ． “Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｏｆ ＲＦ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｉｔｓ ｒｅｄｕｃｔｉｏｎ ｕｓｉｎｇ ａ ｔｒａｐ－ｒｉｃｈ ｌａｙｅｒ”， Ｓｉｌｉｃｏｎ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ｉｎ ＲＦ Ｓｙｓｔｅｍｓ， ２００８． ＳｉＲＦ ２００８（ＩＥＥＥ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ）， ｐｐ．１５１－１５４， ２００８
【0024】
従来では高周波デバイス用基板として特許文献１等のようなＴＲ基板等を用いて高周波特性の向上を図ってきたものの、その向上には限界が見られた（例えば２ＨＤで－９１ｄＢｍ）。
このような状況下で本発明者が鋭意研究を行ったところ、ＧａＮ ｏｎ ＴＲＳＯＩのような高周波デバイス用基板（ＴＲＳＯＩ基板＋窒化物半導体膜）において、上記高周波特性の向上にはＳＯＩ層の酸素濃度に依存性があることがわかった。そして本発明者は、そのＳＯＩ層（高抵抗率［１ｋΩ・ｃｍ以上］、結晶面方位が（１１１））の酸素濃度が１４．８ｐｐｍａ以下であれば、より優れた高周波特性を有するものとなることを見出し、本発明を完成させた。
このような状況下で本発明者が鋭意研究を行ったところ、ＧａＮ ｏｎ ＴＲＳＯＩのような高周波デバイス用基板（ＴＲＳＯＩ基板＋窒化物半導体膜）において、上記高周波特性の向上にはＳＯＩ層の酸素濃度に依存性があることがわかった。そして本発明者は、そのＳＯＩ層（高抵抗率［１ｋΩ・ｃｍ以上］、結晶面方位が（１１１））の酸素濃度が１４．８ｐｐｍａ以下であれば、より優れた高周波特性を有するものとなることを見出し、本発明を完成させた。
【0025】
本発明の高周波デバイス用基板について説明する。図１に本発明の高周波デバイス用基板の一例を示す。本発明の高周波デバイス用基板１は、ＳＯＩ基板２と該ＳＯＩ基板２上の窒化物半導体膜３とを有している。そしてＳＯＩ基板２では、ベース基板４上にトラップリッチ層５（ＴＲ層）、酸化膜６（埋め込み酸化膜（ＢＯＸ膜））、ＳＯＩ層７（シリコン単結晶層）が順に積層された構造になっている。
【0026】
以下、各部について詳述する。
上記ＳＯＩ基板２はベース基板４上に形成されたＴＲ層５とＳＯＩ層７とが酸化膜６を介して接合されたＴＲＳＯＩ基板である。例えば、ベース基板４とＴＲ層５からなる構造体と、ＳＯＩ層７になるボンド基板の、いずれか一方または両方の表面に酸化膜６を形成したものを貼り合わせ、ボンド基板を薄膜化することによって、上記のＴＲＳＯＩ基板の構造を得ることができる。
上記ＳＯＩ基板２はベース基板４上に形成されたＴＲ層５とＳＯＩ層７とが酸化膜６を介して接合されたＴＲＳＯＩ基板である。例えば、ベース基板４とＴＲ層５からなる構造体と、ＳＯＩ層７になるボンド基板の、いずれか一方または両方の表面に酸化膜６を形成したものを貼り合わせ、ボンド基板を薄膜化することによって、上記のＴＲＳＯＩ基板の構造を得ることができる。
【0027】
ベース基板４は例えばシリコン基板とすることができ、特には結晶面方位が（１００）のＣＺ法によるシリコン単結晶基板とすることができる。安価で高品質なものを用意しやすいためである。
また、ベース基板４の抵抗率は特に限定されず、反りを容易に制御するには、破断荷重の大きい、低抵抗率ベース基板でも良い。ドーパント濃度を高くすることでベース基板の強度が増加し、反りを抑制することができる。一方で高抵抗率のもの、例えば１ｋΩ・ｃｍ以上のものとすることもでき、この場合、高周波特性がより優れた高周波デバイス用基板とすることができる。好ましくは３ｋΩ・ｃｍ以上、さらに好ましくは５ｋΩ・ｃｍ以上とすることができ、高周波特性の面でより有利なものとすることができる。この抵抗率の上限は特に限定されず、高い値であるほど高周波特性の向上を図ることができるが、例えば５０ｋΩ・ｃｍとすることができる。
また、ベース基板４の抵抗率は特に限定されず、反りを容易に制御するには、破断荷重の大きい、低抵抗率ベース基板でも良い。ドーパント濃度を高くすることでベース基板の強度が増加し、反りを抑制することができる。一方で高抵抗率のもの、例えば１ｋΩ・ｃｍ以上のものとすることもでき、この場合、高周波特性がより優れた高周波デバイス用基板とすることができる。好ましくは３ｋΩ・ｃｍ以上、さらに好ましくは５ｋΩ・ｃｍ以上とすることができ、高周波特性の面でより有利なものとすることができる。この抵抗率の上限は特に限定されず、高い値であるほど高周波特性の向上を図ることができるが、例えば５０ｋΩ・ｃｍとすることができる。
【0028】
ＴＲ層５は層中の欠陥により電荷をトラップする効果がある層のことであり、この機能を有するものであれば良く、例えばノンドープのポリシリコン層や、イオンインプランテーションによりベース基板表面に形成されたダメージ層などとすることができる。
酸化膜６は例えば熱酸化によるシリコン酸化膜とすることができる。
酸化膜６は例えば熱酸化によるシリコン酸化膜とすることができる。
【0029】
ＳＯＩ層７は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものである。
１ｋΩ・ｃｍ以上の高抵抗率であるため、高周波デバイス用基板１の高周波特性が向上される。好ましくは３ｋΩ・ｃｍ以上、さらに好ましくは５ｋΩ・ｃｍ以上とすることができ、高周波特性の面でより有利なものとすることができる。この抵抗率の上限は特に限定されず、高い値であるほど高周波特性の向上を図ることができるが、例えば１５０ｋΩ・ｃｍとすることができる。
また結晶面方位が（１１１）であることで、ＳＯＩ層７上に良好な窒化物半導体膜を好適に形成することができる。
１ｋΩ・ｃｍ以上の高抵抗率であるため、高周波デバイス用基板１の高周波特性が向上される。好ましくは３ｋΩ・ｃｍ以上、さらに好ましくは５ｋΩ・ｃｍ以上とすることができ、高周波特性の面でより有利なものとすることができる。この抵抗率の上限は特に限定されず、高い値であるほど高周波特性の向上を図ることができるが、例えば１５０ｋΩ・ｃｍとすることができる。
また結晶面方位が（１１１）であることで、ＳＯＩ層７上に良好な窒化物半導体膜を好適に形成することができる。
【0030】
また前述したように本発明者は高周波特性がこのＳＯＩ層７の酸素濃度に依存することを見出しており、酸素濃度が１４．８ｐｐｍａ以下であれば従来品よりも優れた高周波特性を得ることができる。
例えば２次高調波（２ＨＤ）に関しては、従来品では－９１ｄＢｍ程度で改善の限界があったが、本発明であればそれよりもさらに改善することが可能であり、例えば－９５ｄＢｍ程度にまで低減して向上させることができる。そして酸素濃度が５．２ｐｐｍａ以下であれば、例えば－１０５ｄＢｍ程度にまで改善でき、さらに０．５ｐｐｍａ以下であれば、例えば－１１５ｄＢｍ程度、またはそれ以上に改善することも可能である。なお酸素濃度が低いほど高周波特性の改善の面で好ましく、下限を設けることはできない。
なお本願明細書において、本発明における酸素濃度の値（および、後述する各比較例の従来品における酸素濃度の値）はＪＥＩＤＡ－６１－２０００規格によるものである。
例えば２次高調波（２ＨＤ）に関しては、従来品では－９１ｄＢｍ程度で改善の限界があったが、本発明であればそれよりもさらに改善することが可能であり、例えば－９５ｄＢｍ程度にまで低減して向上させることができる。そして酸素濃度が５．２ｐｐｍａ以下であれば、例えば－１０５ｄＢｍ程度にまで改善でき、さらに０．５ｐｐｍａ以下であれば、例えば－１１５ｄＢｍ程度、またはそれ以上に改善することも可能である。なお酸素濃度が低いほど高周波特性の改善の面で好ましく、下限を設けることはできない。
なお本願明細書において、本発明における酸素濃度の値（および、後述する各比較例の従来品における酸素濃度の値）はＪＥＩＤＡ－６１－２０００規格によるものである。
【0031】
窒化物半導体膜３としては特に限定されず、目的に応じた窒化物半導体を採用できるが、例えばＧａＮ、ＡｌＮ、ＡｌＧａＮやそれらの組み合わせなどが挙げられる。
【0032】
以上のような本発明の高周波デバイス用基板１であれば、高周波特性に関して従来品よりも優れたものとなる。
【0033】
次に、図１の高周波デバイス用基板１を製造することができる、本発明の高周波デバイス用基板の製造方法について説明する。図２は本発明の製造方法のフローの一例である。ＴＲＳＯＩ基板の用意の工程と、窒化物半導体膜の形成の工程とを含んでいる。
【0034】
以下、具体例を示しながら各工程について詳述する。
＜ＴＲＳＯＩ基板の用意＞
まずベース基板を用意し、その上にＴＲ層を形成する。
例えば直径１５０ｍｍの高抵抗率（１～５０ｋΩ・ｃｍ）のベース基板（Ｓｉ基板）を用意する。特には、チョクラルスキー法により結晶軸方位＜１００＞のシリコン単結晶インゴットを育成し、それをワイヤソー装置によりスライスして結晶面方位（１００）のシリコン単結晶基板を用意することができる（ベース基板：（１００）ｊｕｓｔ基板）。なお、ベース基板に関してここでは上記のように（１００）ｊｕｓｔ基板を例に挙げて説明するが、オフ角を有するものとすることもできる。
そのようにして用意したベース基板の上にトラップリッチ層（ＴＲ層）となるｐｏｌｙ－Ｓｉ層を減圧ＣＶＤ法にて厚さ１００ｎｍ～３μｍだけ成長させる。成長条件の例としては、気相成長装置の反応管内の温度を例えば５９０℃以上に設定するとともに、例えばモノシラン（ＳｉＨ４）ガスおよびフォスフィン（ＰＨ３）ガスを反応管内に導入し、反応管内を所定の真空度に維持しながら成長することができる。または、ジシラン（Ｓｉ２Ｈ６）ガスを用い、５８０℃以下の温度でアモルファスシリコン膜を成膜し、この薄膜を例えば６００～１０００℃程度の温度でアニールしてポリ化する方法もある。
前述したようにＴＲ層とは、層中の欠陥により電荷をトラップする効果がある層のことであり、この機能を有するものであればよく、ポリシリコンに限定されない。例えば、Ｓｉ結晶にイオンインプランテーションで形成したダメージ層とすることができる。例えばベース基板表面に上記ダメージ層を形成することができる。
＜ＴＲＳＯＩ基板の用意＞
まずベース基板を用意し、その上にＴＲ層を形成する。
例えば直径１５０ｍｍの高抵抗率（１～５０ｋΩ・ｃｍ）のベース基板（Ｓｉ基板）を用意する。特には、チョクラルスキー法により結晶軸方位＜１００＞のシリコン単結晶インゴットを育成し、それをワイヤソー装置によりスライスして結晶面方位（１００）のシリコン単結晶基板を用意することができる（ベース基板：（１００）ｊｕｓｔ基板）。なお、ベース基板に関してここでは上記のように（１００）ｊｕｓｔ基板を例に挙げて説明するが、オフ角を有するものとすることもできる。
そのようにして用意したベース基板の上にトラップリッチ層（ＴＲ層）となるｐｏｌｙ－Ｓｉ層を減圧ＣＶＤ法にて厚さ１００ｎｍ～３μｍだけ成長させる。成長条件の例としては、気相成長装置の反応管内の温度を例えば５９０℃以上に設定するとともに、例えばモノシラン（ＳｉＨ４）ガスおよびフォスフィン（ＰＨ３）ガスを反応管内に導入し、反応管内を所定の真空度に維持しながら成長することができる。または、ジシラン（Ｓｉ２Ｈ６）ガスを用い、５８０℃以下の温度でアモルファスシリコン膜を成膜し、この薄膜を例えば６００～１０００℃程度の温度でアニールしてポリ化する方法もある。
前述したようにＴＲ層とは、層中の欠陥により電荷をトラップする効果がある層のことであり、この機能を有するものであればよく、ポリシリコンに限定されない。例えば、Ｓｉ結晶にイオンインプランテーションで形成したダメージ層とすることができる。例えばベース基板表面に上記ダメージ層を形成することができる。
【0035】
次に、シリコン単結晶からなるボンド基板を用意し、ベース基板とボンド基板とを酸化膜を介して接合して接合基板を得る。そして、該接合基板中のボンド基板を薄膜化することでＳＯＩ層を形成する（ＴＲＳＯＩ基板の作製）。
ますボンド基板を用意するが、例えばＣＺ単結晶基板とすることもできるし、ＦＺ単結晶基板とすることもできる。後にＳＯＩ層となり、その上に窒化物半導体膜を積層して形成することから結晶面方位が（１１１）のものを用意する。例えばＣＺ法やＦＺ法におけるインゴットの製造条件を適宜調整して結晶軸方位が＜１１１＞のインゴットを育成し、スライスすれば良い（ボンド基板：（１１１）ｊｕｓｔ基板）。
なお、ボンド基板に関してオフ角を有するものとすることもできるが、特には±１度以内のものとするのが好ましい。その場合、その上に形成する窒化物半導体膜をより確実に均一で高品質なものとすることができる。
この際、ドーパントの濃度を適宜調整して高抵抗率（１ｋΩ・ｃｍ以上）とする。
さらには結晶中の酸素濃度について１４．８ｐｐｍａ以下に制御する。ＣＺ法であればＣＺ引上げ装置におけるルツボの回転速度の調整等により、インゴット中の酸素濃度の調整が可能であり、より好ましくは５．２ｐｐｍａ以下に調整することができる。またＦＺ法であれば特には０．５ｐｐｍａ以下のような低酸素濃度のものでも簡便に用意することができる。ボンド基板（ＳＯＩ層）の酸素濃度を低くすることで高周波特性が更に向上し、２ＨＤをさらに低減することができる。
ますボンド基板を用意するが、例えばＣＺ単結晶基板とすることもできるし、ＦＺ単結晶基板とすることもできる。後にＳＯＩ層となり、その上に窒化物半導体膜を積層して形成することから結晶面方位が（１１１）のものを用意する。例えばＣＺ法やＦＺ法におけるインゴットの製造条件を適宜調整して結晶軸方位が＜１１１＞のインゴットを育成し、スライスすれば良い（ボンド基板：（１１１）ｊｕｓｔ基板）。
なお、ボンド基板に関してオフ角を有するものとすることもできるが、特には±１度以内のものとするのが好ましい。その場合、その上に形成する窒化物半導体膜をより確実に均一で高品質なものとすることができる。
この際、ドーパントの濃度を適宜調整して高抵抗率（１ｋΩ・ｃｍ以上）とする。
さらには結晶中の酸素濃度について１４．８ｐｐｍａ以下に制御する。ＣＺ法であればＣＺ引上げ装置におけるルツボの回転速度の調整等により、インゴット中の酸素濃度の調整が可能であり、より好ましくは５．２ｐｐｍａ以下に調整することができる。またＦＺ法であれば特には０．５ｐｐｍａ以下のような低酸素濃度のものでも簡便に用意することができる。ボンド基板（ＳＯＩ層）の酸素濃度を低くすることで高周波特性が更に向上し、２ＨＤをさらに低減することができる。
【0036】
そして、ベース基板上に形成したポリシリコン層上に例えば２００ｎｍの酸化膜（ＢＯＸ膜となる）を形成し、ＳＯＩ層となる上記の（１１１）ボンド基板（１～１５０ｋΩ・ｃｍ、好ましくは３ｋΩ・ｃｍ以上、さらに好ましくは５ｋΩ・ｃｍ以上。）と結合（接合）した後、ボンド基板を薄膜化してＳＯＩ層を形成する。ＳＯＩ層の厚さは例えば１００ｎｍとすることができる。
酸化膜は、ベース単結晶基板とボンド単結晶基板を介した酸化膜の膜厚が例えば２ｎｍ以上４７０ｎｍ以下になるように形成することができる。当然ながら、両基板を結合した後の酸化膜の膜厚を２ｎｍ以上４７０ｎｍ以下とすることができる。なお酸化膜はベース基板上に形成したポリシリコン層側に形成しても良いし、ボンド基板側に形成しても良い。またその両方に形成しても良い。
熱処理（結合熱処理）の条件（雰囲気、温度、時間等）は、ベース基板とボンド基板の結合ができれば特に限定されない。この結合熱処理の温度は、例えば、窒素雰囲気で４００℃以上１２００℃以下、１～１２時間の結合熱処理とすることができる。
ボンド基板の薄膜化の方法としては、例えばイオン注入剥離法が挙げられる。ボンド基板にイオン注入層を予め形成しておき、接合後の接合基板に対して、剥離熱処理によりイオン注入層で剥離しても良いし、機械的にイオン注入層で剥離しても良い。
酸化膜は、ベース単結晶基板とボンド単結晶基板を介した酸化膜の膜厚が例えば２ｎｍ以上４７０ｎｍ以下になるように形成することができる。当然ながら、両基板を結合した後の酸化膜の膜厚を２ｎｍ以上４７０ｎｍ以下とすることができる。なお酸化膜はベース基板上に形成したポリシリコン層側に形成しても良いし、ボンド基板側に形成しても良い。またその両方に形成しても良い。
熱処理（結合熱処理）の条件（雰囲気、温度、時間等）は、ベース基板とボンド基板の結合ができれば特に限定されない。この結合熱処理の温度は、例えば、窒素雰囲気で４００℃以上１２００℃以下、１～１２時間の結合熱処理とすることができる。
ボンド基板の薄膜化の方法としては、例えばイオン注入剥離法が挙げられる。ボンド基板にイオン注入層を予め形成しておき、接合後の接合基板に対して、剥離熱処理によりイオン注入層で剥離しても良いし、機械的にイオン注入層で剥離しても良い。
【0037】
＜窒化物半導体膜の形成＞
上記のようにしてＴＲＳＯＩ基板を用意したら、ＳＯＩ層上に窒化物半導体膜を形成する。
ＴＲＳＯＩ基板上に、例えば、ＡｌＮ初期層を積み、ＡｌＧａＮ層、ＧａＮ層、ＳＬｓ層（ＡｌＧａＮ／ＧａＮまたはＡｌＮ／ＧａＮの超格子層）、その上にＧａＮ層を積み、総厚１．８μｍとする。ＭＯＣＶＤ法によるエピタキシャル成長によりこれらの層を形成することができる。
なお基板中の酸素によるサーマルドナーは考えにくい。エピタキシャル成長温度は１２００～１０５０程度で最低でも４時間の熱履歴が加わり、サーマルドナーが形成されることはないと考えられるし、冷却も急冷に近いためである。
上記のようにしてＴＲＳＯＩ基板を用意したら、ＳＯＩ層上に窒化物半導体膜を形成する。
ＴＲＳＯＩ基板上に、例えば、ＡｌＮ初期層を積み、ＡｌＧａＮ層、ＧａＮ層、ＳＬｓ層（ＡｌＧａＮ／ＧａＮまたはＡｌＮ／ＧａＮの超格子層）、その上にＧａＮ層を積み、総厚１．８μｍとする。ＭＯＣＶＤ法によるエピタキシャル成長によりこれらの層を形成することができる。
なお基板中の酸素によるサーマルドナーは考えにくい。エピタキシャル成長温度は１２００～１０５０程度で最低でも４時間の熱履歴が加わり、サーマルドナーが形成されることはないと考えられるし、冷却も急冷に近いためである。
【0038】
上記の工程の説明中に挙げた、ＳＯＩ層中の抵抗率（１ｋΩ・ｃｍ以上）・結晶面方位（１１１）・酸素濃度（１４．８ｐｐｍａ以下）以外の、各部の膜厚や抵抗率、工程温度等の数値は一例であり、本発明においてそれらの数値に限定されるものではない。
【0039】
以上のような本発明の製造方法によって、従来よりも高周波特性が改善された高周波デバイス用基板１を製造することができ、２ＨＤが－９１ｄＢｍよりもさらに低減されたものを得ることができる。
【実施例0040】
以下、実施例および比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１）
図１に示す高周波デバイス用基板１（ＴＲＳＯＩ基板＋窒化物半導体膜）を図２のフローに従い製造した。
ベース基板４：ＣＺＳｉ単結晶基板、（１００）面が主面、８ｋΩ・ｃｍ
ＴＲ層５：ポリシリコン層、厚さ１．８μｍ
酸化膜６（ＢＯＸ膜）：厚さ２００ｎｍ
ＳＯＩ層７（ボンド基板）：ＣＺＳｉ単結晶、（１１１）面が主面、５ｋΩ・ｃｍ、酸素濃度１４．８ｐｐｍａ、厚さ１００ｎｍ
窒化物半導体膜３：ＡｌＮ初期層とＡｌＧａＮ層とＧａＮ/ＡｌＮのＳＬｓ構造とからなるバッファ層を積層し、その上にＧａＮ層を積層、総厚１．８μｍ
（実施例１）
図１に示す高周波デバイス用基板１（ＴＲＳＯＩ基板＋窒化物半導体膜）を図２のフローに従い製造した。
ベース基板４：ＣＺＳｉ単結晶基板、（１００）面が主面、８ｋΩ・ｃｍ
ＴＲ層５：ポリシリコン層、厚さ１．８μｍ
酸化膜６（ＢＯＸ膜）：厚さ２００ｎｍ
ＳＯＩ層７（ボンド基板）：ＣＺＳｉ単結晶、（１１１）面が主面、５ｋΩ・ｃｍ、酸素濃度１４．８ｐｐｍａ、厚さ１００ｎｍ
窒化物半導体膜３：ＡｌＮ初期層とＡｌＧａＮ層とＧａＮ/ＡｌＮのＳＬｓ構造とからなるバッファ層を積層し、その上にＧａＮ層を積層、総厚１．８μｍ
【0041】
ＴＲ層、酸化膜、ＳＯＩ層、窒化物半導体膜の製造条件は下記の通りである。
ＴＲ層：ベース基板上に、トラップリッチ層（電荷捕獲層）として、１０５０℃でポリシリコン層を形成させた後、その表面を研磨して、厚さを１．８μｍとした。
酸化膜：ボンド基板を熱酸化することにより形成した。
ＳＯＩ層：ボンド基板の上面（ベース基板と接合する側）から水素を注入して、ボンド基板内部に微小気泡層（イオン注入層）を形成した。微小気泡層を有したボンド基板を、先に成膜したベース基板のポリシリコン層の表面に貼り付けた。次いで、熱処理を行い、微小気泡層を剥離界面としてボンド基板をスプリットすることで、酸化膜上に薄く残ったボンド層すなわちＳＯＩ層を形成した。次いで、ＳＯＩ層をタッチポリッシュして、膜厚１００ｎｍのＳＯＩ層を得た。
窒化物半導体：各層の成長温度は以下の通りである。初期層ＡｌＮは１０５０～１２００℃、ＡｌＧａＮ層は１１５０～１０５０℃、ＳＬｓ構造は１１００～１０００℃、ＧａＮは１０００～９００℃である。
ＴＲ層：ベース基板上に、トラップリッチ層（電荷捕獲層）として、１０５０℃でポリシリコン層を形成させた後、その表面を研磨して、厚さを１．８μｍとした。
酸化膜：ボンド基板を熱酸化することにより形成した。
ＳＯＩ層：ボンド基板の上面（ベース基板と接合する側）から水素を注入して、ボンド基板内部に微小気泡層（イオン注入層）を形成した。微小気泡層を有したボンド基板を、先に成膜したベース基板のポリシリコン層の表面に貼り付けた。次いで、熱処理を行い、微小気泡層を剥離界面としてボンド基板をスプリットすることで、酸化膜上に薄く残ったボンド層すなわちＳＯＩ層を形成した。次いで、ＳＯＩ層をタッチポリッシュして、膜厚１００ｎｍのＳＯＩ層を得た。
窒化物半導体：各層の成長温度は以下の通りである。初期層ＡｌＮは１０５０～１２００℃、ＡｌＧａＮ層は１１５０～１０５０℃、ＳＬｓ構造は１１００～１０００℃、ＧａＮは１０００～９００℃である。
【0042】
上記高周波デバイス用基板においてＲＦ電極を形成して特性評価を行った。
具体的には、高周波デバイス用基板１に対して、フォトリソグラフィープロセスにてＣＰＷ（Ｃｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）のＡｌ電極（厚さ１μｍ、長さ２１９９μｍ）を形成し、熱処理を施した。このようにして、図３（構造図）及び図４（平面図）に示す複合体２０を得た。
複合体２０は、高周波デバイス用基板１と、その窒化物半導体膜３の表面に形成されたＣＰＷ電極１０とを含んでいた。
ＣＰＷ電極１０は、長さＬ（図４）が２１９９μｍで、幅が１５μｍである中心電極１１と、周辺電極１２とを含んでいた。中心電極１１及び周辺電極１２の厚さは、１μｍであった。
具体的には、高周波デバイス用基板１に対して、フォトリソグラフィープロセスにてＣＰＷ（Ｃｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）のＡｌ電極（厚さ１μｍ、長さ２１９９μｍ）を形成し、熱処理を施した。このようにして、図３（構造図）及び図４（平面図）に示す複合体２０を得た。
複合体２０は、高周波デバイス用基板１と、その窒化物半導体膜３の表面に形成されたＣＰＷ電極１０とを含んでいた。
ＣＰＷ電極１０は、長さＬ（図４）が２１９９μｍで、幅が１５μｍである中心電極１１と、周辺電極１２とを含んでいた。中心電極１１及び周辺電極１２の厚さは、１μｍであった。
【0043】
そしてＣＰＷ電極１０を用いて、高周波デバイス用基板１のＲＦ特性として高調波特性（２ＨＤ）を取得した。
なお、測定条件に関しては、上記ＣＰＷ電極１０の形状、基本周波数（Ｈ１）ｆ０＝０．９ＧＨｚの出力Ｐｏｕｔ＝１５ｄＢｍを、実施例１及び後述する各実施例や各比較例で揃えた。
実施例１では、その結果、－９５ｄＢｍであった。
なお、測定条件に関しては、上記ＣＰＷ電極１０の形状、基本周波数（Ｈ１）ｆ０＝０．９ＧＨｚの出力Ｐｏｕｔ＝１５ｄＢｍを、実施例１及び後述する各実施例や各比較例で揃えた。
実施例１では、その結果、－９５ｄＢｍであった。
【0044】
（実施例２）
ＳＯＩ層の酸素濃度が５．２ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１０４．８ｄＢｍであった。
ＳＯＩ層の酸素濃度が５．２ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１０４．８ｄＢｍであった。
【0045】
（実施例３）
ＳＯＩ層の酸素濃度が０．３ｐｐｍａ（ボンド基板はＦＺＳｉ単結晶）であること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１１４．２ｄＢｍであった。
ＳＯＩ層の酸素濃度が０．３ｐｐｍａ（ボンド基板はＦＺＳｉ単結晶）であること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１１４．２ｄＢｍであった。
【0046】
（比較例１）
ベース基板の抵抗率が５ｋΩ・ｃｍ、ＳＯＩ層の酸素濃度が１７．１ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８９．９ｄＢｍであった。
ベース基板の抵抗率が５ｋΩ・ｃｍ、ＳＯＩ層の酸素濃度が１７．１ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８９．９ｄＢｍであった。
【0047】
（比較例２）
ＧａＮ ｏｎ Ｓｉ構造体を製造した。具体的にはＳｉ基板（ＦＺＳｉ単結晶基板、（１１１）面が主面、５ｋΩ・ｃｍ、酸素濃度０．５ｐｐｍａ）上に、窒化物半導体膜として実施例１と同様にＳＬｓ構造等のバッファ層を積層し、その上にＧａＮ層を積層した。総厚１．８μｍであった。
この比較例２は窒化物半導体膜を有するものの、該窒化物半導体膜が形成されるのがＳｉ基板上であってＴＲＳＯＩ基板上ではない点で本発明品である各実施例と異なっている。
実施例１と同様にしてＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８４ｄＢｍであった。
ＧａＮ ｏｎ Ｓｉ構造体を製造した。具体的にはＳｉ基板（ＦＺＳｉ単結晶基板、（１１１）面が主面、５ｋΩ・ｃｍ、酸素濃度０．５ｐｐｍａ）上に、窒化物半導体膜として実施例１と同様にＳＬｓ構造等のバッファ層を積層し、その上にＧａＮ層を積層した。総厚１．８μｍであった。
この比較例２は窒化物半導体膜を有するものの、該窒化物半導体膜が形成されるのがＳｉ基板上であってＴＲＳＯＩ基板上ではない点で本発明品である各実施例と異なっている。
実施例１と同様にしてＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８４ｄＢｍであった。
【0048】
（比較例３）
ＴＲ基板の高周波特性評価のため、ＴＲＳＯＩ基板からＳＯＩ層を除去して酸化膜付きＴＲ基板を製造した。ＴＲＳＯＩ基板の製造方法は、具体的には、ベース基板のＳｉ基板（（１００）面が主面、５ｋΩ・ｃｍ、酸素濃度１３．１ｐｐｍａ）上に厚さ１．８μｍのポリシリコン層を形成し、ボンド基板のＳｉ基板に厚さ２００ｎｍの酸化膜や、微小気泡層を形成し、ボンド基板の酸化膜側をベース基板のポリシリコン層表面に貼り付けた後、熱処理を行い、微小気泡層を剥離界面としてボンド基板をスプリットすることでＳＯＩ層を形成し、タッチポリッシュしてＳＯＩ層を薄膜化してＴＲＳＯＩ基板を得た。その後、上記ＳＯＩ層を剥ぎ、酸化膜付きＴＲ基板を得た。
この酸化膜付きＴＲ基板の酸化膜上に実施例１と同様にしてＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－９１ｄＢｍであった。
なお、この比較例３は、本発明品におけるＳＯＩ層７および窒化物半導体膜を有していない点で本発明品である各実施例と異なっている。
ＴＲ基板の高周波特性評価のため、ＴＲＳＯＩ基板からＳＯＩ層を除去して酸化膜付きＴＲ基板を製造した。ＴＲＳＯＩ基板の製造方法は、具体的には、ベース基板のＳｉ基板（（１００）面が主面、５ｋΩ・ｃｍ、酸素濃度１３．１ｐｐｍａ）上に厚さ１．８μｍのポリシリコン層を形成し、ボンド基板のＳｉ基板に厚さ２００ｎｍの酸化膜や、微小気泡層を形成し、ボンド基板の酸化膜側をベース基板のポリシリコン層表面に貼り付けた後、熱処理を行い、微小気泡層を剥離界面としてボンド基板をスプリットすることでＳＯＩ層を形成し、タッチポリッシュしてＳＯＩ層を薄膜化してＴＲＳＯＩ基板を得た。その後、上記ＳＯＩ層を剥ぎ、酸化膜付きＴＲ基板を得た。
この酸化膜付きＴＲ基板の酸化膜上に実施例１と同様にしてＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－９１ｄＢｍであった。
なお、この比較例３は、本発明品におけるＳＯＩ層７および窒化物半導体膜を有していない点で本発明品である各実施例と異なっている。
【0049】
実施例１－３、比較例１－３の高調波特性（２ＨＤ）の測定結果を図５に示す。比較例１－３のうち比較例３が最も２ＨＤを低減できていたが－９１ｄＢｍに留まった。これに対し、本発明を実施した実施例１－３においてはいずれも－９１ｄＢｍを超えて低減できており、極めて良好であった。
【0050】
（実施例４）
ＳＯＩ層の酸素濃度が０．５ｐｐｍａ（ボンド基板はＦＺＳｉ単結晶）であること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１１２．４ｄＢｍであった。
ＳＯＩ層の酸素濃度が０．５ｐｐｍａ（ボンド基板はＦＺＳｉ単結晶）であること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－１１２．４ｄＢｍであった。
【0051】
（実施例５）
ＳＯＩ層の抵抗率が１ｋΩ・ｃｍであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－９４ｄＢｍであった。
ＳＯＩ層の抵抗率が１ｋΩ・ｃｍであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－９４ｄＢｍであった。
【0052】
（比較例４）
ＳＯＩ層の酸素濃度が１７．１ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８９．６ｄＢｍであった。
ＳＯＩ層の酸素濃度が１７．１ｐｐｍａであること以外は実施例１と同様にして高周波デバイス用基板、ＣＰＷ電極を作製し、高調波特性（２ＨＤ）を取得した。
その結果、－８９．６ｄＢｍであった。
【0053】
実施例４、５においても２ＨＤに関して－９１ｄＢｍを超えて低減できている。一方で比較例４では比較例３の－９１ｄＢｍに届かなかった。
【0054】
本明細書は、以下の態様を包含する。
［１］： ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものである高周波デバイス用基板。
［２］： 前記ＳＯＩ層は、酸素濃度が５．２ｐｐｍａ以下のものである上記［１］の高周波デバイス用基板。
［３］： 前記ＳＯＩ層は、酸素濃度が０．５ｐｐｍａ以下のものである上記［１］の高周波デバイス用基板。
［４］： 前記ベース基板は、結晶面方位が（１００）のＣＺシリコン単結晶基板である上記［１］から［３］のいずれかの高周波デバイス用基板。
［５］： 前記ベース基板は、抵抗率が１ｋΩ・ｃｍ以上のものである上記［１］から［４］のいずれかの高周波デバイス用基板。
［６］： ＳＯＩ基板上に窒化物半導体膜を形成した高周波デバイス用基板の製造方法であって、
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いる高周波デバイス用基板の製造方法。
［７］： 前記ボンド基板として、酸素濃度が５．２ｐｐｍａ以下のものを用いる上記［６］の高周波デバイス用基板の製造方法。
［８］： 前記ボンド基板として、酸素濃度が０．５ｐｐｍａ以下のものを用いる上記［６］の高周波デバイス用基板の製造方法。
［９］： 前記ベース基板として、結晶面方位が（１００）のＣＺシリコン単結晶基板を用いる上記［６］から［８］のいずれかの高周波デバイス用基板の製造方法。
［１０］： 前記ベース基板として、抵抗率が１ｋΩ・ｃｍ以上のものを用いる上記［６］から［９］のいずれかの高周波デバイス用基板の製造方法。
［１］： ＳＯＩ基板上に窒化物半導体膜が形成された高周波デバイス用基板であって、
前記ＳＯＩ基板は、ベース基板上に形成されたトラップリッチ層とシリコン単結晶からなるＳＯＩ層とが酸化膜を介して接合されたＴＲＳＯＩ基板であり、
前記ＳＯＩ層は、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものである高周波デバイス用基板。
［２］： 前記ＳＯＩ層は、酸素濃度が５．２ｐｐｍａ以下のものである上記［１］の高周波デバイス用基板。
［３］： 前記ＳＯＩ層は、酸素濃度が０．５ｐｐｍａ以下のものである上記［１］の高周波デバイス用基板。
［４］： 前記ベース基板は、結晶面方位が（１００）のＣＺシリコン単結晶基板である上記［１］から［３］のいずれかの高周波デバイス用基板。
［５］： 前記ベース基板は、抵抗率が１ｋΩ・ｃｍ以上のものである上記［１］から［４］のいずれかの高周波デバイス用基板。
［６］： ＳＯＩ基板上に窒化物半導体膜を形成した高周波デバイス用基板の製造方法であって、
前記ＳＯＩ基板として、ベース基板上に形成したトラップリッチ層とシリコン単結晶からなるボンド基板とを酸化膜を介して接合して得た接合基板において、前記ボンド基板を薄膜化することでＳＯＩ層を形成したＴＲＳＯＩ基板を用意する工程と、
前記ＳＯＩ層上に前記窒化物半導体膜を形成する工程とを含み、
前記ボンド基板として、抵抗率が１ｋΩ・ｃｍ以上、結晶面方位が（１１１）、酸素濃度が１４．８ｐｐｍａ以下のものを用いる高周波デバイス用基板の製造方法。
［７］： 前記ボンド基板として、酸素濃度が５．２ｐｐｍａ以下のものを用いる上記［６］の高周波デバイス用基板の製造方法。
［８］： 前記ボンド基板として、酸素濃度が０．５ｐｐｍａ以下のものを用いる上記［６］の高周波デバイス用基板の製造方法。
［９］： 前記ベース基板として、結晶面方位が（１００）のＣＺシリコン単結晶基板を用いる上記［６］から［８］のいずれかの高周波デバイス用基板の製造方法。
［１０］： 前記ベース基板として、抵抗率が１ｋΩ・ｃｍ以上のものを用いる上記［６］から［９］のいずれかの高周波デバイス用基板の製造方法。
【0055】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0056】
１…本発明の高周波デバイス用基板、 ２…ＳＯＩ基板、 ３…窒化物半導体膜
４…ベース基板、 ５…トラップリッチ層（ＴＲ層）、 ６…酸化膜、
７…ＳＯＩ層、
１０…ＣＰＷ電極、 １１…中心電極、 １２…周辺電極、
２０…複合体。
４…ベース基板、 ５…トラップリッチ層（ＴＲ層）、 ６…酸化膜、
７…ＳＯＩ層、
１０…ＣＰＷ電極、 １１…中心電極、 １２…周辺電極、
２０…複合体。
【図1】
【図2】
【図3】
【図4】
【図5】
