特開 2024-75537 演算処理装置を含む画像処理装置及びその演算方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024075537

(43)【公開日】2024-06-04

(54)【発明の名称】演算処理装置を含む画像処理装置及びその演算方法

(51)【国際特許分類】

   G06F 7/537 20060101AFI20240528BHJP

   G06F 7/499 20060101ALI20240528BHJP

   G06T 1/20 20060101ALI20240528BHJP

【ＦＩ】

G06F7/537

G06F7/499 610

G06T1/20 A

【審査請求】未請求

【請求項の数】22

【出願形態】ＯＬ

(21)【出願番号】P 2023006918

(22)【出願日】2023-01-20

(31)【優先権主張番号】10-2022-0158518

(32)【優先日】2022-11-23

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ

(74)【代理人】

【識別番号】110000796

【氏名又は名称】弁理士法人三枝国際特許事務所

(72)【発明者】

【氏名】矢幡 和浩

(72)【発明者】

【氏名】齋藤 覚

【テーマコード（参考）】

5B057

【Ｆターム（参考）】

5B057CA08

5B057CA12

5B057CA16

5B057CB08

5B057CB12

5B057CB16

5B057CH08

5B057DB02

5B057DB09

(57)【要約】

【課題】演算量を減少させた画像処理装置を提供する。
【解決手段】演算処理装置は、演算結果の最大ビット数ｙに基づいて除数ＢＩと被除数ＡＩから有効除数ＤＥ、有効被除数ＮＵ及び演算結果を補正するオーバーフローＯＦビットを抽出する前処理部と、有効除数ＤＥ及び有効被除数ＮＵに基づいて比較演算動作を最大ビット数ｙに応じて決まる回数だけ行った結果である除算値ＱＵを出力する演算部と、オーバーフローＯＦビットに基づいて除算値を補正する後処理部と、を含むことができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

演算結果の最大ビット数に基づいて除数と被除数から有効除数、有効被除数及び上記演算結果を補正するオーバーフロービットを抽出する前処理部と、
上記有効除数及び上記有効被除数に基づいて比較演算動作を上記最大ビット数に応じて決まる回数だけ行った結果である除算値を出力する演算部と、
上記オーバーフロービットに基づいて上記除算値を補正する後処理部と、を含むことを特徴とする演算処理装置。

【請求項2】

上記演算部は、
上記比較演算動作を上記最大ビット数＋１回行い、
上記前処理部は、
上記除数から第１論理値を有する最上位ビットの位置である第１位置を検出し、上記第１位置から下位ビット方向に上記最大ビット数＋１個のビットを含む上記有効除数を生成することを特徴とする請求項１に記載の演算処理装置。

【請求項3】

上記前処理部は、
上記除数の上記第１位置から下位方向に残ったビットの数が上記最大ビット数＋１個より小さいことに対応して、上記有効除数の残り部分を第２論理値で埋める第１パディングを行うことを特徴とする請求項２に記載の演算処理装置。

【請求項4】

上記前処理部は、
上記有効除数の最下位ビットの位置に対応する上記被除数の位置である第２位置を検出し、上記第２位置から上位ビット方向に上記最大ビット数ｘ２＋１個のビットを含む上記有効被除数を生成することを特徴とする請求項３に記載の演算処理装置。

【請求項5】

上記前処理部は、
上記第１パディングと同じ数だけ上記有効被除数の下位ビットを上記第２論理値で埋める第２パディングを行うことを特徴とする請求項４に記載の演算処理装置。

【請求項6】

上記前処理部は、
上記有効被除数が抽出された上記被除数の残りビットから上記第１論理値を有する補正ビットを検出し、上記補正ビットが検出されることに対応して上記オーバーフロービットを上記第１論理値として決めることを特徴とする請求項５に記載の演算処理装置。

【請求項7】

上記前処理部は、
上記補正ビットが検出されないことに対応して上記オーバーフロービットを上記第２論理値として決めることを特徴とする請求項６に記載の演算処理装置。

【請求項8】

上記後処理部は、
上記オーバーフロービットが上記第１論理値であることに対応して上記除算値を上記最大ビット数に基づいて決まる最大値に変更することを特徴とする請求項７に記載の演算処理装置。

【請求項9】

上記演算部は、
最後に行われた比較演算動作の残りに基づいて上記除算値に四捨五入動作を行うことを特徴とする請求項８に記載の演算処理装置。

【請求項10】

上記演算部は、
上記比較演算動作の残りの２倍数が上記有効除数より大きいかまたは同じであることに対応して上記除算値を１だけ増加させることを特徴とする請求項９に記載の演算処理装置。

【請求項11】

上記前処理部は、
上記除数の全てのビット値が上記第２論理値であることに対応して、上記有効除数、上記有効被除数及び上記オーバーフロービットを予め決まっている固定値に変更することを特徴とする請求項３に記載の演算処理装置。

【請求項12】

上記前処理部は、
上記除数のすべてのビット値が上記第２論理値であることに対応して、上記除数及び上記被除数を予め決まっている固定値に変更し、上記固定値に基づいて上記有効除数、上記有効被除数及び上記オーバーフロービットを生成することを特徴とする請求項３に記載の演算処理装置。

【請求項13】

上記前処理部は、
上記除数の全てのビット値が上記第２論理値であることに対応して、上記除数に関する情報と上記最大ビット数に基づいて決まる最大値を最終出力として出力することを特徴とする請求項３に記載の演算処理装置。

【請求項14】

上記前処理部は、
上記補正ビットが検出されることに対応して上記オーバーフロービットと上記最大値を最終出力として出力することを特徴とする請求項８に記載の演算処理装置。

【請求項15】

外部から画素値を受信するデータ受信部と、
上記画素値に基づいて出力の最大ビット数がｙに制限される演算動作を行う演算処理装置と、を含み、
上記演算処理装置は、
上記最大ビット数ｙに基づいて除数と被除数から有効除数、有効被除数及び演算結果を補正するオーバーフロービットを抽出する前処理部と、
上記有効除数及び上記有効被除数に基づいて比較演算動作がｙ＋１回行われた除算値を出力する演算部と、
上記オーバーフロービットに基づいて上記除算値を補正する後処理部と、を含むことを特徴とする画像処理装置。

【請求項16】

上記前処理部は、
上記除数で１の値を有する最上位ビットであるｋ番ビットからｋ－ｙ番ビットを含む上記有効除数を生成し、上記被除数のｋ＋ｙ番ビットからｋ－ｙ番ビットを含む上記有効被除数を生成することを特徴とする請求項１５に記載の画像処理装置。

【請求項17】

上記前処理部は、
上記ｋ値が上記ｙ値より大きいことに対応して、上記有効除数と上記有効被除数のビット番号が負のビットを０の値で埋めるゼロパディング動作を行うことを特徴とする請求項１６に記載の画像処理装置。

【請求項18】

上記前処理部は、
上記有効被除数が抽出された上記被除数の残りビットから１の値を有するビットが検出されることに対応して予め決まっている論理値を有する上記オーバーフロービットを生成することを特徴とする請求項１７に記載の画像処理装置。

【請求項19】

上記後処理部は、
上記オーバーフロービットが上記論理値であることに対応して上記除算値を２^ｙ－１に変更することを特徴とする請求項１８に記載の画像処理装置。

【請求項20】

除数、被除数及び演算結果の最大ビット数ｙに関する情報を受信する段階と、
上記最大ビット数ｙに基づいて上記除数及び上記被除数から有効除数、有効被除数及び上記演算結果を補正するオーバーフロービットを抽出する段階と、
上記有効除数及び上記有効被除数に基づいて比較演算動作をｙ＋１回行った除算値を生成する段階と、
上記オーバーフロービットに基づいて上記除算値を補正する段階と、を含むことを特徴とする演算処理方法。

【請求項21】

上記有効除数、有効被除数、及びオーバーフロービットを抽出する段階は、
上記除数から第１論理値を有する最上位ビットの位置である第１位置を検出する段階と、
上記第１位置から下位ビット方向にｙ＋１個のビットを含む上記有効除数を生成する段階と、
上記有効除数の最下位ビットの位置に対応する上記被除数の位置である第２位置を検出する段階と、
上記第２位置から上位ビット方向に２ｙ＋１個のビットを含む上記有効被除数を生成する段階と、
上記有効被除数が抽出された上記被除数の残りビットから上記第１論理値を有するビットが検出されることに対応して、上記オーバーフロービットを上記第１論理値として決める段階と、を含むことを特徴とする請求項２０に記載の演算処理方法。

【請求項22】

上記除算値を補正する段階は、
上記オーバーフロービットが上記第１論理値であることに対応して２^ｙ－１を上記除算値に変更する段階と、
上記２^ｙ－１を出力する段階と、を含むことを特徴とする請求項２１に記載の演算処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は画像処理装置に関し、より具体的には画像処理装置及びその演算方法に関する。

【背景技術】

【0002】

画像処理装置は映像処理動作を行って画像の品質を向上させることができる。画像処理装置は画素値を演算して映像処理動作を行うことができる。高画質イメージセンサの登場により画像処理装置の演算量が増加している。

【0003】

画像処理装置の出力信号のビット数が制限される場合が生じ得る。画像処理装置の過負荷やリソースの無駄遣いを防止するために、画像処理装置の演算量を減らす必要がある。画像処理装置の演算量が減ると、画像処理速度は向上することができる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施例は、比較演算動作の実行回数を出力信号の最大ビット数に対応する回数だけ行うように制限する画像処理装置及びその演算方法を提供する。

【課題を解決するための手段】

【0005】

本発明の実施例による演算処理装置は、演算結果の最大ビット数に基づいて除数と被除数から有効除数、有効被除数及び上記演算結果を補正するオーバーフロービットを抽出する前処理部と、上記有効除数及び上記有効被除数に基づいて比較演算動作を上記最大ビット数＋１回行った結果である除算値を出力する演算部と、上記オーバーフロービットに基づいて上記除算値を補正する後処理部と、を含んでもよい。

【0006】

本発明の実施例による画像処理装置は、外部から画素値を受信するデータ受信部と、上記画素値に基づいて出力の最大ビット数がｙに制限される演算動作を行う演算処理装置と、を含み、上記演算処理装置は、上記最大ビット数ｙに基づいて除数と被除数から有効除数、有効被除数及び演算結果を補正するオーバーフロービットを抽出する前処理部と、上記有効除数及び上記有効被除数に基づいて比較演算動作がｙ＋１回行われた除算値を出力する演算部と、上記オーバーフロービットに基づいて上記除算値を補正する後処理部と、を含んでもよい。

【0007】

本発明の実施例による画像処理装置の動作方法は、除数、被除数及び演算結果の最大ビット数ｙに関する情報を受信する段階と、上記最大ビット数ｙに基づいて上記除数及び上記被除数から有効除数、有効被除数及び上記演算結果を補正するオーバーフロービットを抽出する段階と、上記有効除数及び上記有効被除数に基づいて比較演算動作をｙ＋１回行った除算値を生成する段階と、上記オーバーフロービットに基づいて上記除算値を補正する段階と、を含んでもよい。

【発明の効果】

【0008】

本技術によれば、出力信号の最大ビット数に対応する回数だけ出力信号を生成するための比較演算動作を行うことで演算量が減少した画像処理装置及びその演算方法を提供することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施例による演算処理装置を説明するための図である。

【図2】本発明の実施例による有効除数を生成する方法を説明するための図である。

【図3】本発明の実施例による有効除数、有効被除数及びオーバーフロービットを説明するための図である。

【図4】本発明の他の実施例による有効除数、有効被除数、及びオーバーフロービットを生成する方法を説明するための図である。

【図5】本発明のさらに他の実施例による有効除数、有効被除数、及びオーバーフロービットを生成する方法を説明するための図である。

【図6】実施例による除数の値に応じて生成される固定値を説明するための図である。

【図7】本発明の実施例による比較演算動作を行って除算値を計算する方法を説明するための図である。

【図8】本発明の実施例によるオーバーフロービットに基づいて除算値を補正する方法を説明するための図である。

【図9】本発明の実施例による出力信号の最大ビット数が決まっている演算処理方法を説明するためのフローチャートである。

【図10】本発明の実施例による演算処理装置を含む電子装置を説明するための図である。

【発明を実施するための形態】

【0010】

本明細書または出願に開示の本発明の概念に係る実施例に対する特定の構造的または機能的説明は本発明の概念に係る実施例を説明するためだけに例示されており、本発明の概念に係る実施例は様々な形態で実施でき、本明細書または出願に説明の実施例に限定されると解釈すべきではない。

【0011】

以下では、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の実施例を添付の図面を参照して説明する。

【0012】

図１は、本発明の実施例による演算処理装置を説明するための図である。

【0013】

図１を参照すると、演算処理装置は出力信号ＹＯのビット数が制限されることがある。演算処理装置は出力信号ＹＯのビット数に関する情報である除算最大値ＭＩを受信することができる。演算処理装置の出力信号ＹＯのビット数は被除数ＡＩ及び除数ＢＩに関わらず決まってもよい。

【0014】

演算処理装置は前処理部、演算部及び後処理部を含んでもよい。演算処理装置は外部から除算最大値ＭＩ、被除数ＡＩ、除数ＢＩに関する情報を受信することができる。図１では、除算最大値ＭＩはｙビット、被除数ＡＩはａビット、除数ＢＩはｂビットと表現される。

【0015】

前処理部は、演算結果の最大ビット数であるｙビットに基づいて除数ＢＩと被除数ＡＩから有効除数ＤＥ、有効被除数ＮＵ及び演算結果を補正するオーバーフローＯＦビットを抽出することができる。除算最大値ＭＩの最大ビット数がｙビットであることに対応して、有効除数ＤＥはｙ＋１ビット、有効被除数ＮＵは２ｙ＋１ビット、オーバーフローＯＦは１ビットと表現することができる。本発明の実施例において、除算最大値ＭＩの最大ビット数であるｙビットは除数ＢＩと被除数ＡＩに関わらず予め決められてもよい。

【0016】

前処理部は除数ＢＩから第１論理値を有する最上位ビットの位置である第１位置を検出することができる。本発明の実施例において、第１論理値は１を意味することができる。前処理部は第１位置から下位ビット方向にｙ＋１個のビットを含む有効除数ＤＥを生成することができる。

【0017】

前処理部は、除数ＢＩの第１位置から下位方向に残っているビット数がｙ＋１個より小さいことに対応して、有効除数ＤＥの残り部分を第２論理値で埋める第１パディングを行うことができる。本発明の実施例では、第２論理値は０を意味し、第１パディングはゼロパディング（ｚｅｒｏ ｐａｄｄｉｎｇ）を意味することができる。

【0018】

前処理部は有効除数ＤＥの最下位ビットの位置に対応する被除数ＡＩの位置である第２位置を検出することができる。前処理部は第２位置から上位ビット方向にｙ×２＋１個のビットを含む有効被除数ＮＵを生成することができる。前処理部は第１パディングと同じ数だけ有効被除数ＮＵの下位ビットを第２論理値で埋める第２パディングを行うことができる。

【0019】

前処理部は、有効被除数ＮＵが抽出された被除数ＡＩの残りビットから第１論理値を有する補正ビットを検出することができる。前処理部は補正ビットが検出されることに対応してオーバーフローＯＦビットを第１論理値として決めることができる。前処理部は補正ビットが検出されないことに対応してオーバーフローＯＦビットを第２論理値として決めることができる。

【0020】

演算部は、有効除数ＤＥ及び上記有効被除数ＮＵに基づいて比較演算動作を除算最大値ＭＩの最大ビット数より＋１回さらに行った結果である除算値ＱＵを出力することができる。除算値ＱＵは、除算最大値ＭＩの最大ビット数より＋１回さらに行われる比較演算動作により、ｙ＋１ビットであることができる。

【0021】

後処理部はオーバーフローＯＦビットに基づいて除算値ＱＵを補正することができる。後処理部は除算値ＱＵを補正してｙビットで表現される出力信号ＹＯを出力することができる。

【0022】

後処理部は、オーバーフローＯＦビットが第１論理値であることに対応して除算値ＱＵを除算最大値ＭＩに基づいて決まる最大値に変更することができる。本発明の実施例では、最大値は２^ｙ－１であってもよい。後処理部は、オーバーフローＯＦビットが第２論理値の場合も、除算値ＱＵが除算最大値ＭＩより大きいかまたは同じであることに対応して除算値ＱＵを除算最大値ＭＩに基づいて決まる最大値に変更することができる。

【0023】

本発明の実施例では、演算部は最後に行った比較演算動作の残りに基づいて除算値ＱＵに四捨五入動作を行うことができる。四捨五入動作を行うと、本発明の実施例による最終除算結果と被除数ＡＩ及び除数ＢＩを用いた除算結果との誤差が減少することができる。演算部は、比較演算動作の残りの２倍数が有効除数ＤＥより大きいかまたは同じであることに対応して除算値ＱＵを１だけ増加させることができる。

【0024】

本発明の実施例では、前処理部は、除数ＢＩの全てのビット値が０であることに対応して有効除数ＤＥ、有効被除数ＮＵ及びオーバーフローＯＦビットを予め決まっている固定値に変更することができる。固定値に変更された有効除数ＤＥ、有効被除数ＮＵ、及びオーバーフローＯＦビットに応じて演算部は除算値ＱＵを迅速に演算することができる。予め決まっている固定値は最大値の出力信号ＹＯが出力されるように調整された値であってもよい。

【0025】

本発明の他の実施例において、前処理部は、除数ＢＩの全てのビット値が０であることに対応して、被除数ＡＩ及び除数ＢＩを予め決まっている固定値に変更することができる。固定値に変更された被除数ＡＩ及び除数ＢＩは最大値の出力信号ＹＯが出力されるように調整された値であってもよい。

【0026】

本発明のさらに他の実施例において、演算処理装置は、除数ＢＩの全てのビット値が０であることに対応して、除数ＢＩに関する情報と除算最大値ＭＩに基づいて決まる最大値を最終出力として出力することができる。前処理部は演算部と後処理部の動作を省略し、迅速に出力信号ＹＯを出力することができる。出力信号ＹＯの前処理動作による出力には追加の回路が必要となることもある。

【0027】

前処理部はオーバーフローＯＦビットが第１論理値であることに対応して、除数ＢＩに関する情報と除算最大値ＭＩに基づいて決まる最大値を最終出力として出力することができる。前処理部は演算部と後処理部の動作を省略し、迅速に出力信号ＹＯを出力することができる。

【0028】

図２は本発明の実施例による有効除数を生成する方法を説明するための図である。

【0029】

図２を参照すると、有効除数ＤＥは除算最大値ＭＩの最大ビット数に基づいて除数ＢＩから抽出されてもよい。説明の便宜上、除数ＢＩは１３ビット２１０、除算最大値ＭＩの最大ビット数は９ビットと仮定する。

【0030】

有効除数ＤＥのビット数は除算最大値ＭＩの最大ビット数と除数ＢＩに基づいて１０ビットであることが分かる。前処理部は除数ＢＩのビットから第１論理値を有する最上位ビットの位置を第１位置として検出することができる。図２では、第１位置は１０番位置２２０であってもよい。前処理部は除数ＢＩの１０番ビットから１番ビットまでの１０ビットを含む有効除数ＤＥを生成することができる。

【0031】

第１位置が７番位置２３０である場合、除数ＢＩの７番から０番ビットまでの数が除算最大値ＭＩの最大ビット数＋１より小さい。前処理部は有効除数ＤＥの足りない部分をゼロパディングを行って０値で埋めることができる。図２において、有効除数ＤＥとして抽出されたビットは色付けされている。ゼロパディングで追加されたビットは濃い色で表示されている。有効除数ＤＥは第１位置によって最下位ビット側にゼロパディングが行われてもよい。

【0032】

図３は本発明の実施例による有効除数、有効被除数及びオーバーフロービットを説明するための図である。

【0033】

図３を参照すると、被除数ＡＩは２６ビット、除数ＢＩは１３ビット、除算最大値の最大ビット数は９ビットと仮定３１０することができる。

【0034】

前処理部は、図２と同様に、除数ＢＩから第１論理値を有する最上位ビットの位置である第１位置と、有効除数ＤＥの最下位ビットの位置である第２位置と、を検出３２０することができる。有効除数ＤＥが１０ビットなので、第１位置は１０番ビット、第２位置は１番ビットであり得る。

【0035】

前処理部は被除数ＡＩの第２番位置から１９ビット分を含む有効被除数ＮＵを生成３３０することができる。有効被除数ＮＵは被除数ＡＩの１９番ビットから１番ビットまでのビットを含むことができる。被除数ＡＩのビット数は十分に大きいため、ゼロパディングは実行されなくてもよい。

【0036】

前処理部は、有効被除数ＮＵが抽出された被除数ＡＩの残りビット３４０に第１論理値を有するビットが含まれているか否かを検出することができる。図３では、２５番ビットから２０番ビットが残りビットに該当する。残りビットに第１論理値を有するビットがあれば、被除数ＡＩと除数ＢＩの除算結果は除算最大値の最大ビット数である９ビットを超える。前処理部は残りビットに第１論理値を有するビットがあることに対応してオーバーフローＯＦビットを第１論理値として決めることができる。

【0037】

図４は、本発明の他の実施例による有効除数、有効被除数、及びオーバーフロービットを生成する方法を説明するための図である。

【0038】

図４を参照すると、図３と同様に、被除数ＡＩは２６ビット、除数ＢＩは１３ビット、除算最大値の最大ビット数は９ビットと仮定４１０することができる。除数ＢＩに含まれたビットのうち第１論理値を有する最上位ビットの番号は７番であり得る４２０。最上位ビットの番号が除算最大値の最大ビット数である９ビットより小さいため、有効除数ＤＥの最下位ビットにゼロパディングが行われてもよい。

【0039】

有効除数ＤＥにゼロパディングが行われることに対応して、有効被除数ＮＵの最下位ビットにゼロパディングが行われてもよい４３０。有効除数ＤＥと有効被除数ＮＵに追加される０値を有するビットの数は同じである。

【0040】

前処理部は被除数ＡＩの１６番ビットから０番ビットまでを含み、２つのゼロビットが追加された有効被除数ＮＵを生成することができる。図４では、ゼロパディングが行われたビットは濃い色で表示される。

【0041】

前処理部は、図３と同様に、有効被除数ＮＵが抽出された被除数ＡＩの残りビット４４０に第１論理値を有するビットが含まれているか否かを検出することができる。被除数ＡＩの２５番ビットから１７番ビットの間に第１論理値を有するビットが検出されないことに対応して、前処理部はオーバーフローＯＦビットを第２論理値として決めることができる。図４では、残りビットは斜線を引いた領域で表示することができる。残り領域から第１論理値を有するビットが検出されないのであれば、有効除数ＤＥと有効被除数ＮＵの除算結果である除算値は被除数ＡＩと除数ＢＩの除算結果と同じであることができる。除算値は追加の補正なしに出力信号として出力されてもよい。

【0042】

図５は、本発明のさらに他の実施例による有効除数、有効被除数、及びオーバーフロービットを生成する方法を説明するための図である。

【0043】

図５を参照すると、被除数ＡＩは２０ビット、除数ＢＩは１３ビット、除算最大値の最大ビット数は９ビットと仮定５１０することができる。除数ＢＩに含まれたビットのうち第１論理値を有する最上位ビットの番号は１２番であり得る５２０。前処理部は、図３と同様に有効除数ＤＥを生成することができる。

【0044】

除数ＢＩの第１論理値を有する最上位ビットの番号と除算最大値の最大ビット数の合計は、被除数ＡＩのビット数より大きくてもよい。前処理部は足りないビット数だけ０値を有するビットを有効被除数ＮＵの最上位ビットに追加することができる。図５において、ゼロパディングが行われたビットは濃い色で表示される。

【0045】

有効被除数ＮＵの最上位ビットにゼロパディングが行われることに対応して、前処理部はオーバーフローＯＦビットを第２論理値として決めることができる。有効被除数ＮＵが抽出された被除数ＡＩの残りビットがないので、前処理部は追加のビット検出なしにオーバーフローＯＦビットを生成することができる。

【0046】

図６は実施例による除数の値に応じて生成される固定値を説明するための図である。

【0047】

図６を参照すると、前処理部は、除数ＢＩ値に応じて有効除数ＤＥと有効被除数ＮＵを固定された値に変更することができる。除数ＢＩが０の場合、除算値は非常に大きい数になるため、除算値は除算最大値を超える。

【0048】

除算値が除算最大値を超える場合、前処理部は被除数ＡＩと除数ＢＩを固定値に変更し、変更した固定値に基づいて有効除数ＤＥ、有効被除数ＮＵ及びオーバーフローＯＦビットを生成することができる６１０。生成された有効除数ＤＥ、有効被除数ＮＵ及びオーバーフローＯＦビットに基づいて計算される除算値は、除算最大値に基づいて決まる最大値であってもよい。

【0049】

本発明の他の実施例では、前処理部は、除数ＢＩに含まれた全てのビットが第２論理値を有することに対応して、既に生成された有効除数ＤＥ、有効被除数ＮＵ、及びオーバーフローＯＦビットを有する予め決まっている固定値に変更することができる６２０。変更した有効除数ＤＥ、有効被除数ＮＵ、及びオーバーフローＯＦビットに基づいて計算される除算値は、除算最大値に基づいて決まる最大値であってもよい。前処理部が固定値を生成する順序に関わらず除数ＢＩ値が０の場合も出力信号は同様に最大値であってもよい。

【0050】

本発明の他の実施例では、前処理部は除数ＢＩ値が０であることに対応して比較演算動作と後処理動作を省略し、除算最大値に応じて決まる最大値を出力信号として出力することができる。出力信号が前処理動作だけで出力されるためには、追加の回路が必要となることがある。

【0051】

図７は、本発明の実施例による比較演算動作を行って除算値を計算する方法を説明するための図である。

【0052】

図７を参照すると、演算部は除算最大値の最大ビット数であるｙより＋１回さらに比較演算動作を行うことができる。説明の便宜上、除算最大値の最大ビット数ｙは９と仮定することができる。

【0053】

演算部に有効除数ＤＥと有効被除数ＮＵが入力されてもよい。演算部に含まれた比較演算部は有効被除数ＮＵの上位ビットに前の比較演算動作の結果ＣＡ_ｍを追加することができる。最初の比較演算動作を行うとき、ＣＡ_ｍは０の値であってもよい。比較演算部は有効除数ＤＥと有効被除数ＮＵの入力を受け、次の比較演算動作の有効除数ＤＥ、有効被除数ＮＵ、ＣＡｍ及び除算値ＱＵを出力することができる。

【0054】

演算部は比較演算動作をｙ＋１回だけ行うことができる。図７における演算部は計１０回の比較演算動作を行うことができる。演算部は１０個の比較演算部を含んでもよい。本発明の実施例では、四捨五入動作が実行されないと、比較演算動作の残りは使用されないことがある。

【0055】

本発明の他の実施例において、演算部は、最後の比較演算動作を行った後、比較演算動作の残りに基づいて除算値ＱＵに四捨五入動作を実行することができる。演算部は、演算動作の残りの２倍数が有効除数ＤＥより大きいかまたは同じであることに対応して除算値ＱＵを１だけ増加させることができる。演算部は、演算動作の残りの２倍数が有効除数ＤＥより小さいことに対応して除算値ＱＵをそのまま出力することができる。演算部は、演算動作の残りを１ビットだけ左側にシフトして２倍増加させることができる。図７に示す数字は二進数であると仮定することができる。

【0056】

図８は、本発明の実施例によるオーバーフロービットに基づいて除算値を補正する方法を説明するための図である。

【0057】

図８を参照すると、後処理部は除算最大値ＭＩ、オーバーフローＯＦビット、及び除算値ＱＵを受信して出力信号ＹＯを出力することができる。説明の便宜上、除算最大値ＭＩの最大ビット数はｙビット、オーバーフローＯＦビットは１ビット、除算値ＱＵはｙ＋１ビットであると仮定することができる。

【0058】

後処理部は除算最大値ＭＩと除算値ＱＵの比較動作を行うことができる。後処理部は、除算値ＱＵが除算最大値ＭＩより大きいかまたは同じであることに対応して第１論理値を中間結果ＣＰ値として出力することができる。後処理部は、除算値ＱＵが除算最大値ＭＩより小さいことに対応して第２論理値を中間結果ＣＰ値として出力することができる。

【0059】

後処理部は中間結果ＣＰ値とオーバーフローＯＦビットに基づいて出力信号の補正有無を指示することができる。後処理部は、中間結果ＣＰ値とオーバーフローＯＦビットの両方が第１論理値である場合に対応して除算値ＱＵを保持する選択信号を出力することができる。後処理部は、中間結果ＣＰ値とオーバーフローＯＦビットの両方が第２論理値であるかまたは異なる論理値であることに対応して除算値ＱＵを２^ｙ－１に変更する選択信号を出力することができる。

【0060】

図８に示したものとは異なり、本発明の他の実施例では、後処理部はオーバーフローＯＦビットを先に確認し、除算最大値ＭＩと除算値ＱＵの比較動作を行うことができる。後処理部はオーバーフローＯＦビットが第２論理値であることに対応して除算最大値ＭＩと除算値ＱＵの比較動作を省略し、除算値ＱＵを除算最大値ＭＩに対応する最大値に変更する選択信号を出力することができる。

【0061】

図９は本発明の実施例による出力信号の最大ビット数が決まっている演算処理方法を説明するためのフローチャートである。

【0062】

図９を参照すると、演算処理装置は出力信号の最大ビット数に応じて演算量を減少させ、演算速度を向上させることができる。本発明の実施例において、画像処理装置は外部から受信した画素値に基づいて出力の最大ビット数がｙに制限される演算動作を行うことができる。画像処理装置は、最大ビット数ｙに基づいて除数と被除数から有効除数、有効被除数及び演算結果を補正するオーバーフロービットを抽出する前処理部と、有効除数及び有効被除数に基づいて比較演算動作がｙ＋１回行われた除算値を出力する演算部と、オーバーフロービットに基づいて除算値を補正する後処理部と、を含む演算処理装置を含んでもよい。

【0063】

段階Ｓ９１０において、除数、被除数、及び出力信号の最大ビット数ｙに関する情報を演算処理装置が受信することができる。出力信号の最大ビット数に応じて演算量が減少することができる。演算量の減少に対応して処理速度が向上し、装置の性能が向上することができる。本発明の他の実施例において、最大ビット数ｙは演算処理装置に予め保存されてもよい。

【0064】

段階Ｓ９２０において、前処理部は除数が０であるか否かを判断することができる。前処理部は、除数が０の場合、追加の動作を行わずに最大ビット数に応じて決まる最大値２^ｙ－１を出力信号として出力することができるＳ９５０。除数が０でない場合、前処理部は演算量を減少させるための有効除数、有効被除数及びオーバーフロービットを抽出することができるＳ９３０。段階Ｓ９２０は図６の説明に対応することができる。

【0065】

段階Ｓ９３０において、前処理部は最大ビット数ｙに基づいて除数及び被除数から有効除数、有効被除数及び演算結果を補正するオーバーフロービットを抽出することができる。前処理部は除数から第１論理値を有する最上位ビットの位置である第１位置を検出することができる。前処理部は第１位置から下位ビット方向にｙ＋１個のビットを含む有効除数を生成することができる。

【0066】

前処理部は有効除数の最下位ビットの位置に対応する被除数の位置である第２位置を検出することができる。前処理部は第２位置から上位ビット方向に２ｙ＋１個のビットを含む有効被除数を生成することができる。前処理部は有効被除数が抽出された被除数の残りビットから第１論理値を有するビットが検出されることに対応して、オーバーフロービットを第１論理値として決めることができる。

【0067】

段階Ｓ９３０は図１～図５の説明に対応することができる。

【0068】

段階Ｓ９４０において、前処理部はオーバーフロービットが第１論理値であるか否かを判断することができる。前処理部はオーバーフロービットが第１論理値であることに対応して段階Ｓ９５０に進むことができる。前処理部は有効除数と有効被除数に対する除算動作を行わずに最大ビット数に応じて決まる最大値２^ｙ－１を出力信号として出力することができるＳ９５０。

【0069】

有効被除数が抽出された被除数の残りビットが全て第２論理値を有する場合、オーバーフロービットは第２論理値であってもよい。前処理部はオーバーフロービットが第２論理値であることに対応して除算動作を行うことができるＳ９６０。

【0070】

段階Ｓ９６０において、演算部は有効除数及び有効被除数に基づいて比較演算動作をｙ＋１回行った除算値を生成することができる。演算部は引き放し法を用いて比較演算動作を行うことができる。

【0071】

段階Ｓ９７０において、演算部は演算動作を行って生成した除算値を出力することができる。後処理部は生成した除算値を出力する前にオーバーフロービットに基づいて除算値を補正することができる。

【0072】

段階Ｓ９４０、Ｓ９５０、Ｓ９６０、Ｓ９７０は図１及び図８の説明に対応することができる。

【0073】

図１０は本発明の実施例による演算処理装置を含む電子装置を説明するための図である。

【0074】

図１０を参照すると、電子装置２０００は、イメージセンサ２０１０、プロセッサ２０２０、記憶装置（ＳＴＯＲＡＧＥ ＤＥＶＩＣＥ）２０３０、メモリ装置（ＭＥＭＯＲＹ ＤＥＶＩＣＥ）２０４０、入出力装置２０５０、及びディスプレイ装置２０６０を含んでもよい。図１０には示されていないが、電子装置２０００はビデオカード、サウンドカード、メモリカード、ＵＳＢ機器などと通信するか、または他の電子機器と通信できるポート（ｐｏｒｔ）をさらに含んでもよい。

【0075】

イメージセンサ２０１０は入射光に相応する画像データを生成することができる。画像データはプロセッサ２０２０に伝送され処理されてもよい。イメージセンサ２０１０はレンズを介して入力された（またはキャプチャされた）オブジェクトに対する画像データを生成することができる。レンズは光学系を形成する少なくとも１つのレンズを含んでもよい。

【0076】

イメージセンサ２０１０は複数の画素を含んでもよい。イメージセンサ２０１０は撮影された画像に対応する複数の画素値を複数の画素で生成することができる。イメージセンサ２０１０で生成された複数の画素値は画素データとしてプロセッサ２０２０に伝送されてもよい。即ち、イメージセンサ２０１０はシングルフレーム（ｓｉｎｇｌｅ ｆｒａｍｅ）に対応する複数の画素値を生成することができる。

【0077】

ディスプレイ装置２０６０は画像データを表示することができる。記憶装置２０３０は画像データを保存することができる。プロセッサ２０２０はイメージセンサ２０１０、ディスプレイ装置２０６０、及び記憶装置２０３０の動作を制御することができる。

【0078】

プロセッサ２０２０はイメージセンサ２０１０から受信する画素データを処理する演算を行い、処理した画像データを出力する画像処理装置であってもよい。ここで、処理は、ＥＩＳ（Ｅｌｅｃｔｒｏｎｉｃ Ｉｍａｇｅ Ｓｔａｂｉｌｉｚａｔｉｏｎ）、補間、色調補正、画質補正、サイズ調整などであってもよい。

【0079】

本発明の実施例では、プロセッサ２０２０は受信した画素データに対する除算動作を行うことができる。プロセッサ２０２０は除算動作の処理速度の向上のために出力信号のビット数が制限された除算動作を行うことができる。プロセッサ２０２０は出力信号の最大ビット数に基づいて画素データに含まれた除数と被除数から有効除数、有効被除数及び結果補正のためのオーバーフロービットを抽出し、最大ビット数＋１回行われた比較演算動作の結果をオーバーフロービットに基づいて補正することができる。

【0080】

プロセッサ２０２０はイメージセンサ２０１０とは独立したチップで具現することができる。例えば、プロセッサ２０２０はマルチチップパッケージ（ｍｕｌｔｉ－ｃｈｉｐ ｐａｃｋａｇｅ）で具現してもよい。本発明の他の実施例では、プロセッサ２０２０はイメージセンサ２０１０の一部として含まれ、１つのチップで具現することもできる。

【0081】

プロセッサ２０２０は電子装置２０００の動作を実行及び制御することができる。本発明の実施例によれば、プロセッサ２０２０はマイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）またはアプリケーションプロセッサ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ、ＡＰ）であってもよい。プロセッサ２０２０はアドレスバス（ａｄｄｒｅｓｓ ｂｕｓ）、制御バス（ｃｏｎｔｒｏｌ ｂｕｓ）及びデータバス（ｄａｔａ ｂｕｓ）を介して記憶装置２０３０、メモリ装置２０４０及び入出力装置２０５０に接続されて通信を行うことができる。

【0082】

記憶装置２０３０は、フラッシュメモリ装置（ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）、ソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ；ＳＳＤ）、ハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ；ＨＤＤ）、シーディーロム（ＣＤ－ＲＯＭ）、及び全ての形態の不揮発性メモリ装置などを含んでもよい。

【0083】

メモリ装置２０４０は電子装置２０００の動作に必要なデータを保存することができる。例えば、メモリ装置２０４０は動的ランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＤＲＡＭ）、静的ランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＳＴＡＭ）などの揮発性メモリ装置と、イーピーロム（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ；ＥＰＲＯＭ）、イーイーピーロム（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ；ＥＥＰＲＯＭ）及びフラッシュメモリ装置（ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）などの不揮発性メモリ装置と、を含んでもよい。プロセッサ２０２０はメモリ装置２０４０に保存された命令語セットを実行してイメージセンサ２０１０とディスプレイ装置２０６０を制御することができる。

【0084】

入出力装置２０５０はキーボード、キーパッド、マウスなどの入力手段と、プリンタ、ディスプレイなどの出力手段と、を含んでもよい。

【0085】

イメージセンサ２０１０は様々な形態のパッケージで具現されてもよい。例えば、イメージセンサ２０１０の少なくとも一部の構成は、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ－Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ－Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ－ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ－Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのパッケージを利用して具現されてもよい。

【0086】

一方、電子装置２０００はイメージセンサ２０１０を利用する全てのコンピューティングシステムと解釈することができる。電子装置２０００はパッケージ化されたモジュール、部品などの形態で具現されてもよい。例えば、電子装置２０００はデジタルカメラ、モバイル機器、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、タブレットＰＣ（ｔａｂｌｅｔ ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ）、ノート型パソコン（ｎｏｔｅｂｏｏｋ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ＥＤＡ（ｅｎｔｅｒｐｒｉｓｅ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）、ウェアラブルデバイス（ｗｅａｒａｂｌｅ ｄｅｖｉｃｅ）、ブラックボックス、ロボット、自律走行車両などで具現されてもよい。

【0087】

本発明が属する技術分野の通常の技術者は、本発明はその技術的思想や必須の特徴を変更せずに他の具体的な形態で実施でき、以上で説明した実施例は全ての点において例示的であり、限定的ではないと理解すべきである。本発明の範囲は上記の詳細な説明ではなく、添付の特許請求の範囲によって示され、特許請求の範囲の意味と範囲及びその等価概念から導出される全ての変更または変形された形態は本発明の範囲に含まれると解釈すべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】