知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024076785
(43)【公開日】2024-06-06
(54)【発明の名称】スイッチング電源装置及びスイッチング制御回路
(51)【国際特許分類】
H02M 3/28 20060101AFI20240530BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022188543
(22)【出願日】2022-11-25
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】横田 猛昭
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS04
5H730AS05
5H730BB43
5H730BB57
5H730DD04
5H730EE07
5H730FF02
5H730FG05
5H730FG11
(57)【要約】
【課題】過渡応答特性を改善したスイッチング電源装置及びスイッチング制御回路を提供する。
【解決手段】スイッチング制御回路２は、トランジスタＭ１がオフのときにフライバック電圧ＶＦＬＢＫに基づいてトランジスタＭ１のオンオフを制御する。エラーアンプ２２は、フライバック電圧ＶＦＬＢＫに応じた帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとの誤差信号Ｖｅｒｒ１を出力する。サンプルホールド回路２３は、エラーアンプ２２の出力に設けられ、トランジスタＭ１がオフのときにエラーアンプ２２から出力される誤差信号Ｖｅｒｒ１を保持する。ＰＷＭ制御回路２６が、サンプルホールド回路２３から出力される誤差信号Ｖｅｒｒ１に応じたデューティ比のＰＷＭ信号ＶｐｗｍをトランジスタＭ１に対して出力する。
【選択図】図１
【解決手段】スイッチング制御回路２は、トランジスタＭ１がオフのときにフライバック電圧ＶＦＬＢＫに基づいてトランジスタＭ１のオンオフを制御する。エラーアンプ２２は、フライバック電圧ＶＦＬＢＫに応じた帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとの誤差信号Ｖｅｒｒ１を出力する。サンプルホールド回路２３は、エラーアンプ２２の出力に設けられ、トランジスタＭ１がオフのときにエラーアンプ２２から出力される誤差信号Ｖｅｒｒ１を保持する。ＰＷＭ制御回路２６が、サンプルホールド回路２３から出力される誤差信号Ｖｅｒｒ１に応じたデューティ比のＰＷＭ信号ＶｐｗｍをトランジスタＭ１に対して出力する。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを有する、
スイッチング電源装置。
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを有する、
スイッチング電源装置。
【請求項2】
請求項１に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記フライバック電圧が印加され、前記フライバック電圧に応じた電流が流れる第１の抵抗と、
前記第１の抵抗に流れる電流が流れる第２の抵抗とを有し、
前記第２の抵抗に発生する電圧を前記帰還信号として、前記エラーアンプに入力する、
スイッチング電源装置。
前記スイッチング制御回路は、
前記フライバック電圧が印加され、前記フライバック電圧に応じた電流が流れる第１の抵抗と、
前記第１の抵抗に流れる電流が流れる第２の抵抗とを有し、
前記第２の抵抗に発生する電圧を前記帰還信号として、前記エラーアンプに入力する、
スイッチング電源装置。
【請求項3】
請求項１に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置。
前記スイッチング制御回路は、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置。
【請求項4】
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路と、を有する
スイッチング電源装置。
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路と、を有する
スイッチング電源装置。
【請求項5】
請求項３又は４に記載のスイッチング電源装置において、
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記トランジスタのオンオフ周期に同期している、
スイッチング電源装置。
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記トランジスタのオンオフ周期に同期している、
スイッチング電源装置。
【請求項6】
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング制御回路。
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング制御回路。
【請求項7】
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路とを備えた
スイッチング制御回路。
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路とを備えた
スイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源装置及びスイッチング制御回路、に関する。
【背景技術】
【0002】
従来、フライバックコンバータとしては、トランスの一次巻線に発生するフライバック電圧を帰還信号とすることでトランスの二次巻線や補助巻線からの帰還信号を使用せずに、フィードバック制御可能な電源回路が開示されている（特許文献１）。
【0003】
このようなフライバック電圧を帰還信号とする電源回路として、図４に示すものが考えられる。図４に示すスイッチング制御ＩＣ１００は、トランスＴＲの一次巻線Ｌ１に流れる電流をトランジスタＭ１によりオンオフし、その時間比、即ちオンデューティーを制御することで、二次巻線Ｌ２に出力される電流が変化し、出力電圧ＶＯＵＴが一定となるように制御を行う。
【0004】
ここでトランジスタＭ１がオフした際、ドレイン端、即ち一次巻線Ｌ１にフライバック電圧ＶＦＬＢＫが発生し、このフライバック電圧ＶＦＬＢＫは出力電圧ＶＯＵＴと比例関係の電圧となる。
【0005】
そしてこのフライバック電圧ＶＦＬＢＫを抵抗ＲＦで電流変換し、スイッチング制御ＩＣ１００内へ取り込み、帰還信号Ｖｆｂとする。抵抗ＲＦで変換された電流は、スイッチング制御ＩＣ１００に外付けされた抵抗ＲＥＩに流れることで、帰還信号Ｖｆｂへ変換される。
【0006】
帰還信号Ｖｆｂは、サンプルホールド回路１０１を介してエラーアンプ１０２の反転入力端子に入力される。エラーアンプ１０２が、サンプルホールドされた帰還信号Ｖｆｂと基準電圧Ｖｒｅｆと比較し、比較信号はＰＷＭコンパレータ１０３へ入力される。エラーアンプ１０２の出力部には、位相補償用の位相補償容量ＣＣ、抵抗ＲＣが接続される。ＰＷＭコンパレータ１０３は、鋸波とエラーアンプ出力信号を比較し、エラーアンプ出力信号に応じたデューティ比を持つＰＷＭ信号を生成し、トランジスタＭ１のゲートを駆動する。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許第５８４１６４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
以上のように、フライバック電圧ＶＦＬＢＫは、トランジスタＭ１のゲート駆動信号に変換され、出力電圧ＶＯＵＴを制御する帰還動作を行うが、帰還経路中に次の２点の動作遅れ要素が存在する。
【0009】
１つ目の動作遅れ要素は、エラーアンプ１０２の入力に設けたサンプルホールド回路１０１である。通常、サンプルホールド回路１０１は、スイッチと、ホールドコンデンサで構成される。フライバック電圧ＶＦＬＢＫを変換した電流は、抵抗ＲＥＩで電圧に変換されることを上述したが、この電圧をホールドコンデンサに充電する際に時間的遅れが発生する。この時の遅れ時間は抵抗ＲＥＩとホールドコンデンサの時定数で概ね決まる。
【0010】
２つ目の動作遅れ要素は、エラーアンプ１０２の出力部へ接続された位相補償容量ＣＣで、エラーアンプ１０２から出力される電流により、充放電される。この時の遅れ時間は位相補償容量ＣＣの容量値とエラーアンプ１０２の出力電流で決まり、エラーアンプ１０２の出力電流Ｉの逆数１／Ｉと位相補償容量ＣＣの積（ＣＣ／Ｉ）に比例した時間となる。
【0011】
以上のような時間的遅れ要素が帰還制御経路に含まれていると、電源としての応答性に問題が生じる。特に、入力電圧ＶＩＮの電圧変動や負荷電流の変動が生じた場合には、帰還制御動作としてサンプルホールド回路１０１のホールドコンデンサの充放電、位相補償容量ＣＣの充放電にかかる時間が長くなり、過渡応答特性の悪化が顕著となる、という問題があった。
【0012】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、過渡応答特性を改善したスイッチング電源装置及びスイッチング制御回路を提供することにある。
【課題を解決するための手段】
【0013】
前述した目的を達成するために、本発明に係るスイッチング電源装置及びスイッチング制御回路は、下記の［１］～［７］を特徴としている。
［１］
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを有する、
スイッチング電源装置。
［２］
［１］に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記フライバック電圧が印加され、前記フライバック電圧に応じた電流が流れる第１の抵抗と、
前記第１の抵抗に流れる電流が流れる第２の抵抗とを有し、
前記第２の抵抗に発生する電圧を前記帰還信号として、前記エラーアンプに入力する、
スイッチング電源装置。
［３］
［１］に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置。
［４］
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路と、を有する
スイッチング電源装置。
［５］
［３］又は［４］に記載のスイッチング電源装置において、
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記トランジスタのオンオフ周期に同期している、
スイッチング電源装置。
［６］
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング制御回路。
［７］
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路とを備えた
スイッチング制御回路。
［１］
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを有する、
スイッチング電源装置。
［２］
［１］に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記フライバック電圧が印加され、前記フライバック電圧に応じた電流が流れる第１の抵抗と、
前記第１の抵抗に流れる電流が流れる第２の抵抗とを有し、
前記第２の抵抗に発生する電圧を前記帰還信号として、前記エラーアンプに入力する、
スイッチング電源装置。
［３］
［１］に記載のスイッチング電源装置において、
前記スイッチング制御回路は、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置。
［４］
入力電圧を昇圧または降圧する一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される前記入力電圧をオンオフするトランジスタと、
前記トランジスタがオフのときに前記一次巻線に発生するフライバック電圧に基づいて前記トランジスタのオンオフを制御するスイッチング制御回路とを備えた
フライバック形式のスイッチング電源装置であって、
前記スイッチング制御回路は、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路と、を有する
スイッチング電源装置。
［５］
［３］又は［４］に記載のスイッチング電源装置において、
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記トランジスタのオンオフ周期に同期している、
スイッチング電源装置。
［６］
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記フライバック電圧に応じた帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプの出力に設けられ、前記トランジスタがオフのときに前記エラーアンプから出力される前記誤差信号を保持するサンプルホールド回路と、
前記サンプルホールド回路から出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング制御回路。
［７］
フライバック形式のスイッチング電源装置が備えたトランスの一次巻線に発生するフライバック電圧に基づいて、前記一次巻線に供給される入力電圧をオンオフするトランジスタのオンオフを制御するスイッチング制御回路であって、
前記トランジスタがオフのときの前記フライバック電圧に応じた帰還信号を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記エラーアンプから出力される前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充放電する充放電回路とを備えた
スイッチング制御回路。
【発明の効果】
【0014】
本発明に係るスイッチング電源装置及びスイッチング制御回路によれば、過渡応答特性を改善したスイッチング電源装置及びスイッチング制御回路を提供することができる。
【0015】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
（第１実施形態）
本発明に関する具体的な第１実施形態について、各図を参照しながら以下に説明する。
本発明に関する具体的な第１実施形態について、各図を参照しながら以下に説明する。
【0018】
図１に示すスイッチング電源装置としてのフライバックコンバータ１は、入力端子ＩＮに供給される直流の入力電圧ＶＩＮをトランスＴＲにより昇圧または降圧して出力端子ＯＵＴから直流の出力電圧ＶＯＵＴとして出力する。
【0019】
フライバックコンバータ１は、一次巻線Ｌ１及び二次巻線Ｌ２が磁気結合されたトランスＴＲと、一次巻線Ｌ１に供給する入力電圧ＶＩＮをオンオフするトランジスタＭ１と、二次巻線Ｌ２に流れる電流を整流するダイオードＤ１と、出力コンデンサＣＯＵＴと、トランジスタＭ１のオンオフを制御するスイッチング制御回路２とを備えている。
【0020】
一次巻線Ｌ１，二次巻線Ｌ２は、トランスＴＲのコアに巻き付けられている。一次巻線Ｌ１の一端には、入力端子ＩＮが接続されている。一次巻線Ｌ１の他端には、トランジスタＭ１のドレインが接続されている。トランジスタＭ１は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭ１は、ゲートがスイッチング制御ＩＣ１０の端子Ｔ５に接続され、ソースがグランドに接続されている。
【0021】
二次巻線Ｌ２は、一端がダイオードＤ１のアノードに接続され、他端がグランドに接続されている。ダイオードＤ１は、二次巻線Ｌ２の一端と出力端子ＯＵＴとの間に接続されている。出力コンデンサＣＯＵＴは、出力端子ＯＵＴとグランドとの間に接続されている。
【0022】
上述したトランジスタＭ１をオンすると、入力電圧ＶＩＮが一次巻線Ｌ１に供給され、一次巻線Ｌ１に電流が流れる。この電流によりトランスＴＲのコアに磁気エネルギーが蓄えられる。このとき、二次巻線Ｌ２には誘導起電力が発生するが、ダイオードＤ１により遮断され、二次巻線Ｌ２には電流が流れず、トランスＴＲのエネルギーは流出しない。また、このとき、出力コンデンサＣＯＵＴが図示しない負荷により放電される。
【0023】
次に、トランジスタＭ１をオフすると、トランスＴＲのコアに蓄えられた磁気エネルギーが二次巻線Ｌ２、ダイオードＤ１を介して電流として出力コンデンサＣＯＵＴに出力され、出力コンデンサＣＯＵＴが充電される。次に、再びトランジスタＭ１をオンして、これを繰り返す。すなわち、二次巻線Ｌ２から出力される電流は出力コンデンサＣＯＵＴにより平滑化されて直流の出力電圧ＶＯＵＴとして出力される。
【0024】
スイッチング制御回路２は、トランジスタＭ１がオフのときにトランスＴＲの一次巻線Ｌ１に発生する誘導電圧であるフライバック電圧ＶＦＬＢＫが所望の電圧となるようにトランジスタＭ１のオンオフを制御する。フライバック電圧ＶＦＬＢＫは、出力電圧ＶＯＵＴに応じた電圧である。
【0025】
スイッチング制御回路２は、電流変換回路２１と、第２の抵抗としての抵抗ＲＥＩと、エラーアンプ２２と、サンプルホールド回路２３と、電流変換回路２４と、位相補償回路２５と、ＰＷＭ制御回路２６とを備えている。本実施形態では、電流変換回路２１を構成する後述するトランジスタＭ２１，Ｍ２２、電流源２１１、エラーアンプ２２、サンプルホールド回路２３、電流変換回路２４、ＰＷＭ制御回路２６が、スイッチング制御ＩＣ（Integrated Circuit;集積回路）１０内に内蔵される。また、電流変換回路２１を構成する第１の抵抗としての抵抗ＲＦ、第２の抵抗としての抵抗ＲＥＩ、位相補償回路２５が、スイッチング制御ＩＣ１０外に外付けされている。
【0026】
電流変換回路２１は、フライバック電圧ＶＦＬＢＫを電流に変換する。電流変換回路２１は、抵抗ＲＦと、ゲートが共通接続されたトランジスタＭ２１，Ｍ２２と、電流源２１１とを有している。抵抗ＲＦは、一次巻線Ｌ１とトランジスタＭ１のドレインとの接続点と、スイッチング制御ＩＣ１０の端子Ｔ１との間に接続されている。
【0027】
トランジスタＭ２１，Ｍ２２は、Ｐｃｈの電界効果トランジスタから構成されている。トランジスタＭ２１のソースは、入力端子ＩＮに接続された端子Ｔ２に接続されている。トランジスタＭ２１のドレインは、自身のゲートと電流源２１１に接続されている。トランジスタＭ２２は、ソースが端子Ｔ１に接続され、ゲートがトランジスタＭ２１のゲート，ドレインに接続されている。トランジスタＭ２２のドレインは、端子Ｔ３に接続される。
【0028】
以上の構成によれば、端子Ｔ２の電圧は入力電圧ＶＩＮと等しくなる。トランジスタＭ２１，Ｍ２２はゲートが共通接続されているため、電流源２１１と同等の電流がトランジスタＭ２２に流れることで、トランジスタＭ２１，Ｍ２２のゲート・ソース電圧がほぼ等しくなり、端子Ｔ１の電圧は端子Ｔ２の電圧（＝入力電圧ＶＩＮ）と等しくなる。よって、抵抗ＲＦの両端に、フライバック電圧ＶＦＬＢＫが印加され、抵抗ＲＦには、フライバック電圧ＶＦＬＢＫに応じた電流が流れる。
【0029】
抵抗ＲＥＩは、端子Ｔ３とグランドとの間に接続され、抵抗ＲＦに流れる電流と同等の電流が流れる。抵抗ＲＥＩの両端には、抵抗ＲＦに流れる電流、すなわちフライバック電圧ＶＦＬＢＫに応じた電圧の帰還信号Ｖｆｂが発生する。
【0030】
トランジスタＭ１のドレインは、入力電圧ＶＩＮにフライバック電圧ＶＦＬＢＫを加算した高電圧となる。このため、上述したように電流変換回路２１によりフライバック電圧ＶＦＬＢＫを一旦電流に変換した後、抵抗ＲＥＩにより再び電圧に変換することにより、スイッチング制御ＩＣ１０に入力電圧ＶＩＮを越える電圧が印加されないようにしている。
【0031】
エラーアンプ２２は、非反転入力に端子Ｔ３が接続され、帰還信号Ｖｆｂが入力される。エラーアンプ２２は、反転入力に基準電圧Ｖｒｅｆが入力される。エラーアンプ２２は、帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとの誤差に応じた誤差信号Ｖｅｒｒ１を出力する。基準電圧Ｖｒｅｆは、フライバック電圧ＶＦＬＢＫが所望の電圧となったときに抵抗ＲＥＩに発生する電圧に設定されている。エラーアンプ２２は、帰還信号Ｖｆｂが高くなるに従って、高くなる誤差信号Ｖｅｒｒ１を出力する。
【0032】
サンプルホールド回路２３は、トランジスタＭ１がオフのときにオンされるスイッチＳＷと、ホールドコンデンサＣＳとを有している。スイッチＳＷは、エラーアンプ２２の出力とホールドコンデンサＣＳの一端に接続されている。ホールドコンデンサＣＳの他端はグランドに接続されている。サンプルホールド回路２３は、トランジスタＭ１がオフのときにエラーアンプ２２から出力される誤差信号Ｖｅｒｒ１をホールド（保持）する。サンプルホールド回路２３を設けることにより、トランジスタＭ１がオンされてフライバック電圧ＶＦＬＢＫが発生していない間も誤差信号Ｖｅｒｒ１を出力し続けることができる。
【0033】
電流変換回路２４は、ホールドされた誤差信号Ｖｅｒｒ１を電流に変換し、位相補償回路２５の位相補償容量ＣＣを充放電する。位相補償回路２５は、位相補償を行うと共に、電流変換回路２４による充放電に応じた誤差信号Ｖｅｒｒ２を出力する。
【0034】
電流変換回路２４は、電流源２４１と、トランジスタＭ３とを有している。トランジスタＭ３は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭ３は、ドレインが電流源２４１に接続され、ソースがグランドに接続されている。トランジスタＭ３は、ゲートがホールドコンデンサＣＳの一端に接続されている。トランジスタＭ３は、ドレインが端子Ｔ４に接続されている。位相補償回路２５は、端子Ｔ４とグランドとの間に直列接続された抵抗ＲＣ、位相補償容量ＣＣを有している。
【0035】
トランジスタＭ３は、誤差信号Ｖｅｒｒ１が高くなるに従って大きな電流が流れる。
帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより高く、誤差信号Ｖｅｒｒ１が高いと、トランジスタＭ３に流れる電流が電流源２４１から供給される定電流より大きくなり、位相補償容量ＣＣは放電される。位相補償容量ＣＣが放電されると、端子Ｔ４から出力される誤差信号Ｖｅｒｒ２は低くなる。帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより低く、誤差信号Ｖｅｒｒ１が低いと、トランジスタＭ３に流れる電流が電流源２４１から供給される定電流より小さくなり、位相補償容量ＣＣは充電される。位相補償容量ＣＣが充電されると、端子Ｔ４から出力される誤差信号Ｖｅｒｒ２は高くなる。
帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより高く、誤差信号Ｖｅｒｒ１が高いと、トランジスタＭ３に流れる電流が電流源２４１から供給される定電流より大きくなり、位相補償容量ＣＣは放電される。位相補償容量ＣＣが放電されると、端子Ｔ４から出力される誤差信号Ｖｅｒｒ２は低くなる。帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより低く、誤差信号Ｖｅｒｒ１が低いと、トランジスタＭ３に流れる電流が電流源２４１から供給される定電流より小さくなり、位相補償容量ＣＣは充電される。位相補償容量ＣＣが充電されると、端子Ｔ４から出力される誤差信号Ｖｅｒｒ２は高くなる。
【0036】
ＰＷＭ制御回路２６は、誤差信号Ｖｅｒｒ２に応じたデューティ比のＰＷＭ信号ＶｐｗｍをトランジスタＭ１のゲートに対して出力する。誤差信号Ｖｅｒｒ２は、上述したように誤差信号Ｖｅｒｒ１に応じた電圧である。
【0037】
ＰＷＭ制御回路２６は、ＰＷＭコンパレータ２６１と、一定周期の鋸波を出力する発振回路２６２とを有している。ＰＷＭコンパレータ２６１は、非反転入力に端子Ｔ４が接続され、誤差信号Ｖｅｒｒ２が入力される。ＰＷＭコンパレータ２６１は、反転入力にＯＳＣ２６２の出力が接続され、ＯＳＣ２６２から出力される鋸波が入力される。ＰＷＭコンパレータ２６１の出力は、端子Ｔ５を介して、トランジスタＭ１のゲートが接続されている。
【0038】
ＰＷＭコンパレータ２６１は、誤差信号Ｖｅｒｒ２と鋸波とを比較して、誤差信号Ｖｅｒｒ２が鋸波より高い間にＨｉレベルとなるＰＷＭ信号Ｖｐｗｍを出力する。すなわち、ＰＷＭコンパレータ２６１は、誤差信号Ｖｅｒｒ２が低くなるに従ってデューティが小さくなるＰＷＭ信号Ｖｐｗｍを出力する。これにより、フライバック電圧ＶＦＬＢＫが所望の電圧を越えて高くなると、デューティが小さいＰＷＭ信号Ｖｐｗｍが出力され、フライバック電圧ＶＦＬＢＫが低くなり、所望の電圧となる。
【0039】
また、ＰＷＭコンパレータ２６１は、誤差信号Ｖｅｒｒ２が高くなるに従ってデューティが大きくなるＰＷＭ信号Ｖｐｗｍを出力する。これにより、フライバック電圧ＶＦＬＢＫが所望の電圧を下回ると、デューティが大きいＰＷＭ信号Ｖｐｗｍが出力され、フライバック電圧ＶＦＬＢＫが上昇して、所望の電圧となる。
【0040】
上述した実施形態によれば、サンプルホールド回路２３をエラーアンプ２２の出力に設けている。ホールドコンデンサＣＳの充放電時定数は、エラーアンプ２２の出力抵抗とホールドコンデンサＣＳの容量によって決まる。エラーアンプ２２の出力抵抗は、外付けの抵抗ＲＥＩに比べて小さく設計することができる（抵抗ＲＥＩは、抵抗値を小さくするとエラーアンプ２２に入力する電圧が低下してしまうため、小さく設計することができない）。
【0041】
また、ホールドコンデンサＣＳも外部からのノイズ影響などを受けにくいスイッチング制御ＩＣ１０内に取り込むことで小さい容量で設計することができる。これらの結果、サンプルホールド回路２３におけるホールドコンデンサＣＳの充放電時定数を下げることができ、過渡応答特性を改善できる。
【0042】
（第２実施形態）
次に、第２実施形態について、図２を参照して説明する。図２においては、図１について上述した第１実施形態で既に説明した部分と同等の部分については同一符号を付してその詳細な説明を省略する。
次に、第２実施形態について、図２を参照して説明する。図２においては、図１について上述した第１実施形態で既に説明した部分と同等の部分については同一符号を付してその詳細な説明を省略する。
【0043】
フライバックコンバータ１Ｂは、一次巻線Ｌ１及び二次巻線Ｌ２が磁気結合されたトランスＴＲと、トランジスタＭ１と、ダイオードＤ１と、出力コンデンサＣＯＵＴと、スイッチング制御回路２Ｂとを備えている。
【0044】
スイッチング制御回路２Ｂは、電流変換回路２１、抵抗ＲＥＩと、エラーアンプ２２と、サンプルホールド回路２３と、電流変換回路２４と、位相補償回路２５と、ＰＷＭ制御回路２６と、充放電回路２７とを備えている。第２実施形態のスイッチング制御回路２Ｂと第１実施形態のスイッチング制御回路２とで異なる点は、充放電回路２７を備えている点である。第２実施形態では、充放電回路２７はスイッチング制御ＩＣ１０Ｂに内蔵されている。
【0045】
スイッチング制御回路２Ｂは、第１実施形態のスイッチング制御回路２と同様に、帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなるようにトランジスタＭ１をオンオフ制御している。よって、定常状態では帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとはほぼ等しく、帰還信号Ｖｆｂは、基準電圧Ｖｒｅｆを中心とした一定範囲内で変動している。入力電圧ＶＩＮや負荷電流が変動すると、フライバック電圧ＶＦＬＢＫが大きく変動し、フライバック電圧ＶＦＬＢＫに応じた帰還信号Ｖｆｂも一定範囲を越えて大きく変動する。
【0046】
充放電回路２７は、帰還信号Ｖｆｂが基準電圧Ｖｒｅｆを中心とした一定範囲から外れたことを検出すると、位相補償容量ＣＣを放電または充電して、過渡応答特性を改善させる回路である。充放電回路２７は、第１の電流源としての電流源２７１と、第２の電流源としての電流源２７２と、第１のコンパレータとしてのコンパレータ２７３と、第１のラッチ回路としてのラッチ回路２７４と、第２のコンパレータとしてのコンパレータ２７５と、インバータ２７６と、第２のラッチ回路としてのラッチ回路２７７とを有している。
【0047】
電流源２７１は、端子Ｔ４と電源との間に設けられている。電流源２７１を端子Ｔ４に接続すると、位相補償容量ＣＣを電流ＩＣＨで充電する。電流源２７２は、端子Ｔ４とグランドとの間に設けられている。電流源２７２を端子Ｔ４に接続すると、位相補償容量ＣＣを電流ＩＤＣＨで放電する。
【0048】
コンパレータ２７３は、帰還信号Ｖｆｂと一定範囲の上限値ＶＲＯＶとを比較する。コンパレータ２７３は、非反転入力に帰還信号Ｖｆｂが入力され、反転入力に上限値ＶＲＯＶが入力されている。コンパレータ２７３は、帰還信号Ｖｆｂが上限値ＶＲＯＶよりも高い場合、Ｈｉレベルの比較信号を出力し、帰還信号Ｖｆｂが上限値ＶＲＯＶよりも低い場合、Ｌｏレベルの比較信号を出力する。
【0049】
ラッチ回路２７４は、コンパレータ２７３から帰還信号Ｖｆｂが上限値ＶＲＯＶを越えたことを示す比較結果（Ｈｉレベルの比較信号）が出力されると、リセット信号ＲＳＴが入力されるまでＨｉレベルの信号の出力を保持する。ラッチ回路２７４からＨｉレベルの信号が出力されると、電流源２７２が端子Ｔ４に接続され、位相補償容量ＣＣが放電される。リセット信号ＲＳＴは、トランジスタＭ１のオンオフ周期に同期しており、ラッチ回路２７４はトランジスタＭ１がオフするとリセットされる。
【0050】
よって、帰還信号Ｖｆｂが上限値ＶＲＯＶを越えると、位相補償容量ＣＣは、電流変換回路２４による放電に加えて、電流源２７２からの電流ＩＤＣＨによっても放電される。このため、電流ＩＤＣＨによる放電分、誤差信号Ｖｅｒｒ２が迅速に低下し、ＰＷＭ信号Ｖｐｗｍのデューティを迅速に小さくすることができるため、過渡応答特性を改善できる。
【0051】
コンパレータ２７５は、帰還信号Ｖｆｂと一定範囲の下限値ＶＲＬＶとを比較する。コンパレータ２７５は、非反転入力に帰還信号Ｖｆｂが入力され、反転入力に下限値ＶＲＬＶが入力されている。コンパレータ２７５は、帰還信号Ｖｆｂが下限値ＶＲＬＶよりも高い場合、Ｈｉレベルの比較信号を出力し、帰還信号Ｖｆｂが下限値ＶＲＬＶよりも低い場合、Ｌｏレベルの比較信号を出力する。
【0052】
インバータ２７６は、コンパレータ２７５の出力を反転させて、ラッチ回路２７７に入力する。ラッチ回路２７７は、インバータ２７６から帰還信号Ｖｆｂが下限値ＶＲＬＶを越えたことを示す比較結果（Ｈｉレベルの比較信号）が出力されると、リセット信号ＲＳＴが入力されるまでＨｉレベルの信号の出力を保持する。ラッチ回路２７７からＨｉレベルの信号が出力されると、電流源２７１が端子Ｔ４に接続され、位相補償容量ＣＣが充電される。リセット信号ＲＳＴは、トランジスタＭ１のオンオフ周期に同期しており、ラッチ回路２７７はトランジスタＭ１がオフするとリセットされる。
【0053】
よって、帰還信号Ｖｆｂが下限値ＶＲＬＶを越えると、位相補償容量ＣＣは、電流変換回路２４による充電に加えて、電流源２７１からの電流ＩＣＨによっても充電される。このため、電流ＩＣＨによる充電分、誤差信号Ｖｅｒｒ２が迅速に上昇し、ＰＷＭ信号Ｖｐｗｍのデューティを迅速に大きくすることができるため、過渡応答特性を改善できる。
【0054】
【0055】
フライバックコンバータ１Ｃは、一次巻線Ｌ１及び二次巻線Ｌ２が磁気結合されたトランスＴＲと、トランジスタＭ１と、ダイオードＤ１と、出力コンデンサＣＯＵＴと、スイッチング制御回路２Ｃとを備えている。
【0056】
スイッチング制御回路２Ｃは、電流変換回路２１、抵抗ＲＥＩと、エラーアンプ２２Ｃと、サンプルホールド回路２３Ｃと、ＰＷＭ制御回路２６と、充放電回路２７とを備えている。第２実施形態のスイッチング制御回路２Ｂと、第３実施形態のスイッチング制御回路２Ｃとの異なる点は、サンプルホールド回路２３Ｃの配置位置である。サンプルホールド回路２３Ｃは、スイッチング制御ＩＣ１０Ｃに内蔵されている。
【0057】
サンプルホールド回路２３Ｃは、トランジスタＭ１がオフのときの帰還信号Ｖｆｂをホールドしてエラーアンプ２２Ｃに出力する回路である。サンプルホールド回路２３Ｃは、図３からは省略しているが、第１実施形態と同様に、スイッチＳＷと、ホールドコンデンサＣＳとから構成されている。
【0058】
エラーアンプ２２Ｃは、第１、第２実施形態のエラーアンプ２２と電流変換回路２４とから構成され、帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより高いと、位相補償容量ＣＣを放電し、帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより低いと、位相補償容量ＣＣを充電する。
【0059】
サンプルホールド回路２３Ｃの配置位置を変えても、充放電回路２７により過渡応答特性を改善できる。
【0060】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0061】
上述した実施形態では、電流変換回路２４は、電源側に電流源２４１を接続し、グランド側にトランジスタＭ３を接続していたが、これに限ったものではない。電源側にトランジスタＭ３を接続し、グランド側に電流源２４１を接続してもよい。
【0062】
上述した実施形態では、エラーアンプ２２の非反転入力に帰還信号Ｖｆｂを入力し、反転入力に基準電圧Ｖｒｅｆを入力し、ＰＷＭコンパレータ２６１の非反転入力に誤差信号Ｖｅｒｒ２を入力し、反転入力に鋸波を入力していたが、これに限ったものではない。エラーアンプ２２の反転入力に帰還信号Ｖｆｂを入力し、非反転入力に基準電圧Ｖｒｅｆを入力し、ＰＷＭコンパレータ２６１の反転入力に誤差信号Ｖｅｒｒ２を入力し、非反転入力に鋸波を入力してもよい。
【0063】
上述したようにエラーアンプ２２、ＰＷＭコンパレータ２６１の入力を逆にした場合、ラッチ回路２７４から出力される信号により、電流源２７１が端子Ｔ４に接続され、位相補償容量ＣＣが充電されるようにし、ラッチ回路２７７から出力される信号により電流源２７２が端子Ｔ４に接続され、位相補償容量ＣＣが放電されるようにする。すなわち、充放電回路２７は、帰還信号Ｖｆｂが上昇するとＰＷＭ信号Ｖｐｗｍのデューティが迅速に小さくなるように位相補償容量ＣＣを放電し、帰還信号Ｖｆｂが低下するとＰＷＭ信号Ｖｐｗｍのデューティが迅速に大きくなるように位相補償容量ＣＣを充電する構成となっていればよい。
【0064】
また、トランスＴＲの二次巻線Ｌ２は複数あっても良い。トランスＴＲの二次巻線Ｌ２が複数存在する場合でも、一次巻線Ｌ１へ入力電圧ＶＩＮが供給されていない間に発生するフライバック電圧ＶＦＬＢＫを帰還信号Ｖｆｂとしてフィードバック制御を行うことで、上述の実施形態と同等の動作が可能である。
【符号の説明】
【0065】
１，１Ｂ，１Ｃ フライバックコンバータ（スイッチング電源装置）
２，２Ｂ，２Ｃ スイッチング制御回路
２２，２２Ｃ エラーアンプ
２３，２３Ｃ サンプルホールド回路
２６ ＰＷＭ制御回路
２７ 充放電回路
２７１ 電流源（第１の電流源）
２７２ 電流源（第２の電流源）
２７３ コンパレータ（第１のコンパレータ）
２７４ ラッチ回路（第１のラッチ回路）
２７５ コンパレータ（第２のコンパレータ）
２７７ ラッチ回路（第２のラッチ回路）
ＣＣ 位相補償容量
Ｍ１ トランジスタ
ＴＲ トランス
Ｌ１ 一次巻線
Ｌ２ 二次巻線
ＲＥＩ 抵抗（第２の抵抗）
ＲＦ 抵抗（第１の抵抗）
ＲＳＴ リセット信号
ＶＲＯＶ 上限値
ＶＲＬＶ 下限値
Ｖｅｒｒ１，Ｖｅｒｒ２ 誤差信号
Ｖｆｂ 帰還信号
ＶＦＬＢＫ フライバック電圧
ＶＩＮ 入力電圧
Ｖｐｗｍ ＰＷＭ信号
Ｖｒｅｆ 基準電圧
２，２Ｂ，２Ｃ スイッチング制御回路
２２，２２Ｃ エラーアンプ
２３，２３Ｃ サンプルホールド回路
２６ ＰＷＭ制御回路
２７ 充放電回路
２７１ 電流源（第１の電流源）
２７２ 電流源（第２の電流源）
２７３ コンパレータ（第１のコンパレータ）
２７４ ラッチ回路（第１のラッチ回路）
２７５ コンパレータ（第２のコンパレータ）
２７７ ラッチ回路（第２のラッチ回路）
ＣＣ 位相補償容量
Ｍ１ トランジスタ
ＴＲ トランス
Ｌ１ 一次巻線
Ｌ２ 二次巻線
ＲＥＩ 抵抗（第２の抵抗）
ＲＦ 抵抗（第１の抵抗）
ＲＳＴ リセット信号
ＶＲＯＶ 上限値
ＶＲＬＶ 下限値
Ｖｅｒｒ１，Ｖｅｒｒ２ 誤差信号
Ｖｆｂ 帰還信号
ＶＦＬＢＫ フライバック電圧
ＶＩＮ 入力電圧
Ｖｐｗｍ ＰＷＭ信号
Ｖｒｅｆ 基準電圧
【図1】
【図2】
【図3】
【図4】