特開 2024-77799 マイクロＬＥＤ素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024077799

(43)【公開日】2024-06-10

(54)【発明の名称】マイクロＬＥＤ素子

(51)【国際特許分類】

   H01L 33/36 20100101AFI20240603BHJP

   H01L 33/30 20100101ALI20240603BHJP

【ＦＩ】

H01L33/36

H01L33/30

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022189962

(22)【出願日】2022-11-29

(71)【出願人】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(74)【代理人】

【識別番号】100194881

【弁理士】

【氏名又は名称】小林 俊弘

(74)【代理人】

【識別番号】100215142

【弁理士】

【氏名又は名称】大塚 徹

(72)【発明者】

【氏名】石崎 順也

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA41

5F241CA12

5F241CA37

5F241CA74

5F241CA91

(57)【要約】

【課題】同じ面にＡｌＧａＩｎＰ系発光素子構造と、極性の異なる２つの電極を有する一辺１００μｍ未満のマイクロＬＥＤ素子（ダイス）の割れを低減または回避することができるマイクロＬＥＤ素子を提供することを目的とする。
【解決手段】マイクロＬＥＤ素子構造の上部電極１７と下部電極１８で段差があり、応力集中点を生みやすくなるが、下部電極１８の周囲を囲むように発光素子構造８を有することで、上部電極１７と下部電極１８の周囲の段差を少なくすることができ、応力集中点になるべき部分には発光素子構造８があり、強度低下を引き起こしにくい。そのため、ダイス割れの頻度を低下させることができる。
【選択図】図８

【特許請求の範囲】

【請求項1】

（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなる活性層が第一クラッドと第二クラッドに挟まれた発光素子構造と、
上部電極と、
前記上部電極とは極性が異なる下部電極と、
を有する一辺１００μｍ未満のマイクロＬＥＤ素子において、
前記発光素子構造と、前記上部電極及び前記下部電極は、前記マイクロＬＥＤ素子の第一の面に配置し、
前記上部電極は前記発光素子構造の上面に配置し、
前記下部電極は前記発光素子構造が無い位置に配置し、
前記下部電極の周囲を囲むように前記発光素子構造を有するものであることを特徴とするマイクロＬＥＤ素子。

【請求項2】

前記下部電極の周囲を囲む前記発光素子構造は、前記下部電極の周囲を連続して切れ目無く囲むものであるか、一部切り欠き部を有するものであり、前記切り欠き部と前記発光素子構造の外側の境界部が、前記下部電極の端部より外側に位置するものであることを特徴とする請求項１に記載のマイクロＬＥＤ素子。

【請求項3】

前記マイクロＬＥＤ素子の第二の面には、発光波長に対して透明なウェーハが接着剤または接合材にて接合されているものであることを特徴とする請求項２に記載のマイクロＬＥＤ素子。

【請求項4】

前記接着剤または接合材が、ＢＣＢであることを特徴とする請求項３に記載のマイクロＬＥＤ素子。

【請求項5】

前記透明なウェーハがサファイアまたは石英であることを特徴とする請求項３または４に記載のマイクロＬＥＤ素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロＬＥＤ素子に関し、特に割れを低減または回避することができるマイクロＬＥＤ素子の構造に関する。

【背景技術】

【0002】

マイクロＬＥＤディスプレイ実現のため、レーザーリフトオフ（ＬＬＯ）を用いてＬＥＤを出発基板から剥離して実装用基板に移載し、駆動基板に移載する技術が特許文献１に開示されているが、全てＧａＮ系ＬＥＤに対してのみであり、ＡｌＧａＩｎＰ系ＬＥＤを用いたマイクロＬＥＤ素子に関する技術開示は少ない。

【0003】

ＡｌＧａＩｎＰ系ＬＥＤでＬＬＯ工程によりマイクロＬＥＤ素子を実現するためには、サファイア基板に移載する必要がある。ＡｌＧａＩｎＰ系ＬＥＤをサファイア基板に移載する技術に関しては、例えば特許文献７などの先行技術の開示がある。

【0004】

しかし、ＡｌＧａＩｎＰ系ＬＥＤはＧａＮ系ＬＥＤに比べて機械的に脆弱であり、ダイス設計の適否によりＬＬＯ工程時、ダイス割れが発生しやすくなる。ＬＬＯ工程時のマイクロＬＥＤダイス割れ回避に関する技術開示は無い。特にダイスデザインと割れに関する先行する技術開示は無い。

【0005】

特許文献２では長辺と短辺を有するチップにおいて、矩形のオーミック電極を長辺方向端部に配置する設計が開示されている。典型的なチップデザインだが、ダイス割れに関しては考慮されておらず、下部電極と上部電極を別々に（別バッチで）形成するため、高さを絶対一致させることは難しい。高さが異なることにより、上部電極と下部電極の間の領域にＬＬＯ時、応力がかかる。上部電極域と下部電極域を結ぶ台座部分の機械強度が弱い場合、ダイス割れにつながる。ＡｌＧａＩｎＰ系ＬＥＤでは台座に当たる部分は高密度の結晶転位を有するＧａＰとすることが一般的であり、機械強度は極めて低い。

【0006】

特許文献３では下部電極の三方向をＤＨ層（発光層）で囲む構造が開示されている。この構造の場合、下部電極と上部電極を別々に（別バッチで）形成するため、高さを絶対一致させることは難しい。従って、特許文献２の場合と同様に、特許文献３に示される技術ではダイス割れが発生しやすい。従って、特許文献３に示される技術は、ダイスの機械強度を高めるための技術では無い。

【0007】

特許文献３と類似する技術として、特許文献４では下部電極が長辺を有し、上部電極が下部電極の三辺を囲う設計が開示されている。しかし下部電極の一辺は囲われておらず、囲われていない方向に下部電極は伸ばされている。さらに上部が開口しており、開口部分は部分的に素子が薄くなっている。従って、開口部分の下部電極の機械強度は低くなる。通常、ダイスの辺は劈開方向である＜１００＞方向に沿って形成されるため、劈開しやすい構造である。そのため、一辺が囲われていない特許文献４の構成はダイス割れ回避の点で適した技術ではない。

【0008】

特許文献５では、ＧａＮ系ＬＥＤにおいて周囲を囲まれた複数の丸形の下部電極の設計が開示されている。一方マイクロＬＥＤ素子においては、一般にダイス１辺が１００μｍ未満であり、下部電極の長辺が５０μｍ前後以下、短辺はその半分程度である場合が多い。特許文献５をＡｌＧａＩｎＰ系ＬＥＤに適用しようとすると、厚みが２～３μｍ程度あるＡｌＧａＩｎＰ系発光層を削って複数の電極を設ける必要がある。ＡｌＧａＩｎＰ系発光層を削る過程で活性層が露出するため、ショートを防止するため、加工断面にパッシベーション膜を形成する必要がある。そのため、オーミックコンタクト可能な面積は、開口した穴の直径より小さくなる。開口加工面積よりコンタクト電極の面積が小さくなることは、マイクロＬＥＤ素子ではないそれ以上のサイズのダイスであれば大きな問題にはならないが、マイクロＬＥＤ素子のような微少サイズのダイスではスペース効率が悪い。また、先行技術においては複数の下部電極とコンタクトを取る電極部分を別のスペースに設けており、その設計もスペース効率を悪化させる。特許文献５ではダイスサイズの明示はないが、マイクロＬＥＤ素子のような小さいダイスを設計するのに向いた技術ではないのは明らかである。

【0009】

特許文献６では、下部電極の二方向をＤＨ層（発光層）で囲む構造が開示されている。特許文献６におけるＤＨ層の加工構造は輝度向上と相互配線のためのものであり、かつ、１辺１００μｍ超のサイズの例示であり、長辺においても１００μｍ未満のマイクロＬＥＤ素子の割れを念頭においた技術の開示ではない。

【0010】

以上に示す様に、ＡｌＧａＩｎＰ系材料を活性層に有するマイクロＬＥＤ素子において、ＬＬＯ工程時のダイス割れを回避する技術開示は無い。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特表２０２０－５２１１８１号公報

【特許文献2】特開２０１９－１２９２９９号公報

【特許文献3】特開２０１４－１７９５９０号公報

【特許文献4】特開２０１１－１２４２４８号公報

【特許文献5】特開２００９－１１７７９６号公報

【特許文献6】ＷＯ２０１０／０７４２８８

【特許文献7】特開２０２２－０１３２０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明は上記の課題に鑑みてなされたもので、同じ面にＡｌＧａＩｎＰ系発光素子構造と、極性の異なる２つの電極を有する一辺１００μｍ未満のマイクロＬＥＤ素子（ダイス）の割れを低減または回避することができるマイクロＬＥＤ素子を提供することを目的とする。

【課題を解決するための手段】

【0013】

上記目的を達成するために、本発明は、（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなる活性層が第一クラッドと第二クラッドに挟まれた発光素子構造と、上部電極と、前記上部電極とは極性が異なる下部電極と、を有する一辺１００μｍ未満のマイクロＬＥＤ素子において、前記発光素子構造と、前記上部電極及び前記下部電極は、前記マイクロＬＥＤ素子の第一の面に配置し、前記上部電極は前記発光素子構造の上面に配置し、前記下部電極は前記発光素子構造が無い位置に配置し、前記下部電極の周囲を囲むように前記発光素子構造を有するものであるマイクロＬＥＤ素子を提供する。

【0014】

従来のマイクロＬＥＤ素子構造では上部電極と下部電極で段差があり、応力集中点を生みやすくなるが、本発明のマイクロＬＥＤ素子であれば、下部電極の周囲を囲むように発光素子構造を有することで、上部電極と下部電極の周囲の段差を少なくすることができ、応力集中点になるべき部分には発光素子構造があり、強度低下を引き起こしにくい。そのため、ダイス割れの頻度を低下させることができる。

【0015】

また、前記下部電極の周囲を囲む前記発光素子構造は、前記下部電極の周囲を連続して切れ目無く囲むものであるか、一部切り欠き部を有するものであり、前記切り欠き部と前記発光素子構造の外側の境界部が、前記下部電極の端部より外側に位置するものであることが好ましい。
発光素子構造が下部電極の周囲を連続して切れ目無く囲むものであれば、下部電極の周囲には一切の段差が無く、最も強度低下を引き起こしにくい。また、発光素子構造に一部切り欠き部を有するものであっても、切り欠き部と発光素子構造の外側の境界部が、下部電極の端部より外側に位置するものであれば、十分に強度低下を防ぐことができる。このように強度低下を防ぐことで、ダイス割れの頻度を低下させることができる。

【0016】

また、前記マイクロＬＥＤ素子の第二の面には、発光波長に対して透明なウェーハが接着剤または接合材にて接合されているものであることが好ましい。
このような接合ウェーハにおいてＬＬＯ（レーザーリフトオフ）工程を行う場合、従来、ＬＬＯは割れの頻度が高い工程であるが、本発明によりダイス割れの頻度を低下させることができる。

【0017】

また、接着剤または接合材が、ＢＣＢであることが好ましい。
このような接着剤または接合材であれば、マイクロＬＥＤ素子に好適に適用することができる。

【0018】

また、透明なウェーハはサファイアまたは石英であることが好ましい。
このような透明なウェーハであれば、マイクロＬＥＤ素子に好適に適用することができる。

【発明の効果】

【0019】

以上のように、本発明のマイクロＬＥＤ素子であれば、下部電極の周囲を囲むように発光素子構造を有することで、上部電極と下部電極の周囲の段差を少なくすることができ、応力集中点になるべき部分には発光素子構造があり、強度低下を引き起こしにくい。そのため、ダイス割れの頻度を低下させることができる。

【図面の簡単な説明】

【0020】

【図1】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図2】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図3】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図4】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図5】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図6】本発明の第一の実施形態のマイクロＬＥＤ素子の製造方法の１つの工程を示す概略断面図である。

【図7】本発明の第一の実施形態のマイクロＬＥＤ素子の移載方法の１つの例を示す概略断面図である。

【図8】本発明の第一の実施形態のマイクロＬＥＤ素子の上面図である。

【図9】本発明の第一の実施形態のマイクロＬＥＤ素子の断面図である。

【図10】本発明の第二の実施形態のマイクロＬＥＤ素子の上面図である。

【図11】本発明の第二の実施形態のマイクロＬＥＤ素子の断面図である。

【図12】本発明の第二の実施形態のマイクロＬＥＤ素子の断面図である。

【図13】本発明の第二の実施形態のマイクロＬＥＤ素子の断面図である。

【図14】本発明の第二の実施形態の別の例のマイクロＬＥＤ素子の上面図である。

【図15】従来のマイクロＬＥＤ素子の上面図である。

【図16】従来のマイクロＬＥＤ素子の断面図である。

【発明を実施するための形態】

【0021】

前述のように、同じ面にＡｌＧａＩｎＰ系発光素子構造と極性の異なる２つの電極を有する一辺１００μｍ未満のマイクロＬＥＤ素子において、ＬＬＯ工程時のダイス割れを回避する技術開示が無いことが分かった。

【0022】

さらに本発明者らが検討を重ねたところ、上記のマイクロＬＥＤ素子において、下部電極の周囲を囲むように発光素子構造を有することで、上部電極と下部電極の周囲の段差を少なくし、強度低下を引き起こしにくくすることができ、ダイス割れの頻度を低下させることができることが判り、本発明を完成させた。

【0023】

即ち、本発明は、（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなる活性層が第一クラッドと第二クラッドに挟まれた発光素子構造と、上部電極と、上部電極とは極性が異なる下部電極と、を有する一辺１００μｍ未満のマイクロＬＥＤ素子において、発光素子構造と、上部電極及び下部電極は、マイクロＬＥＤ素子の第一の面に配置し、上部電極は発光素子構造の上面に配置し、下部電極は発光素子構造が無い位置に配置し、下部電極の周囲を囲むように発光素子構造を有するものであるマイクロＬＥＤ素子である。

【0024】

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。

【0025】

（第一の実施形態）
最初に図１に示すように第一導電型のＧａＡｓ出発基板１上に、第一導電型のＧａＡｓバッファ層積層後、エッチストップ層２として例えば０．１μｍ厚の第一導電型のＧａ_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６）第一エッチストップ層、例えば０．１μｍ厚の第一導電型のＧａＡｓ第二エッチストップ層、さらに、例えば１．０μｍ厚の第一導電型の（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第一クラッド層（第一クラッド３）、ノンドープの（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）活性層４、例えば１．０μｍ厚の第二導電型の（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第二クラッド層（第二クラッド５）、例えば０．１μｍ厚の第二導電型のＧａ_ｘＩｎ_１－ｘＰ（０．５≦ｘ≦１．０）中間層、第二導電型のＧａＰ窓層６を順次成長したエピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハ７を準備する。ここで第一クラッド層３から第二クラッド層５までをダブルヘテロ（ＤＨ）構造部（ＤＨ層８、あるいは発光素子構造８）と称する。

【0026】

前述した膜厚はあくまで例示であり、素子の動作仕様により膜厚は変更されるべきパラメーターにすぎず、ここで記載した膜厚に限定されない。また、第一および第二クラッド層は共に１．０μｍの場合を例示したが、マイクロＬＥＤ素子においては、定格電流密度が、大きいサイズのディスクリートＬＥＤ素子より小さく、この膜厚より薄くてもクラッド層としての機能が損なわれない。

【0027】

第一クラッド層３は、後述する様に、第一クラッド層３に接する形で電極が形成されるため、オーミック接触形成時の金属拡散を考慮し、０．６μｍ以上の厚さを有することが好適である。これ以上の厚さであれば、どのような厚さでも選択可能である。ただ、あまり厚くなりすぎるとコストアップ要因になると共に、定電流駆動時の発光効率が低下する、あるいは、ウェーハの反りが大きくなることによる歩留まりの低下、などが発生しやすくなる。そのため、１０μｍ以下の範囲で設計するのが好ましい。

【0028】

第二導電型がＰ型の場合、ホールの有効質量が大きいため、第二クラッド層５が、例えば０．２μｍ程度の厚さであっても、１．０μｍと同様に機能する。そのため、０．２μｍ以上の厚さであれば、どのような厚さでも選択可能である。ただ、あまり厚くなりすぎるとコストアップ要因になると共に、定電流駆動時の発光効率が低下する、あるいは、ウェーハの反りが大きくなることによる歩留まりの低下、などが発生しやすくなる。そのため、１０μｍ以下の範囲で設計するのが好ましい。

【0029】

また、各層は単一組成層ではなく、例示した範囲の組成内で複数組成層を有しても良い。

【0030】

また、キャリア濃度の水準は、各層で均一ではなく、各層内で複数の水準を有しても良い。

【0031】

活性層４は、単一組成から構成されてもよく、また、バリア層と活性層を複数交互に積層した超格子構造であっても、類似の機能を有し、両者いずれもが選択可能である。いずれの構造を選択しても本技術の作用効果は同様である。

【0032】

ＧａＰ窓層６の厚さは５μｍ超が必要であり、例えば６μｍ程度とすることができるが、この厚さに限定されるものではない。後述する素子分離の短辺長より薄い範囲での膜厚であればどのような膜厚でも選択可能である。

【0033】

次に図２に示すようにエピタキシャルウェーハ７上に熱硬化型接合部材（以下、接合材９）としてベンゾシクロブテン（ＢＣＢ）をスピンコートし、被接合ウェーハであるサファイアウェーハ１０（透明なウェーハ１０）と対向させて重ね合わせ、真空雰囲気下にて熱圧着する。スピンコートにてＢＣＢを塗布する際、設計膜厚は例えば０．６μｍとすることができる。

【0034】

また、真空雰囲気に限定されるものではなく、酸素が１００ｐｐｍ以下の雰囲気を作製できるのであれば、どのような雰囲気であっても採用可能である。窒素雰囲気やアルゴン雰囲気であっても同様の効果が得られる。

【0035】

また、被接合基板はサファイアに限定されるものではなく、ＬＬＯ用レーザー光透過性と平坦性が担保されていればどのような材料も選択可能である。サファイアの他、石英を選択することが可能ある。

【0036】

また、ＢＣＢは層状に塗布した状態である場合に限定されない。感光性ＢＣＢを用いて孤立島状やライン状、その他の形状にパターン化し、接合の工程を行っても同様な結果が得られる。

【0037】

また、ＢＣＢの厚さは０．６μｍに限定されるものではなく、この厚さ以下に薄くても同様の効果が得られる。

【0038】

次に図３に示すようにＧａＡｓ出発基板をウェットエッチングで除去し、第一エッチストップ層を露出させ、第一第二エッチングストップ層をそれぞれに適したエッチング液で除去して第一クラッド層３を露出させ、ＤＨ層８とＧａＰ窓層６のみを保持するエピタキシャル接合基板１１を作製する。

【0039】

次に図４に示すようにＴＥＯＳとＯ_２を原料とするＰ－ＣＶＤ法にてエピタキシャル接合基板１１のエピタキシャル層上にＳｉＯ_２膜を例えば１μｍ厚で形成する。次にフォトリソグラフィ（以下フォトリソ法）にてレジストパターンを形成し、フッ酸溶液にてＳｉＯ_２のパターン形状を作製する。なお、このＳｉＯ_２パターン形状は、一辺が１００μｍ未満とする。次にＳｉＯ_２パターンをハードマスクとして、塩素系ガスを導入したＩＣＰ装置にて、ＩＣＰ処理を行い、ＤＨ層８とＧａＰ窓層６をドライエッチングし、ＢＣＢ層（接合材９）を露出させ、エッチングガスを切り替えて露出したＢＣＢ層（接合材９）を更にドライエッチングしてサファイアウェーハ（透明なウェーハ１０）を露出させ、ＤＨ層８とＧａＰ窓層６からなる素子分離パターンを形成する。素子分離パターン形成後、素子分離パターンの一部が開口する様にＳｉＯ_２パターンを形成し、ＤＨ層８の一部を、前記と同様にＩＣＰ法でエッチングし、第二クラッド層５あるいは中間層あるいはＧａＰ窓層６を露出させ、バスタブ状加工部１２を有する様に加工する。

【0040】

図４のバスタブ状加工部１２では垂直な壁を有する場合を示しているが、壁が垂直な場合に限定されるものではなく、ＩＣＰ加工条件次第では１０～１５度程度の斜面を形成することは容易であり、斜面形状としても良い。

【0041】

また、バスタブ状加工部１２は、図８に示すような略四角形状に限定されるものではなく、楕円や円形状、多角形のような形状であっても良い。このようにバスタブ状加工部１２を形成することで素子（ダイス１３）の外周は発光素子構造８で囲まれた構造となり、応力集中点になるべき部分には発光素子構造８があり、強度低下を引き起こしにくい。そのため、ダイス１３割れの頻度が低下する。

【0042】

次に、図５に示すように、ＴＥＯＳとＯ_２を原料とするＰ－ＣＶＤ法にて例えば０．１μｍ厚のＳｉＯ_２層で全面を被覆し、絶縁膜１４を形成する。なお、Ｐ－ＣＶＤ法のみに限定されず、スパッタ法や光ＣＶＤ、ＥＢ蒸着、ＰＬＤ法など、他の成膜方法を用いても良い。

【0043】

次に、バスタブ状加工部１２の底部すなわち第二コンタクト部１５（開口部１５）、および第一クラッド層３の一部すなわち第一コンタクト部１６（開口部１６）の両者が開口する様にフォトリソ法にてレジストパターンを形成し、フッ酸系エッチャントを用いたウェットエッチング法にて開口部を形成する。開口部１５、１６は、バスタブ状加工部の底部すなわち第二コンタクト部、および第一クラッド層の一部が露出した第一コンタクト部である。

【0044】

次に開口加工後、第一コンタクト部１６に第一コンタクト電極（第一オーミック電極１７）を、第二コンタクト部１５に第二コンタクト電極（第二オーミック電極１８）を形成する（図８参照）。第一導電型がＰ型の場合、第一コンタクト電極はＡｕＺｎあるいはＡｕＢｅを含む金属であり、第二コンタクト電極はＡｕＧｅあるいはＡｕＳｉを含む金属で形成する。第一導電型がＮ型の場合、第一コンタクト電極はＡｕＧｅあるいはＡｕＳｉを含む金属であり、第二コンタクト電極はＡｕＺｎあるいはＡｕＢｅを含む金属で形成する。膜厚はＳｉＯ_２絶縁膜１４と略同一のそれぞれ例えば０．１μｍで形成することができる。

【0045】

なお、各コンタクト電極の厚さは０．１μｍに限定されない。この膜厚より厚くても薄くても同様の効果が得られるが、薄すぎる場合、オーミック性が低下する恐れがある。それを防ぐためには０．０５μｍ以上の厚さを有することが好適である。本技術においては、コンタクト電極とＳｉＯ_２絶縁膜１４の厚さを略同一とすることがポイントである。従って、ＳｉＯ_２絶縁膜１４が薄すぎると加工側面での被覆率が低下し、加工側面で電気的リークが発生する可能性が生じる。そのためには薄すぎるＳｉＯ_２絶縁膜１４ではよくない。そのため、０．０５μｍ以上の膜厚とすることが好ましい。また、コンタクト電極が厚すぎる場合、後述するパッド電極形成時に本技術の効果が減少してしまう。そのため、コンタクト電極の厚さは後述するパッド電極の１／５以下であることが好ましい。パッド電極は一般的に３μｍ厚を超えることがない。従って、コンタクト電極は０．６μｍ以下であることが好ましい。

【0046】

次に図６に示すようにコンタクト電極形成後、各コンタクト電極の少なくとも一部と接し、各電極が電気的に離間する様にパッド電極１９、２０を形成する。パッド電極の厚さは、コンタクト電極の厚さ、特に第一クラッド層３と接するコンタクト電極の５倍以上の厚さとすることが好適である。パッド電極は例えば真空蒸着法で成膜することができる。また、パッド電極はコンタクト電極の厚さの５倍以上、０．２５μｍ以上の厚さとすることで、略同一としたＳｉＯ_２絶縁膜とコンタクト電極表面の凹凸（高低差）が緩和され、ＬＬＯ工程時の応力集中を低減または回避することができる。なお、図８にはパッド電極１９、２０形成後の上面図を示し、第一コンタクト電極（第一オーミック電極１７）、第二コンタクト電極（第二オーミック電極１８）との関係がわかるように記載した。また、図８のＡ－Ａ´ラインの断面図を図９に示す。

【0047】

次に図７に示すようにマイクロＬＥＤ素子パターン及びピッチに類似するシリコーン凸パターン（シリコーン層２１）を有する石英基板（移載基板２２）に、マイクロＬＥＤ素子パターンを押し当て、サファイア基板側よりエキシマレーザーを照射してＢＣＢを昇華させる。ＢＣＢが昇華することでサファイアからマイクロＬＥＤ素子を分離するＬＬＯ工程を行い、サファイア基板から石英基板に移載される。

【0048】

以上、本実施の形態におけるマイクロＬＥＤ素子は、（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）からなる活性層４が第一クラッド３と第二クラッド５に挟まれた発光素子構造８と、上部電極１７（第一コンタクト電極、第一オーミック電極）と、上部電極とは極性が異なる下部電極１８（第二コンタクト電極、第二オーミック電極）と、を有する一辺１００μｍ未満のマイクロＬＥＤ素子において、発光素子構造８と、上部電極１７及び下部電極１８は、マイクロＬＥＤ素子の第一の面に配置し、上部電極１７は発光素子構造８の上面に配置し、下部電極１８は発光素子構造８が無い位置に配置し、下部電極１８の周囲を囲むように発光素子構造８を有するものである。

【0049】

従来のマイクロＬＥＤ素子構造では上部電極と下部電極で段差があり、応力集中点を生みやすくなるが、本発明のマイクロＬＥＤ素子であれば、図８、図９の構成からも明らかなように、下部電極１８の周囲を囲むように発光素子構造８を有することで、応力集中点になるべき部分には発光素子構造８があり、強度低下を引き起こしにくい。そのため、ダイス割れの頻度を低下させることができる。

【0050】

また、第一の形態では、下部電極１８の周囲を囲む発光素子構造８は、下部電極１８の周囲を連続して切れ目無く囲むものである。
発光素子構造８が下部電極１８の周囲を連続して切れ目無く囲むものであれば、上部電極１７と下部電極１８を囲む部分には段差が無く、最も強度低下を引き起こしにくい。このように強度低下を防ぐことで、ダイス割れの頻度を低下させることができる。

【0051】

また、マイクロＬＥＤ素子の第二の面には、発光波長とＬＬＯ転写用のレーザー光に対して透明なウェーハ（サファイアウェーハ１０）が発光波長に対して透明でＬＬＯ転写用レーザー光を吸収するＢＣＢ（接合材９）にて接合されているものである。このような接合ウェーハにおいてＬＬＯ（レーザーリフトオフ）工程を行う場合、従来、ＬＬＯは割れの頻度が高い工程であるが、本発明によりダイス割れの頻度を低下させることができる。

【0052】

また、接合材９をＢＣＢとしたが、ＢＣＢのみに限るものではなく、同様の接着剤または接合材を用いてもかまわない。

【0053】

また、透明なウェーハ１０をサファイアとしたが、サファイアに限るものではなく、石英でも良いし、ＬＬＯ用レーザー光透過性と平坦性が担保されていればどのような材料も選択可能である。

【0054】

（第二の実施形態）
第二の形態では、第二クラッド層、またはＧａＩｎＰ中間層、またはＧａＰ窓層などの第二導電型層が露出するバスタブ状加工部を有する様に加工する工程は第一の実施形態と同様だが、素子分離パターンの角部方向に切り欠き部を有する点で第一の実施形態と異なる。

【0055】

図１０に示すように角部の切り欠き部２３は２つの場合と、図１４に示すように１つの場合がある。また、図１１に図１０のＡ－Ａ´ラインの断面図を示す。なお、図１４の断面図は図１１と同じなので省略する。

【0056】

図１０において、角部における切り欠き部２３と発光素子構造８の外側の境界部２４が、下部電極の端部２５（第二コンタクト電極（第二オーミック電極１８）の端部）より内側にならないように設けるようにする。即ち、図１０の長さＤをＤ≧０とする。このような構造とすることによっても応力集中点になるべき部分には発光素子構造８があり、素子（ダイス）において厚みが薄い部分となる下部電極（第二コンタクト電極（第二オーミック電極１８）に応力がかかるのを防ぎ、強度低下を引き起こしにくい。そのため、ダイス割れの頻度が低下する。

【0057】

また、図１２に図１０のＢ－Ｂ´ラインの断面図、図１３に図１０のＣ－Ｃ´ラインの断面図を示す。発光素子構造８が、図１２の両端と図１３の中央に配置されていることで、下部電極（第二コンタクト電極（第二オーミック電極１８）に応力がかかりにくいことが理解できる。

【0058】

以上、本実施の形態において、下部電極（第二コンタクト電極（第二オーミック電極１８）の周囲を囲む発光素子構造８は、一部切り欠き部２３を有するものであり、切り欠き部２３と発光素子構造８の外側の境界部２４が、下部電極（第二コンタクト電極（第二オーミック電極１８）の端部２５より外側に位置するものである。
このように、発光素子構造８に一部切り欠き部２３を有するものであったとしても、切り欠き部２３と発光素子構造８の外側の境界部２４が、下部電極（第二コンタクト電極（第二オーミック電極１８）の端部２５より外側に位置するものであれば、十分に強度低下を防ぐことができる。このように強度低下を防ぐことで、ダイス割れの頻度を低下させることができる。

【実施例0059】

以下、実施例および比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。

【0060】

（実施例１）
第一導電型のＧａＡｓ出発基板上に、第一導電型のＧａＡｓバッファ層積層後、０．１μｍ厚の第一導電型のＧａ_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６）第一エッチストップ層、０．１μｍ厚の第一導電型のＧａＡｓ第二エッチストップ層、１．０μｍ厚の第一導電型の（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第一クラッド層、ノンドープの（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０≦ｙ≦０．５）活性層、１．０μｍ厚の第二導電型の（Ａｌ_ｙＧａ_１－ｙ）_ｘＩｎ_１－ｘＰ（０．４≦ｘ≦０．６，０．６≦ｙ≦１．０）第二クラッド層、０．１μｍ厚の第二導電型のＧａ_ｘＩｎ_１－ｘＰ（０．５≦ｘ≦１．０）中間層、第二導電型の厚さ６μｍのＧａＰ窓層を順次成長したエピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハを準備した。

【0061】

次にエピタキシャルウェーハ上に熱硬化型接合部材としてベンゾシクロブテン（ＢＣＢ）をスピンコートし、被接合ウェーハであるサファイアウェーハと対向させて重ね合わせ、真空雰囲気下にて熱圧着した。スピンコートにてＢＣＢを塗布する際、設計膜厚は０．６μｍとした。

【0062】

次にＧａＡｓ出発基板をウェットエッチングで除去し、第一エッチストップ層を露出させ、第一第二エッチングストップ層をそれぞれに適したエッチング液で除去して第一クラッド層を露出させ、ＤＨ層と窓層のみを保持するエピタキシャル接合基板を作製した。

【0063】

次にＴＥＯＳとＯ_２を原料とするＰ－ＣＶＤ法にてＥＰ接合基板上にＳｉＯ_２膜を１μｍ厚で形成した。フォトリソ法にてレジストパターンを形成し、フッ酸溶液にてＳｉＯ_２のパターン形状を作製した。このＳｉＯ_２パターン形状は３５×５５μｍ角とした。ＳｉＯ_２パターンをハードマスクとして、塩素系ガスを導入したＩＣＰ装置にて、ＩＣＰ処理を行い、ＤＨ層部とＧａＰ層をドライエッチングし、ＢＣＢ層を露出させ、ＣＦ系ガスに変えてＢＣＢ層のドライエッチングを行い、ＤＨ層部とＧａＰ層からなる素子分離パターンを形成した。素子分離パターン形成後、素子分離パターンの一部が開口する様にＳｉＯ_２パターンを形成し、ＤＨ層部の一部を、前記と同様にＩＣＰ法でエッチングし、第二クラッド層あるいは中間層あるいはＧａＰ層を露出させ、バスタブ状加工部を有する様に加工した。

【0064】

バスタブ状加工部を形成後、ＴＥＯＳとＯ_２を原料とするＰ－ＣＶＤ法にて０．１μｍ厚のＳｉＯ_２層で全面を被覆し、絶縁膜を形成した。

【0065】

バスタブ状加工部の底部すなわち第二コンタクト部、および第一クラッド層の一部、第一コンタクト部の両者が開口する様にフォトリソ法にてレジストパターンを形成し、フッ酸系エッチャントを用いたウェットエッチング法にて開口部を形成した。開口部は、バスタブ状加工部の底部すなわち第二コンタクト部、および第一クラッド層の一部が露出した第一コンタクト部である。

【0066】

開口加工後、第一コンタクト部に第一コンタクト電極を、第二コンタクト部に第二コンタクト電極を形成した。膜厚はＳｉＯ_２絶縁膜と略同一のそれぞれ０．１μｍで形成した。

【0067】

コンタクト電極形成後、各コンタクト電極の少なくとも一部と接し、各電極が電気的に離間する様にパッド電極を形成した。

【0068】

マイクロＬＥＤ素子パターン及びピッチに類似するシリコーン凸パターンを有する石英基板に、マイクロＬＥＤ素子パターンを押し当て、サファイア基板側よりエキシマレーザーを照射してＢＣＢを昇華させることでサファイアからマイクロＬＥＤ素子を分離するＬＬＯ工程を行い、マイクロＬＥＤ素子をサファイア基板から石英基板に移載した。

【0069】

（実施例２）
実施例２は図１０に示すように素子分離パターンの角部に切り欠き部を左右対称に２つ有する点を除き実施例１と同様の条件でマイクロＬＥＤ素子を製造した。なお、角部の切り欠き部は図１０に示す長さＤを２μｍとした。

【0070】

（実施例３）
実施例３は長さＤを０μｍとしたことを除き実施例２と同様の条件でマイクロＬＥＤ素子を製造した。

【0071】

（比較例１）
比較例１は第二クラッド層の第二導電型層が露出する加工をすることは実施例１と同様だが、バスタブ状の加工ではなく、図１５、図１６に示すように第二コンタクト電極周辺は全て第二導電型層が露出した構造とすること以外は実施例１と同様の条件でマイクロＬＥＤ素子を製造した。

【0072】

（比較例２）
比較例２は長さＤを－２μｍとしたことを除き実施例２と同様の条件でマイクロＬＥＤ素子を製造した。

【0073】

（実施例と比較例のマイクロＬＥＤ素子の割れ状況）
表１に実施例１，２，３と比較例１，２におけるＬＬＯ工程時のマイクロＬＥＤ素子の割れの発生率（％）を示す。表１に示すように下部電極の周囲を連続して切れ目無く囲む発光素子構造を有する実施例１や、角部に切り欠き部を有し、切り欠き部と発光素子構造の外側の境界部が、下部電極の端部より外側（Ｄ≧０）に設けられた発光素子構造を有している実施例２，３は平均の割れ発生率が０％である。これは、従来の構造である下部電極の周囲に発光素子構造が全くない比較例１や、角部に切り欠き部を有するものの、切り欠き部と発光素子構造の外側の境界部が、下部電極の端部より内側（Ｄ＜０）に設けられた発光素子構造を有している比較例２の平均の割れ発生率（３０％、２７％）に比べ大きく改善されたことが判る。

【表1】

【0074】

なお、本発明は、上記実施例に限定されるものではない。上記実施例は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【符号の説明】

【0075】

３…第一クラッド層（第一クラッド）
４…活性層
５…第二クラッド層（第二クラッド）
７…エピタキシャルウェーハ
８…ＤＨ層（発光素子構造）
９…熱硬化型接合部材（接合材）
１０…サファイアウェーハ（透明なウェーハ）
１１…エピタキシャル接合基板
１２…バスタブ状加工部
１３…素子（ダイス）
１４…絶縁膜
１５…第二コンタクト部（開口部）
１６…第一コンタクト部（開口部）
１７…上部電極（第一コンタクト電極、第一オーミック電極）
１８…下部電極（第二コンタクト電極、第二オーミック電極）
１９，２０…パッド電極
２２…石英基板（移載基板）
２３…切り欠き部
２４…外側の境界部
２５…下部電極の端部
Ｄ…長さ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】