知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024077924
(43)【公開日】2024-06-10
(54)【発明の名称】ヘテロエピタキシャル基板の製造方法
(51)【国際特許分類】
H01L 21/205 20060101AFI20240603BHJP
C30B 29/38 20060101ALI20240603BHJP
C30B 29/04 20060101ALI20240603BHJP
【ＦＩ】
H01L21/205
C30B29/38 D
C30B29/38 C
C30B29/04 Q
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2022190167
(22)【出願日】2022-11-29
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】大槻 剛
(72)【発明者】
【氏名】阿部 達夫
(72)【発明者】
【氏名】佐藤 三千登
(72)【発明者】
【氏名】水澤 康
(72)【発明者】
【氏名】松原 寿樹
(72)【発明者】
【氏名】鈴木 温
【テーマコード（参考）】
4G077
5F045
【Ｆターム（参考）】
4G077BA03
4G077BE13
4G077BE15
4G077ED04
4G077ED06
4G077FG11
4G077HA12
5F045AA03
5F045AB07
5F045AB09
5F045AB14
5F045AC07
5F045AD12
5F045AE21
5F045AF03
5F045AF13
5F045AF19
5F045BB12
5F045BB13
5F045GH08
(57)【要約】
【課題】
シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能なヘテロエピタキシャル基板の製造方法を提供することを目的とする。
【解決手段】
シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、基板製造工程で得られたシリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、エピタキシャル工程後のシリコン単結晶基板の、ヘテロエピタキシャル層が形成された面と反対側の面を研削して、シリコン単結晶基板を厚さ規格の範囲内に薄型化する薄型化工程と、を含むことを特徴とするヘテロエピタキシャル基板の製造方法。
【選択図】図２
シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能なヘテロエピタキシャル基板の製造方法を提供することを目的とする。
【解決手段】
シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、基板製造工程で得られたシリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、エピタキシャル工程後のシリコン単結晶基板の、ヘテロエピタキシャル層が形成された面と反対側の面を研削して、シリコン単結晶基板を厚さ規格の範囲内に薄型化する薄型化工程と、を含むことを特徴とするヘテロエピタキシャル基板の製造方法。
【選択図】図２
【特許請求の範囲】
【請求項1】
シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、
前記基板製造工程で得られた前記シリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、
前記エピタキシャル工程後の前記シリコン単結晶基板の、前記ヘテロエピタキシャル層が形成された面と反対側の面を研削して、前記シリコン単結晶基板を前記厚さ規格の範囲内に薄型化する薄型化工程と、
を含むことを特徴とするヘテロエピタキシャル基板の製造方法。
前記基板製造工程で得られた前記シリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、
前記エピタキシャル工程後の前記シリコン単結晶基板の、前記ヘテロエピタキシャル層が形成された面と反対側の面を研削して、前記シリコン単結晶基板を前記厚さ規格の範囲内に薄型化する薄型化工程と、
を含むことを特徴とするヘテロエピタキシャル基板の製造方法。
【請求項2】
前記エピタキシャル工程は、
ＧａＮ、ＡｌＮ、ダイヤモンドのいずれか一種の前記ヘテロエピタキシャル層を成長させる工程であることを特徴とする請求項１に記載のヘテロエピタキシャル基板の製造方法。
ＧａＮ、ＡｌＮ、ダイヤモンドのいずれか一種の前記ヘテロエピタキシャル層を成長させる工程であることを特徴とする請求項１に記載のヘテロエピタキシャル基板の製造方法。
【請求項3】
前記基板製造工程を行う前に、
予め前記シリコン単結晶基板の厚さと、前記エピタキシャル工程後の前記エピタキシャル基板が割れない前記ヘテロエピタキシャル層の厚さとの関係を求め、求めた関係から前記基板製造工程で製造する前記シリコン単結晶基板の厚さ、および前記エピタキシャル工程で成長させる前記ヘテロエピタキシャル層の厚さを決定する厚さ決定工程をおこなうことを特徴とする請求項１または２に記載のヘテロエピタキシャル基板の製造方法。
予め前記シリコン単結晶基板の厚さと、前記エピタキシャル工程後の前記エピタキシャル基板が割れない前記ヘテロエピタキシャル層の厚さとの関係を求め、求めた関係から前記基板製造工程で製造する前記シリコン単結晶基板の厚さ、および前記エピタキシャル工程で成長させる前記ヘテロエピタキシャル層の厚さを決定する厚さ決定工程をおこなうことを特徴とする請求項１または２に記載のヘテロエピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ヘテロエピタキシャル基板の製造方法に関する。
【背景技術】
【0002】
シリコン単結晶基板上にダイヤモンドをはじめとする各種ヘテロエピタキシャル層を形成する技術は高価な材料を安価なシリコン材料上に成長させるために、低価格かつ大口径化が可能になり、非常に有効な手法である。しかしながら、シリコンとは異なる材料を成長させることから、シリコンとは格子定数、線膨張係数が異なることによって、エピタキシャル成長後に基板にストレスが生じ、ストレスに起因する基板の反りや最悪のケースでは基板に割れが生じて破損してしまう問題がある。
【0003】
そこで、基板中の軽元素の含有量を調整してシリコンの強度を確保する方法（特許文献１から３）が提案されているが、含有量を調整する方法以外に、シリコン単結晶基板そのものの厚さを制御（基本的には厚く）する方法が提案されている。例えば、特許文献４では、シリコン単結晶基板上にダイヤモンド層を形成して複合基板にした際のシリコン支持基板の厚みの下限値は、０．０５ｍｍ以上であることが好ましく、０．２ｍｍ以上であることがより好ましいとされており、厚みの上限値は、５ｍｍ以下とされている。
【0004】
さらに特許文献５には、シリコン単結晶基板の厚さが０．３ないし２ｍｍ、特許文献６には、単結晶ダイヤモンドを成長させるための基材であって、少なくとも、シリコン単結晶基板の厚さが、０．０３ｍｍ～２０．００ｍｍ、特許文献７では、単結晶シリコン（Ｓｉ）からなるベース基材で、厚みが０．０３ｍｍ以上２０．００ｍｍ以下、特許文献８では、単結晶ダイヤモンドを形成するためのダイヤモンド形成用構造体、およびその構造体の製造方法でベース基板の板厚を、０．０１～１５ｍｍ程度、特許文献９では、自立ダイヤモンドフィルムを成長させるシリコン基板の板厚を４ｍｍ以上あるいは２ｍｍ以上とすることが提案されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２０－１０２５９８号公報
【特許文献2】特開２０２２－１２４０１２号公報
【特許文献3】特開２００２－２６１０１１号公報
【特許文献4】国際公開第２０１９／０３９５３３号明細書
【特許文献5】特開２００９－２３８９７１号公報
【特許文献6】特開２０１１－０７９６８３号公報
【特許文献7】特開２０１２－００１３９４号公報
【特許文献8】特開２０２２－０６８８６２号公報
【特許文献9】国際公開第２０１６／１６８７９６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
このように、シリコン単結晶基板上にヘテロエピタキシャル成長をおこなう場合のシリコン単結晶基板の厚さに注目して厚くすることで反りや割れを抑制する提案はあるが、このように従来よりもシリコン単結晶基板の厚さを厚くした場合、シリコンデバイス用にＳＥＭＩ規格で規格化された口径ごとの厚さとは異なる厚さの基板になる。このような規格化された厚さと異なる基板は、既存のデバイスプロセスへの投入が不可能であり、仮にヘテロエピタキシャル層を成膜できたとしてもその後の工程である、ダイヤモンドはじめ各種材料そのものをデバイスで使用する、ないしは接合処理などの工程で、厚さが違うことで投入できない問題があり、半導体装置として使用していくには大きな問題がある。これは、ヘテロエピタキシャル成長後の後工程で用いられる半導体デバイスの製造装置等にエピタキシャル基板を投入する際に、製造装置もＳＥＭＩ規格で定められた寸法のエピタキシャル基板のみを投入できる構造になっているためである。なお、ダイヤモンドや各種材料の厚膜基板用の専用の工程を作ることは、理論上は可能であるが、厚膜基板を処理するためだけに各種工程用の装置を準備するのは莫大なコスト増となり現実的ではない。
【0007】
本発明は、上記問題を解決するためになされたものであり、シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能なヘテロエピタキシャル基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、シリコン単結晶基板へのダイヤモンド成長をはじめとするヘテロエピタキシャル成長用に使用するシリコン単結晶基板に関する技術であり、より詳しくは、シリコン単結晶基板の厚さを最適化してヘテロエピタキシャル成長時のウェーハの割れを抑制するとともに、ヘテロエピタキシャル層の成長後のエピタキシャル基板を既存のデバイスプロセスへの投入可能とする技術である。
具体的には本発明は、上記目的を達成するためになされたものであり、シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、前記基板製造工程で得られた前記シリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、前記エピタキシャル工程後の前記シリコン単結晶基板の、前記ヘテロエピタキシャル層が形成された面と反対側の面を研削して、前記シリコン単結晶基板を前記厚さ規格の範囲内に薄型化する薄型化工程と、を含むことを特徴とするヘテロエピタキシャル基板の製造方法を提供する。
具体的には本発明は、上記目的を達成するためになされたものであり、シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、前記基板製造工程で得られた前記シリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、前記エピタキシャル工程後の前記シリコン単結晶基板の、前記ヘテロエピタキシャル層が形成された面と反対側の面を研削して、前記シリコン単結晶基板を前記厚さ規格の範囲内に薄型化する薄型化工程と、を含むことを特徴とするヘテロエピタキシャル基板の製造方法を提供する。
【0009】
この方法では、シリコン単結晶基板上へのダイヤモンドをはじめとするヘテロエピタキシャル用のシリコン単結晶基板として厚さ規格の上限を超える厚い基板、つまり厚さ規格内のものよりも剛性の高いシリコン単結晶基板を用意し、この基板を使用してダイヤモンドをはじめとするヘテロエピタキシャル材料によるヘテロエピタキシャル層を成長させることで反りや割れを抑制する。また、ヘテロエピタキシャル層の成長後に、シリコン単結晶基板の、ヘテロエピタキシャル層が形成された面と反対側の面を研削・研磨等に代表される加工によってシリコン単結晶基板を口径ごとに定められた厚さ規格まで薄型化することで、既存のデバイスプロセスへの投入を可能とする。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル基板の製造が可能になり、シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル基板の製造が可能になり、シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。
【0010】
前記エピタキシャル工程は、ＧａＮ、ＡｌＮ、ダイヤモンドのいずれか一種のヘテロエピタキシャル層を成長させる工程であってもよい。
ヘテロエピタキシャル層を構成する材料をＧａＮとすることで、半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が高く、電子飽和速度が速いデバイスになる。ヘテロエピタキシャル層を構成する材料をＡｌＮ、ダイヤモンドとすることで、半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が極めて高いデバイスになる。
ヘテロエピタキシャル層を構成する材料をＧａＮとすることで、半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が高く、電子飽和速度が速いデバイスになる。ヘテロエピタキシャル層を構成する材料をＡｌＮ、ダイヤモンドとすることで、半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が極めて高いデバイスになる。
【0011】
前記基板製造工程を行う前に、予め前記シリコン単結晶基板の厚さと、前記エピタキシャル工程後の前記エピタキシャル基板が割れない前記ヘテロエピタキシャル層の厚さとの関係を求め、求めた関係から前記基板製造工程で製造する前記シリコン単結晶基板の厚さ、および前記エピタキシャル工程で成長させる前記ヘテロエピタキシャル層の厚さを決定する厚さ決定工程を行ってもよい。
この構成では予めシリコン単結晶基板の厚さと、エピタキシャル基板が割れずに成長可能なヘテロエピタキシャル層の厚さとの関係を元にシリコン単結晶基板の厚さとヘテロエピタキシャル層の厚さを決定するため、シリコン単結晶基板とヘテロエピタキシャル層の厚さを、エピタキシャル基板が割れないために必要かつ十分な厚さにできる。
この構成では予めシリコン単結晶基板の厚さと、エピタキシャル基板が割れずに成長可能なヘテロエピタキシャル層の厚さとの関係を元にシリコン単結晶基板の厚さとヘテロエピタキシャル層の厚さを決定するため、シリコン単結晶基板とヘテロエピタキシャル層の厚さを、エピタキシャル基板が割れないために必要かつ十分な厚さにできる。
【発明の効果】
【0012】
本発明の構成により、大口径のシリコン単結晶基板上にヘテロエピタキシャル層を成長させる場合であってもエピタキシャル基板が割れずにヘテロエピタキシャル成長が可能となり、かつ、既存の規格の半導体デバイスの製造プロセスに適応できる基板となる。
より具体的にはシリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、その後、既存のデバイスプロセスへの投入が可能となる。
より具体的にはシリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、その後、既存のデバイスプロセスへの投入が可能となる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
上述のように、シリコン単結晶基板の厚さを厚さ規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能なヘテロエピタキシャル基板の製造方法が求められていた。
【0015】
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン単結晶基板を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する基板製造工程と、前記基板製造工程で得られた前記シリコン単結晶基板上にヘテロエピタキシャル層を成長させてエピタキシャル基板を得るエピタキシャル工程と、前記エピタキシャル工程後の前記シリコン単結晶基板の、前記ヘテロエピタキシャル層が形成された面と反対側の面を研削して、前記シリコン単結晶基板を前記厚さ規格の範囲内に薄型化する薄型化工程と、を含むことを特徴とするヘテロエピタキシャル基板の製造方法により、シリコン単結晶基板の厚さを規格より厚くしてヘテロエピタキシャル層を形成した場合であっても、既存のデバイスプロセスへの投入が可能となることを見出し、本発明を完成した。
【0016】
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれらに限定されるものではない。
まず、図１を参照して、本発明の実施形態に係るヘテロエピタキシャル基板の製造方法で製造されるエピタキシャル基板５の構成を簡単に説明する。
まず、図１を参照して、本発明の実施形態に係るヘテロエピタキシャル基板の製造方法で製造されるエピタキシャル基板５の構成を簡単に説明する。
【0017】
図１に示すように、ヘテロエピタキシャル基板としてのエピタキシャル基板５はシリコン単結晶基板１と、シリコン単結晶基板１の一方の面に形成されたヘテロエピタキシャル層３を備える。
シリコン単結晶基板１はヘテロエピタキシャル層３が成長する際の支持基板となるシリコン単結晶であり、寸法、形状は成長させるヘテロエピタキシャル層３の材料、寸法、形状に応じて適宜選択できるが、円板状のウェーハと呼ばれるものを例示できる。
シリコン単結晶基板１はヘテロエピタキシャル層３が成長する際の支持基板となるシリコン単結晶であり、寸法、形状は成長させるヘテロエピタキシャル層３の材料、寸法、形状に応じて適宜選択できるが、円板状のウェーハと呼ばれるものを例示できる。
【0018】
このウェーハは図１の直径Ｄ１（口径ともいう）に対応した厚さｔ１がＳＥＭＩ規格Ｍ１等の規格で定められている。そのため、ヘテロエピタキシャル層３を形成した後の後工程で用いられる半導体デバイスの製造装置等もＳＥＭＩ規格で定められた寸法のエピタキシャル基板５のみを投入できる構造になっている。
ＳＥＭＩ規格で定められた直径と、その直径に対応して定められた厚さ規格とは、例えば以下の表１に示す通りである。
ＳＥＭＩ規格で定められた直径と、その直径に対応して定められた厚さ規格とは、例えば以下の表１に示す通りである。
【0019】
【表1】
【0020】
ヘテロエピタキシャル層３は半導体デバイスが形成される層であり、ヘテロエピタキシャル材料、つまりシリコンとは異なる材料で構成される。
以上がエピタキシャル基板５の構成の簡単な説明である。
以上がエピタキシャル基板５の構成の簡単な説明である。
【0021】
次に図１および図２を参照して本発明の実施形態に係るヘテロエピタキシャル基板の製造方法について説明する。
まず、シリコン単結晶基板１´を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する（図２のＳ１、基板製造工程）。なお、このような厚さ条件を満たすシリコン単結晶基板１´を製造するには、シリコン単結晶インゴットをスライスしてシリコン単結晶基板１´を切り出す時に、厚く切り出すようにすればよい。
この厚さ条件を図１では厚さｔ２と記載している。
まず、シリコン単結晶基板１´を、その直径に対応して定められた厚さ規格の上限を超え、２ｍｍ以下となる厚さ条件で製造する（図２のＳ１、基板製造工程）。なお、このような厚さ条件を満たすシリコン単結晶基板１´を製造するには、シリコン単結晶インゴットをスライスしてシリコン単結晶基板１´を切り出す時に、厚く切り出すようにすればよい。
この厚さ条件を図１では厚さｔ２と記載している。
【0022】
厚さ条件を厚さ規格の上限を超えた厚さとすることで、シリコン単結晶基板１´の厚さｔ２が厚さ規格の範囲内の厚さｔ１の場合よりも、シリコン単結晶基板１´の剛性が高くなるため、ヘテロエピタキシャル層３を成長させた際の反りや割れを抑制できる。この点について具体的に説明する。
【0023】
例えばヘテロエピタキシャル層３の材料がダイヤモンドである場合、表２に示すようにダイヤモンドはシリコン単結晶と格子定数、線膨張係数が異なるため、エピタキシャル成長後のエピタキシャル基板５にはストレスが発生し、反りが生じたり、最悪の場合は割れが生じたりする恐れがある。
【0024】
【表2】
【0025】
また、反り・割れはダイヤモンドをＣＶＤ等でエピタキシャル成長させている最中にも悪影響を及ぼす。例えばエピタキシャル成長中にエピタキシャル基板５が反ることで、成長中のエピタキシャル基板５の温度分布が変化して膜厚などの均一性が悪くなったりすることが容易に生じる。また、割れる可能性が高い基板をリアクタに入れてエピタキシャル成長の処理をしていくのは、リアクタ管理の面からも好ましくない。
そこで、厚さ条件を厚さ規格の上限を超えた厚さｔ２とすることで、シリコン単結晶基板１´の厚さが厚さ規格の範囲内の厚さｔ１の場合よりも、シリコン単結晶基板１´の剛性が高くなり、成長後のエピタキシャル基板５の反り・割れや、エピタキシャル成長時に膜厚が不均一になるのを抑制できる。また、エピタキシャル基板５の反り・割れが抑制されることでリアクタの管理も容易となる。
なお、エピタキシャル工程後のエピタキシャル基板５が割れない限り、シリコン単結晶基板１´の厚さｔ２は厚さ規格の上限を超えた厚さより薄くすることも可能ではあるが、シリコン単結晶基板１´の平坦性や剛性を考慮すると、厚さｔ２は厚さ規格の上限を超えるのが好ましい。
そこで、厚さ条件を厚さ規格の上限を超えた厚さｔ２とすることで、シリコン単結晶基板１´の厚さが厚さ規格の範囲内の厚さｔ１の場合よりも、シリコン単結晶基板１´の剛性が高くなり、成長後のエピタキシャル基板５の反り・割れや、エピタキシャル成長時に膜厚が不均一になるのを抑制できる。また、エピタキシャル基板５の反り・割れが抑制されることでリアクタの管理も容易となる。
なお、エピタキシャル工程後のエピタキシャル基板５が割れない限り、シリコン単結晶基板１´の厚さｔ２は厚さ規格の上限を超えた厚さより薄くすることも可能ではあるが、シリコン単結晶基板１´の平坦性や剛性を考慮すると、厚さｔ２は厚さ規格の上限を超えるのが好ましい。
【0026】
厚さ条件を２ｍｍ以下とする理由は以下の通りである。本発明はシリコン単結晶基板１´の厚さを厚さ規格の上限よりも厚くして剛性を高めることでヘテロエピタキシャル層３を成長させた場合の反りや割れを抑制している。そのため、単に反りや割れを抑制して成長させることだけを考えればシリコン単結晶基板１´の厚さｔ２は厚ければ厚いほど良い。しかしながら厚さｔ２が厚くなるほどシリコン単結晶基板１´の平坦度を所望の範囲とするための処理や端部の処理およびその後の薄型化等に手間やコストがかかることを考えると、厚さｔ２の上限に制約があることが容易に想像できる。
【0027】
具体的には直径３００ｍｍのシリコン単結晶基板１´を例にとると、収納ＢＯＸなどの溝幅や装置のクリアランスを考慮すると厚さｔ２の上限は２ｍｍが限界である。この上限２ｍｍは直径が３００ｍｍ以外の他の口径のウェーハでも同じである。製造可能なシリコン単結晶基板１´の直径が現在よりも小さかった小口径時代は装置の精度の問題もあり、ウェーハの厚さは直径が３００ｍｍの場合よりも確かに薄かったが、２ｍｍのクリアランスは収納ＢＯＸ装置に確保されている。
よって厚さｔ２は、厚さ条件を２ｍｍ以下とすることが良い。
よって厚さｔ２は、厚さ条件を２ｍｍ以下とすることが良い。
【0028】
次に、基板製造工程で得られたシリコン単結晶基板１´上にヘテロエピタキシャル層３を成長させてエピタキシャル基板５を得る（図２のＳ２、エピタキシャル工程）。
エピタキシャル工程ではシリコンと異なる材料で、かつ所望のデバイスを形成できる材料のヘテロエピタキシャル層３を形成する。
例えばエピタキシャル工程は、ＧａＮ、ＡｌＮ、ダイヤモンドのいずれか一種のヘテロエピタキシャル層３を成長させる工程である。
エピタキシャル工程ではシリコンと異なる材料で、かつ所望のデバイスを形成できる材料のヘテロエピタキシャル層３を形成する。
例えばエピタキシャル工程は、ＧａＮ、ＡｌＮ、ダイヤモンドのいずれか一種のヘテロエピタキシャル層３を成長させる工程である。
【0029】
ヘテロエピタキシャル層３としてＧａＮを成長させることで、ヘテロエピタキシャル層３に半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が高く、電子飽和速度が速いデバイスになる。ヘテロエピタキシャル層３としてＡｌＮ、ダイヤモンドを成長させることで、ヘテロエピタキシャル層３に半導体デバイスを形成した際にシリコン半導体デバイスよりも絶縁破壊電圧が極めて高いデバイスになる。
【0030】
なお、ヘテロエピタキシャル層３の成長方法については特に規定はなく、所望のヘテロエピタキシャル層３を成膜できるのであればどのような方法でもよい。例えばＣＶＤ等の公知の成長方法を用いればよい。図２ではダイヤモンド等の種粒子を基板に植え付けるシーディング（Ｓｅｅｄｉｎｇ）と呼ばれる処理を行ってからＣＶＤでダイヤモンドのヘテロエピタキシャル層３を成長させる場合を例として記載しているが、基板表面を粗化してダメージを導入することで成長の核とするスクラッチ処理と呼ばれる処理を行ってからＣＶＤでヘテロエピタキシャル層３を成長させてもよい。
【0031】
また、ヘテロエピタキシャル層３の層厚は例えば成長温度を高くするほど、また成長時間を長くするほど厚くなるため、成長温度と成長時間で調整できる。層厚の上限は、シリコン単結晶基板１´とヘテロエピタキシャル層３の格子定数や線膨張係数の違いに起因したストレスでエピタキシャル基板５が反ったり割れたりしない厚さである。層厚の下限はヘテロエピタキシャル層３が層としての形状を保持でき、デバイスの形成ができ、その際のエッチングや研磨等で消失しない厚さであればよい。
【0032】
エピタキシャル工程が終了すると、次に、エピタキシャル工程後のシリコン単結晶基板１´の、ヘテロエピタキシャル層３が形成された面と反対側の面（裏面）を研削して、シリコン単結晶基板１´を厚さ規格の範囲内に薄型化してシリコン単結晶基板１とする（図２のＳ３、薄型化工程）。
【0033】
エピタキシャル工程後のエピタキシャル基板５のシリコン単結晶基板１´の厚さｔ２は厚さ規格の上限を超えているため、このままでは半導体プロセスに投入できない。そこで、薄型化工程でシリコン単結晶基板１´を口径ごとに決められた厚さ規格の範囲内に薄型化することで、シリコン単結晶基板１´の厚さを規格より厚くしてヘテロエピタキシャル層３を形成した場合であっても、薄型化工程後のエピタキシャル基板５の厚さは厚さ規格の範囲内になる。そのため、エピタキシャル基板５を半導体プロセス等の既存のデバイスプロセスへ投入できる。
【0034】
図１に示す薄型化工程後のシリコン単結晶基板１の厚さｔ１はＳＥＭＩ規格等の厚さ規格の範囲内である。厚さの下限は、シリコン単結晶基板１の平坦性などを考慮すると、現行の各口径に対応した厚さ規格の下限とするのが有利である。
また、既存のデバイスプロセスへの投入を可能とするため、薄型化工程後のシリコン単結晶基板１の厚さｔ１の上限はＳＥＭＩ規格の厚さ規格の上限以下である。
また、既存のデバイスプロセスへの投入を可能とするため、薄型化工程後のシリコン単結晶基板１の厚さｔ１の上限はＳＥＭＩ規格の厚さ規格の上限以下である。
【0035】
薄型化の方法は研削、研磨、Ｈ＋イオンの注入による剥離などいろいろな手法があるが、特に限定されないし、シリコン単結晶基板１において、ヘテロエピタキシャル層３が形成された面と反対側の面の光沢度などの品質は各プロセスによって最適化できる。また、薄型化後のエピタキシャル基板５の厚さは、表面に成長したヘテロエピタキシャル層３を含む厚さｔ３で規定してもよいし、シリコン単結晶基板１の厚さｔ１で規定してもよい。これらの規定は、各プロセスによって最適化できる。以下の説明では特に断りがない限りは薄型化後のエピタキシャル基板５におけるシリコン単結晶基板１の厚さをｔ１で規定した場合を例に説明する。
【0036】
なお、基板製造工程で製造するシリコン単結晶基板１´の厚さと、エピタキシャル工程後のエピタキシャル基板５が割れないヘテロエピタキシャル層３の厚さには関係がある。具体的にはシリコン単結晶基板１´の厚さが厚くなるほど、エピタキシャル工程後にエピタキシャル基板５が割れないヘテロエピタキシャル層３の厚さは厚くなる。
【0037】
そこで、基板製造工程を行う前に、予めシリコン単結晶基板１´の厚さと、エピタキシャル工程後にエピタキシャル基板５が割れないヘテロエピタキシャル層３の厚さとの関係を求め、求めた関係から基板製造工程で製造するシリコン単結晶基板１´の厚さ、およびエピタキシャル工程で成長させるヘテロエピタキシャル層３の厚さを決定するのが好ましい（図２のＳ０、厚さ決定工程）。
【0038】
この構成では予めシリコン単結晶基板１´の厚さと、エピタキシャル工程後のエピタキシャル基板５が割れないヘテロエピタキシャル層３の厚さとの関係を元にシリコン単結晶基板１´の厚さとヘテロエピタキシャル層３の厚さを決定する。そのため、シリコン単結晶基板１´とヘテロエピタキシャル層３の厚さを、エピタキシャル基板５が割れないために必要かつ十分な適切な厚さにできる。
以上が本発明のヘテロエピタキシャル基板の製造方法の説明である。
以上が本発明のヘテロエピタキシャル基板の製造方法の説明である。
【0039】
このように本発明によれば、ダイヤモンドはじめとするヘテロエピタキシャル用のシリコン単結晶基板１´として厚さ規格の上限を超える厚い基板を用意し、ヘテロエピタキシャル層３を成長させることで反りや割れを抑制する。また、ヘテロエピタキシャル層３の成長後に、シリコン単結晶基板１´を口径ごとに定められた厚さ規格まで薄型化することで、既存のデバイスプロセスへの投入を可能とする。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル成長が可能になり、シリコン単結晶基板１´の厚さを規格より厚くしてヘテロエピタキシャル層３を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル成長が可能になり、シリコン単結晶基板１´の厚さを規格より厚くしてヘテロエピタキシャル層３を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。
【実施例0040】
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
シリコン単結晶基板１´の厚さを厚さ規格より厚くしてヘテロエピタキシャル層３を形成したのちに薄型化することでエピタキシャル基板５を製造し、厚さ規格の範囲内のシリコン単結晶基板１´にヘテロエピタキシャル層３を形成した場合と割れの有無を比較した。具体的な手順は以下の通りである。
シリコン単結晶基板１´の厚さを厚さ規格より厚くしてヘテロエピタキシャル層３を形成したのちに薄型化することでエピタキシャル基板５を製造し、厚さ規格の範囲内のシリコン単結晶基板１´にヘテロエピタキシャル層３を形成した場合と割れの有無を比較した。具体的な手順は以下の通りである。
【0041】
まず基板製造工程として、直径３００ｍｍ、表面の面方位が（１１１）面のボロンドープの高抵抗シリコン単結晶基板（抵抗率１００Ω・ｃｍ）をシリコン単結晶基板１´として準備し、＃８０００の砥石で表面を研削し、シリコン表面を粗化してダメージを導入し、ダイヤモンド成長の核とした。このとき、シリコン単結晶基板１´として、直径３００ｍｍに対応したＳＥＭＩ規格の通常の厚さである０．７７５ｍｍの基板（比較例）と、ＳＥＭＩ規格よりも厚い１ｍｍ、１．５ｍｍ、２ｍｍの基板（実施例）の、合計４種類の厚さの高抵抗シリコン単結晶基板を準備した。
【0042】
次にエピタキシャル工程として、これらの基板を、ホットフィラメントＣＶＤ装置に入れ、フィラメント温度：２２００℃、Ｈ２流量：１０ＳＬＭ、ＣＨ４濃度：３％、基板温度：８５０℃、装置内の圧力５Ｔｏｒｒ．（６６６．６１２Ｐａ）の条件で成膜時間が２時間、４時間、８時間の３通りでダイヤモンドのエピタキシャル成長を行い、エピタキシャル基板５の製造を試みた。その結果、表３のように成長時間が長くなりダイヤモンドのヘテロエピタキシャル層３が厚くなると、エピタキシャル工程後に割れる基板がでてきた。
【0043】
【表3】
【0044】
最後に、薄型化工程として、エピタキシャル工程で割れなかったエピタキシャル基板５のシリコン単結晶基板１´を研削によって、ＳＥＭＩ規格の範囲内である０．７７５±２０ｍｍ（７７５±２０μｍ）まで薄型化したが、薄型化したエピタキシャル基板５に割れは生じなかった。
【0045】
以上の結果から、厚さ規格の範囲内でヘテロエピタキシャル層３を形成した場合に割れてしまうシリコン単結晶基板１´であっても、厚さ規格よりも厚さを厚くしてヘテロエピタキシャル層３を成長させ、その後に厚さ規格内に薄型化することで、割れを抑制しつつ、既存のデバイスプロセスへの投入が可能な厚さにできることが分かった。
【0046】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0047】
１…シリコン単結晶基板、 １´…シリコン単結晶基板、 ３…ヘテロエピタキシャル層 ５…エピタキシャル基板。
【図1】
【図2】
【手続補正書】
【提出日】2023-08-29
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【0039】
このように本発明によれば、ダイヤモンドをはじめとするヘテロエピタキシャル用のシリコン単結晶基板１´として厚さ規格の上限を超える厚い基板を用意し、ヘテロエピタキシャル層３を成長させることで反りや割れを抑制する。また、ヘテロエピタキシャル層３の成長後に、シリコン単結晶基板１´を口径ごとに定められた厚さ規格まで薄型化することで、既存のデバイスプロセスへの投入を可能とする。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル成長が可能になり、シリコン単結晶基板１´の厚さを規格より厚くしてヘテロエピタキシャル層３を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。
よって、反りや割れを抑制しつつ、既存のシリコンプロセスに適応したダイヤモンドをはじめとしたヘテロエピタキシャル成長が可能になり、シリコン単結晶基板１´の厚さを規格より厚くしてヘテロエピタキシャル層３を形成した場合であっても、既存のデバイスプロセスへの投入が可能となる。