特開 2024-80697 イメージセンシング装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024080697

(43)【公開日】2024-06-13

(54)【発明の名称】イメージセンシング装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20240606BHJP

【ＦＩ】

H01L27/146 D

H01L27/146 A

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023204810

(22)【出願日】2023-12-04

(31)【優先権主張番号】10-2022-0166967

(32)【優先日】2022-12-02

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ

(74)【代理人】

【識別番号】110000796

【氏名又は名称】弁理士法人三枝国際特許事務所

(72)【発明者】

【氏名】チョ ソンウク

【テーマコード（参考）】

4M118

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA09

4M118CA03

4M118CA04

4M118CA07

4M118CA09

4M118CA34

4M118FA06

4M118FA27

4M118FA28

4M118GB03

4M118GB07

4M118GB11

4M118GC08

4M118GC14

4M118GD04

4M118GD07

(57)【要約】

【課題】ディープトレンチアイソレーション（ＤＴＩ）構造を用いてオーバーレイ分析を行うことができるイメージセンシング装置を提供する。
【解決手段】本技術の一実施形態に係るイメージセンシング装置は、入射光を電気的信号に変換する光電変換素子２１２を含むピクセル領域１１０、およびピクセル領域１１０を囲むようにピクセル領域１１０の外郭に位置し、光電変換素子２１２を含まないダミー領域１３０を含む半導体基板２１０と、ピクセル領域１１０で半導体基板２１０上に位置し、入射光を対応する光電変換素子２１２に集光させる第１マイクロレンズ２６２と、ダミー領域１３０で半導体基板２１０上に位置し、第１マイクロレンズ２６２とは分離された第２マイクロレンズ２６４と、第２マイクロレンズ２６４とアラインするようにダミー領域１３０の半導体基板２１０内に位置する少なくとも１つのアラインパターン２１６と、を含むことができる。
【選択図】図５

【特許請求の範囲】

【請求項1】

入射光を電気的信号に変換する光電変換素子を含むピクセル領域、および前記ピクセル領域を囲むように前記ピクセル領域の外郭に位置し、前記光電変換素子を含まないダミー領域を含む半導体基板と、
前記ピクセル領域で前記半導体基板上に位置し、前記入射光を対応する光電変換素子に集光させる第１マイクロレンズと、
前記ダミー領域で前記半導体基板上に位置し、前記第１マイクロレンズとは分離された第２マイクロレンズと、
前記第２マイクロレンズとアラインするように前記ダミー領域の前記半導体基板内に位置する少なくとも１つのアラインパターンと、
を含む、イメージセンシング装置。

【請求項2】

前記第１マイクロレンズを全てカバーし、かつ、前記第２マイクロレンズの少なくとも一部をカバーするように延びるレンズキャッピング膜をさらに含むことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項3】

前記少なくとも１つのアラインパターンは、
前記半導体基板がエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を含むことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項4】

前記少なくとも１つのアラインパターンは、
第１方向および前記第１方向と交差する第２方向に延びた複数のトレンチが互いに交差した格子構造を有することを特徴とする、請求項３に記載のイメージセンシング装置。

【請求項5】

前記ピクセル領域は、
前記半導体基板がエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を有し、前記光電変換素子をユニットピクセル単位に分離させる素子分離膜を含むことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項6】

前記少なくとも１つのアラインパターンは、
前記ダミー領域で前記素子分離膜のトレンチと同一の幅および深さにエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を含むことを特徴とする、請求項５に記載のイメージセンシング装置。

【請求項7】

前記少なくとも１つのアラインパターンのトレンチ間の間隔は、前記素子分離膜のトレンチ間の間隔よりも大きいことを特徴とする、請求項６に記載のイメージセンシング装置。

【請求項8】

前記第１マイクロレンズそれぞれは、
互いに隣接する複数のユニットピクセルをカバーすることを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項9】

前記第２マイクロレンズは、
前記第１マイクロレンズとは異なるサイズを有することを特徴とする、請求項８に記載のイメージセンシング装置。

【請求項10】

前記半導体基板は、
前記ピクセル領域と前記ダミー領域との間に位置するバッファ領域をさらに含み、
前記バッファ領域において、前記半導体基板上にはマイクロレンズが形成されないことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項11】

前記ダミー領域は、
前記ピクセル領域と隣接する第１ダミー領域、および前記第１ダミー領域の外郭に位置する第２ダミー領域を含み、
前記第１ダミー領域は、
前記アラインパターンとアラインするように前記半導体基板上に位置するグリッド構造物を含むことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項12】

前記第２ダミー領域は、
前記第２ダミー領域の半導体基板に光が入射しないように遮断する遮断膜を含むことを特徴とする、請求項１１に記載のイメージセンシング装置。

【請求項13】

前記ピクセル領域は、
カラーフィルタ間に位置し、隣接するカラーフィルタ間のクロストークを防止するグリッド構造物を含み、
前記グリッド構造物は、前記第１マイクロレンズの境界領域にアラインする第１グリッド構造物と、
前記第１グリッド構造物の間に位置し、前記第１マイクロレンズの境界領域にアラインしない第２グリッド構造物と、を含むことを特徴とする、請求項１に記載のイメージセンシング装置。

【請求項14】

入射光を電気的信号に変換する光電変換素子、および入射光を前記光電変換素子に集光させる第１マイクロレンズを含む第１領域と、
前記第１領域の外郭に位置し、前記第１マイクロレンズとは異なるサイズを有する第２マイクロレンズを含む第２領域と、
を含み、
前記第２領域は、
前記第２マイクロレンズの一部とアラインするように半導体基板内に位置する少なくとも１つのアラインパターンを含む、イメージセンシング装置。

【請求項15】

前記第１マイクロレンズを全てカバーし、かつ、前記第２マイクロレンズの少なくとも一部をカバーするように延びるレンズキャッピング膜をさらに含むことを特徴とする、請求項１４に記載のイメージセンシング装置。

【請求項16】

前記第１マイクロレンズそれぞれは、
隣接する複数の光電変換素子をカバーするサイズを有することを特徴とする、請求項１４に記載のイメージセンシング装置。

【請求項17】

前記第２マイクロレンズは、
前記第１マイクロレンズから一定距離離れて位置することを特徴とする、請求項１４に記載のイメージセンシング装置。

【請求項18】

前記第２マイクロレンズは、
前記第１マイクロレンズよりも大きいサイズを有することを特徴とする、請求項１４に記載のイメージセンシング装置。

【請求項19】

前記少なくとも１つのアラインパターンは、
前記半導体基板がエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を含むことを特徴とする、請求項１４に記載のイメージセンシング装置。

【請求項20】

前記少なくとも１つのアラインパターンは、
第１方向および前記第１方向と交差する第２方向に延びた複数のトレンチが互いに交差した格子構造を有することを特徴とする、請求項１９に記載のイメージセンシング装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、イメージセンシング装置に関する。

【背景技術】

【0002】

イメージセンシング装置は、光に反応する半導体の性質を用いてイメージをキャプチャ（ｃａｐｔｕｒｅ）する素子である。近年、コンピュータ産業および通信産業の発達に伴い、デジタルカメラ、ビデオカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、セキュリティ用カメラ、医療用マイクロカメラ、ロボットなどの様々な分野における性能が向上したイメージセンサの需要が増大している。

【0003】

イメージセンシング装置は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いたイメージセンシング装置と、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたイメージセンシング装置に大別することができる。近年、アナログおよびデジタル制御回路を１つの集積回路（ＩＣ）上に直接実現できるという利点があるため、ＣＭＯＳを用いたイメージセンシング装置が多く用いられている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、ディープトレンチアイソレーション（ＤＴＩ：Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を用いてオーバーレイ分析を容易に行うことができるイメージセンシング装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一実施形態に係るイメージセンシング装置は、入射光を電気的信号に変換する光電変換素子を含むピクセル領域、および前記ピクセル領域を囲むように前記ピクセル領域の外郭に位置し、前記光電変換素子を含まないダミー領域を含む半導体基板と、前記ピクセル領域で前記半導体基板上に位置し、前記入射光を対応する光電変換素子に集光させる第１マイクロレンズと、前記ダミー領域で前記半導体基板上に位置し、前記第１マイクロレンズとは分離された第２マイクロレンズと、前記第２マイクロレンズとアラインするように前記ダミー領域の前記半導体基板内に位置する少なくとも１つのアラインパターンと、を含むことができる。

【0006】

本発明の他の実施形態に係るイメージセンシング装置は、入射光を電気的信号に変換する光電変換素子、および入射光を前記光電変換素子に集光させる第１マイクロレンズを含む第１領域と、前記第１領域の外郭に位置し、前記第１マイクロレンズとは異なるサイズを有する第２マイクロレンズを含む第２領域と、を含み、前記第２領域は、前記第２マイクロレンズの一部とアラインするように半導体基板内に位置する少なくとも１つのアラインパターンを含むことができる。

【0007】

本発明の技術的課題は、以上で言及した技術的課題に限定されず、言及していない他の技術的課題は、下記の記載から当業者に明らかに理解できるものである。

【発明の効果】

【0008】

本発明の実施形態は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を用いてオーバーレイ分析を容易に行うことができる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態に係るイメージセンシング装置の構成を概略的に示すブロック図である。

【図2】図１における受光領域の概略的な平面構造を例示的に示す図である。

【図3】図１の受光領域における１つのマイクロレンズが４つのユニットピクセルをカバーするように形成される様子を例示的に示す図である。

【図4】図２の受光領域における点線で示されたエッジ（ｅｄｇｅ）領域の一部を拡大した様子を例示的に示す図である。

【図5】図４のＸ１－Ｘ１’線に沿って切断された様子を例示的に示す断面図である。

【図6】図４のＸ２－Ｘ２’線に沿って切断された様子を例示的に示す断面図である。

【図7】図４のＸ１－Ｘ１’線に沿って切断された様子を例示的に示す断面図である。

【発明を実施するための形態】

【0010】

以下、本発明の一部の実施形態を例示的な図面により詳細に説明する。各図面の構成要素に参照符号を付するにあたり、同一の構成要素に対しては他の図面上に表示される際にも可能な限り同一の符号を付するようにしていることに留意しなければならない。また、本発明の実施形態を説明するにあたり、関連した公知の構成または機能に関する具体的な説明が本発明の実施形態に対する理解を妨げると判断される場合には、その詳細な説明は省略する。

【0011】

図１は、本発明の一実施形態に係るイメージセンシング装置の構成を概略的に示すブロック図である。
図１を参照すると、イメージセンシング装置は、受光領域（ｌｉｇｈｔ ｒｅｃｅｉｖｉｎｇ ｒｅｇｉｏｎ）１０、ロウドライバ（ｒｏｗ ｄｒｉｖｅｒ）２０、相関二重サンプラ（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｅｒ、ＣＤＳ）３０、アナログ－デジタルコンバータ（ａｎａｌｏｇ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）４０、出力バッファ（ｏｕｔｐｕｔ ｂｕｆｆｅｒ）５０、カラムドライバ（ｃｏｌｕｍｎ ｄｒｉｖｅｒ）６０、およびタイミングコントローラ（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ）７０を含むことができる。

【0012】

受光領域１０は、ロウ（ｒｏｗ）方向およびカラム（ｃｏｌｕｍｎ）方向に連続的に配列された複数のユニットピクセルを含むことができる。各ユニットピクセルは、外部から入射した光を光電変換し、入射光に対応する電気的信号（ピクセル信号）を生成することができる。ピクセル信号は、ピクセルトランジスタにより読み出され、イメージ生成のために用いられることができる。

【0013】

受光領域１０は、入射光を集光させるためのマイクロレンズを含むことができる。マイクロレンズは、１つのマイクロレンズが隣接する４つのユニットピクセルをカバーする構造に形成されることができる。例えば、１つのマイクロレンズを介して入射した光は、ピクセル分離構造（素子分離構造）であるＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により４つのチャネルに分かれ、当該ピクセルの光電変換領域に入射することができる。または、マイクロレンズは、各ユニットピクセル毎に１つずつ形成されることができる。マイクロレンズの上部には、マイクロレンズを保護し、マイクロレンズにより発生し得るフレア（ｆｌａｒｅ）現象を防止するためのレンズキャッピング膜が形成されることができる。このようなレンズキャッピング膜は、低温酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）を含むことができる。

【0014】

受光領域１０のユニットピクセルは、ロウ選択信号、リセット信号、および転送信号のような駆動信号をロウドライバ２０から提供を受けることができる。ユニットピクセルは、駆動信号が受信されると活性化され、ロウ選択信号、リセット信号、および転送信号に対応する動作を行うことができる。

【0015】

ロウドライバ２０は、タイミングコントローラ７０のような制御回路から提供される制御信号に基づいてユニットピクセルを動作させることができる。ロウドライバ２０は、受光領域１０の少なくとも１つのロウラインに連結された少なくとも１つのユニットピクセルを選択することができる。ロウドライバ２０は、複数のロウラインのうち少なくとも１つのロウラインを選択するためのロウ選択信号を生成することができる。選択されたロウラインのユニットピクセルから生成されたピクセル信号は、相関二重サンプラ３０に出力されることができる。

【0016】

相関二重サンプラ３０は、相関二重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ）方式を用いて、ユニットピクセルの所望しないオフセット（ｏｆｆｓｅｔ）値を除去することができる。相関二重サンプラ３０は、タイミングコントローラ７０から提供されたクロック信号に基づいて、基準信号の電圧レベルと、複数のカラムラインを介して受光領域１０から受信するピクセル信号の電圧レベルとを順次サンプリングおよびホールディングすることができる。相関二重サンプラ３０は、基準信号とピクセル信号を相関二重サンプリング（ＣＤＳ）信号としてアナログ－デジタルコンバータ４０に出力することができる。

【0017】

アナログ－デジタルコンバータ４０は、相関二重サンプラ３０から受信するＣＤＳ信号をデジタル信号に変換することができる。アナログ－デジタルコンバータ４０は、タイミングコントローラ７０から提供されるランプ信号と、相関二重サンプラ3０から提供されるＣＤＳ信号とを互いに比較して比較信号を生成することができる。アナログ－デジタルコンバータ４０は、タイミングコントローラ７０から提供されるランプ信号に基づいて比較信号のレベル遷移（ｔｒａｎｓｉｔｉｏｎ）時間をカウントし、カウント値を出力バッファ５０に出力することができる。

【0018】

出力バッファ５０は、アナログ－デジタルコンバータ4０から提供されるそれぞれのカラム単位のデータをタイミングコントローラ７０の制御に応じて一時的に格納することができる。出力バッファ５０は、イメージセンシング装置と連結された他の装置との間の転送（または、処理）速度の差を補償するインターフェースとして動作することができる。

【0019】

カラムドライバ６０は、タイミングコントローラ７０の制御に応じて出力バッファ５０のカラムを選択し、選択された出力バッファ５０のカラムに一時的に格納されたデータを順次出力することができる。

【0020】

タイミングコントローラ７０は、ロウドライバ２０、アナログ－デジタルコンバータ４０、出力バッファ５０、およびカラムドライバ６０の動作を制御するための信号を生成することができる。タイミングコントローラ７０は、イメージセンシング装置の各構成の動作に求められるクロック信号、タイミングコントロールのための制御信号、およびロウまたはカラムを選択するためのアドレス信号を、ロウドライバ２０、アナログ－デジタルコンバータ４０、出力バッファ５０、およびカラムドライバ６０に提供することができる。

【0021】

図２は、図１における受光領域の概略的な平面構造を例示的に示す図である。
図２を参照すると、受光領域１０は、ピクセル領域１１０、バッファ領域１２０、およびダミーマイクロレンズ領域１３０を含むことができる。

【0022】

ピクセル領域１１０は、受光領域１０の中央部に位置することができ、ロウ方向およびカラム方向に連続的に配列された複数のユニットピクセル（ＰＸｓ）を含むことができる。複数のユニットピクセルそれぞれは、入射した光を電気的信号に変換する光電変換素子を含むことができる。光電変換素子は、フォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏｇａｔｅ）、またはピン留めフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏ ｄｉｏｄｅ）を含むことができる。

【0023】

隣接するユニットピクセルの光電変換素子は、素子分離膜によりユニットピクセル単位に分離されることができる。素子分離膜は、半導体基板がエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を含むことができる。例えば、素子分離膜は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を含むことができる。

【0024】

複数のユニットピクセル（ＰＸｓ）は、レッドカラーフィルタ（ｒｅｄ ｃｏｌｏｒ ｆｉｌｔｅｒ、Ｒ）、グリーンカラーフィルタ（ｇｒｅｅｎ ｃｏｌｏｒ ｆｉｌｔｅｒ、Ｇ）、およびブルーカラーフィルタ（ｂｌｕｅ ｃｏｌｏｒ ｆｉｌｔｅｒ、Ｂ）のいずれか１つのフィルタを含むことができる。レッドカラーフィルタ（Ｒ）、グリーンカラーフィルタ（Ｇ）、およびブルーカラーフィルタ（Ｂ）は、ＲＧＧＢベイヤーパターン（Ｂａｙｅｒ ｐａｔｔｅｒｎ）状に配列されることができる。カラーフィルタ（Ｒ、Ｇ、Ｂ）間には、隣接するカラーフィルタ間のクロストークを防止するためのグリッド構造物が形成されることができる。グリッド構造物は、金属（例えば、タングステン）を含むことができる。

【0025】

ピクセル領域１１０において、カラーフィルタ（Ｒ、Ｇ、Ｂ）上には、入射光を集光させるためのマイクロレンズを含むことができる。例えば、マイクロレンズは、図３に示すように、１つのマイクロレンズ（ＭＬ）が隣接する４つのユニットピクセル（ＰＸｓ）をカバーする構造に形成されることができる。１つのマイクロレンズを介して入射した光は、ＤＴＩにより４つのチャネルに分かれ、当該ユニットピクセルの光電変換素子に入射することができる。または、マイクロレンズは、各ユニットピクセル（ＰＸ）毎に１つずつ形成されてもよい。

【0026】

マイクロレンズの上部には、マイクロレンズを保護し、マイクロレンズにより発生し得るフレア（ｆｌａｒｅ）現象を防止するためのレンズキャッピング膜が形成されることができる。レンズキャッピング膜は、ピクセル領域１１０を全体的にカバーし、かつ、ダミーマイクロレンズ領域１３０まで延びて形成されることができる。このようなレンズキャッピング膜は、低温酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）を含むことができる。

【0027】

バッファ領域１２０は、ピクセル領域１１０の外郭に位置することができる。例えば、バッファ領域１２０は、ピクセル領域１１０とダミーマイクロレンズ領域１３０との境界領域であり、ピクセル領域１１０とダミーマイクロレンズ領域１３０との間に位置することができる。バッファ領域１２０において、半導体基板の上部にはカラーフィルタおよびマイクロレンズが形成されず、グリッド構造物およびレンズキャッピング膜がピクセル領域１１０から延びて形成されることができる。

【0028】

ダミーマイクロレンズ領域１３０は、ピクセル領域１１０のマイクロレンズ上に形成されたレンズキャッピング膜のピールオフ（ｐｅｅｌ ｏｆｆ）を防止するための領域であり、ピクセル領域１1０を囲む形態でバッファ領域１２０の外郭に位置することができる。ダミーマイクロレンズ領域１３０は、三次元構造のダミーマイクロレンズを含むことができ、ダミーマイクロレンズの全部または一部は、レンズキャッピング膜によりカバーされることができる。例えば、１つのレンズキャッピング膜がピクセル領域１１０とバッファ領域１２０を全体的にカバーし、かつ、ダミーマイクロレンズ領域１３０のエッジ領域まで延びて形成されることができる。

【0029】

ダミーマイクロレンズ領域１３０において、バッファ領域１２０と隣接する領域（第１ダミーマイクロレンズ領域）には、グリッド構造物がバッファ領域１２０のグリッド構造物から延びて形成されることができ、第１ダミーマイクロレンズ領域の外郭にある領域（第２ダミーマイクロレンズ領域）には、半導体基板を全体的に覆う遮光膜が形成されることができる。ダミーマイクロレンズおよびレンズキャッピング膜は、グリッド構造物および遮光膜の上に位置することができる。

【0030】

ダミーマイクロレンズは、レンズキャッピング膜のピールオフを防止し、かつ、遮光膜の損傷を防止するための三次元構造のアンチピールオフ（ａｎｔｉ－ｐｅｅｌ ｏｆｆ）構造を含むことができる。例えば、ダミーマイクロレンズは、ピクセル領域１１０のマイクロレンズのような凸レンズの形態を有するが、この際、そのサイズがマイクロレンズよりも大きく形成されることで、レンズキャッピング膜との接触面積を増加させ、かつ、隣接するダミーマイクロレンズ間の空間にレンズキャッピング膜がよりよく挟まれるようにし、レンズキャッピング膜が容易に剥離しないようにすることができる。

【0031】

また、ダミーマイクロレンズ領域１３０は、複数のアラインパターン（ａｌｉｇｎ ｐａｔｔｅｒｎｓ）を含むことができる。アラインパターンは、半導体基板内で互いに離隔するように任意の位置に選択的に形成されることができる。アラインパターンは、ピクセル領域１１０に形成された素子分離膜のようなトレンチアイソレーション構造に形成されることができる。例えば、アラインパターンは、ピクセル領域１１０の素子分離膜と同一の幅および深さにエッチングされたトレンチ内に絶縁物が埋め込まれたＤＴＩ構造に形成されることができる。このようなアラインパターンは、ピクセル領域１１０の素子分離構造物が形成される際にともに形成されることができる。

【0032】

図４は、図２の受光領域における点線で示されたエッジ（ｅｄｇｅ）領域の一部を拡大した様子を例示的に示す図である。また、図５は、図４のＸ１－Ｘ１’線に沿って切断された様子を例示的に示す断面図であり、図６は、図４のＸ２－Ｘ２’線に沿って切断された様子を例示的に示す断面図である。

【0033】

図４～図６を参照すると、受光領域１０は、基板層２１０、反射防止膜２２０、グリッド構造物２３２、２３４、遮光膜２３６、カラーフィルタ層２４０、オーバーコーティング層２５０、レンズ層２６２、２６４、およびレンズキャッピング膜２７０を含むことができる。

【0034】

基板層２１０は、第１面および第１面と対向する第２面を含む半導体基板を含むことができる。この際、第１面は、光が入射する面であってもよい。半導体基板２１０は、単結晶状態（Ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｔａｔｅ）であってもよく、シリコン含有材料を含んでもよい。例えば、半導体基板２１０は、単結晶のシリコン含有材料を含むことができる。半導体基板２１０は、イオン注入工程により注入されたＰ型不純物を含むことができる。

【0035】

半導体基板２１０の内部には、光電変換素子２１２、光電変換素子２１２間を素子分離させるための素子分離膜２１４、およびダミーマイクロレンズ領域１３０に位置し、オーバーレイを測定するためのアラインパターン２１６を含むことができる。

【0036】

光電変換素子２１２は、入射光を電気的信号に変換させることができ、素子分離膜２１４により定義された領域に形成されることができる。光電変換素子２１２は、イオン注入工程により半導体基板２１０にＮ型不純物が注入されることで形成されることができる。光電変換素子２１２は、フォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏｇａｔｅ）、またはピン留めフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏ ｄｉｏｄｅ）を含むことができる。

【0037】

素子分離膜２１４は、ピクセル領域１１０内で光電変換素子２１２が形成される領域を定義し、光電変換素子２１２を光学的および電気的に分離させることができる。素子分離膜２１４は、半導体基板２１０が一定深さにエッチングされたトレンチ内に絶縁物が埋め込まれたトレンチアイソレーション構造を含むことができる。例えば、素子分離膜２１４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造に形成されることができる。

【0038】

アラインパターン２１６は、オーバーレイ測定のためのパターンとして、ダミーマイクロレンズ領域１３０の半導体基板２１０内に形成されることができる。アラインパターン２１６は、素子分離膜２１４のようなトレンチアイソレーション構造に形成されることができる。例えば、アラインパターン２１６は、素子分離膜２１４のトレンチと同一の幅および深さにエッチングされたトレンチ内に絶縁物が埋め込まれたＤＴＩ構造に形成されることができる。このようなアラインパターン２１６は、素子分離膜２１４が形成される際にともに形成されることができるが、素子分離膜２１４と物理的に分離されることができる。アラインパターン２１６におけるトレンチ間の間隔は、素子分離膜２１４におけるトレンチ間の間隔よりも大きくてもよい。

【0039】

アラインパターン２１６は、図４に示すように、ダミーマイクロレンズ領域１３０内で互いに離隔するように位置する複数のアラインパターンを含むことができる。図４では各アラインパターン２１６がＸ方向およびＹ方向に沿って延びた５つのトレンチが互いに交差して連結された格子構造を有する場合が例示的に示されているが、これに限定されない。

【0040】

反射防止膜２２０は、半導体基板２１０の第１面における入射光の反射を防止するためのものであり、半導体基板２１０の第１面上に位置することができる。反射防止膜２２０は、光を透過させるとともに絶縁性を有することができ、屈折率（ｎ１）が半導体基板２１０の屈折率（ｎ２）よりも小さい（ｎ１＜ｎ２）透明絶縁膜を含むことができる。このような反射防止膜２２０は、第１面に形成し得る段差を補償するための平坦化層の役割を行うこともできる。

【0041】

グリッド構造物２３２、２３４は、反射防止膜２２０上に位置することができる。グリッド構造物２３２、２３４は、光を遮断させる材料として、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、または銅（Ｃｕ）などの金属またはエア（ａｉｒ）を含むことができる。ピクセル領域１１０におけるグリッド構造物２３２は、カラーフィルタ２４０の境界領域に形成され、隣接するカラーフィルタ間のクロストークを防止することができる。グリッド構造物２３４は、ダミーマイクロレンズ領域１３０で反射防止膜２２０上に位置することができる。例えば、グリッド構造物２３４は、バッファ領域１２０と隣接する第１ダミーマイクロレンズ領域でバッファ領域１２０のグリッド構造物から延びて形成されることができる。または、グリッド構造物２３４は、バッファ領域１２０のグリッド構造物と物理的に分離するように形成されてもよい。

【0042】

図５に示すように、ピクセル領域１１０のエッジ領域に位置するグリッド構造物２３２は、シェーディング偏差（Ｓｈａｄｉｎｇ ｖａｒｉａｔｉｏｎｓ）を改善するために、各ユニットピクセルのＣＲＡ（Ｃｈｉｅｆ ｒａｙ ａｎｇｌｅ）に対応するように所定の間隔だけピクセル領域１１０の外郭方向にシフト（ｓｈｉｆｔｅｄ）することができる。例えば、グリッド構造物２３２は、素子分離膜２１４とアラインせず、ＣＲＡに対応するように所定の間隔だけ外郭方向にシフトすることができる。これに対し、ダミーマイクロレンズ領域１３０に位置するグリッド構造物２３４は、シフトせず、アラインパターン２１６とアラインするように位置することができる。

【0043】

遮光膜２３６は、ダミーマイクロレンズ領域１３０で第１ダミーマイクロレンズ領域の外郭に該当する第２ダミーマイクロレンズ領域の反射防止膜２２０上に位置することができる。遮光膜２３６は、第２ダミーマイクロレンズ領域を全体的にカバーすることで、入射光が第２ダミーマイクロレンズ領域の半導体基板２１０内に入射しないようにすることができる。

【0044】

カラーフィルタ層２４０は、反射防止膜２２０上でグリッド構造物２３２により定義された領域に形成されることができる。カラーフィルタ層２４０は、特定色の可視光を選択的に通過させるカラーフィルタを含むことができる。例えば、カラーフィルタ層２４０は、ベイヤーパターン状に配列されたレッドフィルタ（Ｒ）、グリーンフィルタ（Ｇ）、およびブルーフィルタ（Ｂ）を含むことができる。このようなカラーフィルタは、ピクセル領域１１０で各ユニットピクセルに対応して形成されてもよく、バッファ領域１２０およびダミーマイクロレンズ領域１３０には形成されなくてもよい。

【0045】

オーバーコーティング層２５０は、カラーフィルタ層２４０による段差を補償するために、カラーフィルタ層２４０上に形成されることができる。オーバーコーティング層２５０は、バッファ領域１２０およびダミーマイクロレンズ領域１３０では、反射防止膜２２０、グリッド構造物２３４、および遮光膜２３６をカバーするように形成されることができる。オーバーコーティング層２５０は、レンズ層２６２と同一の物質を含むことができる。

【0046】

レンズ層２６２、２６４は、オーバーコーティング層２５０上に形成されることができる。レンズ層２６２、２６４は、ピクセル領域１１０に位置するマイクロレンズ２６２、およびダミーマイクロレンズ領域１３０に位置するダミーマイクロレンズ２６４を含むことができる。バッファ領域１２０には、レンズ層２６2、２６４が形成されなくてもよい。

【0047】

マイクロレンズ２６２は、入射光を集光させ、対応するユニットピクセルの光電変換素子２１２に入射するようにすることができる。マイクロレンズ２６２は、上述した図３に示すように、１つのマイクロレンズ２６２が隣接する４つのユニットピクセルをカバーする構造に形成されることができる。ダミーマイクロレンズ２６４は、レンズキャッピング膜２７０のピールオフを防止し、かつ、遮光膜の損傷を防止するための三次元構造のアンチピールオフ（ａｎｔｉ－ｐｅｅｌ ｏｆｆ）構造を含むことができる。例えば、ダミーマイクロレンズ２６４は、ピクセル領域１１０のマイクロレンズ２６２のような凸レンズの形態を有するが、この際、そのサイズがマイクロレンズよりも大きく形成されることで、レンズキャッピング膜２７０との接触面積を増加させ、かつ、隣接するダミーマイクロレンズ２６４間の空間にレンズキャッピング膜２７０がよりよく挟まれる形態に形成されることができる。

【0048】

マイクロレンズ２６２は、シェーディング偏差を改善するために、各ユニットピクセルのＣＲＡに対応するように所定の間隔だけピクセル領域１１０の外郭方向にシフト（ｓｈｉｆｔｅｄ）することができる。例えば、マイクロレンズ２６２は、素子分離膜２１４およびグリッド構造物２３２とアラインせず、ＣＲＡに対応するように所定の間隔だけ外郭方向にシフトすることができる。これに対し、ダミーマイクロレンズ２６４は、シフトせず、グリッド構造物２３４およびアラインパターン２１６とアラインするように位置することができる。

【0049】

レンズキャッピング膜２７０は、マイクロレンズ２６２を保護し、マイクロレンズ２６２により発生し得るフレア（ｆｌａｒｅ）現象を防止することができる。レンズキャッピング膜２７０は、レンズ層２６２、２６４およびオーバーコーティング層２５０の上に形成されることができる。例えば、レンズキャッピング膜２７０は、ピクセル領域１１０およびダミーマイクロレンズ領域１３０ではレンズ層２６２、２６４上に形成され、レンズ層２６２、２６４が形成されていないバッファ領域１２０ではオーバーコーティング層２５０上に形成されることができる。レンズキャッピング膜２７０は、ピクセル領域１１０からダミーマイクロレンズ領域１３０まで延びる１つの膜で形成されることができる。

【0050】

レンズキャッピング膜２７０は、ダミーマイクロレンズ領域１３０を全体的にカバーするか、またはダミーマイクロレンズ領域１３０の一部の領域をカバーするように形成されることができる。ダミーマイクロレンズ２６４は、ピクセル信号を生成するためのレンズではなく、レンズキャッピング膜２７０のピールオフ（ｐｅｅｌ ｏｆｆ）を防止するために形成されるレンズであるため、レンズキャッピング膜２７０がダミーマイクロレンズ２６４を全てカバーする必要はない。したがって、ダミーマイクロレンズ領域１３０のエッジ領域に存在するダミーマイクロレンズ２６４は、レンズキャッピング膜２７０によりカバーされなくてもよい。

【0051】

上述した図５の実施形態において、グリッド構造物２３２は、隣接するマイクロレンズ２６２間の境界領域に対応するように位置し、グリッド構造物２３４は、隣接するダミーマイクロレンズ２６４間の境界領域とアラインするように形成される場合が例示的に示されている。しかし、図７に示すように、ピクセル領域１１０のグリッド構造物２３６は、マイクロレンズ２６２間の境界領域だけでなく、マイクロレンズ２６２の中心部に対応するように位置してもよく、ダミーマイクロレンズ領域１３０のグリッド構造物２３８は、ダミーマイクロレンズ２６４間の境界領域だけでなく、ダミーマイクロレンズ２６４の中心部とアラインするように位置してもよい。

【0052】

また、上述した図５および図６の実施形態では半導体基板２１０の第１面上に形成される構成のみが示されているが、第２面上には光電変換素子２１２により生成された光電荷を読み出してピクセル信号を出力するための素子（例えば、ピクセルトランジスタ）が形成されることができる。

【0053】

以上の説明は本発明の技術思想を例示的に説明したものにすぎず、本発明が属する技術分野における通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲内で様々な修正および変形が可能である。

【0054】

したがって、本発明に開示された実施形態は、本発明の技術思想を限定するためのものではなく説明するためのものであって、このような実施形態により本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は、後述する特許請求の範囲により解釈されなければならず、それと同等な範囲内の全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

【符号の説明】

【0055】

１１０：ピクセル領域
１２０：バッファ領域
１３０：ダミーマイクロレンズ領域
２１０：半導体基板
２１４：素子分離膜
２１６：アラインパターン
２６２：マイクロレンズ
２６４：ダミーマイクロレンズ
２７０：レンズキャッピング膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】