特開 2024-82786 増幅回路およびそれを備える質量分析装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024082786

(43)【公開日】2024-06-20

(54)【発明の名称】増幅回路およびそれを備える質量分析装置

(51)【国際特許分類】

   H03F 1/56 20060101AFI20240613BHJP

   H03F 3/30 20060101ALI20240613BHJP

   H01J 49/02 20060101ALI20240613BHJP

【ＦＩ】

H03F1/56

H03F3/30

H01J49/02 200

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022196887

(22)【出願日】2022-12-09

(71)【出願人】

【識別番号】501387839

【氏名又は名称】株式会社日立ハイテク

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】小原 拓也

(72)【発明者】

【氏名】西元 琢真

(72)【発明者】

【氏名】古矢 勇夫

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA17

5J500AA45

5J500AC36

5J500AC62

5J500AF06

5J500AF15

5J500AH10

5J500AH19

5J500AH25

5J500AH29

5J500AK05

5J500AK18

5J500AK48

5J500AM02

5J500AM05

5J500AM08

5J500AM23

5J500AS15

5J500AT01

5J500AT06

5J500WU07

(57)【要約】

【課題】発熱とサイズの増加を抑制しながら、高周波動作化と大電力化を実現することが可能な増幅回路を提供する。
【解決手段】増幅回路１０１は、所定の電流量の電流を第１配線Ｌ１に出力する第１電流源回路１１３と、入力信号の電圧を増幅する電圧増幅回路１１０と、第１配線Ｌ１と電圧増幅回路１１０の出力との間に接続され、電圧増幅回路１１０から出力された信号の電圧をシフトする第１レベルシフト回路１１１と、第１配線Ｌ１に接続され、第１配線Ｌ１における信号を増幅する第１ボルテージフォロワ１１７と、第１配線Ｌ１と電圧増幅回路１１０の出力との間に接続された第１キャパシタ２１０と、を備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力信号に応じた出力信号を出力する増幅回路であって、
所定の電流量を第１配線に出力する第１電流源回路と、
前記入力信号の電圧を増幅する電圧増幅回路と、
前記第１配線と前記電圧増幅回路の出力との間に接続され、前記電圧増幅回路から出力された信号の電圧をシフトする第１レベルシフト回路と、
前記第１配線に接続され、前記第１配線における信号を増幅する第１ボルテージフォロワと、
前記第１配線と前記電圧増幅回路の前記出力との間に接続された第１キャパシタと、
を備えている、
増幅回路。

【請求項2】

請求項１に記載の増幅回路において、
前記第１キャパシタは、前記第１配線に寄生する寄生容量を充電することが可能な電流供給能力を有し、
前記電圧増幅回路は、前記第１キャパシタを充電することが可能な電流供給能力を有する、
増幅回路。

【請求項3】

請求項１に記載の増幅回路において、
前記第１レベルシフト回路は、前記第１配線と前記電圧増幅回路の前記出力との間に直列接続された抵抗素子と電圧素子とを備え、
前記第１キャパシタは、前記電圧素子と並列接続されている、
増幅回路。

【請求項4】

請求項１に記載の増幅回路は、さらに、
所定の電流量を、前記第１配線とは異なる第２配線に出力する第２電流源回路と、
前記第２配線と前記電圧増幅回路の出力との間に接続され、前記電圧増幅回路から出力された信号の電圧をシフトする第２レベルシフト回路と、
前記第２配線に接続され、前記第２配線における信号を増幅する第２ボルテージフォロワと、
前記第２配線と前記電圧増幅回路の前記出力との間に接続された第２キャパシタと、
を備え、
前記第１ボルテージフォロワの出力と前記第２ボルテージフォロワの出力が合成され、前記出力信号として出力される、
増幅回路。

【請求項5】

請求項３に記載の増幅回路を備えた質量分析装置であって、
前記質量分析装置は、検出対象のイオン化した試料のみを通過させる分離ユニットを備え、
前記抵抗素子と前記第１キャパシタによって規定されるカットオフ周波数が、前記分離ユニットの共振周波数よりも高くなるように、前記第１キャパシタの容量値が設定されている、
質量分析装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅回路およびそれを備える質量分析装置に関し、特に増幅回路および質量分析装置の高周波動作と大電力化の両方を図る技術に関する。

【背景技術】

【0002】

増幅回路の高周波動作を図る技術が、例えば特許文献１に記載されている。すなわち、特許文献１には、高利得化と広帯域化の両方を図るために、ソース接地トランジスタ、ドレイン接地トランジスタおよび帰還抵抗とを備える複数の増幅器を多段化（カスケード接続）して、増幅回路を構成することが示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－９６３０８号

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に示されているように、増幅器を多段化すると、増幅回路の占有面積（以下、単にサイズとも称する）が大きくなるという課題がある。また、高利得化と広帯域化の両方を図る増幅器は、一般的に消費電力が高くなるという課題もある。

【0005】

本発明の目的は、発熱とサイズの増加を抑制しながら、高周波動作化と大電力化の両方を実現することが可能な増幅回路、およびその増幅回路を備えた質量分析装置を提供することにある。

【0006】

本発明の他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0007】

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0008】

すなわち、一実施の形態に係る増幅回路は、所定の電流量を第１配線に出力する第１電流源回路と、入力信号の電圧を増幅する電圧増幅回路と、第１配線と電圧増幅回路の出力との間に接続され、電圧増幅回路から出力された信号の電圧をシフトする第１レベルシフト回路と、第１配線に接続され、第１配線における信号を増幅する第１ボルテージフォロワと、第１配線と電圧増幅回路の出力との間に接続された第１キャパシタと、を備えている。

【0009】

また、他の実施の形態においては、質量分析装置が提供される。他の実施の形態に係る質量分析装置では、それに用いられる増幅回路として好適な特性を有する増幅回路を備えている。

【発明の効果】

【0010】

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、発熱とサイズの増加を抑制しながら、高周波動作化と大電力化を実現することが可能な増幅回路、およびその増幅回路を備えた質量分析装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る増幅回路の構成を示す回路図である。

【図2】比較例に係る増幅回路の構成を示す回路図である。

【図3】（Ａ）～（Ｃ）は、比較例に係る増幅回路の動作を説明するための波形図である。

【図4】（Ａ）～（Ｄ）は、実施の形態１に係るキャパシタの効果を説明するための波形図である。

【図5】（Ａ）および（Ｂ）は、実施の形態１に係る増幅回路と比較例に係る増幅回路の出力信号を示す波形図である。

【図6】（Ａ）および（Ｂ）は、実施の形態２に係る増幅回路を説明するための回路図である。

【図7】実施の形態３に係る質量分析装置の構成を示すブロック図である。

【図8】実施の形態３に係るＲＦ信号発生部の構成を示す回路図である。

【図9】実施の形態に係る式を示す図である。

【発明を実施するための形態】

【0012】

実施の形態について、図面を参照して説明する。なお、以下に説明する実施の形態は特許請求の範囲に係る発明を限定するものではなく、また実施の形態の中で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0013】

（実施の形態１）
＜増幅回路の全体構成＞
図１は、実施の形態１に係る増幅回路の構成を示す回路図である。図１において、１０１は、増幅回路を示している。

【0014】

増幅回路１０１は、電圧増幅回路１１０と、第１レベルシフト回路１１１と、第１キャパシタ２１０と、第２レベルシフト回路１１２と、第２キャパシタ２２０と、第１電流源回路１１３と、第２電流源回路１１４と、正電源１１５と、負電源１１６と、第１ボルテージフォロワ１１７と、第２ボルテージフォロワ１１８とを備えている。

【0015】

電圧増幅回路１１０の出力端子は、第１レベルシフト回路１１１と第２レベルシフト回路１１２とに接続されている。第１電流源回路１１３は正電源１１５に接続され、第１電流源回路１１３と第１レベルシフト回路１１１とは第１配線Ｌ１によって接続されている。また、第２電流源回路１１４は負電源１１６に接続され、第２電流源回路１１４と第２レベルシフト回路１１２とは第２配線Ｌ２によって接続されている。すなわち、電圧増幅回路１１０の出力端子と正電源１１５との間に、第１電流源回路１１３と、第1レベルシフト回路１１１とが直列に接続され、電圧増幅回路１１０の出力端子と負電源１１６との間に、第２電流源回路１１４と、第２レベルシフト回路１１２とが直列に接続されている。

【0016】

第１ボルテージフォロワ１１７は、正電源１１５と増幅回路１０１の出力端子との間に接続され、第１ボルテージフォロワ１１７の入力端子は第１配線Ｌ１に接続されている。また、第２ボルテージフォロワ１１８は、負電源１１６と増幅回路１０１の出力端子との間に接続され、第２ボルテージフォロワ１１８の入力端子は第２配線Ｌ２に接続されている。すなわち、正電源１１５と負電源１１６との間に、第１ボルテージフォロワ１１７と第２ボルテージフォロワ１１８とが直列に接続されている。

【0017】

＜増幅回路を構成する各回路の構成＞
次に、増幅回路１０１を構成する各回路について、図１を参照しながら説明する。

【0018】

電圧増幅回路１１０は、入力端子に供給される入力信号ＶＩＮの電圧振幅を増幅し、増幅された電圧振幅を有する出力信号Ｓｖｇを出力端子から出力する。

【0019】

第１レベルシフト回路１１１は、負荷抵抗１１９とＮチャンネル型ＭＯＳ（電界効果）トランジスタ（以下、Ｎ型トランジスタとも称する）Ｑ１とを備えている。負荷抵抗１１９は、Ｎ型トランジスタＱ１のソースと電圧増幅回路１１０の出力端子との間に接続され、Ｎ型トランジスタＱ１のドレインとゲートは、第１配線Ｌ１の一方の端部に接続されている。なお、Ｎ型トランジスタＱ１は、ドレインとゲートとを接続することで、ダイオード（電圧素子）として機能する。

【0020】

第１キャパシタ２１０の一方の端子は、Ｎ型トランジスタＱ１のソースに接続され、他方の端子は、Ｎ型トランジスタＱ１のドレインおよびゲートに接続されている。

【0021】

第２レベルシフト回路１１２は、負荷抵抗１２０とＰチャンネル型ＭＯＳトランジスタ（以下、Ｐ型トランジスタとも称する）Ｑ２とを備えている。負荷抵抗１２０は、Ｐ型トランジスタＱ２のソースと電圧増幅回路１１０の出力端子との間に接続され、Ｐ型トランジスタＱ２のドレインとゲートは、第２配線Ｌ２の一方の端部に接続されている。Ｐ型トランジスタＱ２も、ドレインとゲートとを接続することで、ダイオード（電圧素子）として機能する。

【0022】

第２キャパシタ２２０の一方の端子は、Ｐ型トランジスタＱ２のソースに接続され、他方の端子は、Ｐ型トランジスタＱ２のドレインおよびゲートに接続されている。

【0023】

第１レベルシフト回路１１１は、電圧増幅回路１１０からの出力信号Ｓｖｇを入力として、正極側のレベルシフト信号Ｓｈｓを第１配線Ｌ１に出力する。すなわち、第１レベルシフト回路１１１は、Ｎ型トランジスタＱ１により構成されたダイオードによって規定される電圧分、出力信号Ｓｖｇを正電源１１５側にシフトさせたレベルシフト信号Ｓｈｓを出力する。

【0024】

また、第２レベルシフト回路１１２は、電圧増幅回路１１０からの出力信号Ｓｖｇを入力として、負極側のレベルシフト信号Ｓｌｓを第２配線Ｌ２に出力する。すなわち、第２レベルシフト回路１１２は、Ｐ型トランジスタＱ２により構成されたダイオードによって規定される電圧分、出力信号Ｓｖｇを負電源１１６側にシフトさせたレベルシフト信号Ｓｌｓを出力する。

【0025】

第１および第２キャパシタ２１０、２２０については、後で説明するので、ここでは説明を省略する。

【0026】

第１電流源回路１１３は、第１配線Ｌ１の他端に接続され、第１配線Ｌ１を介して第１レベルシフト回路１１１に、所定の値（電流量）の駆動電流Ｉｈｓを出力する。同様に、第２電流源回路１１４は、第２配線Ｌ２の他端に接続され、第２配線Ｌ２を介して第２レベルシフト回路１１２に、所定の値の駆動電流Ｉｌｓを出力する。

【0027】

第１ボルテージフォロワ１１７は、実施の形態１では、ソースフォロワ回路によって構成されている。すなわち、第１ボルテージフォロワ１１７は、ドレイン接地接続のＮ型トランジスタＱ３と負荷抵抗１２１とを備えている。Ｎ型トランジスタＱ３のドレインは、正電源１１５に接続され、ソースは、負荷抵抗１２１を介して増幅回路１０１の出力端子に接続され、ゲートは、第１配線Ｌ１に接続されている。

【0028】

第２ボルテージフォロワ１１８も、実施の形態１では、ソースフォロワ回路によって構成されている。すなわち、第２ボルテージフォロワ１１８は、ドレイン接地接続のＰ型トランジスタＱ４と負荷抵抗１２２とを備えている。Ｐ型トランジスタＱ４のドレインは、負電源１１６に接続され、ソースは、負荷抵抗１２２を介して増幅回路１０１の出力端子に接続され、ゲートは、第２配線Ｌ２に接続されている。

【0029】

第1ボルテージフォロワ１１７は、Ｎ型トランジスタＱ３のゲートを入力端子として、第1配線Ｌ１における正極側のレベルシフト信号Ｓｈｓを入力し、Ｎ型トランジスタＱ３のソースを出力端子として、正極側のレベルシフト信号Ｓｈｓに応じた正極側の出力信号Ｓｈｐを出力する。これに対して、第２ボルテージフォロワ１１８は、Ｐ型トランジスタＱ４のゲートを入力端子として、第２配線Ｌ２における負極側のレベルシフト信号Ｓｌｓを入力し、Ｐ型トランジスタＱ４のソースを出力端子として、負極側のレベルシフト信号Ｓｌｓに応じた負極側の出力信号Ｓｌｐを出力する。

【0030】

出力信号Ｓｈｐと出力信号Ｓｌｐとが、負荷抵抗１２１と１２２を介して合成（加算）され、増幅回路１０１の出力信号ＯＵＴ（＝Ｓｈｐ＋Ｓｌｐ）となる。

【0031】

増幅回路１０１は、機能的に大別すると、電圧増幅段と、レベルシフト段と、出力段とによって構成されていると見なすことができる。

【0032】

ここで、入力段は、電圧増幅回路１１０を備えた部分に該当する。電圧増幅回路１１０は、例えば設計段階で、予め電圧増幅率が設定され、設定された電圧増幅率を有している。入力段は、この予め設定された電圧増幅率に従って、入力信号ＶＩＮの電圧を増幅して、増幅された出力信号Ｓｖｇを出力する。

【0033】

レベルシフト段は、正極側の第１レベルシフト回路１１１と、第１電流源回路１１３と、負極側の第２レベルシフト回路１１２と、第２電流源回路１１４とによって構成された部分に該当する。

【0034】

第１レベルシフト回路１１１は、増幅によって得られた出力信号Ｓｖｇを入力として、正極側のレベルシフト信号Ｓｈｓを出力するものである。ここで、レベルシフト信号Ｓｈｓは、第１電流源回路１１３から第１配線Ｌ１に出力される駆動電流Ｉｈｓのうち、Ｎ型トランジスタＱ１に流れる電流分により定まる電圧分だけ、出力信号Ｓｖｇを正極側にレベルシフトした値になる。すなわち、Ｎ型トランジスタＱ１によって構成されるダイオードを電流が流れることにより、このダイオードで生じる電圧分だけ、出力信号Ｓｖｇが正極側にレベルすることになる。

【0035】

同様に、第２レベルシフト回路１１２は、増幅によって得られた出力信号Ｓｖｇを入力として、負極側のレベルシフト信号Ｓｌｓを出力するものである。ここで、レベルシフト信号Ｓｌｓは、第２電流源回路１１４から第２配線Ｌ２に出力される駆動電流Ｉｌｓのうち、Ｐ型トランジスタＱ２に流れる電流分により定まる電圧分だけ、出力信号Ｓｖｇを負極側にレベルシフトした値になる。すなわち、Ｐ型トランジスタＱ２によって構成されるダイオードを電流が流れることにより、このダイオードで生じる電圧分だけ、出力信号Ｓｖｇが負極側にレベルすることになる。

【0036】

第１レベルシフト回路１１１と第２レベルシフト回路１１２に接続された第１キャパシタ２１０と第２キャパシタ２２０は、第１配線Ｌ１と第２配線Ｌ２に寄生する寄生容量を充電する役割を持っている。第１配線Ｌ１に寄生する容量としては、例えば当該第２配線に接続されている回路、例えば第１ボルテージフォロワ１１７の入力端子の寄生容量等がある。第１ボルテージフォロワ１１７の入力端子の寄生容量としては、例えばＮ型トランジスタＱ３のゲート容量等が挙げられる。第２配線Ｌ２に寄生する容量も、第１配線Ｌ１に寄生する容量と同様であり、例えば当該配線Ｌ２に接続されている回路、例えば第２ボルテージフォロワ１１８の入力端子の寄生容量等がある。第２ボルテージフォロワ１１８の入力端子の寄生容量としては、例えばＰ型トランジスタＱ４のゲート容量等が挙げられる。

【0037】

なお、本明細書では、特に明示の必要がない場合には、容量の充電は、放電と充電の両方を意味している。

【0038】

出力段は、正極側の第１ボルテージフォロワ１１７と、負極側の第２ボルテージフォロワ１１８とによって構成された部分に該当する。ボルテージフォロワは、ＭＯＳトランジスタと負荷抵抗を備えている。第１ボルテージフォロワ１１７は、正極側のレベルシフト信号Ｓｈｓを入力とし、Ｎ型トランジスタＱ３の閾値分だけ電圧降下した出力信号Ｓｈｐを出力する。この時、正極側のレベルシフト信号Ｓｈｓの電圧が、Ｎ型トランジスタＱ３に閾値を超える電圧となると、Ｎ型トランジスタＱ３は、ＯＮ状態となり、正極側の電流を流すことになる。すなわち、レベルシフト信号Ｓｈｓの電圧に応じた電流が、Ｎ型トランジスタＱ３を介して、正電源１１５から増幅回路１０１の出力端子に流れることになる。

【0039】

第２ボルテージフォロワ１１８も、第１ボルテージフォロワ１１７と同様である。すなわち、第２ボルテージフォロワ１１８は、負極側のレベルシフト信号Ｓｌｓを入力とし、Ｐ型トランジスタＱ４の閾値分だけ電圧降下した出力信号Ｓｌｐを出力する。この時、レベルシフト信号Ｓｌｓの電圧が、Ｐ型トランジスタＱ４に閾値を超える電圧になると、Ｐ型トランジスタＱ４はＯＮ状態となり、負極側の電流を流すことになる。すなわち、レベルシフト信号Ｓｌｓの電圧に応じた電流が、Ｐ型トランジスタＱ４を介して、負電源１１６から増幅回路１０１の出力端子に流れることになる。

【0040】

入力信号ＶＩＮの電圧が、接地電圧を基準として、正極側と負極側とに、例えば交互に変化することにより、この正極側の電流を流す動作と負極側の電流を流す動作が交互に行われ、出力段はプッシュプル動作を実現することになる。

【0041】

図１では、ボルテージフォロワとしてソースフォロワ回路を用いる場合を説明したが、これに限定されるものではない。例えば、ＭＯＳトランジスタではなく、バイポーラトランジスタを用いる場合には、第１および第２ボルテージフォロワ１１７、１１８は、エミッタフォロワ回路によって構成されることになる。

【0042】

＜第１および第２キャパシタ＞
次に、レベルシフト回路１１１、１１２に接続された第１キャパシタ２１０および第２キャパシタ２２０の効果を説明する。第２キャパシタ２２０の効果は、第１キャパシタ２１０の効果と同様であるため、ここでは第１キャパシタ２１０についてのみ説明する。

【0043】

理解を容易にするために、先ず第１および第２レベルシフト回路に第１および第２キャパシタ２１０，２２０が接続されていない増幅回路を比較例として説明する。

【0044】

＜＜比較例＞＞
図２は、比較例に係る増幅回路の構成を示す回路図である。同図に示した増幅回路３０１は、図１に示した増幅回路１０１と類似している。主な相違点は、図２に示した増幅回路３０１は、図１に示した第１および第２キャパシタ２１０、２２０を備えていない点である。図２において、Ｉｈｓは、第１レベルシフト回路１１１のＮ型トランジスタＱ１を駆動するために、第１電流源回路１１３が出力する所定の値の駆動電流を示し、Ｖｈｈは、第１レベルシフト回路１１１によるレベルシフト電圧を示している。

【0045】

図３は、比較例に係る増幅回路の動作を説明するための波形図である。ここで、図３（Ａ）は、第１ボルテージフォロワ１１７の入力信号の電流波形を示し、図３（Ｂ）は、第１ボルテージフォロワ１１７の入力信号の電圧波形を示し、図３（Ｃ）は、増幅回路３０１の出力信号ＯＵＴの波形を示している。図３（Ａ）～（Ｃ）において、横方向に延在し、符号０が付された破線は、接地電圧（０Ｖ）もしくは基準電流（０Ａ）を示している。

【0046】

区間ｔＡにおいて、第１ボルテージフォロワ１１７の入力電圧が、図３（Ｂ）に示されているように、０Ｖから上昇し始める。すると、図３（Ａ）に示されているように、第１ボルテージフォロワ１１７に入力電流が流れる。第１ボルテージフォロワ１１７の入力電圧の値が最大となった時点（区間ｔＡから区間ｔＢへ遷移するとき）、すなわち、入力電圧の変化量が０になった時点で、第１ボルテージフォロワ１１７に流れる入力電流は０Ａとなる。

【0047】

区間ｔＢでは、図３（Ｂ）に示されているように、入力電圧が最大値から低下し始める。すると、図３（Ａ）に示されているように、負の電流が流れ始める。入力電圧の値が０Ｖになった時点（区間ｔＢから区間ｔＣに遷移するとき）、すなわち、入力電圧の変化量が最大となった時点で、流れる入力電流の値は最大となる。この区間ｔＢから区間ｔＣに遷移するときに、図３（Ｂ）に示されているように、入力電圧は正の電圧から負の電圧に切り替わる。このとき、第１ボルテージフォロワ１１７の入力端子に付随する寄生容量が放電し、符号３１０で示すように、過渡的に大電流Ｉｈｔ（図２）が流れる。寄生容量を放電するための過渡的な大電流Ｉｈｔは、第１電流源回路１１３から供給されることになる。

【0048】

しかしながら、第１電流源回路１１３は、第１レベルシフト回路１１１に駆動電流Ｉｈｓを出力しているため、過渡的な大電流Ｉｈｔが第１ボルテージフォロワ１１７に流れることによって、第１レベルシフト回路１１１に流れる駆動電流の値が変動することになる。供給されている駆動電流が変動することによって、第１レベルシフト回路１１１のレベルシフト電圧Ｖｈｈが変動する。

【0049】

第１レベルシフト回路１１１が出力する正極側のレベルシフト信号Ｓｈｓは、電圧増幅回路１１０の出力信号Ｓｖｇをレベルシフト電圧Ｖｈｈだけレベルシフトした信号に相当する。その結果、レベルシフト信号Ｓｈｓも同様に変動することになる。

【0050】

レベルシフト信号Ｓｈｓは第１ボルテージフォロワ１１７の入力信号であるため、この入力信号も、図３（Ｂ）において符号３２０で示されているように、過渡的な大電流Ｉｈｔによって歪のある信号となる。さらに、第１ボルテージフォロワ１１７の出力信号の波形は、第１ボルテージフォロワ１１７の入力信号を、Ｎ型トランジスタＱ３の閾値分だけ電圧降下したものであるため、増幅回路３０１の出力信号ＯＵＴは、図３（Ｃ）において符号３３０で示すような歪を含んだ波形となる。

【0051】

＜＜第１および第２キャパシタによる効果＞＞
次に、図１に示したように、第１キャパシタ２１０および第２キャパシタ２２０が設けられている場合を説明する。

【0052】

図４は、実施の形態１に係るキャパシタの効果を説明するための波形図である。同図には、第１キャパシタ２１０が流す電流と、第１ボルテージフォロワ１１７の入力電圧と、第１ボルテージフォロワ１１７の入力電流とが、簡易的に示されている。ここで、図４（Ａ）は第１ボルテージフォロワ１１７の入力電流の波形を示し、図４（Ｂ）は第１キャパシタ２１０が流す電流の波形を示している。また、図４（Ｃ）は第１ボルテージフォロワ１１７の入力電圧の波形を示し、図４（Ｄ）は増幅回路１０１の出力信号ＯＵＴの波形を示している。

【0053】

図４（Ａ）～（Ｄ）において、横方向に延在し、符号０が付された破線は、接地電圧（０Ｖ）あるいは基準電流０Ａを示している。これらの図において、破線より上側が、正極側であり、下側が、負極側である。

【0054】

出力段を構成する第１ボルテージフォロワ１１７では、Ｎ型トランジスタＱ３のゲートが、第１配線ＬＩに接続された入力端子として機能する。Ｎ型トランジスタＱ３のゲートには、寄生のゲート容量が付随するため、第１配線Ｌ１には寄生容量が付随し、第１キャパシタ２１０には、第１配線Ｌ１における寄生容量が接続されていることになる。

【0055】

区間ｔＡにおいて、第１ボルテージフォロワ１１７の入力電圧が、図４（Ｃ）に示されているように０Ｖから上昇すると、図４（Ａ）に示すように、第１ボルテージフォロワ１１７に入力電流が流れる。区間ｔＡから区間ｔＢに遷移するときに、図４（Ｃ）に示されているように、第１ボルテージフォロワ１１７の入力電圧の値が最大値に到達し、入力電圧の変化量が０となり、図４（Ａ）に示されているように、第１ボルテージフォロワ１１７に流れる入力電流が０Ａになる。

【0056】

区間ｔＢでは、第１ボルテージフォロワ１１７の入力電圧が、図４（Ｃ）に示すように、最大値から低下し始める。入力電圧が低下し始めると、図４（Ａ）に示すように、第１ボルテージフォロワ１１７には、負（負極側）の入力電流が流れ始める。この負の入力電流の値は、第１ボルテージフォロワ１１７の入力電圧の値が、図４（Ｃ）に示すように、０Ｖに到達したとき、すなわち入力電圧の変化量が最大となったときに、最大となる。

【0057】

区間ｔＢから区間ｔＣへ遷移するとき、第１ボルテージフォロワ１１７の入力電圧が、図４（Ｃ）に示すように、正（正極側）の電圧から負（負極側）の電圧に切り替わる。このとき、第１ボルテージフォロワ１１７の入力端子に付随する寄生容量が放電することになり、図４（Ａ）において符号４１０で示すように過渡的に大電流が流れることになる。

【0058】

実施の形態１においては、この過渡的な大電流が、図４（Ｂ）に示すように、第１キャパシタ２１０に流れ、第１キャパシタ２１０が充電されることになる。これにより、第１レベルシフト回路１１１に流れる駆動電流Ｉｈｓの値が、過渡的な大電流で変動するのを防ぐことが可能となり、一定の値に保つことが可能となる。

【0059】

レベルシフト回路１１１に流れる電流の値を一定に保つことで、レベルシフト回路１１１でシフトするレベルシフト電圧が変動するのを防ぐことが可能となり、正極側のレベルシフト信号Ｓｈｓが安定して出力されることになる。その結果、図４（Ｄ）に示すように、増幅回路１０１の出力信号ＯＵＴは、歪が低減された信号となる。

【0060】

区間ｔＣから区間ｔＤでは、正極側と負極側とが入れ替わるが、区間ｔＡから区間ｔＢと同様な動作が行われる。以降、区間ｔＥ以降は、区間ｔＡから区間ｔＤと同様な動作が繰り返される。区間ｔＣから区間ｔＤでは、区間ｔＡから区間ｔＢと極性が入れ替わるため、図４（Ａ）に示されているように、区間ｔＤから区間ｔＥに遷移するときに、第１ボルテージフォロワ１１７の入力端子に付随する寄生容量は充電されることになる。このとき、第１キャパシタ２１０は、図４（Ｂ）に示すように、寄生容量を充電するために放電することになる。

【0061】

これら一連の動作により、第１配線Ｌ１に付随する寄生容量を充放電するために過渡的な大電流が流れた場合においても、増幅回路１０１の出力信号ＯＵＴを低歪みの信号とすることが可能である。なお、図４（Ｄ）において、出力信号ＯＵＴの正極側は、第1ボルテージフォロワ１１７から出力され、負極側は、第２ボルテージフォロワ１１８から出力される。

【0062】

第１キャパシタ２１０によって充放電される寄生容量として、第１ボルテージフォロワ１１７の入力端子に付随する寄生容量を例にして説明したが、第１キャパシタ２１０によって充放電される寄生容量は、これだけに限定されるものではない。すなわち、第１キャパシタ２１０は、第１ボルテージフォロワ１１７の入力端子に付随する寄生容量だけでなく、第１配線Ｌ１に付随する寄生容量を充放電し、第１レベルシフト回路に流れる電流を安定化するものである。

【0063】

第１配線Ｌ１に付随する寄生容量により発生する過渡的な大電流を低減するために、第１キャパシタ２１０は、充放電動作を行うことになる。実施の形態１に係る第１キャパシタ２１０は、第１配線Ｌ１に付随する寄生容量を充電（充放電）することが可能な電流供給能力を有している。また、第１キャパシタ２１０は、電圧増幅回路１１０によって駆動されるため、電圧増幅回路１１０は、第１キャパシタ２１０を充電（充放電）することが可能な電流供給能力を有している。これにより、実施の形態１では、過渡的な大電流を、第１キャパシタ２１０の充放電で相殺することが可能となる。

【0064】

図５は、実施の形態１に係る増幅回路と比較例に係る増幅回路の出力信号を示す波形図である。ここで、図５（Ａ）は、図２で述べた比較例に係る増幅回路の出力信号の波形を示し、図５（Ｂ）は、実施の形態１に係る増幅回路の出力信号の波形を示している。

【0065】

図５において、６１０、６２０は、増幅回路に入力される入力信号の電圧波形を示し、６１１、６２１は、増幅回路から出力された出力信号の電圧波形を示している。

【0066】

図５（Ａ）に示されているように、比較例に係る増幅回路では、出力信号が最大値に到達する付近で歪みが発生している。これに対して、実施の形態１に係る増幅回路では、レベルシフト回路に接続したキャパシタの充電（充放電）によって、レベルシフト回路に供給される電流の変動が低減され、図５（Ｂ）に示されているように、出力信号が最大値に到達する付近でも歪みが除去されている。すなわち、信号波形の歪みを低減しながら、プッシュプル動作によって大振幅の出力信号を得ることが可能となる。

【0067】

＜発熱とサイズ増加の抑制＞
前記した過渡的な大電流によって発生する出力信号の波形歪みは、第１および第２レベルシフト回路に駆動電流Ｉｈｓ、Ｉｌｓを供給する第１および第２電流源回路１１３、１１４の構成によって対策することも可能である。すなわち、第１および第２電流源回路を、多段化された複数の単位電流源回路によって構成し、第１および第２電流源回路を高出力インピーダンス化することで、過渡的な大電流が発生しても、駆動電流Ｉｈｓ、Ｉｌｓへの影響を抑制することが可能である。

【0068】

しかしながら、複数の単位電流源回路を多段化するためには、それによって構成される第１および第２電流源回路１１３、１１４に給電する正電源１１５および負電源１１６を高電圧（絶対値的に高い電圧）化することが不可欠となる。正電源１１５および負電源１１６を高電圧化すると、第１および第２ボルテージフォロワ１１７、１１８で発生する熱が大きくなり、発熱の問題が生じることになる。また、第１および第２電流源回路のそれぞれを、複数の単位電流源回路によって構成することになるため、第１および第２電流源回路を構成する半導体素子の個数が増加し、第１および第２電流源回路のサイズが大きくなり、ひいては増幅回路のサイズが大きくなる。

【0069】

実施の形態１に係る増幅回路においては、第１および第２キャパシタによって、出力信号の波形歪みを低減することが可能であるため、第１および第２キャパシタに加えて、第１および第２電流源回路１１３、１１４を多段化した単位電流源回路によって構成するようにしても、多段化する単位電流源回路の段数を低減することが可能である。第１および第２キャパシタを設けるために、その分、サイズが大きくなるが、単位電流源回路の段数を低減することができるため、サイズの増加を抑制することが可能である。また、段数を低減することができるため、正電源１１５および負電源１１６の高電圧化を抑制することが可能であり、発熱を抑制することが可能である。

【0070】

また、実施の形態１においては、第１および第２レベルシフト回路は、直列接続されたＭＯＳトランジスタと負荷抵抗とによって構成されるため、少ない素子数で構成することが可能であり、サイズの増加を抑制することが可能である。

【0071】

（実施の形態２）
図６は、実施の形態２に係る増幅回路を説明するための回路図である。ここで、図６（Ａ）は、実施の形態２に係る増幅回路の構成を示す回路図である。また、図６（Ｂ）は、実施の形態２に係る増幅回路を説明するための比較回路の構成を示す回路図である。

【0072】

図６（Ａ）には、図１に示した増幅回路の一部分（正極側）に該当する部分のみが示されている。すなわち、図６（Ａ）には、図１に示した第１レベルシフト回路１１１、第１電流源回路１１３および第１ボルテージフォロワ１１７に該当する部分のみが示され、他の部分は省略されているが、負極側の構成は、トランジスタがＰ型トランジスタに代わるだけで、図６（Ａ）と同様な構成である。

【0073】

実施の形態２においては、第１電流源回路１１３が、１個の単位電流源回路ＵＶＩによって構成されている。図６（Ａ）では、この単位電流源回路ＵＶＩの電圧降下が、符号Ｖｉで示されている。

【0074】

実施の形態１と同様に、第１レベルシフト回路１１１には、第１キャパシタ２１０が接続されている。これにより、前記したように、過渡的な大電流が流れても、第１キャパシタ２１０が充放電することで、出力信号の波形歪みを低減することが可能である。言い換えるならば、過渡的な大電流が、第１キャパシタ２１０によって相殺されることになる。

【0075】

そのため、第１電流源回路１１３の出力インピーダンスが比較的低くても、第１レベルシフト回路１１１に供給される駆動電流が、過渡的な大電流によって変動するのを防ぐことが可能である。

【0076】

図６（Ｂ）に示した比較例は、図６（Ａ）と類似している。相違点は、図６（Ｂ）では、第１キャパシタは設けられていない点と、第１電流源回路１１３が、２個の単位電流源回路ＵＶＩを多段化した構成となっている点である。

【0077】

図６（Ｂ）に示した単位電流源回路ＵＶＩは、図６（Ａ）に示したものと同じである。図６（Ｂ）では、単位電流源回路ＵＶＩを多段化することで、第１レベルシフト回路１１１に供給する駆動電流Ｉｈｓは、図６（Ａ）の駆動電流Ｉｈｓと同じ値になるが、第１電流源回路１１３の出力インピーダンスを高くすることができる。これにより、図６（Ｂ）に示した比較例においても、過渡的に大電流が流れても、第１レベルシフト回路に供給される駆動電流が変動するのを抑制し、出力信号の波形歪みを抑制することは可能である。

【0078】

しかしながら、図６（Ａ）と（Ｂ）とで、第１ボルテージフォロワ１１７が出力する信号Ｓｈｐの電圧を同じ値となるようにするためには、正電源１１５の電圧が、図６（Ａ）と（Ｂ）とでは異なることになる。

【0079】

すなわち、図６（Ａ）において、正電源１１５の正電圧をＶＨｊとし、信号Ｓｈｐを所定の電圧値にするために、第１ボルテージフォロワ１１７を構成するＮ型トランジスタＱ３にソース・ドレイン間には、電圧Ｖｑｃが印加されるものとする。

【0080】

これに対して、図６（Ｂ）の構成では、同じ所定の電圧値の信号Ｓｈｐを得るためには、第１電流源回路１１３が２段の単位電流源回路ＵＶＩによって構成されているため、第１電流源回路１１３での電圧降下は、２倍の電圧降下Ｖｉとなり、図６（Ｂ）における正電源の正電圧ＶＨｋは、図９に示した式（１）で表される値となる。したがって、図６（Ｂ）の構成では、第１ボルテージフォロワ１１７を構成するＮ型トランジスタＱ３のソース・ドレイン間には、図９に示した式（２）で求められる電圧Ｖｑｉが印加されることになる。すなわち、第１電流源回路１１３を多段の単位電流源回路によって構成した場合、増幅回路を高電圧動作させることが必要となり、第１ボルテージフォロワ１１７に印加される電圧が大きくなり、消費電力が増加し、消費電力の増加により回路が発熱してしまう。

【0081】

発熱により半導体素子の温度が、その半導体素子の定格を超えてしまう危険性があるため、発熱を抑制するためにヒートシンクや冷却ファンを用いることがあるが、そうした冷却機構の搭載は回路サイズの拡大や製作コストの増加に直結するため、望ましくない。

【0082】

実施の形態２によれば、１個の単位電流源回路と、第１および第２キャパシタによって、出力信号の波形歪みを抑制することが可能であり、サイズの増加と発熱を抑制することが可能である。

【0083】

（実施の形態３）
実施の形態３では、実施の形態１で述べた増幅回路を備える質量分析装置を説明する。図７は、実施の形態３に係る質量分析装置の構成を示すブロック図である。図７において、７０１は、質量分析装置を示している。

【0084】

質量分析装置７０１は、前処理ユニットから送液された分析対象の試料をイオン化するイオン源７１０と、イオン化した分析試料７２８を収束する収束ユニット７１１と、収束したイオンを質量電荷比に応じてフィルタリングし、検出対象のイオン化した試料のみを通過させる分離ユニット７１２と、通過したイオン化した試料をコンバージョンダイノード７１４に衝突させ、イオン化した試料を電子７１５に変化し、その電子をシンチレータ７１６に入射させ、電子量に応じた光子を出力する検出ユニット７１３とで構成された測定ユニット７０２を備えている。さらに、質量分析装置７０１は、検出ユニット７１３から出力される光子に応じた電気信号を出力する検知器７１７と、検知器７１７から出力される電気信号を処理する分析結果処理ユニット７１８と、測定ユニット７０２を駆動する駆動器７１９と、測定ユニット７０２を監視するモニタ７２０と、各部位に電力を供給する電源７２１と、質量分析を制御する制御ユニット７２２とを備えている。

【0085】

制御ユニット７２２は、交流信号を発生するＲＦ信号発生ユニット７２３と、直流信号を発生するＤＣ信号発生ユニット７２４と、入力された信号を共振回路により昇圧して出力する発振ユニット７２５と、発振ユニット７２５から入力された信号を処理して、分離ユニット７１２に含まれるＭＳフィルタ７２７に出力する前処理ユニット７２６とを備えている。

【0086】

次に、イオン化された分析試料７２８が検出ユニット７１３に到達するまでの動作を、図７を用いて説明する。

【0087】

分離ユニット７１２に含まれるＭＳフィルタ７２７は、四本の電極から構成されており、相対する電極の極性を同じとして、直流電圧Ｕと交流電圧Ｖcos（ωt）とを重ねた合わせた電圧が印加される。この印加される電圧の値は、図９に示した式（３）によって表される。ＭＳフィルタ７２７は、式（３）によって表される電圧に応じた電場を形成する。なお、式（３）において、ω＝２πｆ、ｆは、交流電圧の周波数、Ｖは、交流電圧の最大値を表している。

【0088】

イオン化された分析試料７２８は、分離ユニット７１２のＭＳフィルタ７２７が形成する電場に入射すると、上下左右に振動しながら検出ユニット７１３の方向に進むことになる。このとき、ＭＳフィルタ７２７に印加する電圧値に対して、特定の質量分析比ｍ／ｚをもつイオンのみが安定した振幅運動をしてＭＳフィルタ７２７を通り抜け、検出ユニット７１３に到達する。一方で、その他の質量分析比ｍ／ｚをもつイオンは振幅が大きくなり発散して、電極に衝突してしまう。これにより、検出ユニット７１３には対象とした質量分析比ｍ／ｚをもつイオンのみが到達することになる。

【0089】

質量分析装置７０１で測定されるイオンの質量分析比ｍ／ｚは、ＭＳフィルタ７２７に印加される交流電圧の大きさＶと、その振動数ωと、ＭＳフィルタ７２７の電極間の距離２ｒoで設定され、質量分析比ｍ／ｚは、図９に示した式（４）で表される。なお、式（４）において、^２は、二乗を表している。

【0090】

この質量分析比ｍ／ｚの式（４）から、質量の大きいイオンを分析するためには交流電圧の値Ｖを大きくし、距離ｒｏと振動数ωの値を小さくすることが考えられる。しかしながら、現実の質量分析装置７０１の構造上、距離ｒｏは数ｍｍ以下にすることが出来ず、振動数ωを小さくしすぎるとイオンが十分に振動することが出来なくなる。そのため、イオンの測定範囲を拡大し、質量の大きいイオンを分析するには交流電圧の値Ｖを大きくすることで可能となる。また、質量分析装置７０１の分解能は、ＭＳフィルタ７２７の電極の組み立て精度や電極表面の加工精度、直流電圧Ｕの値と交流電圧の値Ｖの安定度および交流電圧の振動数ωに依存する。振動数ωはイオンがＭＳフィルタ７２７を通過する際の振動回数を決定し、振動回数が多いと高い分解能が得られることから、振動数ωが高く、ＭＳフィルタ７２７の電極が長い方が、分解能が高い装置となる。これらの要因から、質量分析装置７０１の測定範囲拡大と分解能の向上にはＭＳフィルタ７２７に印加される電圧が高電圧かつ高周波数であることが求められる。

【0091】

図７に示したように、ＭＳフィルタ７２７には、ＲＦ信号発生ユニット７２３から出力された交流信号が発振ユニット７２５で昇圧されたのち前処理ユニット７２６を経てＭＳフィルタ７２７に印加される。ＭＳフィルタ７２７に印加される信号は、高い周波数安定性が必須となるために、発振ユニット７２５には高いＱ値を実現するＬＣ回路が使用されるが、このＬＣ回路で高電圧化、高周波数化を両立するためには、ＲＦ信号発生ユニット７２３からの駆動電流を増加させることが必須である。

【0092】

図８は、実施の形態３に係るＲＦ信号発生ユニットの構成を示す回路図である。図８には、図７に示したＲＦ信号発生ユニット７２３の具体的な一例と、ＲＦ信号発生ユニット７２３からの信号が供給される発振ユニット７２５とが示されている。

【0093】

ＲＦ信号発生ユニット７２３は、ＲＦ信号を発生する発生ユニット７３０と増幅回路とを備えている。図８においては、増幅回路として、図１に示した増幅回路１０１が用いられている。

【0094】

増幅回路１０１の構成および動作等は、実施の形態１で既に述べているので、詳しい説明は省略する。発生ユニット７３０は、周期的に電圧が変化する交流信号を発生する。この交流信号が、入力信号ＶＩＮとして増幅回路１０１に入力される。増幅回路１０１の出力端子は発振ユニット７２５を構成するＬＣ回路に接続されている。これにより、増幅回路１０１から出力された出力信号である交流信号は、ＬＣ回路に供給され、ＬＣ回路を介して、前処理ユニット７２６に供給され、さらに分離ユニット７１２の電極に供給されることになる。

【0095】

図８からも理解されるように、第１キャパシタ２１０と負荷抵抗１１９とは、第１配線Ｌ１と電圧増幅回路１１０の出力端子との間で直列接続されている。そのため、第１キャパシタ２１０と負荷抵抗１１９とによって、フィルタ（以下、第1フィルタとも称する）が構成されているものと見なすことができる。同様に、第２キャパシタ２２０と負荷抵抗１２０とでフィルタ（以下、第２フィルタとも称する）が構成されているものと見なすことができる。

【0096】

実施の形態３においては、第１フィルタおよび第２フィルタのカットオフ周波数が、分離ユニット７１２の共振周波数よりも高くなるよう、第１キャパシタ２１０、第２キャパシタ２２０および負荷抵抗１１９、１２０の値が設定されている。より具体的に述べると、分離ユニット７１２（図７）のＭＳフィルタ７２７の共振周波数よりも、第１および第２フィルタのカットオフ周波数が高くになるように、キャパシタおよび負荷抵抗の値が設定されている。

【0097】

これにより、増幅回路１０１によって増幅されて、高い駆動電流となっている交流信号を、サイズの増加および発熱を抑制しながら、発振ユニット７２５へ供給することが可能となる。発振ユニット７２５に供給される交流信号を高い駆動電流とすることで、ＭＳフィルタ７２７に印加される電圧を高電圧化することが可能である。また、増幅回路１０１においては波形の歪みを抑制することができ、第１フィルタおよび第２フィルタのカットオフ周波数が、ＭＳフィルタの共振周波数よりも高くなっているため、電圧増幅回路１１０からの出力信号を歪ませることなく、ＭＳフィルタ７２７に伝達することができる。

【0098】

すなわち、ＭＳフィルタ７２７に印加する電圧の高電圧化と高周波化を図ることができ、質量分析装置７０１の測定範囲拡大と、分解能の向上を、質量分析装置のサイズの拡大と発熱増加を招くことなく実現することが可能となる。

【0099】

実施の形態１～３で説明した増幅回路１０１は、１つの半導体チップに形成されていても良いし、複数のディスクリートの半導体素子を組み合わせて構成するようにしてもよい。

【0100】

なお、実施の形態１～３では、ボルテージフォロワを例にして説明したが、ボルテージフォロワに限定されるものではない。すなわち、ボルテージフォロワの代わりに電流を増幅する電流増幅回路を用いるようにしてもよい。

【0101】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【符号の説明】

【0102】

１０１、３０１ 増幅回路
１１９、１２０、１２１、１２２ 負荷抵抗
Ｌ１ 第１配線
Ｌ２ 第２配線
Ｑ１、Ｑ３ Ｎ型トランジスタ
Ｑ２、Ｑ４ Ｐ型トランジスタ
ＵＶＩ 単位電流源回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】