特開 2024-85114 スイッチング電源装置及びスイッチング制御回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024085114

(43)【公開日】2024-06-26

(54)【発明の名称】スイッチング電源装置及びスイッチング制御回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240619BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022199467

(22)【出願日】2022-12-14

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002000

【氏名又は名称】弁理士法人栄光事務所

(72)【発明者】

【氏名】横田 猛昭

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS04

5H730AS05

5H730BB13

5H730BB14

5H730DD04

5H730EE59

5H730FD01

5H730FF02

5H730FG05

5H730FG11

(57)【要約】

【課題】電力効率を改善したスイッチング電源装置及びスイッチング制御回路を提供する。
【解決手段】エラーアンプが、帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとの誤差信号Ｖｅｒｒ１を出力する。ＰＷＭ制御回路２５が、誤差信号Ｖｅｒｒ１に応じたデューティ比のＰＷＭ信号ＶｐｗｍをトランジスタＭ１に対して出力する。帰還信号Ｖｆｂを出力する電圧検出用抵抗Ｒ１，Ｒ２にトランジスタＭ２を直列接続させる。サンプルホールド回路２２が、トランジスタＭ２がオンのときに誤差信号Ｖｅｒｒ１をサンプリングし、トランジスタＭ２がオフのときに誤差信号Ｖｅｒｒ１をホールドしてＰＷＭ制御回路２５に出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力電圧を昇圧または降圧した出力電圧を出力するためのコイルと、
前記コイルに供給される前記入力電圧をオンオフするトランジスタと、
前記出力電圧を分圧して帰還信号を出力する電圧検出用抵抗と、
前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング電源装置であって、
前記電圧検出用抵抗に直列接続されたスイッチと、
前記スイッチがオンのときに前記誤差信号をサンプリングし、前記スイッチがオフのときに前記誤差信号をホールドして、前記ＰＷＭ制御回路に出力する、または、前記スイッチがオンのときに前記帰還信号をサンプリングし、前記スイッチがオフのときに前記帰還信号をホールドして、前記エラーアンプに出力するサンプルホールド回路とをさらに備えた
スイッチング電源装置。

【請求項2】

請求項１に記載のスイッチング電源装置において、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置。

【請求項3】

請求項２に記載のスイッチング電源装置において、
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記スイッチのオンオフ周期に同期している、
スイッチング電源装置。

【請求項4】

入力電圧を昇圧または降圧した出力電圧を出力するためのコイルに供給される入力電圧をオンオフするトランジスタを制御するスイッチング制御回路であって、
前記出力電圧を分圧する電圧検出用抵抗から出力された帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記電圧検出用抵抗に直列接続されたスイッチがオンのときに前記誤差信号をサンプリングし、前記スイッチがオフのときに前記誤差信号をホールドして、前記ＰＷＭ制御回路に出力する、または、前記スイッチがオンのときに前記帰還信号をサンプリングし、前記
スイッチがオフのときに前記帰還信号をホールドして、前記エラーアンプに出力するサンプルホールド回路とを備えた
スイッチング制御回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング電源装置及びスイッチング制御回路、に関する。

【背景技術】

【0002】

従来、スイッチング電源装置１００は、図５に示すように、トランジスタＭ１をオンオフすることにより、コイルＬに間欠的に入力電圧Ｖ_ＩＮを供給し、入力電圧Ｖ_ＩＮを降圧した出力電圧Ｖ_ＯＵＴとして出力する（特許文献１）。スイッチング電源装置１００においては、エラーアンプ２１が出力電圧Ｖ_ＯＵＴに応じた帰還信号と基準電圧の誤差信号を出力し、ＰＷＭ制御回路２５が誤差信号に応じたデューティのＰＷＭ信号をトランジスタＭ１のゲートに出力している。これにより、出力電圧Ｖ_ＯＵＴが所望の電圧となるようにフィードバック制御することができる。

【0003】

上述したスイッチング電源装置１００によれば、帰還信号は、出力電圧Ｖ_ＯＵＴを電圧検出用抵抗Ｒ１，Ｒ２で分圧した電圧であり、電圧検出用抵抗Ｒ１，Ｒ２には出力電圧Ｖ_ＯＵＴから電圧検出用抵抗Ｒ１，Ｒ２の抵抗値に応じた電流が常に消費される。電圧検出用抵抗Ｒ１，Ｒ２で消費される電流は、スイッチング電源装置１００の電力効率を下げることになり、特に負荷電流が少ない軽負荷時には効率の悪化が顕著となる、という課題があった。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－１５８７２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上述した事情に鑑みてなされたものであり、その目的は、電力効率を改善したスイッチング電源装置及びスイッチング制御回路を提供することにある。

【課題を解決するための手段】

【0006】

前述した目的を達成するために、本発明に係るスイッチング電源装置及びスイッチング制御回路は、下記の［１］～［４］を特徴としている。
［１］
入力電圧を昇圧または降圧した出力電圧を出力するためのコイルと、
前記コイルに供給される前記入力電圧をオンオフするトランジスタと、
前記出力電圧を分圧して帰還信号を出力する電圧検出用抵抗と、
前記帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路とを備えた
スイッチング電源装置であって、
前記電圧検出用抵抗に直列接続されたスイッチと、
前記スイッチがオンのときに前記誤差信号をサンプリングし、前記スイッチがオフのときに前記誤差信号をホールドして、前記ＰＷＭ制御回路に出力する、または、前記スイッチがオンのときに前記帰還信号をサンプリングし、前記スイッチがオフのときに前記帰還信号をホールドして、前記エラーアンプに出力するサンプルホールド回路とをさらに備えた
スイッチング電源装置であること。
［２］
［１］に記載のスイッチング電源装置において、
前記ＰＷＭ制御回路の入力に接続された位相補償容量と、
前記帰還信号が前記基準電圧を含む一定範囲から外れたことを検出すると前記位相補償容量を充電または放電する充放電回路とを有する、
スイッチング電源装置であること。
［３］
［２］に記載のスイッチング電源装置において、
前記充放電回路は、
前記位相補償容量を充電する第１の電流源と、
前記位相補償容量を放電する第２の電流源と、
前記帰還信号と前記一定範囲の上限値とを比較し、比較結果を出力する第１のコンパレータと、
前記第１のコンパレータから前記帰還信号が前記上限値を越えたことを示す比較結果が出力されると、リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の一方を前記位相補償容量に接続する信号の出力を保持する第１のラッチ回路と、
前記帰還信号と前記一定範囲の下限値とを比較し、比較結果を出力する第２のコンパレータと、
前記第２のコンパレータから前記帰還信号が前記下限値を下回ったことを示す比較結果が出力されると、前記リセット信号が入力されるまで前記第１の電流源及び前記第２の電流源の他方を前記位相補償容量に接続する信号の出力を保持する第２のラッチ回路とを有し、
前記リセット信号は、前記スイッチのオンオフ周期に同期している、
スイッチング電源装置であること。
［４］
入力電圧を昇圧または降圧した出力電圧を出力するためのコイルに供給される入力電圧をオンオフするトランジスタを制御するスイッチング制御回路であって、
前記出力電圧を分圧する電圧検出用抵抗から出力された帰還信号と基準電圧との誤差信号を出力するエラーアンプと、
前記誤差信号に応じたデューティ比のＰＷＭ信号を前記トランジスタに対して出力するＰＷＭ制御回路と、
前記電圧検出用抵抗に直列接続されたスイッチがオンのときに前記誤差信号をサンプリングし、前記スイッチがオフのときに前記誤差信号をホールドして、前記ＰＷＭ制御回路に出力する、または、前記スイッチがオンのときに前記帰還信号をサンプリングし、前記スイッチがオフのときに前記帰還信号をホールドして、前記エラーアンプに出力するサンプルホールド回路とを備えた
スイッチング制御回路であること。

【発明の効果】

【0007】

本発明に係るスイッチング電源装置及びスイッチング制御回路によれば、電力効率を改善したスイッチング電源装置及びスイッチング制御回路を提供することができる。

【0008】

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

【図面の簡単な説明】

【0009】

【図1】図１は、第１実施形態における本発明のスイッチング電源装置としてのＤＣ／ＤＣコンバータを示す回路図である。

【図2】図２は、第２実施形態における本発明のスイッチング電源装置としてのＤＣ／ＤＣコンバータを示す回路図である。

【図3】図３は、第３実施形態における本発明のスイッチング電源装置としてのフライバックＤＣ／ＤＣコンバータを示す回路図である。

【図4】図４は、第４実施形態における本発明のスイッチング電源装置としてのＤＣ／ＤＣコンバータを示す回路図である。

【図5】図５は、従来のスイッチング電源装置としてのＤＣ／ＤＣコンバータの一例を示す回路図である。

【発明を実施するための形態】

【0010】

（第１実施形態）
本発明に関する具体的な第１実施形態について、図１を参照しながら以下に説明する。

【0011】

図１に示すスイッチング電源装置としてのＤＣ／ＤＣコンバータ１は、入力端子ＩＮに供給される直流の入力電圧Ｖ_ＩＮを降圧して出力端子ＯＵＴから直流の出力電圧Ｖ_ＯＵＴとして出力する。

【0012】

ＤＣ／ＤＣコンバータ１は、コイルＬと、コイルＬに供給する入力電圧Ｖ_ＩＮをオンオフするトランジスタＭ１と、コイルＬに流れる電流を整流するダイオードＤ１と、出力コンデンサＣ_ＯＵＴと、トランジスタＭ１のオンオフを制御するスイッチング制御回路２とを備えている。

【0013】

コイルＬは、一端がトランジスタＭ１のドレイン－ソースを介して入力端子ＩＮに接続され、他端が出力端子ＯＵＴに接続されている。トランジスタＭ１は、Ｐｃｈの電界効果トランジスタから構成されている。トランジスタＭ１は、ゲートがスイッチング制御ＩＣ１０の端子Ｔ_ＳＷに接続され、ソースが入力端子ＩＮに接続され、ドレインがコイルＬの一端に接続されている。

【0014】

ダイオードＤ１は、カソードがトランジスタＭ１のドレイン及びコイルＬの一端に接続され、アノードがグランドに接続されている。出力コンデンサＣ_ＯＵＴは、コイルＬの他端及び出力端子ＯＵＴとグランドとの間に接続されている。

【0015】

以上の構成によれば、トランジスタＭ１がオンしたとき入力端子ＩＮからコイルＬに電流を流してコイルＬにエネルギーを蓄積する。トランジスタＭ１がオフすると、コイルＬがダイオードＤ１を通じて電流を供給し、出力コンデンサＣ_ＯＵＴにより平滑化された直流の出力電圧Ｖ_ＯＵＴが出力端子ＯＵＴから出力される。

【0016】

スイッチング制御回路２は、出力電圧Ｖ_ＯＵＴが所望の電圧となるようにトランジスタＭ１のオンオフを制御する。

【0017】

スイッチング制御回路２は、電圧検出用抵抗Ｒ１，Ｒ２と、スイッチとしてのトランジスタＭ２と、エラーアンプ２１と、サンプルホールド回路２２と、電流変換回路２３と、位相補償回路２４と、ＰＷＭ制御回路２５とを備えている。本実施形態では、エラーアンプ２１、サンプルホールド回路２２、電流変換回路２３、ＰＷＭ制御回路２５が、スイッチング制御ＩＣ（Integrated Circuit;集積回路）１０内に内蔵される。

【0018】

電圧検出用抵抗Ｒ１，Ｒ２は、出力端子ＯＵＴとグランドとの間に直列接続されている。電圧検出用抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖ_ＯＵＴを分圧した帰還信号Ｖｆｂが出力される。電圧検出用抵抗Ｒ１，Ｒ２の接続点が、スイッチング制御ＩＣ１０の端子ＥＩに接続されている。

【0019】

トランジスタＭ２は、Ｎｃｈの電界効果トランジスタから構成されている。トランジス
タＭ２は、電圧検出用抵抗Ｒ１，Ｒ２と直列接続され、電圧検出用抵抗Ｒ１，Ｒ２に流れる電流をオンオフする。本実施形態では、トランジスタＭ２は、ドレインが電圧検出用抵抗Ｒ１に接続され、ソースが電圧検出用抵抗Ｒ２に接続されている。すなわち、トランジスタＭ２は、電圧検出用抵抗Ｒ１と電圧検出用抵抗Ｒ２との間に接続されている。

【0020】

エラーアンプ２１は、非反転入力に端子Ｔ_ＥＩが接続され、帰還信号Ｖｆｂが入力される。エラーアンプ２１は、反転入力に基準電圧Ｖｒｅｆが入力される。エラーアンプ２１は、帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとの誤差に応じた誤差信号Ｖｅｒｒ１を出力する。基準電圧Ｖｒｅｆは、出力電圧Ｖ_ＯＵＴが所望の電圧となったときの帰還信号Ｖｆｂに設定されている。エラーアンプ２１は、帰還信号Ｖｆｂが高くなるに従って、高くなる誤差信号Ｖｅｒｒ１を出力する。

【0021】

サンプルホールド回路２２は、パルス状のサンプリング信号ＳＭＰＬが入力されるスイッチＳＷと、ホールドコンデンサＣＳとを有している。スイッチＳＷは、エラーアンプ２１の出力とホールドコンデンサＣＳの一端との間に接続されている。ホールドコンデンサＣＳの他端はグランドに接続されている。スイッチＳＷは、サンプリング信号ＳＭＰＬがＨレベルのときにオンするスイッチである。

【0022】

サンプリング信号ＳＭＰＬは、一定の周期、一定のデューティで出力されるパルス信号であり、端子Ｔ_ＳＭＰＬから出力される。上述したトランジスタＭ２は、ゲートが端子Ｔ_ＳＭＰＬに接続され、ゲートにサンプリング信号ＳＭＰＬが供給される。トランジスタＭ２は、サンプリング信号ＳＭＰＬがＨレベルのときにオンする。すなわち、スイッチＳＷ及びトランジスタＭ２は、そのオンオフが同期している。

【0023】

サンプルホールド回路２２は、トランジスタＭ２がオンのときに誤差信号Ｖｅｒｒ１をサンプリングし、トランジスタＭ２がオフのときにサンプリングした誤差信号Ｖｅｒｒ１をホールド（保持）する。サンプルホールド回路２２を設けることにより、トランジスタＭ２がオフされて帰還信号Ｖｆｂが発生していない間も誤差信号Ｖｅｒｒ１を出力し続けることができる。

【0024】

電流変換回路２３は、サンプルホールド回路２２から出力される誤差信号Ｖｅｒｒ１を電流に変換し、位相補償回路２４の位相補償容量ＣＣを充放電する。位相補償回路２４は、位相補償を行うと共に、電流変換回路２３による充放電に応じた誤差信号Ｖｅｒｒ２を出力する。

【0025】

電流変換回路２３は、電流源２３１と、トランジスタＭ３とを有している。トランジスタＭ３は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭ３は、ドレインが電流源２３１に接続され、ソースがグランドに接続されている。トランジスタＭ３は、ゲートがホールドコンデンサＣＳの一端に接続されている。トランジスタＭ３は、ドレインが端子Ｔ_ＥＯに接続されている。位相補償回路２４は、端子Ｔ_ＥＯとグランドとの間に直列接続された抵抗ＲＣ、位相補償容量ＣＣを有している。

【0026】

トランジスタＭ３は、誤差信号Ｖｅｒｒ１が高くなるに従って大きな電流が流れる。帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより高く、誤差信号Ｖｅｒｒ１が高いと、トランジスタＭ３に流れる電流が電流源２３１から供給される定電流より大きくなり、位相補償容量ＣＣは放電される。位相補償容量ＣＣが放電されると、端子Ｔ_ＥＯから出力される誤差信号Ｖｅｒｒ２は低くなる。帰還信号Ｖｆｂが基準電圧Ｖｒｅｆより低く、誤差信号Ｖｅｒｒ１が低いと、トランジスタＭ３に流れる電流が電流源２３１から供給される定電流より小さくなり、位相補償容量ＣＣは充電される。位相補償容量ＣＣが充電されると、端子Ｔ_ＥＯから出力される誤差信号Ｖｅｒｒ２は高くなる。

【0027】

ＰＷＭ制御回路２５は、誤差信号Ｖｅｒｒ２に応じたデューティ比のＰＷＭ信号ＶｐｗｍをトランジスタＭ１に対して出力する。誤差信号Ｖｅｒｒ２は、上述したように誤差信号Ｖｅｒｒ１に応じた電圧である。

【0028】

ＰＷＭ制御回路２５は、ＰＷＭコンパレータ２５１と、所定周期の鋸波を出力する発振回路２５２（以下、「ＯＳＣ２５２」と略記する。）と、インバータ回路２５３とを有している。ＰＷＭコンパレータ２５１は、非反転入力に端子Ｔ_ＥＯが接続され、誤差信号Ｖｅｒｒ２が入力される。ＰＷＭコンパレータ２５１は、反転入力にＯＳＣ２５２の出力が接続され、ＯＳＣ２５２から出力される鋸波が入力される。ＰＷＭコンパレータ２５１の出力は、インバータ回路２５３の入力に接続されている。インバータ回路２５３は、ＰＷＭコンパレータ２５１の出力を反転させて、ＰＷＭ信号Ｖｐｗｍとして出力させる。インバータ回路２５３は、端子Ｔ_ＳＷを介してトランジスタＭ１のゲートに接続される。トランジスタＭ１は、端子Ｔ_ＳＷから出力されるＰＷＭ信号ＶｐｗｍがＨレベルのときにオフし、Ｌレベルのときにオンする。

【0029】

ＰＷＭコンパレータ２５１は、誤差信号Ｖｅｒｒ２と鋸波とを比較して、誤差信号Ｖｅｒｒ２が鋸波より高い間にＨｉレベルとなる信号を出力する。すなわち、ＰＷＭコンパレータ２５１は、誤差信号Ｖｅｒｒ２が低くなるに従ってデューティが小さくなる信号を出力する。これにより、出力電圧Ｖ_ＯＵＴが所望の電圧を越えて高くなると、トランジスタＭ１のオンデューティが小さくなり、出力電圧Ｖ_ＯＵＴが低くなり、所望の電圧となる。

【0030】

また、ＰＷＭコンパレータ２５１は、誤差信号Ｖｅｒｒ２が高くなるに従ってデューティが大きくなるＰＷＭ信号Ｖｐｗｍを出力する。これにより、出力電圧Ｖ_ＯＵＴが所望の電圧を下回ると、トランジスタＭ１のオンデューティが大きくなり、出力電圧Ｖ_ＯＵＴが上昇して、所望の電圧となる。

【0031】

上述した実施形態によれば、トランジスタＭ２がオンして電圧検出用抵抗Ｒ１，Ｒ２による帰還信号Ｖｆｂが生じている間、同時にスイッチＳＷもオンしてエラーアンプ２１から出力される誤差信号Ｖｅｒｒ１によりホールドコンデンサＣＳが充放電される。また、トランジスタＭ２がオフして帰還信号Ｖｆｂがエラーアンプ２１へ入力されなくなるタイミングで、スイッチＳＷもオフしてホールドコンデンサＣＳの電荷が保持されることで、トランジスタＭ３のゲート電圧が保持される。これにより、電圧検出用抵抗Ｒ１，Ｒ２には常時電流が流れることがないので、電力効率を改善することができる。

【0032】

なお、サンプリング中は電圧検出用抵抗Ｒ１，Ｒ２へ電流が流れる為、サンプリング時間を短く又サンプリング間隔を長く設定することでＤＣ／ＤＣコンバータ１としての電力効率を上げることができる。トランジスタＭ２がオフしている間、トランジスタＭ３のゲート電圧が保持され、誤差信号Ｖｅｒｒ２の出力が保持されるため、従来回路と同様にＤＣ／ＤＣコンバータ１としてのフィードバック制御が行われる。

【0033】

（第２実施形態）
次に、第２実施形態について、図２を参照して説明する。図２においては、図１について上述した第１実施形態で既に説明した部分と同等の部分については同一符号を付してその詳細な説明を省略する。

【0034】

第１実施形態のＤＣ／ＤＣコンバータ１は降圧型のＤＣ／ＤＣコンバータであったが、第２実施形態のＤＣ／ＤＣコンバータ１Ｂは、昇圧型のＤＣ／ＤＣコンバータである。

【0035】

ＤＣ／ＤＣコンバータ１Ｂは、コイルＬＢと、トランジスタＭ１Ｂと、ダイオードＤ１
Ｂと、出力コンデンサＣ_ＯＵＴと、スイッチング制御回路２Ｂとを備えている。

【0036】

コイルＬＢは、一端が入力端子ＩＮに接続され、他端がトランジスタＭ１Ｂのドレイン及びダイオードＤ１Ｂのアノードに接続されている。トランジスタＭ１Ｂは、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭ１Ｂは、ゲートがスイッチング制御ＩＣ１０Ｂの端子Ｔ_ＳＷに接続され、ソースがグランドに接続され、ドレインがコイルＬＢの他端及びダイオードＤ１Ｂのアノードに接続されている。

【0037】

ダイオードＤ１Ｂは、アノードがコイルＬＢの他端及びトランジスタＭ１Ｂのドレインに接続され、カソードが出力コンデンサＣ_ＯＵＴの一端及び出力端子ＯＵＴに接続されている。出力コンデンサＣ_ＯＵＴは、ダイオードＤ１Ｂのカソード及び出力端子ＯＵＴとグランドの間に接続される。

【0038】

以上の構成によれば、トランジスタＭ１ＢがオンのときにコイルＬＢにエネルギーが貯められることは、第１実施形態と同様であるが、トランジスタＭ１Ｂがオフになったとき入力電圧Ｖ_ＩＮにコイルＬＢに蓄積されたエネルギーが加算されるため、入力電圧Ｖ_ＩＮよりも高い出力電圧Ｖ_ＯＵＴを出力することができる。

【0039】

スイッチング制御回路２Ｂは、電圧検出用抵抗Ｒ１，Ｒ２と、トランジスタＭ２と、エラーアンプ２１と、サンプルホールド回路２２と、電流変換回路２３と、位相補償回路２４と、ＰＷＭ制御回路２５Ｂとを備えている。本実施形態では、エラーアンプ２１、サンプルホールド回路２２、電流変換回路２３、ＰＷＭ制御回路２５Ｂが、スイッチング制御ＩＣ１０Ｂ内に内蔵される。

【0040】

第２実施形態のスイッチング制御回路２Ｂと、第１実施形態のスイッチング制御回路２で異なる点は、ＰＷＭ制御回路２５Ｂの構成である。第２実施形態ではトランジスタＭ１ＢがＮｃｈであるため、ＰＷＭ制御回路２５Ｂは、インバータ回路２５３を有していない。第２実施形態では、ＰＷＭコンパレータ２５１からの信号がＰＷＭ信号ＶｐｗｍとしてトランジスタＭ１Ｂのゲートに供給されている。

【0041】

上述したように、昇圧型のＤＣ／ＤＣコンバータ１Ｂに適用しても、第１実施形態と同様に、電圧検出用抵抗Ｒ１，Ｒ２に常時電流が流れることがないので、電力効率を改善することができる。

【0042】

（第３実施形態）
次に、第３実施形態について図３を参照して説明する。図３においては、図２について上述した第２実施形態で既に説明した部分と同等の部分については同一符号を付してその詳細な説明を省略する。

【0043】

第３実施形態のＤＣ／ＤＣコンバータ１Ｃは、コイルとして一次巻線Ｌ１Ｃ，二次巻線Ｌ２Ｃを用いた絶縁型のＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ１Ｃは、一次巻線Ｌ１Ｃ及び二次巻線Ｌ２Ｃが電磁結合されたトランスＴＲと、トランジスタＭ１Ｃと、ダイオードＤ１Ｃと、出力コンデンサＣ_ＯＵＴと、スイッチング制御回路２Ｂとを備えている。

【0044】

一次、二次巻線Ｌ１Ｃ，Ｌ２Ｃは、トランスＴＲの同一のコアに巻き付けられている。一次巻線Ｌ１Ｃの一端には、入力端子ＩＮが接続されている。一次巻線Ｌ１Ｃの他端には、トランジスタＭ１Ｃのドレインが接続されている。トランジスタＭ１Ｃは、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭ１Ｃは、ゲートがスイッチング制御ＩＣ１０Ｂ、ソースがグランドに接続されている。

【0045】

二次巻線Ｌ２Ｃは、一端がダイオードＤ１Ｃのアノードに接続され、他端がグランドに接続されている。ダイオードＤ１Ｃは、二次巻線Ｌ２Ｃの一端と出力端子ＯＵＴとの間に接続されている。出力コンデンサＣ_ＯＵＴは、出力端子ＯＵＴとグランドとの間に接続されている。

【0046】

上述したトランジスタＭ１Ｃをオンすると、入力電圧Ｖ_ＩＮが一次巻線Ｌ１Ｃに供給され、一次巻線Ｌ１Ｃに電流が流れる。この電流によりトランスＴＲのコアに磁気エネルギーが蓄えられる。このとき、二次巻線Ｌ２Ｃには誘導起電力が発生するが、ダイオードＤ１Ｃにより遮断され、二次巻線Ｌ２Ｃには電流が流れず、トランスＴＲのエネルギーは流出しない。また、このとき、出力コンデンサＣ_ＯＵＴが図示しない負荷により放電される。

【0047】

次に、トランジスタＭ１Ｃをオフすると、トランスＴＲのコアに蓄えられた磁気エネルギーが二次巻線Ｌ２Ｃ、ダイオードＤ１Ｃを介して電流として出力コンデンサＣ_ＯＵＴに出力され、出力コンデンサＣ_ＯＵＴが充電される。次に、再びトランジスタＭ１Ｃをオンして、これを繰り返す。すなわち、二次巻線Ｌ２Ｃから出力される電流は出力コンデンサＣ_ＯＵＴにより平滑化されて直流の出力電圧Ｖ_ＯＵＴとして出力される。

【0048】

スイッチング制御回路２Ｂは、第２実施形態と同様であるため、ここでは詳細な説明を省略する。

【0049】

上述したように、巻線Ｌ１Ｃ，Ｌ２Ｃを用いた絶縁型のＤＣ／ＤＣコンバータ１Ｃに適用しても、第２実施形態と同様に、電圧検出用抵抗Ｒ１，Ｒ２に常時電流が流れることがないので、電力効率を改善することができる。

【0050】

（第４実施形態）
次に、第４実施形態について図４を参照して説明する。図４においては、図１について上述した第１実施形態で既に説明した部分と同等の部分については同一符号を付してその詳細な説明を省略する。

【0051】

ＤＣ／ＤＣコンバータ１Ｄは、コイルＬと、トランジスタＭ１と、ダイオードＤ１と、出力コンデンサＣ_ＯＵＴと、スイッチング制御回路２Ｄとを備えている。コイルＬ、トランジスタＭ１、ダイオードＤ１、出力コンデンサＣ_ＯＵＴは、第１実施形態と同様であるため、詳細な説明を省略する。

【0052】

スイッチング制御回路２Ｄは、電圧検出用抵抗Ｒ１，Ｒ２と、トランジスタＭ２と、エラーアンプ２１と、サンプルホールド回路２２と、電流変換回路２３と、位相補償回路２４と、ＰＷＭ制御回路２５と、充放電回路２６と、を備えている。本実施形態では、エラーアンプ２１、サンプルホールド回路２２、電流変換回路２３、ＰＷＭ制御回路２５、充放電回路２６が、スイッチング制御ＩＣ１０Ｄ内に内蔵される。

【0053】

第１実施形態と第４実施形態とで大きく異なる点は、第４実施形態では、充放電回路２６を備えている点である。充放電回路２６以外の部分については、第１実施形態と同様であるため、ここでは詳細な説明を省略する。

【0054】

スイッチング制御回路２Ｄは、第１実施形態のスイッチング制御回路２と同様に、帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなるようにトランジスタＭ１をオンオフ制御している。よって、定常状態では帰還信号Ｖｆｂと基準電圧Ｖｒｅｆとはほぼ等しく、帰還信号Ｖｆｂは、基準電圧Ｖｒｅｆを中心とした一定範囲内で変動している。入力電圧Ｖ_Ｉ
Ｎや負荷電流が変動すると、出力電圧Ｖ_ＯＵＴが大きく変動し、出力電圧Ｖ_ＯＵＴに応じた帰還信号Ｖｆｂも一定範囲を越えて大きく変動する。

【0055】

充放電回路２６は、帰還信号Ｖｆｂが基準電圧Ｖｒｅｆを中心とした一定範囲から外れたことを検出すると、位相補償容量ＣＣを放電または充電して、過渡応答特性を改善させる回路である。充放電回路２６は、第１の電流源としての電流源２６１と、第２の電流源としての電流源２６２と、第１のコンパレータとしてのコンパレータ２６３と、第１のラッチ回路としてのラッチ回路２６４と、第２のコンパレータとしてのコンパレータ２６５と、インバータ２６６と、第２のラッチ回路としてのラッチ回路２６７とを有している。

【0056】

電流源２６１は、端子Ｔ_ＥＯと電源との間に設けられている。電流源２６１を端子Ｔ_ＥＯに接続すると、位相補償容量ＣＣを電流ＩＣＨで充電する。電流源２６２は、端子Ｔ_ＥＯとグランドとの間に設けられている。電流源２６２を端子Ｔ_ＥＯに接続すると、位相補償容量ＣＣを電流ＩＤＣＨで放電する。

【0057】

コンパレータ２６３は、帰還信号Ｖｆｂと一定範囲の上限値ＶＲＯＶとを比較する。コンパレータ２６３は、非反転入力に帰還信号Ｖｆｂが入力され、反転入力に上限値ＶＲＯＶが入力されている。コンパレータ２６３は、帰還信号Ｖｆｂが上限値ＶＲＯＶよりも高い場合、Ｈｉレベルの比較信号を出力し、帰還信号Ｖｆｂが上限値ＶＲＯＶよりも低い場合、Ｌｏレベルの比較信号を出力する。

【0058】

ラッチ回路２６４は、コンパレータ２６３から帰還信号Ｖｆｂが上限値ＶＲＯＶを越えたことを示す比較結果（Ｈｉレベルの比較信号）が出力されると、リセット信号ＲＳＴが入力されるまでＨｉレベルの信号の出力を保持する。ラッチ回路２６４からＨｉレベルの信号が出力されると、電流源２６２が端子Ｔ_ＥＯに接続され、位相補償容量ＣＣが放電される。リセット信号ＲＳＴは、トランジスタＭ２のオンオフ周期に同期しており、ラッチ回路２６４はトランジスタＭ２がオンするとリセットされる。

【0059】

よって、帰還信号Ｖｆｂが上限値ＶＲＯＶを越えると、位相補償容量ＣＣは、電流変換回路２３による放電に加えて、電流源２６２からの電流ＩＤＣＨによっても放電される。このため、電流ＩＤＣＨによる放電分、誤差信号Ｖｅｒｒ２が迅速に低下し、トランジスタＭ１のオンデューティを迅速に小さくすることができるため、過渡応答特性を改善できる。

【0060】

コンパレータ２６５は、帰還信号Ｖｆｂと一定範囲の下限値ＶＲＬＶとを比較する。コンパレータ２６５は、非反転入力に帰還信号Ｖｆｂが入力され、反転入力に下限値ＶＲＬＶが入力されている。コンパレータ２６５は、帰還信号Ｖｆｂが下限値ＶＲＬＶよりも高い場合、Ｈｉレベルの比較信号を出力し、帰還信号Ｖｆｂが下限値ＶＲＬＶよりも低い場合、Ｌｏレベルの比較信号を出力する。

【0061】

インバータ２６６は、コンパレータ２６５の出力を反転させて、ラッチ回路２６７に入力する。ラッチ回路２６７は、インバータ２６６から帰還信号Ｖｆｂが下限値ＶＲＬＶを越えたことを示す比較結果（Ｈｉレベルの比較信号）が出力されると、リセット信号ＲＳＴが入力されるまでＨｉレベルの信号の出力を保持する。ラッチ回路２６７からＨｉレベルの信号が出力されると、電流源２６１が端子Ｔ_ＥＯに接続され、位相補償容量ＣＣが充電される。リセット信号ＲＳＴは、トランジスタＭ２のオンオフ周期に同期しており、ラッチ回路２６７はトランジスタＭ２がオンするとリセットされる。

【0062】

よって、帰還信号Ｖｆｂが下限値ＶＲＬＶを越えると、位相補償容量ＣＣは、電流変換回路２３による充電に加えて、電流源２６１からの電流ＩＣＨによっても充電される。こ
のため、電流ＩＣＨによる充電分、誤差信号Ｖｅｒｒ２が迅速に上昇し、トランジスタＭ１のオンデューティを迅速に大きくすることができるため、過渡応答特性を改善できる。

【0063】

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

【0064】

上述した実施形態では、サンプルホールド回路２２は、エラーアンプ２１から出力される誤差信号Ｖｅｒｒ１をサンプルホールドしていたが、これに限ったものではない。サンプルホールド回路２２は、帰還信号Ｖｆｂをサンプルホールドし、サンプルホールドした帰還信号Ｖｆｂをエラーアンプ２１に入力するようにしてもよい。第１実施形態と同様に、トランジスタＭ２がオフして帰還信号Ｖｆｂが出力されなくなっても、エラーアンプ２１への帰還信号Ｖｆｂの入力が保持され、トランジスタＭ３のゲート電圧を保持できる。

【0065】

上述した実施形態では、電流変換回路２３は、電源側に電流源２３１を接続し、グランド側にトランジスタＭ３を接続していたが、これに限ったものではない。電源側にトランジスタＭ３を接続し、グランド側に電流源２３１を接続してもよい。

【0066】

上述した実施形態では、エラーアンプ２１の非反転入力に帰還信号Ｖｆｂを入力し、反転入力に基準電圧Ｖｒｅｆを入力し、ＰＷＭコンパレータ２５１の非反転入力に誤差信号Ｖｅｒｒ２を入力し、反転入力に鋸波を入力していたが、これに限ったものではない。エラーアンプ２１の反転入力に帰還信号Ｖｆｂを入力し、非反転入力に基準電圧Ｖｒｅｆを入力し、ＰＷＭコンパレータ２５１の反転入力に誤差信号Ｖｅｒｒ２を入力し、非反転入力に鋸波を入力してもよい。

【0067】

上述したようにエラーアンプ２１、ＰＷＭコンパレータ２５１の入力を逆にした場合、ラッチ回路２６４から出力される信号により、電流源２６１が端子Ｔ_ＥＯに接続され、位相補償容量ＣＣが充電されるようにし、ラッチ回路２６７から出力される信号により電流源２６２が端子Ｔ_ＥＯに接続され、位相補償容量ＣＣが放電されるようにする。すなわち、充放電回路２６は、帰還信号Ｖｆｂが上昇するとトランジスタＭ１のオンデューティが迅速に小さくなるように位相補償容量ＣＣを放電し、帰還信号Ｖｆｂが低下するとトランジスタＭ１のオンデューティが迅速に大きくなるように位相補償容量ＣＣを充電する構成となっていればよい。

【0068】

また、第３実施形態において、トランスＴＲの二次巻線Ｌ２Ｃは複数あっても良い。トランスＴＲの二次巻線Ｌ２Ｃが複数存在する場合でも、帰還信号Ｖｆｂに基づいてフィードバック制御を行うことで、上述の実施形態と同等の動作が可能である。

【0069】

上述した実施形態によれば、電圧検出用抵抗Ｒ１，Ｒ２、トランジスタＭ２はスイッチング制御ＩＣ１０，１０Ｂ，１０Ｄ外に設けていたが、これに限ったものではない。電圧検出用抵抗Ｒ１，Ｒ２、トランジスタＭ２をスイッチング制御ＩＣ１０，１０Ｂ，１０Ｄに内蔵してもよい。

【符号の説明】

【0070】

１，１Ｂ～１Ｄ ＤＣ／ＤＣコンバータ（スイッチング電源装置）
２，２Ｂ，２Ｄ スイッチング制御回路
２１ エラーアンプ
２２ サンプルホールド回路
２５，２５Ｂ ＰＷＭ制御回路
２６ 充放電回路
２６１ 電流源（第１の電流源）
２６２ 電流源（第２の電流源）
２６３ コンパレータ（第１のコンパレータ）
２６４ ラッチ回路（第１のラッチ回路）
２６５ コンパレータ（第２のコンパレータ）
２６７ ラッチ回路（第２のラッチ回路）
ＣＣ 位相補償容量
Ｌ，ＬＢ コイル
Ｌ１Ｃ 一次巻線（コイル）
Ｌ２Ｃ 二次巻線（コイル）
Ｍ１，Ｍ１Ｂ，Ｍ１Ｃ トランジスタ
Ｍ２ トランジスタ（スイッチ）
Ｒ１，Ｒ２ 電圧検出用抵抗
ＲＳＴ リセット信号
Ｖｆｂ 帰還信号
Ｖｒｅｆ 基準電圧
ＶＲＯＶ 上限値
ＶＲＬＶ 下限値
Ｖｅｒｒ１ 誤差信号
Ｖｐｗｍ ＰＷＭ信号
Ｖ_ＩＮ 入力電圧
Ｖ_ＯＵＴ 出力電圧

【図1】

【図2】

【図3】

【図4】

【図5】