特開 2024-85819 半導体エピタキシャルウェーハの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024085819

(43)【公開日】2024-06-27

(54)【発明の名称】半導体エピタキシャルウェーハの製造方法

(51)【国際特許分類】

   H01L 21/20 20060101AFI20240620BHJP

   H01L 21/265 20060101ALI20240620BHJP

   H01L 21/322 20060101ALI20240620BHJP

   H01L 21/205 20060101ALI20240620BHJP

   C30B 25/20 20060101ALI20240620BHJP

   C30B 29/06 20060101ALI20240620BHJP

【ＦＩ】

H01L21/20

H01L21/265 Q

H01L21/322 J

H01L21/265 Z

H01L21/205

C30B25/20

C30B29/06 504A

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022200565

(22)【出願日】2022-12-15

(71)【出願人】

【識別番号】302006854

【氏名又は名称】株式会社ＳＵＭＣＯ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100165696

【弁理士】

【氏名又は名称】川原 敬祐

(72)【発明者】

【氏名】小林 弘治

(72)【発明者】

【氏名】奥山 亮輔

(72)【発明者】

【氏名】栗田 一成

【テーマコード（参考）】

4G077

5F045

5F152

【Ｆターム（参考）】

4G077AA03

4G077BA04

4G077CA03

4G077DB05

4G077EA02

4G077FD02

4G077FE11

4G077HA12

4G077TA04

4G077TA07

4G077TB04

4G077TK08

5F045AA03

5F045AB02

5F045AC05

5F045AD14

5F045AD15

5F045AF03

5F045HA05

5F045HA06

5F152AA12

5F152CC08

5F152CE05

5F152CE33

5F152CE36

5F152FF11

5F152FF29

5F152LL03

5F152MM12

5F152MM18

5F152NN03

5F152NN05

5F152NN07

5F152NN09

5F152NQ03

(57)【要約】

【課題】基板である半導体ウェーハの表面部にアモルファス領域が形成される条件の下でイオン注入をした場合にも、イオン注入条件に応じて熱処理条件を設定して、エピタキシャル欠陥の少ない半導体エピタキシャルウェーハを製造することができる半導体エピタキシャルウェーハの製造方法を提案する。
【解決手段】半導体ウェーハの表面にイオンを注入して半導体ウェーハの表面部にアモルファル領域を形成し、次いで半導体ウェーハに対して、アモルファス領域の結晶性を回復させる再結晶化熱処理を施した後、半導体ウェーハの表面にエピタキシャル層を形成して半導体エピタキシャルウェーハを得る方法において、イオンの注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、再結晶化熱処理の再結晶化熱処理条件を算出し、上記再結晶化熱処理は、算出した再結晶化熱処理条件の下で行うことを特徴とする。
【選択図】図４

【特許請求の範囲】

【請求項1】

半導体ウェーハの表面にゲッタリングに寄与するイオンを注入して、前記半導体ウェーハの表面部にアモルファス領域を形成するイオン注入工程と、該イオン注入工程の後、前記半導体ウェーハに対して、前記アモルファス領域の結晶性を回復させる再結晶化熱処理を施す再結晶化熱処理工程と、該再結晶化熱処理工程の後、前記半導体ウェーハの表面に半導体エピタキシャル層を形成して半導体エピタキシャルウェーハを得るエピタキシャル層形成工程とを備える半導体エピタキシャルウェーハの製造方法であって、
前記再結晶化熱処理工程に先立って、
前記イオン注入工程における前記イオンの注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、前記イオンの注入後に前記半導体ウェーハに形成される空孔および格子間元素の３次元濃度分布を計算し、該３次元濃度分布に基づいて、前記半導体ウェーハにおける前記アモルファス領域を特定するアモルファス領域特定工程と、
前記動的モンテカルロ法シミュレーションを用いて、前記再結晶化熱処理工程の後に前記半導体ウェーハの表面に前記アモルファス領域が残らない再結晶化熱処理条件を算出する再結晶化熱処理条件算出工程と、
を行い、
前記再結晶化熱処理工程は、前記再結晶化熱処理条件算出工程において算出された前記再結晶化熱処理条件の下で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。

【請求項2】

前記イオンは、少なくとも炭素および水素を含むクラスターイオンである、請求項１に記載の半導体エピタキシャルウェーハの製造方法。

【請求項3】

前記再結晶化熱処理条件算出工程において算出された前記再結晶化熱処理条件と、得られた前記半導体エピタキシャルウェーハにおける水素濃度分布との関係を予め求めておき、
前記熱処理工程は、水素濃度分布のピーク値が仕様を満たす半導体エピタキシャルウェーハが得られる再結晶化熱処理条件の下で行う、請求項２に記載の半導体エピタキシャルウェーハの製造方法。

【請求項4】

前記熱処理条件算出工程において、前記半導体ウェーハの表面に前記アモルファス領域が残らず、かつ前記半導体ウェーハの内部に前記アモルファス領域の一部が残る再結晶化熱処理条件を算出する、請求項２または３に記載の半導体エピタキシャルウェーハの製造方法。

【請求項5】

前記熱処理条件算出工程において、前記再結晶化熱処理条件を複数算出し、算出した複数の前記再結晶化熱処理条件のうち、熱処理温度が最も低い条件または熱処理時間が最も短い条件を選択する、請求項２または３に記載の半導体エピタキシャルウェーハの製造方法。

【請求項6】

前記イオン注入工程における前記イオンの注入条件を、動的モンテカルロ法シミュレーションを用いて算出する、請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。

【請求項7】

前記半導体ウェーハはシリコンウェーハであり、前記半導体エピタキシャル層はシリコンエピタキシャル層である、請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体エピタキシャルウェーハの製造方法に関する。

【背景技術】

【0002】

半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することによって、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。

【0003】

ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。

【0004】

このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の１つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。

【0005】

特許文献１には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶したイオン注入領域（改質層）を形成する第１工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。

【0006】

イオン注入により形成された改質層のゲッタリング能力をより高くするためには、例えば注入イオンのドーズ量を増加することが有効である。しかしながら、注入イオンのドーズ量を増加すると、半導体ウェーハの表面部にアモルファス半導体で構成されたアモルファス領域が形成され、その後に形成する半導体エピタキシャル層にエピタキシャル欠陥が多数発生してしまう。

【0007】

そこで、イオン注入によって半導体ウェーハの表面部にアモルファス領域が形成された場合には、エピタキシャル層を形成する前に、アモルファス領域の結晶性を回復させる再結晶化熱処理が行われている（特許文献１参照）。

【0008】

上記再結晶化熱処理について、特許文献２には、非酸化性雰囲気において、シリコンウェーハに対して、４５０℃以上８００℃以下の温度にて、３００秒以上１２０分以下の比較的長時間の熱処理を施すことによって、アモルファス領域を再結晶化させる技術について記載されている。

【0009】

一方、特許文献３には、非酸化性雰囲気において、シリコンウェーハを１０℃／ｓ以上の昇温速度で昇温させて、３５０℃以上７００℃以下の最高到達温度にて１秒以上１００秒以下の比較的短時間の熱処理を行う技術について記載されている。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】国際公開第２０１２／１５７１６２号

【特許文献2】特開２０１５－１５６４５５号

【特許文献1】特開２０２０－１７０７９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

上記特許文献２および特許文献３の技術における熱処理条件の違いから明らかなように、再結晶化熱処理条件は自明ではない。また、イオン注入による半導体ウェーハ表面部のダメージの程度は、イオンの注入条件に依存する。そのため、イオン注入条件に応じて適切な再結晶化熱処理の条件を求め、求めた再結晶化熱処理条件の下でアモルファス領域の再結晶化熱処理を行うことが重要である。

【0012】

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、基板である半導体ウェーハの表面部にアモルファス領域が形成される条件下でイオン注入を行う場合に、イオン注入条件に応じた再結晶化熱処理を行って、エピタキシャル欠陥の少ない半導体エピタキシャルウェーハを製造することができる方法を提案することにある。

【課題を解決するための手段】

【0013】

上記課題を解決する本発明は、以下の通りである。

【0014】

［１］半導体ウェーハの表面にゲッタリングに寄与するイオンを注入して、前記半導体ウェーハの表面部にアモルファス領域を形成するイオン注入工程と、該イオン注入工程の後、前記半導体ウェーハに対して、前記アモルファス領域の結晶性を回復させる再結晶化熱処理を施す再結晶化熱処理工程と、該再結晶化熱処理工程の後、前記半導体ウェーハの表面に半導体エピタキシャル層を形成して半導体エピタキシャルウェーハを得るエピタキシャル層形成工程とを備える半導体エピタキシャルウェーハの製造方法であって、
前記再結晶化熱処理工程に先立って、
前記イオン注入工程における前記イオンの注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、前記イオンの注入後に前記半導体ウェーハに形成される空孔および格子間元素の３次元濃度分布を計算し、該３次元濃度分布に基づいて、前記半導体ウェーハにおける前記アモルファス領域を特定するアモルファス領域特定工程と、
動的モンテカルロ法シミュレーションを用いて、前記再結晶化熱処理工程の後に前記半導体ウェーハの表面に前記アモルファス領域が残らない再結晶化熱処理条件を算出する再結晶化熱処理条件算出工程と、
を行い、
前記再結晶化熱処理工程は、前記再結晶化熱処理条件算出工程において算出された前記再結晶化熱処理条件の下で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。

【0015】

［２］前記イオンは、少なくとも炭素および水素を含むクラスターイオンである、前記［１］に記載の半導体エピタキシャルウェーハの製造方法。

【0016】

［３］前記再結晶化熱処理条件算出工程において算出された前記再結晶化熱処理条件と、得られた前記半導体エピタキシャルウェーハにおける水素濃度分布との関係を予め求めておき、
前記熱処理工程は、水素濃度分布のピーク値が仕様を満たす半導体エピタキシャルウェーハが得られる再結晶化熱処理条件の下で行う、前記［２］に記載の半導体エピタキシャルウェーハの製造方法。

【0017】

［４］前記熱処理条件算出工程において、前記半導体ウェーハの表面に前記アモルファス領域が残らず、かつ前記半導体ウェーハの内部に前記アモルファス領域の一部が残る再結晶化熱処理条件を算出する、前記［２］または［３］に記載の半導体エピタキシャルウェーハの製造方法。

【0018】

［５］前記熱処理条件算出工程において、前記再結晶化熱処理条件を複数算出し、算出した複数の前記再結晶化熱処理条件のうち、熱処理温度が最も低い条件または熱処理時間が最も短い条件を選択する、前記［２］～［４］のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

【0019】

［６］前記イオン注入工程における前記イオンの注入条件を、動的モンテカルロ法シミュレーションを用いて算出する、前記［１］～［５］のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

【0020】

［７］前記半導体ウェーハはシリコンウェーハであり、前記半導体エピタキシャル層はシリコンエピタキシャル層である、前記［１］～［６］のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

【発明の効果】

【0021】

本発明によれば、基板である半導体ウェーハの表面部にアモルファス領域が形成される条件下でイオン注入を行う場合にも、イオン注入条件に応じた再結晶化熱処理を行って、エピタキシャル欠陥の少ない半導体エピタキシャルウェーハを製造することができる。

【図面の簡単な説明】

【0022】

【図1】表面部にアモルファス領域が形成されたシリコンウェーハの（Ａ）断面ＴＥＭ像および（Ｂ）水素濃度分布を示す図である。

【図2】再結晶化対象のアモルファス粒子について説明する図である。

【図3】再結晶化対象のアモルファス粒子について、隣接するアモルファス粒子の比率と固相エピタキシャル成長の活性化エネルギーとの関係を示す図である。

【図4】（Ａ）イオン注入直後、および（Ｂ）再結晶化熱処理後のシリコンウェーハにおけるアモルファス領域および結晶領域を示す図である。

【図5】（Ａ）熱処理温度とウェーハ表面におけるアモルファス領域の割合との関係、および（Ｂ）熱処理温度とアモルファス領域の厚みとの関係、をそれぞれ示す図である。

【図6】（Ａ）熱処理温度７５０℃、および（Ｂ）熱処理温度６００℃での再結晶化熱処理後のシリコンウェーハの断面ＴＥＭ像である。

【図7】（Ａ）熱処理温度７５０℃、および（Ｂ）熱処理温度６００℃での再結晶化熱処理後のシリコンウェーハの水素濃度分布を示す図である。

【図8】比較例１、比較例２および発明例について、シリコンエピタキシャル層における単位面積当りの積層欠陥の個数を示す図である。

【発明を実施するための形態】

【0023】

以下、図面を参照して、本発明の実施形態について説明する。本発明による半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面にゲッタリングに寄与するイオンを注入して、半導体ウェーハの表面部にアモルファス領域を形成するイオン注入工程と、該イオン注入工程の後、半導体ウェーハに対して、アモルファス領域の結晶性を回復させる再結晶化熱処理を施す再結晶化熱処理工程と、該再結晶化熱処理工程の後、半導体ウェーハの表面にエピタキシャル層を形成して半導体エピタキシャルウェーハを得るエピタキシャル層形成工程とを備える半導体エピタキシャルウェーハの製造方法である。ここで、再結晶化熱処理工程に先立って、イオン注入工程におけるイオンの注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオンの注入後に半導体ウェーハに形成される空孔および格子間元素の３次元濃度分布を計算し、該３次元濃度分布に基づいて、半導体ウェーハにおけるアモルファス領域を特定するアモルファス領域特定工程と、動的モンテカルロ法シミュレーションを用いて、再結晶化熱処理工程の後に半導体ウェーハの表面にアモルファス領域が残らない再結晶化熱処理条件を算出する再結晶化熱処理条件算出工程とを行い、上記再結晶化熱処理工程は、再結晶化熱処理条件算出工程において算出された再結晶化熱処理条件の下で行うことを特徴とする。

【0024】

本発明者らは、半導体ウェーハの表面部にアモルファス領域が形成される条件の下でイオン注入を行った場合にも、エピタキシャル欠陥の少ない半導体エピタキシャルウェーハを製造するために、アモルファス領域を再結晶化する再結晶化熱処理の条件をイオン注入条件に応じて算出する方途について鋭意検討した。その結果、本発明者らは、再結晶化熱処理条件を、様々なイオン注入条件に対して実験的に求めることは、多くの労力および時間を要し、困難であるとの結論に至った。

【0025】

そこで、本発明者らは、計算手法を用いて再結晶化熱処理条件を求める方法を検討し、その結果、動的モンテカルロ（Kinetic Monte Carlo method、ＫＭＣ）法を用いることによって、イオン注入条件に応じて再結晶化熱処理条件を実験よりも簡便かつ精度よく算出できることを見出し、本発明を完成させるに至った。以下、各工程について説明する。

【0026】

＜イオン注入工程＞
まず、半導体ウェーハの表面にゲッタリングに寄与するイオンを注入して、半導体ウェーハの表面部にアモルファス領域を形成する（イオン注入工程）。

【0027】

半導体イオンの表面にゲッタリングに寄与するイオンを注入することによって、イオン注入領域が製造された半導体エピタキシャルウェーハに混入した重金属のゲッタリングサイトとして機能する。イオン注入工程は、製造されるエピタキシャルウェーハが高いゲッタリング能力を有するように、例えば注入イオンのドーズ量を増加させ、半導体ウェーハの表面部にアモルファス領域が形成される条件で行う。

【0028】

半導エピタキシャルウェーハの基板となる半導体ウェーハとしては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハを用いることができる。こうした、半導体ウェーハとしては、チョクラルスキー（Czochralski、ＣＺ）法や浮遊帯域溶融（Floating Zone、ＦＺ）法により育成された、シリコンなどの単結晶インゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハに炭素および／または窒素を添加してもよい。さらに、半導体ウェーハに任意のドーパントを所定濃度添加して、いわゆるｎ^＋型もしくはｐ^＋型、またはｎ^－型もしくはｐ^－型の基板としてもよい。

【0029】

また、半導体ウェーハとしては、バルク半導体ウェーハの表面に半導体エピタキシャル層が形成された半導体エピタキシャルウェーハを用いてもよい。こうした半導体エピタキシャルウェーハとしては、例えばバルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いることができる。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚みが０．１～１０μｍの範囲内とすることが好ましく、０．２～５μｍの範囲内とすることがより好ましい。

【0030】

注入するイオンは、単一原子のイオンであるモノマーイオンとすることができる。また、注入イオンは、複数（通常２～２０００個程度）の原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したクラスターイオンとすることができる。より高いゲッタリング能力を得る観点からは、注入イオンはクラスターイオンとすることが好ましい。モノマーイオンの発生装置またはクラスターイオンの発生装置は、従来の装置を用いることができる。

【0031】

注入するイオンの元素（イオン種）は、重金属のゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを用いることができる。しかし、より高いゲッタリング能力を得る観点から、注入イオンが、構成元素として炭素を含むことが好ましい。

【0032】

注入イオンは、構成元素として炭素を含む２種以上の元素を含むことがより好ましく、特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された１または２以上のドーパント元素を含むことが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できる。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。

【0033】

また、注入イオンは、構成元素として、炭素以外に、水素、酸素、フッ素等を含んでもよく、少なくとも炭素および水素を含むクラスターイオンであることが好ましい。注入イオンが構成元素として水素を含む場合、半導体エピタキシャルウェーハの基板となる半導体ウェーハの表面部に水素が残留し、デバイス形成プロセス時に、半導体エピタキシャル層内の界面準位欠陥を不活性化して、リーク電流の低減などデバイス特性を向上させることができる。本明細書において、上記水素の効果を「水素のパッシベーション効果」と言う。

【0034】

注入イオンがクラスターイオンの場合、イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素（ＣＯ_２）などを用いることができる。また、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン（Ｂ_１０Ｈ_１４）などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ_６Ｈ_１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン（Ｃ_１６Ｈ_１０）、ジベンジル（Ｃ_１４Ｈ_１４）などより生成したクラスターＣ_ｎＨ_ｍ（３≦ｎ≦１６、３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。こうした小サイズのクラスターイオンの生成するための炭素源化合物としては、Ｃ_３Ｈ_５、Ｃ_５Ｈ_５などを好適に用いることができる。

【0035】

イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして注入することによって、１回の注入で炭素およびドーパント元素の両方を固溶させることができる。

【0036】

クラスターイオンを注入する場合、クラスターサイズは２～１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができる。

【0037】

イオンの注入条件としては、上述のイオン種以外に、注入エネルギー、ドーズ量、ドーズレート（ビーム電流値に相当するパラメータ）、照射角度、イオン注入時の半導体ウェーハの温度、および保護酸化膜の厚みを挙げることができる。本発明においては、イオン注入領域が高いゲッタリング能力を有するように上記７つのパラメータを適切に設定して、半導体ウェーハの表面部にアモルファス領域が形成される条件の下でイオン注入を行う。

【0038】

注入エネルギーは、モノマーイオンを注入する場合および、クラスターイオンを注入する場合のいずれについても、５～２００ｋｅＶの範囲内とすることが一般的である。

【0039】

イオンのドーズ量は、イオン注入時間を制御することにより調整することができる。本発明においては、イオン注入によってアモルファス領域を形成するため、ドーズ量は、例えば１．０×１０^１５～１．０×１０^１６ａｔｏｍｓ／ｃｍ^２の範囲内とすることができる。注入するイオンが炭素および水素のみの場合、３次元空孔濃度分布の計算に用いるドーズ量は、炭素のドーズ量とする。このように、空孔の濃度分布を求める計算では、水素以外の元素のドーズ量を用いる。水素のドーズ量を考慮しない理由は、空孔の形成において、水素により形成される空孔濃度よりも炭素や水素以外の元素により形成される空孔濃度の方が２桁以上大きく、水素のドーズ量よりも炭素や水素以外元素のドーズ量の方が空孔の形成に支配的なためである。

【0040】

ビーム電流値は、例えば１００μＡ～３０００μＡの範囲内とすることができる。この範囲に対応するドーズレートは、１．０×１０^１２～５．０×１０^１４である。また、イオンのウェーハ表面に対する照射角度は、例えば－７．０度～＋７．０度の範囲内とすることができる。

【0041】

イオン注入時の半導体ウェーハの温度は、常温とすることができる。また、イオン注入時の半導体ウェーハの温度を２５℃より低くすることによって、より好ましくは０℃以下とすることによって、より高いゲッタリング能力を得ることができる。イオン注入時の半導体ウェーハの温度は、－２００℃以上が好ましく、－１２０℃以上がより好ましい。

【0042】

イオン注入前に半導体ウェーハの表面に保護酸化膜を形成してもよく、その厚みは特に限定されないが、０～０．０２５μｍとすることができる。保護酸化膜を意図的に形成しない場合には、自然酸化膜を想定して、０．００１μｍの値を保護酸化膜の厚みとして入力して、ＫＭＣ法による計算を行うことができる。

【0043】

アモルファス領域が形成されるイオン注入条件が実験などによって予め分かっている場合には、その条件の下でイオン注入条件を行うことができる。また、ＫＭＣ法シミュレーションを用いて、アモルファス領域が形成されるイオン注入条件を算出してもよい。具体的には、上記７つのイオン注入パラメータを１セットとして、ＫＭＣ法シミュレーションによって、空孔および格子間元素の３次元濃度分布を求める。そして、求めた３次元濃度分布に基づいて、半導体ウェーハの表面部にアモルファス領域が形成されたか否かを判定し、アモルファス領域が形成された場合の条件をイオン注入条件とすることができる。

【0044】

図１（Ａ）は、イオンの注入直後のシリコンウェーハの断面ＴＥＭ像を示している。また、図１（Ｂ）は、表面部にアモルファス領域が形成されたシリコンウェーハの水素濃度分布を示している。なお、イオン注入は、Ｃ_３Ｈ_５クラスターイオンを用い、注入ドーズ量を３．０×１０^１５ Ｃａｒｂｏｎ Ａｔｏｍｓ／ｃｍ^２、加速エネルギーを８０ｋｅＶ、注入ウェーハ温度を２５℃（室温）として行った。図１（Ａ）から、シリコンウェーハの内部には、およそ２０～８０ｎｍの深さ位置においてアモルファス領域が形成されていることが分かる。また、ＴＥＭ像のコントラストから、ウェーハ表面では、アモルファス領域と結晶領域とが混在していると考えられる。また、図１（Ｂ）から、イオン注入直後には、水素が表面から１００ｎｍ程度の深さまで高濃度に分布していることが分かる。

【0045】

＜再結晶化熱処理工程＞
次に、上記イオン注入工程の後、半導体ウェーハに対して、アモルファス領域の結晶性を回復させる再結晶化熱処理を施す（再結晶化熱処理工程）。上述のように、イオン注入によって表面部にアモルファス領域が形成された半導体ウェーハの表面にそのまま半導体エピタキシャル層を形成すると、形成された半導体エピタキシャル層に多数のエピタキシャル欠陥が形成される。そこで、本発明においては、再結晶化熱処理工程に先立って、ＫＭＣ法シミュレーションを用いて、エピタキシャル欠陥の数が少ない半導体エピタキシャルウェーハが得られる再結晶化熱処理条件を算出する。

【0046】

具体的には、イオン注入工程におけるイオンの注入条件に基づいて、ＫＭＣ法シミュレーションを用いて、イオンの注入後に半導体ウェーハに形成される空孔および格子間元素の３次元濃度分布を計算し、該３次元濃度分布に基づいて、半導体ウェーハにおけるアモルファス領域を特定するアモルファス領域特定工程と、ＫＭＣ法シミュレーションを用いて、再結晶化熱処理工程の後に半導体ウェーハの表面にアモルファス領域が残らない再結晶化熱処理条件を算出する再結晶化熱処理条件算出工程とを行う。以下、上記２工程について説明する。

【0047】

＜＜アモルファス領域特定工程＞＞
まず、ＫＭＣ法シミュレーションを用いて、イオンの注入後に半導体ウェーハに形成される空孔および格子間元素の３次元濃度分布を計算し、該３次元濃度分布に基づいて、半導体ウェーハにおけるアモルファス領域を特定する（アモルファス領域特定工程）。

【0048】

ＫＭＣ法は、統計力学および確率論に基づいて、多体系の時間発展を求める方法であり、多体系において生じる事象について、その事象が生じる頻度（遷移確率）を設定し、乱数を用いてその頻度に従う時間発展を求める方法である。ＫＭＣ法は、半導体エピタキシャル層の成長過程や、半導体ウェーハの表面における原子の熱拡散、半導体ウェーハの表面への分子の吸着過程などの解析に利用されている。

【0049】

本発明においては、ＫＭＣ法シミュレーションを用いて、イオン注入後の半導体ウェーハにおける空孔および格子間元素の３次元濃度分布を計算し、得られた３次元濃度分布に基づいて、半導体ウェーハ中のアモルファス領域を特定する。上記空孔および格子間元素の３次元濃度分布の計算は、例えば、M. Jaraiz, “Atomic Scale Simulations of Arsenic Ion Implantation and Annealing in Silicon”Mater. Res. Soc. Symp. Proc. 54, 532 (1998).に記載のモデルによるイオン注入のＫＭＣ法シミュレーションを用いて行うことができる。

【0050】

具体的には、まず、計算モデルを設定する。計算モデルのサイズは、実験結果の再現性や計算リソースなどに基づいて適切に設定することができる。例えば、幅８０ｎｍ×奥行き８０ｎｍ×高さ８００ｎｍの計算モデルを設定することができる。

【0051】

上述のように設定した計算モデルの表面に対して、所定のイオン注入条件の下で仮想粒子によるイオン注入を行い、空孔および格子間元素の３次元濃度分布を計算する。本明細書においては、イオン注入によって生じた空孔および格子間元素の合計濃度が１．５×１０^２２ａｔｏｍｓ／ｃｍ^３以上の領域を「アモルファス領域」、空孔および格子間元素の合計濃度が１．５×１０^２２ａｔｏｍｓ／ｃｍ^３未満の領域は、「結晶領域」と定義する。アモルファス領域においては、空孔および格子間元素の概念はなくなり、アモルファス領域はアモルファス欠陥(粒子)の集合体として扱う。

【0052】

上述のようにＫＭＣ法によって求められた空孔および格子間元素の３次元濃度分布において、空孔および格子間元素の合計濃度が１．５×１０^２２ａｔｏｍｓ／ｃｍ^３以上の領域を「アモルファス領域」、１．５×１０^２２ａｔｏｍｓ／ｃｍ^３未満の領域を「結晶領域」として特定する。

【0053】

＜＜再結晶化熱処理条件算出工程＞＞
次に、ＫＭＣ法シミュレーションを用いて、再結晶化熱処理工程の後に半導体ウェーハの表面にアモルファス領域が残らない再結晶化熱処理条件を算出する（再結晶化熱処理条件算出工程）。具体的には、ＫＭＣ法により、イオン注入された計算モデルについて、所定の再結晶熱処理条件下で再結晶化熱処理を行い、アモルファス領域を再結晶化するシミュレーションを行う。このシミュレーションでは、アモルファス領域と結晶領域との界面からの固相エピタキシャル成長を計算する。なお、熱処理条件としては、熱処理温度および熱処理時間を挙げることができる。

【0054】

固相エピタキシャル成長の速度Ｖは、下記の式（１）のように表すことができる。

【数1】

ここで、Ａおよびｃは、それぞれドーパントおよび不純物の影響を考慮するパラメータであり、例えばドーパント濃度、不純物濃度の実験値をそれぞれ設定することができる。Ｐは、熱応力のパラメータである。ｎは、再結晶化対象のアモルファス欠陥（粒子）１個に隣接するアモルファス粒子の比率である。図２を参照すると、再結晶化対象のアモルファス粒子の周囲には、４個のアモルファス粒子が存在し、４個の結晶粒子が存在する。よって、図２に示した再結晶化対象のアモルファス粒子に隣接するアモルファス粒子の比率は５０％である。

【0055】

ｋ_Ｂ、Ｔ、Ｅ_ａは、それぞれ、ボルツマン定数、熱処理温度、固相エピタキシャル成長の活性化エネルギーである。過去の研究により、アモルファス粒子は、隣接するアモルファス粒子が少ないほど容易に再結晶化することが分かっている。そのため、固相エピタキシャル成長の活性化エネルギーＥ_ａは、図３に例示すように、隣接するアモルファス粒子の比率により異なる値を設定する。隣接するアモルファス粒子の比率に対する活性化エネルギーの値は、過去の実験における再結晶化熱処理後の断面ＴＥＭ像、平面ＴＥＭ像、Ｘ線光電子分光法による結晶性評価結果を用いて解析を行い、導出された実験値を使用することができる。

【0056】

図４は、ＫＭＣ法シミュレーションを用いて求められた、シリコンウェーハにおけるアモルファス領域および結晶領域を示す図であり、（Ａ）はイオン注入直後、（Ｂ）は再結晶化熱処理後についてそれぞれ示している。図４（Ａ）および（Ｂ）において、アモルファス領域と結晶領域との境界が実線で示されている。なお、図４（Ａ）は、Ｃ_３Ｈ_５クラスターイオンを３×１０^１５ Ｃａｒｂｏｎ ａｔｏｍｓ／ｃｍ^２のドーズ量で注入して得られたものである。また、図（Ｂ）は、熱処理温度６００℃、熱処理時間４秒の再結晶化熱処理条件について得られたものである。

【0057】

図４（Ａ）に示すように、イオン注入直後では、シリコンウェーハの表面にアモルファス領域が離散的に存在し、アモルファス領域と結晶領域とが混在していることが分かる。また、シリコンウェーハの内部（表面部）には、アモルファス領域が形成されていることが分かる。これに対して、図４（Ｂ）に示すように、再結晶化熱処理後では、熱処理前に存在したアモルファス領域は完全に再結晶化し、シリコンウェーハの表面全体が結晶領域となっていることが分かる。また、シリコンウェーハの表面側および内部側の双方からアモルファス領域が再結晶化し、アモルファス領域の厚みが小さくなっていることが分かる。

【0058】

後述する実施例に示すように、図４（Ｂ）に示したような、表面のアモルファス領域が完全に再結晶化した半導体ウェーハの表面に半導体エピタキシャル層を形成することによって、エピタキシャル欠陥の少ないエピタキシャルウェーハを得ることができる。そこで、本発明によっては、ＫＭＣ法によって、再結晶化熱処理後に半導体表面のアモルファス領域が完全に再結晶化する再結晶化熱処理条件を算出する。

【0059】

図５（Ａ）は、再結晶化熱処理における熱処理温度とシリコンウェーハの表面におけるアモルファス領域の割合との関係を示しており、図５（Ｂ）は、熱処理温度とアモルファス領域の厚みとの関係を示している。なお、図５（Ａ）および（Ｂ）は、熱処理時間を４秒に固定し、熱処理温度を種々変更して得られたものである。

【0060】

図５（Ａ）から、熱処理温度が６００℃以上の場合には、シリコンウェーハの表面のアモルファス領域が完全に再結晶化することが分かる。また、図５（Ｂ）から、熱処理温度が５８０℃以上の場合には、シリコンウェーハの内部のアモルファス領域の厚みが減少し、熱処理温度が６５０℃以上の場合にはゼロとなることが分かる。

【0061】

このように、熱処理時間が４秒の場合には、熱処理温度を６００℃以上とすることによって、シリコンウェーハの表面のアモルファス領域を完全に再結晶化して結晶領域とすることができる。また、熱処理温度を６５０℃以上とすることによって、イオン注入によって形成された半導体ウェーハ内部のアモルファス領域についても完全に再結晶化して結晶領域とすることができる。よって、６００℃以上の熱処理温度および４秒の熱処理時間を、再結晶化熱処理条件とすることができる。

【0062】

図６は、再結晶化熱処理後のシリコンウェーハの断面ＴＥＭ像を示しており、（Ａ）は熱処理温度が７５０℃、（Ｂ）は熱処理温度が６００℃の場合に対するものである。図６（Ａ）から、熱処理温度が７５０℃の場合には、シリコンウェーハの表面のアモルファス領域が完全に再結晶化して結晶領域となっており、シリコンウェーハ内部のアモルファス領域についても完全に再結晶化していることが分かる。

【0063】

これに対して、図６（Ｂ）から、熱処理温度が６００℃の場合には、シリコンウェーハの表面のアモルファス領域が完全に再結晶化して結晶領域となっているものの、シリコンウェーハの内部にはアモルファス領域が残っていることが分かる。ただし、図１に示したイオン注入直後に比べると、アモルファス領域の厚みは小さくなっていることが分かる。

【0064】

このように、図６（Ａ）および（Ｂ）に示した断面ＴＥＭ像は、図５（Ａ）および（Ｂ）に示したＫＭＣ法シミュレーションの結果を反映したものとなっている。

【0065】

図７は、ウェーハ表面からの深さと水素濃度との関係を示しており、（Ａ）は熱処理温度が７５０℃、（Ｂ）は熱処理温度が６００℃の場合に対するものである。図７（Ａ）から、熱処理温度が７５０℃の場合には、イオン注入領域における水素濃度が低く、水素が拡散してしまっていることが分かる。一方、図７（Ｂ）から、熱処理温度が６００℃の場合には、水素注入領域の水素濃度が高く、アモルファス領域に多くの水素が残留していることが分かる。

【0066】

図７から明らかなように、再結晶化熱処理の熱処理温度が低い方が、半導体ウェーハの表面部に残留する水素が多い。そのため、所望とする水素のパッシベーション効果を有する半導体エピタキシャルウェーハを得るために、再結晶化熱処理条件算出工程において算出された再結晶化熱処理条件と、得られた半導体エピタキシャルウェーハにおける水素濃度分布との関係を予め求めておき、再結晶化熱処理工程を、水素濃度分布のピーク値が仕様を満たす半導体エピタキシャルウェーハが得られる再結晶化熱処理条件の下で行うことが好ましい。

【0067】

また、再結晶化熱処理条件算出工程において、前記半導体ウェーハの表面にアモルファス領域が残らず、かつ半導体ウェーハの内部にアモルファス領域の一部が残る再結晶化熱処理条件を算出することが好ましい。半導体ウェーハの内部にイオン注入によって形成されたアモルファス領域の一部を残存させることによって、アモルファス領域に水素を捕獲して残留させることができ、水素のパッシベーション効果を向上させることができる。

【0068】

さらに、再結晶化熱処理条件算出工程において、再結晶化熱処理条件を複数算出し、算出した複数の再結晶化熱処理条件のうち、熱処理温度が最も低い条件または熱処理時間が最も短い条件を選択することが好ましい。これにより、アモルファス領域に残存する水素が熱拡散するのを抑制して、水素のパッシベーション効果を向上させることができる。

【0069】

上記再結晶化熱処理工程は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）やＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ） などの急速昇降温熱処理装置を用いることができる。

【0070】

＜エピタキシャル層形成工程＞
続いて、再結晶化熱処理工程の後に、半導体ウェーハの表面に半導体エピタキシャル層を形成して半導体エピタキシャルウェーハを得る（エピタキシャル層形成工程）。

【0071】

半導体ウェーハ上に形成する半導体エピタキシャル層としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００～１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ上にエピタキシャル成長させることができる。半導体エピタキシャル層は、その厚みを１～１５μｍの範囲内とすることが好ましい。半導体エピタキシャル層の厚みが１μｍ以上とすることにより、半導体ウェーハからのドーパントの外方拡散による半導体エピタキシャル層の抵抗率の変化を抑制することができる。また、半導体エピタキシャル層の厚みを１５μｍ以下とすることにより、固体撮像素子の分光感度特性に影響が生じるのを抑制することができる。

【0072】

上記エピタキシャル層形成工程は、市販の枚葉式エピタキシャル成長装置を用いて行うことができる。

【0073】

こうして、本発明による半導体エピタキシャルウェーハを製造することができる。

【実施例0074】

以下、本発明の実施例について説明するが、本発明は実施例に限定されない。

【0075】

（発明例）
本発明による半導体エピタキシャルウェーハの製造方法に従って、エピタキシャルシリコンウェーハの製造を行った。まず、基板となるシリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント：ボロン）を用意した。次に、クラスターイオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ）を用いて、シクロヘキサンよりＣ_３Ｈ_５クラスターを生成して、炭素のドーズ量を３×１０^１５ Ｃａｒｂｏｎ ａｔｏｍｓ／ｃｍ^２として、シリコンウェーハの表面に注入し、シリコンウェーハの表面部にアモルファス領域を形成した（イオン注入工程）。その際、イオンの注入エネルギーは８０ｋｅＶ、ビーム電流値は８５０μＡ、照射角度は０度、照射時のウェーハ温度は２５℃、保護酸化膜（自然酸化膜）の厚みを１．０ｎｍとした。なお、上記イオン注入条件は、ウェーハ表面部にアモルファス領域が形成されることが分かっている条件である。

【0076】

次いで、再結晶化熱処理工程に先立って、ＫＭＣ法シミュレーションの計算が可能なＴＣＡＤシミュレータＳｅｎｔａｕｒｕｓ Ｐｒｏｃｅｓｓ（日本シノプシス合同会社製）を用いて、イオン注入工程におけるイオンの注入条件に基づいて、空孔および格子間シリコンの３次元濃度分布を求め、アモルファス領域を特定した（アモルファス領域特定工程）。

【0077】

続いて、ＫＭＣ法シミュレーションを用いて、再結晶化熱処理工程の後に半導体ウェーハの表面にアモルファス領域が残らない再結晶化熱処理条件を算出した（再結晶化熱処理条件算出工程）。その結果に基づいて、再結晶化熱処理温度を６００℃、熱処理時間を４秒とした。そして、イオン注入後のシリコンウェーハに対して、６００℃にて４秒間の再結晶化熱処理を施した（再結晶化熱処理工程）。

【0078】

次いで、イオン注入後のシリコンウェーハを急速加熱処理（ＲＴＡ）装置内に搬送し、６００℃にて４秒間の再結晶化熱処理を施した（再結晶化熱処理工程）。

【0079】

その後、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの表面にシリコンエピタキシャル層（厚み：５μｍ）をエピタキシャル成長させ、１枚のエピタキシャルシリコンウェーハを得た。

【0080】

（比較例１）
発明例と同様に、エピタキシャルシリコンウェーハの製造を行った。ただし、再結晶化熱処理工程を行わなかった。その他の条件は、発明例と全て同じである。

【0081】

（比較例２）
発明例と同様に、エピタキシャルシリコンウェーハの製造を行った。ただし、再結晶化熱処理工程における熱処理温度を７５０℃とした。その他の条件は、発明例と全て同じである。

【0082】

図８は、比較例１、比較例２および発明例について、シリコンエピタキシャル層における積層欠陥の個数を示している。なお、積層欠陥の個数は、得られた１枚のエピタキシャルシリコンウェーハにおける単位面積（１ｃｍ^２）当りの個数（すなわち、積層欠陥密度）であり、比較例１の個数を１として正規化している。図８から、再結晶化熱処理を行わない比較例１については多数の積層欠陥が形成されたことが分かる。これに対して、再結晶化熱処理温度が７５０℃である比較例２については、エピタキシャル欠陥はほぼゼロであり、また再結晶化熱処理温度が６００℃である発明例についても、エピタキシャル欠陥の個数はほぼゼロであった。

【0083】

図７（Ａ）および図７（Ｂ）に示された水素濃度分布は、それぞれ比較例１および発明例に対応するものであり、発明例においては、シリコンウェーハの表面部に多数の水素が残留していることが分かる。よって、発明例のエピタキシャルシリコンウェーハは、比較例１のものよりも高い水素のパッシベーション効果を有している。

【産業上の利用可能性】

【0084】

本発明によれば、基板である半導体ウェーハの表面部にアモルファス領域が形成される条件下でイオン注入を行う場合にも、イオン注入条件に応じた再結晶化熱処理を行って、エピタキシャル欠陥の少ない半導体エピタキシャルウェーハを製造することができるため、半導体ウェーハ製造業において有用である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】