特開 2024-85861 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024085861

(43)【公開日】2024-06-27

(54)【発明の名称】炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240620BHJP

   H01L 29/12 20060101ALI20240620BHJP

   H01L 21/336 20060101ALI20240620BHJP

【ＦＩ】

H01L29/78 652G

H01L29/78 652T

H01L29/78 658A

H01L29/78 658E

H01L29/78 658L

H01L29/78 653A

H01L29/78 652H

H01L29/78 652J

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022200640

(22)【出願日】2022-12-15

(71)【出願人】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】竹中 研介

(72)【発明者】

【氏名】俵 武志

(72)【発明者】

【氏名】原田 信介

(57)【要約】

【課題】ｎ^-型炭化珪素エピタキシャル層のキャリア濃度分布のばらつきを５％以下に抑制した炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体基板は、第１導電型の炭化珪素半導体基板１と、炭化珪素半導体基板１のおもて面に設けられた、炭化珪素半導体基板１より低不純物濃度の第１導電型の第１半導体層２と、を備える。第１半導体層２の一部に、第２導電型の不純物を含み、第２導電型の不純物は、結晶軸方向を示すオリエンテーションフラットと平行な方向または垂直な方向のいずれかで、不純物濃度差を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、
を備え、
前記第１半導体層の一部に、第２導電型の不純物を含み、
前記第２導電型の不純物は、結晶軸方向を示すオリエンテーションフラットと平行な方向または垂直な方向のいずれかで、不純物濃度差を有することを特徴とする炭化珪素半導体基板。

【請求項2】

第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の不純物濃度分布を測定する第２工程と、
前記第１半導体層に第２導電型の不純物を注入する第３工程と、
を含み、
前記第３工程では、前記第１半導体層の不純物濃度が低い領域に対して、前記第２導電型の不純物の注入量を低くして、前記第１半導体層の不純物濃度が高い領域に対して、前記第２導電型の不純物の注入量を高くすることを特徴とする炭化珪素半導体基板の製造方法。

【請求項3】

前記第３工程では、前記炭化珪素半導体基板と前記第１半導体層との界面から所定の領域に対して、前記第２導電型の不純物を注入することを特徴とする請求項２に記載の炭化珪素半導体基板の製造方法。

【請求項4】

前記第３工程では、前記第１半導体層の、前記炭化珪素半導体基板と反対側の表面から所定の領域に対して、前記第２導電型の不純物を注入することを特徴とする請求項２に記載の炭化珪素半導体基板の製造方法。

【請求項5】

第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、
前記第１半導体層の前記炭化珪素半導体基板に対して反対側の表面に設けられた、第２導電型の第２半導体層と、
前記第２半導体層の表面に、選択的に設けられた第１導電型の第１半導体領域と、
前記第２半導体層および前記第１半導体領域を貫通して前記第１半導体層に達するトレンチと、
前記トレンチ内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第１半導体領域および前記第２半導体層に接触する第１電極と、
前記炭化珪素半導体基板の裏面に設けられた第２電極と、
を備え、
前記第１半導体層の一部に、第２導電型の不純物を含み、
前記第２導電型の不純物は、結晶軸方向を示すオリエンテーションフラットと平行な方向または垂直な方向のいずれかで、不純物濃度差を有することを特徴とする炭化珪素半導体装置。

【請求項6】

第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の不純物濃度分布を測定する第２工程と、
前記第１半導体層に第２導電型の不純物を注入する第３工程と、
前記第１半導体層の前記炭化珪素半導体基板に対して反対側の表面に、第２導電型の第２半導体層を形成する第４工程と、
前記第２半導体層の表面に、選択的に第１導電型の第１半導体領域を形成する第５工程と、
前記第２半導体層および前記第１半導体領域を貫通して前記第１半導体層に達するトレンチを形成する第６工程と、
前記トレンチ内部にゲート絶縁膜を介してゲート電極を形成する第７工程と、
前記第１半導体領域および前記第２半導体層に接触する第１電極を形成する第８工程と、
前記炭化珪素半導体基板の裏面に第２電極を形成する第９工程と、
を含み、
前記第３工程では、前記第１半導体層の不純物濃度が低い領域に対して、前記第２導電型の不純物の注入量を低くして、前記第１半導体層の不純物濃度が高い領域に対して、前記第２導電型の不純物の注入量を高くすることを特徴とする炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン（Ｓｉ）単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、ＰｉＮダイオード（Ｐ－ｉｎｔｒｉｎｓｉｃ－Ｎ ｄｉｏｄｅ）やバイポーラトランジスタ、さらに、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、いわゆるバイポーラ型デバイスである。これらの素子は、電流密度は多く取れるものの高速でのスイッチングができず、例えば、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは２０ｋＨｚ程度の周波数がその使用限界である。一方、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）は、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンＩＧＢＴやパワーＭＯＳＦＥＴなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。

【0003】

また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素（ＳｉＣ）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、ＳｉＣは化学的に非常に安定な材料であり、結晶構造が４Ｈ－ＳｉＣの場合はバンドギャップが３．２６ｅＶと広く、高温でも半導体として極めて安定的に使用でき、また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。

【0004】

炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴが製品化されている。

【0005】

このような、炭化珪素半導体装置では、ｎ⁺型炭化珪素基板のおもて面にドリフト層として、ｎ^-型炭化珪素エピタキシャル層が堆積される。例えば、５×１０¹⁸／ｃｍ³程度にＮ（窒素）がドープされたｎ⁺型炭化珪素基板上に、ドープ濃度１×１０¹⁶／ｃｍ³、厚み１０μｍ程度のｎ^-型炭化珪素エピタキシャル層が熱ＣＶＤ装置を用いて成膜されている。このｎ^-型炭化珪素エピタキシャル層のｎ⁺型炭化珪素基板に対して反対側の表面に、ＭＯＳ構造等の炭化珪素半導体装置の表面構造が形成されている。

【0006】

また、第１導電型の半導体エピタキシャル層の厚さ分布と半導体エピタキシャル層の不純物の濃度分布とが正の相関を有することで、半導体ウェハの主面に平行な面内における素子特性のばらつきを抑える技術が提案されている（例えば、下記特許文献１参照。）。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０２０－１５５６８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、従来のｎ^-型炭化珪素エピタキシャル層の膜厚分布は通常５％以下と良好であるが、不純物濃度分布は１０％以下程度と悪くなっている。ここで、図１４は、従来の炭化珪素半導体基板を示す上面図である。図１５は、従来の炭化珪素半導体基板のｘ軸方向の不純物濃度分布を示すグラフである。図１６は、従来の炭化珪素半導体基板のｙ軸方向の不純物濃度分布を示すグラフである。

【0009】

図１４では、結晶軸方向を示すオリエンテーションフラット（ＯＦ）と平行な方向をｘ軸、ＯＦと垂直な方向をｙ軸としている。図１５および図１６において、横軸は、ｎ⁺型炭化珪素基板中心からの移動量を示し、単位はｍｍである。縦軸は、不純物濃度を示し、単位は、／ｃｍ³である。

【0010】

図１５に示すように、ｘ軸方向では、不純物濃度分布はほぼ一定であるが、図１６に示すように、ｙ軸方向では、不純物濃度分布は中心から離れるに従い大きくなり、移動量により大きく変化している。このように、ｎ^-型炭化珪素エピタキシャル層では、エピタキシャル成長炉の温度分布やガス濃度の分布により、片一方方向に不純物濃度分布にばらつきが生じることがある。

【0011】

これは、ドーパントガス濃度やウェハ温度といった要因の他に、成長表面近傍のＣ元素とＳｉ元素の比率（Ｃ／Ｓｉ比）によってドーパントの取り込み効率が変わる複雑な要因による。このような不純物濃度分布のｎ^-型炭化珪素エピタキシャル層上に、表面構造を形成した場合、炭化珪素半導体装置の耐圧のばらつきやオン抵抗のばらつきを悪化させてしまうという課題がある。

【0012】

この発明は、上述した従来技術による問題点を解消するため、ｎ^-型炭化珪素エピタキシャル層の正味のキャリア濃度分布のばらつきを抑制した炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0013】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板は、次の特徴を有する。第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、を備える。前記第１半導体層の一部に、第２導電型の不純物を含み、前記第２導電型の不純物は、結晶軸方向を示すオリエンテーションフラットと平行な方向または垂直な方向のいずれかで、不純物濃度差を有する。

【0014】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の不純物濃度分布を測定する第２工程を行う。次に、前記第１半導体層に第２導電型の不純物を注入する第３工程を行う。前記第３工程では、前記第１半導体層の不純物濃度が低い領域に対して、前記第２導電型の不純物の注入量を低くして、前記第１半導体層の不純物濃度が高い領域に対して、前記第２導電型の不純物の注入量を高くする。

【0015】

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第３工程では、前記炭化珪素半導体基板と前記第１半導体層との界面から所定の領域に対して、前記第２導電型の不純物を注入することを特徴とする。

【0016】

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第３工程では、前記第１半導体層の、前記炭化珪素半導体基板と反対側の表面から所定の領域に対して、前記第２導電型の不純物を注入することを特徴とする。

【0017】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の前記炭化珪素半導体基板に対して反対側の表面に、第２導電型の第２半導体層が設けられる。前記第２半導体層の表面に、選択的に第１導電型の第１半導体領域が設けられる。前記第２半導体層および前記第１半導体領域を貫通して前記第１半導体層に達するトレンチが設けられる。前記トレンチ内部にゲート絶縁膜を介してゲート電極が設けられる。前記第１半導体領域および前記第２半導体層に接触する第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記第１半導体層の一部に、第２導電型の不純物を含み、前記第２導電型の不純物は、結晶軸方向を示すオリエンテーションフラットと平行な方向または垂直な方向のいずれかで、不純物濃度差を有する。

【0018】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の不純物濃度分布を測定する第２工程を行う。次に、前記第１半導体層に第２導電型の不純物を注入する第３工程を行う。次に、前記第１半導体層の前記炭化珪素半導体基板に対して反対側の表面に、第２導電型の第２半導体層を形成する第４工程を行う。次に、前記第２半導体層の表面に、選択的に第１導電型の第１半導体領域を形成する第５工程を行う。次に、前記第２半導体層および前記第１半導体領域を貫通して前記第１半導体層に達するトレンチを形成する第６工程を行う。次に、前記トレンチ内部にゲート絶縁膜を介してゲート電極を形成する第７工程を行う。次に、前記第１半導体領域および前記第２半導体層に接触する第１電極を形成する第８工程を行う。次に、前記炭化珪素半導体基板の裏面に第２電極を形成する第９工程を行う。前記第３工程では、前記第１半導体層の不純物濃度が低い領域に対して、前記第２導電型の不純物の注入量を低くして、前記第１半導体層の不純物濃度が高い領域に対して、前記第２導電型の不純物の注入量を高くする。

【0019】

上述した発明によれば、第１導電型の第１半導体層の不純物濃度が低い領域に対して、ドーズ量を低くして、第１導電型の第１半導体層不純物濃度が高い領域に対して、ドーズ量を高くして、ｐ型のイオン注入によるカウンタードーピングを行い、第１半導体層の正味のキャリア濃度分布を改善している。これにより、ＭＯＳＦＥＴの耐圧、オン抵抗のばらつきを改善することができる。また、イオン注入により生じた欠陥により、ドリフト層へのホール注入を抑制させることで、ボディダイオードへ通電した際にも積層欠陥の拡大を抑止することができる。

【発明の効果】

【0020】

本発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ｎ^-型炭化珪素エピタキシャル層の正味のキャリア濃度分布のばらつきを５％以下に抑制できるという効果を奏する。

【図面の簡単な説明】

【0021】

【図1】実施の形態にかかる炭化珪素半導体基板の構造を示す断面図である。

【図2】実施の形態にかかる炭化珪素半導体基板の製造途中の状態を模式的に示す断面図である（その１）。

【図3】実施の形態にかかる炭化珪素半導体基板の製造途中の状態を模式的に示す断面図である（その２）。

【図4】実施の形態にかかる炭化珪素半導体基板のイオン注入方法を示す上面図である。

【図5】実施の形態にかかる炭化珪素半導体基板の他の構造を示す断面図である（その１）。

【図6】実施の形態にかかる炭化珪素半導体基板の他の構造を示す断面図である（その２）。

【図7】実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。

【図8】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。

【図9】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。

【図10】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。

【図11】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。

【図12】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。

【図13】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。

【図14】従来の炭化珪素半導体基板を示す上面図である。

【図15】従来の炭化珪素半導体基板のｘ軸方向の不純物濃度分布を示すグラフである。

【図16】従来の炭化珪素半導体基板のｙ軸方向の不純物濃度分布を示すグラフである。

【発明を実施するための形態】

【0022】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。

【0023】

（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体基板の構造を示す断面図である。炭化珪素半導体基板６０は、ｎ⁺型炭化珪素基板（第１導電型の半導体基板）１のおもて面にドリフト層として、ｎ^-型炭化珪素エピタキシャル層（第１導電型の第１半導体層）２が堆積されている。例えば、５×１０¹⁸／ｃｍ³程度にＮ（窒素）がドープされたｎ⁺型炭化珪素基板１上に、ドープ濃度１×１０¹⁶／ｃｍ³、厚み１０μｍ程度のｎ^-型炭化珪素エピタキシャル層２が熱ＣＶＤ装置を用いて成膜されている。

【0024】

ｎ^-型炭化珪素エピタキシャル層２は、詳細は後述するように、正味のキャリア濃度分布のばらつきを、導電型が反対のｐ型ドーパントをイオン注入することによって補償し、改善している。このため、ｎ^-型炭化珪素エピタキシャル層２の一部ないし全てに、ｐ型の不純物が含まれている。ｎ^-型炭化珪素エピタキシャル層２のｘ軸方向（ＯＦと平行な方向、図１４参照）、ｙ軸方向（ＯＦと垂直な方向、図１４参照）のいずれかで、不純物濃度分布のばらつきがあり、このばらつきをｐ型の不純物によるカウンタードーピングで補償し、正味のキャリア濃度分布を改善しているため、ｎ^-型炭化珪素エピタキシャル層２のｘ軸方向、ｙ軸方向のいずれかで、ｐ型の不純物の濃度に変化が生じ、不純物濃度差を有している。不純物濃度差とは、ｘ軸方向またはｙ軸方向において、導電型が反対のドーパントの濃度分布が１０％以上あることである。例えば、ｎ^-型炭化珪素エピタキシャル層２にＮがドープされている場合、一部に、Ａｌが注入され、ｎ^-型炭化珪素エピタキシャル層２のｘ軸方向、ｙ軸方向のいずれかで、Ａｌの濃度に変化が生じ、不純物濃度差を有している。

【0025】

上記の変形例として、ｎ^-型炭化珪素エピタキシャル層２は、ｐ型の不純物、例えばＡｌをドープして、形成し、ｎ型の不純物、例えばＮをイオン注入して、ｎ型に反転させることで形成してもよい。この場合、ｎ^-型炭化珪素エピタキシャル層２の全てに、ｎ型の不純物が含まれ、ｎ^-型炭化珪素エピタキシャル層２のｘ軸方向、ｙ軸方向のいずれかで、ｎ型の不純物の濃度に変化が生じている。

【0026】

このように、ｎ^-型炭化珪素エピタキシャル層２は、ｘ軸方向、ｙ軸方向の両方の方向において、正味のキャリア濃度分布のばらつきが抑制され、改善されている。これにより、炭化珪素半導体基板６０を用いてＭＯＳＦＥＴを作製した場合、ＭＯＳＦＥＴの耐圧、オン抵抗のばらつきを改善することができる。また、イオン注入により生じた欠陥により、ドリフト層へのホール注入を抑制させることで、ボディダイオードへ通電した際にも積層欠陥の拡大を抑止することができる。

【0027】

（実施の形態にかかる炭化珪素半導体基板の製造方法）
次に、実施の形態にかかる炭化珪素半導体基板の製造方法について説明する。図２および図３は、実施の形態にかかる炭化珪素半導体基板の製造途中の状態を模式的に示す断面図である。

【0028】

まず、図２に示すように、ｎ型の炭化珪素でできたｎ⁺型炭化珪素基板１を用意する。そして、このｎ⁺型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできたｎ^-型炭化珪素エピタキシャル層２を、エピタキシャル成長させる。ここで形成されたｎ^-型炭化珪素エピタキシャル層２は、不純物濃度にばらつきがあり、ｎ^-型炭化珪素エピタキシャル層２は、低不純物濃度のｎ^-型炭化珪素エピタキシャル層低濃度領域２１および高不純物濃度のｎ^-型炭化珪素エピタキシャル層高濃度領域２２から構成されている。ここまでの状態が図２に示されている。

【0029】

次に、Ｎがドープされたｎ^-型炭化珪素エピタキシャル層２の不純物濃度分布をＣＶ（Ｃａｐａｃｉｔａｎｃｅ Ｖｏｌｔａｇｅ）測定により取得する。これにより、ｎ^-型炭化珪素エピタキシャル層低濃度領域２１およびｎ^-型炭化珪素エピタキシャル層高濃度領域２２の位置を特定することができる。

【0030】

次に、ｎ^-型炭化珪素エピタキシャル層２にｐ型のドーパントをイオン注入する。ウェハ面内でドーズ量（不純物の注入量）を変化させることにより、ｎ^-型炭化珪素エピタキシャル層２の正味のキャリア濃度分布を改善する。例えば、ｎ^-型炭化珪素エピタキシャル層低濃度領域２１はドーズ量を低くして、ｎ^-型炭化珪素エピタキシャル層高濃度領域２２はドーズ量を高くすることで、ｎ^-型炭化珪素エピタキシャル層２の正味のキャリア濃度分布を改善することができる。ここまでの状態が図３に示されている。

【0031】

このようにして、実施の形態にかかる炭化珪素半導体基板の製造方法では、ｎ^-型炭化珪素エピタキシャル層２の不純物濃度が低い領域に対して、ｐ型のイオン注入のドーズ量を低くして、不純物濃度が高い領域に対して、ｐ型のイオン注入のドーズ量を高くすることで、ｎ^-型炭化珪素エピタキシャル層２の正味のキャリア濃度分布を改善することができる。

【0032】

また、ｎ^-型炭化珪素エピタキシャル層２の不純物濃度が低い領域に対して、ｎ型のイオン注入のドーズ量を高くして、不純物濃度が低い領域に対して、ｎ型のイオン注入のドーズ量を低くすることで、ｎ^-型炭化珪素エピタキシャル層２の濃度分布を改善することもできる。ｐ型のＡｌイオン注入の場合、ｎ型のＮイオン注入よりも質量が大きいのでｎ^-型炭化珪素エピタキシャル層２の結晶構造にダメージを増やすことができ、ダメージによって発生した結晶欠陥によりドリフト層へのホール注入をより抑制させることができる。

【0033】

図２および図３では、不純物濃度が低い領域と不純物濃度が高い領域の２つの領域に分けたが、さらに多くの領域に分けてもよい。図４は、実施の形態にかかる炭化珪素半導体基板のイオン注入方法を示す上面図である。図４では、ｘ軸方向に不純物濃度のばらつきが小さく、ｙ軸方向に不純物濃度のばらつきが大きい場合である。ここでは、イオン注入のビームスキャン幅ごとに、キャリア濃度分布をＣＶ測定により取得して、不純物濃度が低い領域、高い領域に分けている。

【0034】

図４では、不純物濃度のばらつきが大きい方向（ｙ軸方向）についてＡｌイオンの注入ドーズ量をビームスキャン幅ごとに変化させながら、イオン注入する。例えば、不純物濃度分布の最小値を調べ、その値にそろえるように各ｙ軸位置のイオン注入のドーズ量を決めてもよい。また、全点でイオン注入ダメージを与えるために、最小値よりも低い値にそろうようにイオン注入のドーズ量を決めてもよい。この際、ｙ軸方向は、メカニカルスキャン方式で走査してイオン注入する。一方、不純物濃度のばらつきが小さいｘ軸方向は注入ドーズ量を固定し、ビームスキャン方式で走査すると効率的である。

【0035】

図５および図６は、実施の形態にかかる炭化珪素半導体基板の他の構造を示す断面図である。図５のように、ｎ^-型炭化珪素エピタキシャル層２とｎ⁺型炭化珪素基板１との界面から所定の領域のみにＡｌイオン注入を行ってもよい。また、図６のように、ｎ^-型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１と反対側の表面の３．３μｍ分のみにＡｌイオン注入を行ってもよい。このように、ドリフト層の深さの一部のみに適用することでも、一定の改善効果を得ることができる。

【0036】

例えば、耐圧１．２ｋＶクラスのＭＯＳＦＥＴのドリフト層に実施の形態のｎ^-型炭化珪素エピタキシャル層２を適用する場合、深さ３．３μｍのＡｌイオン注入とエピタキシャル成長を複数回、例えば３回繰り返してもよい。つまり、ｎ^-型炭化珪素エピタキシャル層２を複数層、例えば３層にして形成してもよい。

【0037】

また、ｎ^-型炭化珪素エピタキシャル層２は、ｐ型の不純物、例えばＡｌをドープして、エピタキシャル成長で形成し、ｎ型の不純物、例えばＮをイオン注入して、ｎ型に反転させることで形成してもよい。高加速エネルギーでの深いイオン注入の場合、Ａｌに比べて、Ｎの方がイオン注入飛程が深いためより望ましい。

【0038】

図１６の従来のｎ^-型炭化珪素エピタキシャル層では、ｎ⁺型炭化珪素基板中心から離れるにつれて、キャリア濃度は大きくなっているが、実施の形態のｎ^-型炭化珪素エピタキシャル層２では、正味のキャリア濃度に濃度差がなく、キャリア濃度のばらつきが小さくなることが期待できる。つまり、Ｎｔｇ＝Ｎ０（Ｙ）―Ｎａｄｄ（Ｙ）によりキャリア濃度の分布が補償される。ここでＮｔｇは目標とするキャリア濃度、Ｎ０（Ｙ）は補償前のＮ濃度の分布（図１６）、Ｎａｄｄ（Ｙ）はイオン注入するＡｌ濃度の分布である。仮にＮｔｇ＝８．０×１０¹⁵／ｃｍ³としたとき、図１６からＹ＝－３７．５ｍｍではＮ０＝９．８×１０¹⁵／ｃｍ³なので、Ｎａｄｄ＝１．８×１０¹⁵／ｃｍ³とすればよい。また、Ｙ＝０ｍｍではＮ０＝８．５×１０¹⁵／ｃｍ³なのでＮａｄｄ＝０．５×１０¹⁵／ｃｍ³とすればよい。他のＹ位置でも同様に補償が行われる。なお、この説明では添加した不純物はすべて活性化してキャリアとして働くものと近似している。

【0039】

（実施の形態にかかる炭化珪素半導体装置）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図７は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図７は、トレンチ型ＭＯＳＦＥＴ５０の例を示す。

【0040】

図７に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ⁺型炭化珪素基板（第１導電型の半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ^-型炭化珪素エピタキシャル層（第１導電型の第１半導体層）２が堆積されている。

【0041】

ｎ⁺型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ^-型炭化珪素エピタキシャル層２は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度で、例えば低濃度ｎ型ドリフト層である。ここで、ｎ^-型炭化珪素エピタキシャル層２は、実施の形態にかかる炭化珪素半導体基板の製造方法で作製され、ｎ^-型炭化珪素エピタキシャル層２の正味のキャリア濃度分布のばらつきが、反対の導電型のドーパントのイオン注入によって補償し、改善している。

【0042】

ｎ^-型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域６が設けられていてもよい。ｎ型高濃度領域６は、ｎ⁺型炭化珪素基板１よりも低くｎ^-型炭化珪素エピタキシャル層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。

【0043】

ｎ型高濃度領域６（ｎ型高濃度領域６が設けられていない場合はｎ^-型炭化珪素エピタキシャル層２、以下（２）と省略する）の、ｎ⁺型炭化珪素基板１側に対して反対側の表面側には、ｐ型ベース層（第２導電型の第２半導体層）３が設けられている。以下、ｎ⁺型炭化珪素基板１とｎ^-型炭化珪素エピタキシャル層２とｐ型ベース層３とを併せて炭化珪素半導体基体とする。

【0044】

ｎ⁺型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１３となるドレイン電極が設けられている。ドレイン電極１３の表面には、ドレイン電極パッド１５が設けられている。

【0045】

炭化珪素半導体基体の第１主面側（ｐ型ベース層３側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層３のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型ベース層３を貫通してｎ型高濃度領域６（２）に達する。また、トレンチ１６は、ストライプ状に設けられる。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型高濃度領域６（２）およびｐ型ベース層３と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（後述するソース電極パッド１４が設けられている側）からソース電極パッド１４側に突出していてもよい。

【0046】

ｎ型高濃度領域６（２）のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第１ｐ⁺型ベース領域４が選択的に設けられている。第１ｐ⁺型ベース領域４は、トレンチ１６と離して、かつトレンチ１６の底部よりもドレイン側に深い位置にまで達している。

【0047】

トレンチ１６の底部と深さ方向に対向する位置に第２ｐ⁺型ベース領域５が設けられる。第２ｐ⁺型ベース領域５の幅は、トレンチ１６の幅と同じかそれよりも広い。トレンチ１６の底部は、第２ｐ⁺型ベース領域５に達してもよいし、ｐ型ベース層３と第２ｐ⁺型ベース領域５に挟まれたｎ型高濃度領域６（２）内に位置していてもよい。第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５は、例えばアルミニウム（Ａｌ）がドーピングされている。第１ｐ⁺型ベース領域４の一部をトレンチ側に延在させることで第２ｐ⁺型ベース領域５に接続した構造となっていてもよい。その理由は、第２ｐ⁺型ベース領域５とｎ型高濃度領域６（２）の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極１２に退避させることでゲート絶縁膜９への負担を軽減し信頼性をあげるためである。図７には、第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５とを離して配置した場合を図示する。

【0048】

ｐ型ベース層３は、第１ｐ⁺型ベース領域４に接する。ｐ型ベース層３の内部には、基体第１主面側にｎ⁺型ソース領域（第１導電型の第１半導体領域）７が設けられている。また、ｐ⁺⁺型コンタクト領域８が選択的に設けられていてもよい。この場合、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８は互いに接する。

【0049】

ｎ^-型炭化珪素エピタキシャル層２の基体第１主面側の表面層の第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５に挟まれた領域と、ｐ型ベース層３と第２ｐ⁺型ベース領域５に挟まれた領域にｎ型高濃度領域６が設けられてもよく、このｎ型高濃度領域６は、第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５よりも深い位置まで形成されている。このため、ｎ型高濃度領域６の深さ（厚さ）は、第１ｐ⁺型ベース領域４の深さ（厚さ）と第２ｐ⁺型ベース領域５の深さ（厚さ）より大きい。また、第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５は、同じ深さの位置まで形成されていてもよい。また、ｎ型高濃度領域６は、第１ｐ⁺型ベース領域４および第２ｐ⁺型ベース領域５のドレイン側に、第１ｐ⁺型ベース領域４および第２ｐ⁺型ベース領域５を囲むように設けられていてもよい。

【0050】

図７では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。

【0051】

炭化珪素半導体基体の第１主面側の全面に、トレンチに埋め込まれたゲート電極１０を覆うように層間絶縁膜１１が設けられている。層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８に接するソース電極（第１電極）１２が設けられる。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド１４が設けられている。

【0052】

（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図８～図１３は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

【0053】

まず、図８に示すように、ｎ型の炭化珪素でできたｎ⁺型炭化珪素基板１を用意する。そして、このｎ⁺型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできた第１ｎ^-型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。次に、第１ｎ^-型炭化珪素エピタキシャル層２ａの不純物濃度分布をＣＶ測定により取得する。この際、エピ成膜モニター用にセットした別の炭化珪素半導体基板を用いてＨｇ－ＣＶ測定してもよいし、リング／ドット電極を用いて直接Ｈｇ－ＣＶ測定してもよいし、非接触にて光学的にキャリア濃度を測定してもよい。次に、第１ｎ^-型炭化珪素エピタキシャル層２ａにｐ型のドーパントをイオン注入する。この際、第１ｎ^-型炭化珪素エピタキシャル層２ａの不純物濃度が低い領域に対して、ｐ型のイオン注入のドーズ量を低くして、不純物濃度が高い領域に対して、ｐ型のイオン注入のドーズ量を高くすることで、ｎ^-型炭化珪素エピタキシャル層２ａの正味のキャリア濃度分布を改善することができる。この第１ｎ^-型炭化珪素エピタキシャル層２ａは、ｎ^-型炭化珪素エピタキシャル層２となる。ここまでの状態が図８に示されている。

【0054】

次に、図９に示すように、第１ｎ^-型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。それによって、図９に示すように、第１ｎ^-型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５が、例えば隣り合う第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５との間の距離が１．５μｍ程度となるように形成される。

【0055】

次に、第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５を形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入してもよい。それによって、図９に示すように、第１ｎ^-型炭化珪素エピタキシャル層２ａの表面層の、第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５との間に、第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５よりも０．２～０．５μｍ深い位置まで第１ｎ型領域６ａが形成される。なお、ｎ型高濃度領域６を設けない場合には、第１ｎ型領域６ａおよび第２ｎ型領域６ｂは形成しない。ここでは、マスクを用いずに第１ｎ型領域６ａを形成するためのイオン注入を行うため、第１ｎ^-型炭化珪素エピタキシャル層２ａの表面層の全体にわたって、第１ｐ⁺型領域４ａと第２ｐ⁺型ベース領域５の下側（ｎ⁺型炭化珪素基板１側）を囲むように第１ｎ型領域６ａが形成される。第１ｎ型領域６ａを形成するためのイオン注入時のドーズ量を、例えば不純物濃度が５×１０¹⁶／ｃｍ³程度となるように設定してもよい。ここまでの状態が図９に示されている。

【0056】

次に、図１０に示すように、第１ｎ^-型炭化珪素エピタキシャル層２ａの表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら第２ｎ^-型炭化珪素エピタキシャル層２ｂを、例えば０．５μｍ程度の厚さまでエピタキシャル成長させる。次に、第２ｎ^-型炭化珪素エピタキシャル層２ｂの不純物濃度分布をＣＶ測定により取得する。この際、エピ成膜モニター用にセットした別の炭化珪素半導体基板を用いてＨｇ－ＣＶ測定してもよいし、リング／ドット電極を用いて直接Ｈｇ－ＣＶ測定してもよいし、非接触にて光学的にキャリア濃度を測定してもよい。次に、第２ｎ^-型炭化珪素エピタキシャル層２ｂにｐ型のドーパントをイオン注入する。この際、第２ｎ^-型炭化珪素エピタキシャル層２ｂの不純物濃度が低い領域に対して、ｐ型のイオン注入のドーズ量を低くして、不純物濃度が高い領域に対して、ｐ型のイオン注入のドーズ量を高くすることで、ｎ^-型炭化珪素エピタキシャル層２ｂの正味のキャリア濃度分布を改善することができる。この第２ｎ^-型炭化珪素エピタキシャル層２ｂと第１ｎ^-型炭化珪素エピタキシャル層２ａを合わせてｎ^-型炭化珪素エピタキシャル層２となる。第２ｎ^-型炭化珪素エピタキシャル層２ｂを形成するためのエピタキシャル成長の条件を、例えば第２ｎ^-型炭化珪素エピタキシャル層２ｂの不純物濃度が３×１０¹⁵／ｃｍ³程度となるように設定してもよい。

【0057】

次に、ｎ^-型炭化珪素エピタキシャル層２の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。それによって、図１０に示すように、ｎ^-型炭化珪素エピタキシャル層２の表面領域の一部に、例えば深さ０．５μｍ程度の第２ｐ⁺型領域４ｂが、例えば第１ｐ⁺型領域４ａの上部に重なるように形成される。この第２ｐ⁺型領域４ｂと第１ｐ⁺型領域４ａを合わせて第１ｐ⁺型ベース領域４となる。

【0058】

次に、第２ｐ⁺型領域４ｂを形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、図１０に示すように、第２ｎ^-型炭化珪素エピタキシャル層２ｂの表面層の一部に、第１ｐ⁺型ベース領域４、第２ｐ⁺型ベース領域５、第１ｎ型領域６ａに接するように、例えば深さ０．５μｍ程度の第２ｎ型領域６ｂが形成される。第２ｎ型領域６ｂを設けるためのイオン注入時のドーズ量を、例えば不純物濃度が５×１０¹⁶／ｃｍ³程度となるように設定してもよい。この第２ｎ型領域６ｂと第１ｎ型領域６ａを合わせてｎ型高濃度領域６となる。ここまでの状態が図１０に示されている。

【0059】

次に、図１１に示すように、ｎ^-型炭化珪素エピタキシャル層２の表面（すなわち第１ｐ⁺型ベース領域４および第２ｎ型領域６ｂの表面）上に、ｐ型の不純物、例えばアルミニウム原子をドーピングしながらｐ型ベース層３を、例えば１．３μｍ程度の厚さまでエピタキシャル成長させる。ｐ型ベース層３を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が第１ｐ⁺型ベース領域４の不純物濃度よりも低い４×１０¹⁷／ｃｍ³程度となるように設定してもよい。ここまでの工程により、ｎ⁺型炭化珪素基板１上にｎ^-型炭化珪素エピタキシャル層２およびｐ型ベース層３を積層してなる炭化珪素半導体基体が形成される。ここまでの状態が図１１に示されている。

【0060】

次に、ｐ型ベース層３の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｎ型の不純物、例えばリン（Ｐ）をイオン注入する。それによって、図１２に示すように、ｐ型ベース層３の表面層の一部にｎ⁺型ソース領域７が形成される。ここで、ｎ⁺型ソース領域７の幅がｐ⁺⁺型コンタクト領域８の幅より狭くなるように形成する。ｎ⁺型ソース領域７を形成するためのイオン注入時のドーズ量を、例えば第１ｐ⁺型ベース領域３よりも不純物濃度が高くなるように設定してもよい。

【0061】

次に、ｎ⁺型ソース領域７を形成するためのイオン注入時に用いたマスクを除去する。そして、露出したｐ型ベース層３の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成し、この酸化膜をマスクとしてｐ型ベース層３の表面上にｐ型の不純物、例えばアルミニウムをイオン注入する。それによって、ｐ型ベース層３の表面領域の一部にｐ⁺⁺型コンタクト領域８が形成される。ｐ⁺⁺型コンタクト領域８を形成するためのイオン注入時のドーズ量を、例えば第２ｐ⁺型ベース領域４よりも不純物濃度が高くなるように設定してもよい。ｎ⁺型ソース領域７を形成するためのイオン注入と、ｐ⁺⁺型コンタクト領域８を形成するためのイオン注入との順序を入れ替えてもよい。ここまでの状態が図１２に示されている。

【0062】

次に、熱処理（アニール）を行って、例えば第１ｐ⁺型領域４ａ、第２ｐ⁺型領域４ｂ、ｎ⁺型ソース領域７、ｐ⁺⁺型コンタクト領域８を活性化させる。熱処理の温度は、例えば１７００℃程度であってもよい。熱処理の時間は、例えば２分程度であってもよい。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。

【0063】

次に、図１３に示すように、ｐ型ベース層３の表面（すなわちｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８の表面）上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてドライエッチング等によってｎ⁺型ソース領域７を貫通してｎ型高濃度領域５（ｎ型高濃度領域６を形成しない場合にはｎ^-型炭化珪素エピタキシャル層２）に達するトレンチ１６を形成する。トレンチ１６の底部は、第２ｐ⁺型ベース領域５に達してもよいし、ｐ型ベース層３と第２ｐ⁺型ベース領域５に挟まれたｎ型高濃度領域６（ｎ型高濃度領域６を形成しない場合にはｎ^-型炭化珪素エピタキシャル層２）内に位置していてもよい。続いて、トレンチ１６を形成するために用いたマスクを除去する。ここまでの状態が図１３に示されている。

【0064】

次に、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８の表面と、トレンチ１６の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。

【0065】

次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を形成する。この多結晶シリコン層はトレンチ１６内を埋めるように形成する。この多結晶シリコン層をパターニングして、トレンチ１６内部に残すことによって、ゲート電極１０が形成される。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１４側）からソース電極パッド１４側に突出していてもよい。

【0066】

次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を形成する。層間絶縁膜１１およびゲート絶縁膜９をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８を露出させる。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。

【0067】

次に、例えばスパッタ法によって、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８に接するソース電極１２を形成する。次に、例えばスパッタ法によって、ソース電極１２および層間絶縁膜１１を覆うように、例えばアルミニウム膜を、厚さが例えば５μｍ程度になるように、設ける。その後、アルミニウム膜を選択的に除去して、素子全体の活性部を覆うように残すことによって、ソース電極パッド１４を形成する。

【0068】

次に、例えばスパッタ法によって、ｎ⁺型炭化珪素基板１の第２主面にドレイン電極１３を形成する。次に、ドレイン電極１３の表面に、例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）を順に積層することによって、ドレイン電極パッド１５を形成する。以上のようにして、図７に示す半導体装置が完成する。

【0069】

以上、説明したように、実施の形態によれば、ｎ^-型炭化珪素エピタキシャル層の不純物濃度が低い領域に対して、ドーズ量を低くして、ｎ^-型炭化珪素エピタキシャル層の不純物濃度が高い領域に対して、ドーズ量を高くして、ｐ型のイオン注入を行い、ｎ^-型炭化珪素エピタキシャル層２ｂの正味のキャリア濃度分布を改善している。これにより、ＭＯＳＦＥＴの耐圧、オン抵抗のばらつきを改善することができる。また、イオン注入により生じた結晶欠陥により、ドリフト層へのホール注入を抑制させることで、ボディダイオードへ通電した際にも積層欠陥の拡大を抑止することができる。

【0070】

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。

【産業上の利用可能性】

【0071】

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や電気自動車のインバータなどに使用されるパワー半導体装置に有用である。

【符号の説明】

【0072】

１ ｎ⁺型炭化珪素基板
２ ｎ^-型炭化珪素エピタキシャル層
２ａ 第１ｎ^-型炭化珪素エピタキシャル層
２ｂ 第２ｎ^-型炭化珪素エピタキシャル層
３ ｐ型ベース層
４ 第１ｐ⁺型ベース領域
４ａ 第１ｐ⁺型領域
４ｂ 第２ｐ⁺型領域
５ 第２ｐ⁺型ベース領域
６ ｎ型高濃度領域
６ａ 第１ｎ型領域
６ｂ 第２ｎ型領域
７ ｎ⁺型ソース領域
８ ｐ⁺⁺型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ 裏面電極
１４ ソース電極パッド
１５ ドレイン電極パッド
１６ トレンチ
２１ ｎ^-型炭化珪素エピタキシャル層低濃度領域
２２ ｎ^-型炭化珪素エピタキシャル層高濃度領域
５０ トレンチ型ＭＯＳＦＥＴ
６０ 炭化珪素半導体基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】