特開 2024-92619 半導体素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024092619

(43)【公開日】2024-07-08

(54)【発明の名称】半導体素子の製造方法

(51)【国際特許分類】

   H01L 33/00 20100101AFI20240701BHJP

【ＦＩ】

H01L33/00

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022208694

(22)【出願日】2022-12-26

(71)【出願人】

【識別番号】000226057

【氏名又は名称】日亜化学工業株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【氏名又は名称】内田 敬人

(72)【発明者】

【氏名】川口 浩史

(72)【発明者】

【氏名】石谷 豪浩

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA41

5F241CA05

5F241CA13

5F241CA40

5F241CA65

5F241CA74

5F241CA88

5F241CB11

5F241CB13

5F241CB15

(57)【要約】

【課題】信頼性の高い半導体素子の製造方法を提供すること。
【解決手段】半導体素子の製造方法は、半導体構造体と、樹脂部材と、第１絶縁膜とを有する構造体を準備する工程と、第１面上に位置する第１絶縁膜上と、樹脂部材の表面上に位置する第１絶縁膜上とに連続して被覆部材を形成する工程と、被覆部材上にレジスト膜を形成し、被覆部材のうち樹脂部材の表面上に位置する被覆部材を除去することで、第１面上に位置する第１絶縁膜上に被覆部材を残す工程と、被覆部材をマスクに用いたエッチングにより、平面視において被覆部材と重ならない領域に位置する第１絶縁膜及び樹脂部材を除去する工程と、被覆部材を除去する工程と、を備え、第１絶縁膜及び樹脂部材を除去する工程における被覆部材に対するエッチングレートは、第１絶縁膜及び樹脂部材を除去する工程におけるレジスト膜に対するエッチングレートよりも低い。
【選択図】図１６

【特許請求の範囲】

【請求項1】

第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する第３面とを有する半導体構造体と、前記第２面側に配置され、前記第２面と前記第３面を覆う樹脂部材と、前記第１面と、平面視において前記第１面と隣り合う前記樹脂部材の表面とに連続して配置された第１絶縁膜と、を有する構造体を準備する工程と、
前記第１面上に位置する前記第１絶縁膜上と、前記樹脂部材の前記表面上に位置する前記第１絶縁膜上とに連続して被覆部材を形成する工程と、
前記被覆部材上にレジスト膜を形成し、前記被覆部材のうち前記樹脂部材の前記表面上に位置する前記被覆部材を除去することで、前記第１面上に位置する前記第１絶縁膜上に前記被覆部材を残す工程と、
前記被覆部材を残す工程の後、前記被覆部材をマスクに用いたエッチングにより、平面視において前記被覆部材と重ならない領域に位置する前記第１絶縁膜及び前記樹脂部材を除去する工程と、
前記第１絶縁膜及び前記樹脂部材を除去する工程の後、前記被覆部材を除去する工程と、
を備え、
前記第１絶縁膜及び前記樹脂部材を除去する工程における前記被覆部材に対するエッチングレートは、前記第１絶縁膜及び前記樹脂部材を除去する工程における前記レジスト膜に対するエッチングレートよりも低い、半導体素子の製造方法。

【請求項2】

前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記樹脂部材と共に前記レジスト膜も除去される請求項１に記載の半導体素子の製造方法。

【請求項3】

前記被覆部材は、金属であり、
前記被覆部材を残す工程において、
前記レジスト膜を、前記第１面上に位置する前記被覆部材上と、前記樹脂部材の前記表面上に位置する前記被覆部材上とに連続して形成した後、露光及び現像処理により、前記樹脂部材の前記表面上に位置する前記レジスト膜を除去し、
前記レジスト膜を除去するときの前記現像処理に用いる現像液によって、前記樹脂部材の前記表面上に位置する前記被覆部材も除去される請求項１に記載の半導体素子の製造方法。

【請求項4】

前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記樹脂部材と共に前記レジスト膜も除去される請求項３に記載の半導体素子の製造方法。

【請求項5】

前記被覆部材を残す工程において、前記被覆部材の外縁が前記第１面の外縁よりも内側に位置するように前記被覆部材の一部を除去し、
前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記第１面の前記外縁よりも内側に位置する前記第１絶縁膜の一部が除去される請求項１に記載の半導体素子の製造方法。

【請求項6】

前記構造体は、前記半導体構造体の前記第３面に配置された第２絶縁膜を有し、
前記第１絶縁膜の厚さは、前記第２絶縁膜の厚さよりも薄い請求項１に記載の半導体素子の製造方法。

【請求項7】

前記構造体を準備する工程において、平面視において、外周領域と、前記外周領域よりも内側に位置し、粗面化された内側領域とを有する前記第１面を有する前記半導体構造体と、前記外周領域上及び前記樹脂部材の前記表面上に連続して形成された第１膜と、前記第１膜上及び前記内側領域上に連続して形成された第２膜とを有する前記第１絶縁膜と、を有する前記構造体を準備し、
前記被覆部材を残す工程において、前記被覆部材の外縁が、平面視において、前記外周領域と重なる位置となるように前記被覆部材を残す請求項１～６のいずれか１つに記載の半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の製造方法に関する。

【背景技術】

【0002】

例えば特許文献１には、レジストをマスクに用いて、無機膜と樹脂をエッチングする工程が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－３２８０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、信頼性の高い半導体素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一態様によれば、半導体素子の製造方法は、第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する第３面とを有する半導体構造体と、前記第２面側に配置され、前記第２面と前記第３面を覆う樹脂部材と、前記第１面と、平面視において前記第１面と隣り合う前記樹脂部材の表面とに連続して配置された第１絶縁膜と、を有する構造体を準備する工程と、前記第１面上に位置する前記第１絶縁膜上と、前記樹脂部材の前記表面上に位置する前記第１絶縁膜上とに連続して被覆部材を形成する工程と、前記被覆部材上にレジスト膜を形成し、前記被覆部材のうち前記樹脂部材の前記表面上に位置する前記被覆部材を除去することで、前記第１面上に位置する前記第１絶縁膜上に前記被覆部材を残す工程と、前記被覆部材を残す工程の後、前記被覆部材をマスクに用いたエッチングにより、平面視において前記被覆部材と重ならない領域に位置する前記第１絶縁膜及び前記樹脂部材を除去する工程と、前記第１絶縁膜及び前記樹脂部材を除去する工程の後、前記被覆部材を除去する工程と、を備え、前記第１絶縁膜及び前記樹脂部材を除去する工程における前記被覆部材に対するエッチングレートは、前記第１絶縁膜及び前記樹脂部材を除去する工程における前記レジスト膜に対するエッチングレートよりも低い、半導体素子の製造方法。

【発明の効果】

【0006】

本発明によれば、信頼性の高い半導体素子の製造方法を提供することができる。

【図面の簡単な説明】

【0007】

【図1】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図2】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図3】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図4】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図5】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図6】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図7】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図8】実施形態に係る半導体素子の製造方法の一工程を説明するための模式平面図である。

【図9】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図10】実施形態に係る半導体素子の製造方法の一工程を説明するための模式平面図である。

【図11】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図12】実施形態に係る半導体素子の製造方法の一工程を説明するための模式平面図である。

【図13】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図14】実施形態に係る半導体素子の製造方法の一工程を説明するための模式平面図である。

【図15】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図16】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図17】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【図18】実施形態に係る半導体素子の製造方法の一工程を説明するための模式平面図である。

【図19】図１７のＡ部の拡大図である。

【図20】実施形態に係る半導体素子の製造方法の一工程を説明するための模式断面図である。

【発明を実施するための形態】

【0008】

以下、図面を参照し、実施形態について説明する。実施形態に記載されている構成部の寸法、材料、形状、相対的配置などは、特定的な記載がない限り、それのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさ、位置関係などは、説明を明確にするため誇張していることがある。また、以下の説明において、同一の名称、符号については、同一もしくは同質の部材を示しており、詳細説明を適宜省略する。また、断面図として、切断面のみを示す端面図を示す場合がある。また、断面図において、半導体構造部を見やすくするために、半導体構造部の断面にはハッチングを付していない。

【0009】

以下の説明において、特定の方向又は位置を示す用語（例えば、「上」、「下」、及びそれらの用語を含む別の用語）を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向又は位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向又は位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。本明細書において「上（又は下）」と表現する位置関係は、例えば、２つの部材があると仮定した場合に、２つの部材が接している場合と、２つの部材が接しておらず一方の部材が他方の部材の上方（又は下方）に位置している場合を含む。また、本明細書において、特定的な記載がない限り、部材が被覆対象を覆うとは、部材が被覆対象に接して被覆対象を直接覆う場合と、部材が被覆対象に非接触で被覆対象を間接的に覆う場合を含む。

【0010】

以下の実施形態では、半導体素子の一例として、発光素子の製造方法について説明する。なお、半導体素子は、発光素子に限らず、受光素子、ダイオード素子、またはトランジスタ素子などであってもよい。

【0011】

＜構造体を準備する工程＞
実施形態に係る半導体素子の製造方法は、構造体を準備する工程を備える。図９は、ウェハ状態の構造体１００の一部分の模式断面図である。図１０は、構造体１００の模式平面図である。図９は、図１０のIX-IX線における断面図である。なお、本願の模式平面図において、後述する半導体構造体１０の第１面１０ａの粗面化された内側領域１０ａ２を、網掛けで表している。

【0012】

構造体１００は、半導体構造体１０と、樹脂部材５０と、第１絶縁膜４０とを有する。また、構造体１００は、半導体構造体１０を支持する支持部材１０２を備えることができる。互いに分離された複数の半導体構造体１０が、樹脂部材５０を介して、支持部材１０２上に支持されている。

【0013】

支持部材１０２として、例えば、サファイア、スピネル（ＭｇＡ１_２Ｏ_４）、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの基板を用いることができる。

【0014】

半導体構造体１０は、窒化物半導体からなる。本明細書において「窒化物半導体」とは、例えば、Ｉｎ_ｘＡｌ_ｙＧａ_{１－ｘ－ｙ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。

【0015】

半導体構造体１０は、第１半導体層１１と、第２半導体層１３と、活性層１２とを有する。第２半導体層１３は、第１半導体層１１と支持部材１０２との間に位置する。活性層１２は、第１半導体層１１と第２半導体層１３との間に位置する。活性層１２は、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むＭＱＷ（Multiple Quantum well）構造を有する。活性層１２は、例えば、ピーク波長が２１０ｎｍ以上５８０ｎｍ以下の光を発する。例えば、第１半導体層１１はｎ型不純物を含む半導体層を有し、第２半導体層１３はｐ型不純物を含む半導体層を有する。

【0016】

半導体構造体１０は、第１面１０ａと、第２面１０ｂと、第３面１０ｃを有する。

【0017】

第１半導体層１１の上面が、第１面１０ａを構成する。第１面１０ａは、図１０に示すように、平面視において、外周領域１０ａ１と、外周領域１０ａ１よりも内側に位置し、粗面化された内側領域１０ａ２とを有する。

【0018】

第２面１０ｂは、第１面１０ａの反対側に位置する。第２面１０ｂは、第１領域１０ｂ１と第２領域１０ｂ２とを有する。第１領域１０ｂ１において、第１半導体層１１の一部が第２半導体層１３及び活性層１２から露出する。第１領域１０ｂ１の表面は、基板１０１と反対側の第１半導体層１１の面である。第２領域１０ｂ２の表面は、第２半導体層１３の活性層１２と反対側の面である。

【0019】

第３面１０ｃは、第１面１０ａと第２面１０ｂとを接続する。第３面１０ｃは、第１面１０ａから連続する第１半導体層１１の側面を含む。また、第３面１０ｃは、活性層１２の側面及び第２半導体層１３の側面を含む。

【0020】

樹脂部材５０は、第２面１０ｂ側に配置され、第２面１０ｂと第３面１０ｃを覆う。樹脂部材５０は、第２面１０ｂと支持部材１０２との間、及び第３面１０ｃと支持部材１０２との間に配置されている。樹脂部材５０は、例えば、エポキシ樹脂、アクリル樹脂、又はポリイミド樹脂のうち少なくとも１種の樹脂を含む。

【0021】

第１絶縁膜４０は、第１面１０ａと、平面視において第１面１０ａと隣り合う樹脂部材５０の表面５０ａとに連続して配置されている。第１絶縁膜４０は、第１面１０ａを保護する。第１絶縁膜４０として、例えば、ＳｉＯ_２を用いることができる。

【0022】

構造体１００は、透光性導電膜２１、第１導電膜２３、第２導電膜２２、第１電極２５、第２電極２４、金属膜２６、第２絶縁膜４３、及び第３絶縁膜４４をさらに備えることができる。

【0023】

透光性導電膜２１は、第２面１０ｂの第２領域１０ｂ２に配置され、第２半導体層１３に接している。透光性導電膜２１は、第２電極２４を通じて供給される電流を第２半導体層１３の面方向に拡散させる機能を有する。活性層１２が発する光のピーク波長に対する透光性導電膜２１の透過率は、６０％以上、好ましくは７０％以上である。透光性導電膜２１として、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＺｎＯ、Ｉｎ_２Ｏ_３などを用いることができる。透光性導電膜２１の膜厚は、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。

【0024】

第１導電膜２３は、第２面１０ｂの第１領域１０ｂ１に配置され、第１半導体層１１に接している。第１導電膜２３は、第１電極２５と第１半導体層１１との接触抵抗を低減する。

【0025】

第２導電膜２２は、透光性導電膜２１に配置され、透光性導電膜２１に接している。第２導電膜２２は、第２電極２４と透光性導電膜２１との接触抵抗を低減する。

【0026】

第１導電膜２３及び第２導電膜２２は、例えば、Ｔｉ、Ｒｈ、Ａｕ、Ｐｔ、Ａｌ、Ａｇ、ＲｈまたはＲｕを含む単層の金属層、または、これら金属層のうち少なくとも２つを含む積層構造とすることができる。第１導電膜２３及び第２導電膜２２は、同じ材料を用いて同時に形成することができる。

【0027】

第１電極２５は、第１導電膜２３に接する。第１電極２５は、第１導電膜２３を介して、第１半導体層１１と電気的に接続される。

【0028】

第２電極２４は、第２導電膜２２に接する。第２導電膜２２及び透光性導電膜２１を介して、第２半導体層１３と電気的に接続される。

【0029】

第１電極２５及び第２電極２４は、例えば、Ｔｉ、Ｒｈ、Ａｕ、またはこれらいずれか２つの積層構造を含む。第１電極２５及び第２電極２４は、同じ材料を用いて同時に形成することができる。第１電極２５の膜厚及び第２電極２４の膜厚は、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。

【0030】

第３絶縁膜４４は、第２面１０ｂ及び透光性導電膜２１を覆っている。第３絶縁膜４４は、活性層１２が発する光に対する反射性を有する膜とすることができる。活性層１２が発する光に対する第３絶縁膜４４の反射率は、６０％以上、好ましくは７０％以上である。第３絶縁膜４４は、例えば、誘電体多層膜を含む。誘電体多層膜は、例えば、交互に積層されたＳｉＯ_２層とＮｂ_２Ｏ_５層とを含む。第３絶縁膜４４として、例えば、厚さが１００ｎｍ以上５００ｎｍ以下の比較的厚いＳｉＯ_２層を形成した後、この上に誘電体多層膜として、厚さが１０ｎｍ以上１００ｎｍ以下のＮｂ_２Ｏ_５層と、厚さが１０ｎｍ以上１００ｎｍ以下のＳｉＯ_２層のペアを２以上６以下のペア数で形成することが好ましい。第３絶縁膜４４の各層の膜厚及び各層の積層数を、このように設定することで、良好な光反射性にすることができる。例えば、第３絶縁膜４４として、厚さが３００ｎｍのＳｉＯ_２層を形成した後、この上に厚さが５２ｎｍのＮｂ_２Ｏ_５層と厚さが８３ｎｍのＳｉＯ_２層のペアを３ペア形成することができる。第３絶縁膜４４の材料として、ＴｉＯ_２、ＺｒＯ_２、Ａｌ_２Ｏ_３、ＡｌＮなどの材料を用いることができる。

【0031】

金属膜２６は、第３絶縁膜４４に接して配置されている。金属膜２６は、活性層１２が発する光に対する反射性を有する。金属膜２６は、例えば、Ａｌ、Ｔｉ、またはこれらの積層構造を含む。活性層１２が発する光のピーク波長に対する金属膜２６の反射率は、６０％以上、好ましくは７０％以上である。

【0032】

第２絶縁膜４３は、第３面１０ｃに配置され、第３面１０ｃを覆っている。樹脂部材５０は、第２絶縁膜４３を介して、第３面１０ｃを覆っている。また、第２絶縁膜４３は、第２面１０ｂ側に配置され、第３絶縁膜４４及び金属膜２６を覆っている。第２絶縁膜４３として、例えば、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮを用いることができる。

【0033】

第１電極２５は、第１導電膜２３に接すると共に、第２絶縁膜４３上に配置されている。第２電極２４は、第２導電膜２２に接すると共に、第２絶縁膜４３上に配置されている。

【0034】

構造体を準備する工程は、図１～図８に示す工程を含むことができる。以下、図１～図８の各工程について説明する。なお、構造体を準備する工程において、図９及び図１０に示す構造体１００を購入して準備することができる。

【0035】

図１に示す工程において、基板１０１上に半導体構造体１０が形成される。例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、基板１０１上に、第１半導体層１１、活性層１２、及び第２半導体層１３が順に形成される。

【0036】

基板１０１として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア又はスピネルのような絶縁性基板を用いることができる。また、基板１０１として、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの導電性の基板を用いても良い。本実施形態においては、Ｃ面を主面とするサファイア基板を基板１０１に用いている。

【0037】

例えば、基板１０１上に半導体構造体１０をＭＯＣＶＤ法により形成した後、第２半導体層１３上に透光性導電膜２１をスパッタリング法により形成する。その後、第２半導体層１３の一部及び活性層１２の一部をエッチングにより除去することで、第２面１０ｂに第１領域１０ｂ１と第２領域１０ｂ２を形成する。その後、第１導電膜２３、第２導電膜２２、第３絶縁膜４４、金属膜２６、第２絶縁膜４３、第１電極２５、及び第２電極２４をスパッタリング法により形成する。例えば、第１導電膜２３、第２導電膜２２、及び第３絶縁膜４４を形成した後、第２半導体層１３の一部、活性層１２の一部、及び第１半導体層１１の一部をエッチングにより除去して、半導体構造体１０に溝８１を形成する。溝８１は、基板１０１に達しない。換言すると、溝８１を画定する面の底面は、半導体構造体１０の表面である。溝８１と第１面１０ａとの間に、第１半導体層１１の一部が残されている。

【0038】

溝８１を形成した後、第２絶縁膜４３を形成する。第２絶縁膜４３は、溝８１を画定する面の側面である半導体構造体１０の第３面１０ｃ、及び溝８１を画定する面の底面である半導体構造体１０の第４面１０ｄを覆う。

【0039】

図１に示す工程の後、図２に示すように、樹脂部材５０を介して、半導体構造体１０の第２面１０ｂ側を支持部材１０２に接合する。樹脂部材５０は、第２面１０ｂ側において、第１電極２５、第２電極２４、第２絶縁膜４３を覆う。また、樹脂部材５０は、溝８１にも配置され、溝８１において第２絶縁膜４３を覆う。なお、図２においては、基板１０１上と半導体構造体１０の位置関係を、図１と反転させて示している。

【0040】

半導体構造体１０を支持部材１０２に接合した後、半導体構造体１０と基板１０１とを分離し、図３に示すように半導体構造体１０の第１面１０ａを露出させる。基板１０１は、例えば、ＬＬＯ（Laser Lift Off）法、研削、研磨、エッチング等の方法によって除去される。

【0041】

半導体構造体１０の第１面１０ａを露出させた後、例えば、ＣＭＰ（Chemical Mechanical Polishing）法、またはＲＩＥ（Reactive Ion Etching）法などの方法により、第１半導体層１１を除去することで、第１面１０ａの平坦性を向上させる。本明細書において、平坦性を向上させた第１面１０ａについても、第１面１０ａと称する。第１面１０ａの平坦性を向上させる際に、溝８１の上方に位置していた第１半導体層１１が消失するように、第１半導体層１１を除去する。これにより、図４に示すように、半導体構造体１０は複数の部分に分離される。また、隣り合う半導体構造体１０の間において、樹脂部材５０の表面５０ａ、及び第３面１０ｃに配置された第２絶縁膜４３の表面４３ａが露出する。また、第１面１０ａに、第３面１０ｃと接続する外縁１０ｏが形成される。

【0042】

半導体構造体１０を複数の部分に分離した後、図５に示すように、第１膜４１を、第１面１０ａ、第２絶縁膜４３の表面４３ａ、及び樹脂部材５０の表面５０ａ上に連続して形成する。第１膜４１を、例えば、スパッタリング法、またはＣＶＤ（Chemical Vapor Deposition）法により形成する。第１膜４１として、例えば、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮを用いることができる。

【0043】

第１膜４１を形成した後、図６に示すように、第１面１０ａの内側領域１０ａ２を第１膜４１から露出させる。まず、図５に示す状態の第１膜４１上に、マスク９１を形成する。その後、マスク９１に、複数の開口部９１ａを形成する。マスク９１に複数の開口部９１ａが形成された状態において、マスク９１は、第１面１０ａの外周領域１０ａ１上の第１膜４１、第２絶縁膜４３の表面４３ａ上の第１膜４１、及び樹脂部材５０の表面５０ａ上の第１膜４１を覆う。このような状態のマスク９１は、例えば、レジスト膜であるマスク９１を図５に示す状態の第１膜４１上に形成した後、マスク９１に露光及び現像処理を行うことで形成される。その後、マスク９１を用いたエッチングにより、開口部９１ａにおいて露出する第１膜４１を除去する。これにより、開口部９１ａにおいて、第１面１０ａの内側領域１０ａ２が第１膜４１から露出する。

【0044】

この後、マスク９１を除去する。マスク９１を除去した後、図７及び図８に示すように、第１膜４１から露出する第１面１０ａの内側領域１０ａ２を粗面化する。これにより、粗面化された内側領域１０ａ２からの光の取り出し効率を向上させることができる。粗面化された内側領域１０ａ２は複数の凸部を含む。例えば、塩素を含むガスによるドライエッチング、またはＴＭＡＨ（Tetramethylammonium hydroxide）等のアルカリ溶液を使用したウェットエッチングにより、内側領域１０ａ２が粗面化される。

【0045】

図８に示すように、平面視において、外周領域１０ａ１は、内側領域１０ａ２を連続して囲んでいる。外周領域１０ａ１は、例えば、平面視において、第１面１０ａのうち、第１面１０ａの外縁１０ｏから１０μｍ以内の範囲の領域とすることが好ましく、５μｍ以内の範囲の領域とすることがさらに好ましい。

【0046】

内側領域１０ａ２を粗面化した後、図９及び図１０に示すように、第２膜４２を、第１膜４１上及び内側領域１０ａ２上に連続して形成する。これにより、構造体１００が準備される。第２膜４２は、例えば、スパッタリング法、またはＣＶＤ法により形成する。第２膜４２は、活性層１２が発する光に対する透過性を有する。第２膜４２として、例えば、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮを用いることができる。第２膜４２上面は、粗面化された内側領域１０ａ２の複数の凸部に沿う。これにより、内側領域１０ａ２から第２膜４２を介して取り出される光の取り出し効率を向上させることができる。

【0047】

第１面１０ａの全面を粗面化した場合、第１面１０ａの外周部において第１半導体層１１の欠けが発生しやすくなる。本実施形態においては、外周領域１０ａ１を第１膜４１で覆った状態で第１面１０ａの粗面化処理を行うため、外周領域１０ａ１は粗面化されない。これにより、第１面１０ａの外周部において第１半導体層１１を欠けにくくすることができる。

【0048】

＜被覆部材を形成する工程＞
実施形態に係る半導体素子の製造方法は、構造体１００を準備する工程の後、図１１及び図１２に示すように、被覆部材６０を形成する工程を備える。被覆部材６０は、第１面１０ａ上に位置する第１絶縁膜４０上と、第２絶縁膜４３の表面４３ａ上に位置する第１絶縁膜４０上と、樹脂部材５０の表面５０ａ上に位置する第１絶縁膜４０上と、に連続して形成される。

【0049】

被覆部材６０として、例えば、金属膜を用いることができる。被覆部材６０は、例えば、スパッタリング法により形成される。被覆部材６０の厚さは、例えば、５０ｎｍ以上１μｍ以下である。

【0050】

＜樹脂部材の表面上に位置する被覆部材を除去する工程＞
実施形態に係る半導体素子の製造方法は、被覆部材６０を形成する工程の後、樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去する工程を備える。

【0051】

被覆部材６０のうち樹脂部材５０の表面５０ａ上に位置する被覆部材６０が、図１３及び図１４に示すレジスト膜９２から露出するように、被覆部材６０上にレジスト膜９２を形成する。そして、レジスト膜９２をマスクに用いて、樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去し、第１面１０ａ上に位置する第１絶縁膜４０上に被覆部材を残す。本工程の詳細については後述する。

【0052】

＜被覆部材と重ならない領域に位置する第１絶縁膜及び樹脂部材を除去する工程＞
実施形態に係る半導体素子の製造方法は、樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去する工程の後、被覆部材６０をマスクに用いたエッチングにより、平面視において被覆部材６０と重ならない領域に位置する第１絶縁膜４０及び樹脂部材５０を除去する工程を備える。

【0053】

被覆部材６０上にレジスト膜９２を残した状態で、まず第１絶縁膜４０を除去する。図１４において、レジスト膜９２の外縁９２ｏを実線で表す。樹脂部材５０の表面５０ａ上に位置し、レジスト膜９２から露出する第１絶縁膜４０が除去される。第１絶縁膜４０は、例えば、フッ素を含むガスを用いたドライエッチングにより除去される。樹脂部材５０の表面５０ａ上の第１絶縁膜４０が除去されることで、図１５に示すように、樹脂部材５０の表面５０ａが、レジスト膜９２、被覆部材６０、及び第１絶縁膜４０から露出する。

【0054】

この後、露出した表面５０ａから樹脂部材５０に対するエッチングを行う。例えば、酸素を含むガスを用いたドライエッチングにより、樹脂部材５０を除去する。このとき、図１６に示すように、樹脂部材５０と共にレジスト膜９２も除去される。

【0055】

本工程における、被覆部材６０に対するエッチングレートは、レジスト膜９２に対するエッチングレートよりも低い。換言すると、本工程において、被覆部材６０は、レジスト膜９２よりも高いエッチング耐性を有する。被覆部材６０を形成しない場合においては、樹脂部材５０のエッチング中にレジスト膜９２が消失してしまい、第１絶縁膜４０の上面が露出することがある。第１絶縁膜４０の上面が露出してしまうと、第１絶縁膜４０も樹脂部材５０のエッチング中に除去され、半導体構造体１０の第１面１０ａが第１絶縁膜４０から露出するおそれがある。これを防ぐために、レジスト膜９２を厚くすることが考えられるが、レジスト膜９２を厚くするとレジスト膜９２の位置精度が低下してしまう。また、第１絶縁膜４０を厚くして、樹脂部材５０のエッチング中に第１面１０ａが第１絶縁膜４０から露出しないようにすることが考えられるが、第１絶縁膜４０を厚くすると、第１絶縁膜４０を介した第１面１０ａからの光の取り出し効率を低下させてしまう。

【0056】

本実施形態によれば、第１面１０ａ上に被覆部材６０を形成することで、樹脂部材５０のエッチング中にレジスト膜９２が消失しても、第１絶縁膜４０が被覆部材６０に覆われる。従って、樹脂部材５０のエッチング中に第１絶縁膜４０が被覆部材６０により保護され、第１面１０ａが第１絶縁膜４０から露出しにくくできる。これにより、信頼性の高い半導体素子の製造方法を提供することができる。また、本実施形態によれば、レジスト膜９２を厚くすることによるレジスト膜９２の位置精度の低下、及び第１絶縁膜４０を厚くすることによる光取り出し効率の低下を低減しつつ、第１面１０ａが第１絶縁膜４０に覆われ保護された、信頼性の高い半導体素子の製造方法を提供することができる。

【0057】

図１７及び図１８に示すように、被覆部材６０と重ならない領域に位置する樹脂部材５０が除去される。被覆部材６０と重なる領域、すなわち第２面１０ｂ側に形成された樹脂部材５０は、半導体構造体１０と支持部材１０２との間に残される。これにより、支持部材１０２上に樹脂部材５０を介して支持され、互いに分離した複数の発光素子１が得られる。

【0058】

樹脂部材５０を除去した後、被覆部材６０上にレジスト膜９２が残ってもよいし、残らなくてもよい。本実施形態においては、樹脂部材５０の除去中に、樹脂部材５０と共にレジスト膜９２も除去され、レジスト膜９２が消失する。これにより、別工程でレジスト膜９２を除去するよりも効率よく半導体素子の製造を行える。図１３に示すレジスト膜９２は、第１面１０ａ上に位置する被覆部材６０上と、第２絶縁膜４３の表面４３ａ上に位置する被覆部材６０上と、樹脂部材５０の表面５０ａ上に位置する被覆部材６０上とに、レジスト膜を連続して形成した後、露光及び現像処理により、樹脂部材５０の表面５０ａ上に位置するレジスト膜を除去することで形成することができる。この工程において形成されたレジスト膜９２の厚さを、被覆部材６０と重ならない領域に位置する樹脂部材５０の厚さよりも薄くすることで、樹脂部材５０を除去するエッチングにおいて、レジスト膜９２を消失させることができる。この工程において形成された、レジスト膜９２の厚さは、例えば、０．５μｍ以上４μｍ以下である。また、被覆部材６０と重ならない領域に位置する樹脂部材５０の厚さは、例えば、４μｍより大きく１５μｍ以下である。なお、本明細書において厚さは、最大厚さを表す。また、樹脂部材５０を除去するエッチング条件に対して、樹脂部材５０のエッチングレートとレジスト膜９２のエッチングレートとはほぼ同じである。

【0059】

＜被覆部材を除去する工程＞
実施形態に係る半導体素子の製造方法は、被覆部材６０をマスクに用いて第１絶縁膜４０及び樹脂部材５０を除去する工程の後、被覆部材６０を除去する工程を備える。

【0060】

被覆部材６０が除去され、図２０に示すように、第１面１０ａ上の第１絶縁膜４０が露出する。発光素子１において光の主な取り出し面である第１面１０ａから、被覆部材６０が除去されることで、第１面１０ａからの光取り出し効率を向上させることができる。

【0061】

この後、例えば、支持部材１０２側から樹脂部材５０にレーザ光を照射することで、第２面１０ｂ側に配置された樹脂部材５０が除去され、発光素子１と支持部材１０２とを分離することができる。支持部材１０２と分離した発光素子１は、第１面１０ａが、第１絶縁膜４０を介して、例えば粘着性のあるシートに接着される。発光素子１は、シートに接着された後、支持部材１０２から分離してもよい。発光素子１を支持部材１０２から分離した後、第２面１０ｂ側に残った樹脂部材５０を、例えばＲＩＥ法により除去して、第１電極２５及び第２電極２４を露出させる。露出した第１電極２５及び第２電極２４は、実装基板に接合される外部接続端子として機能する。発光素子１は、例えば、発光ダイオード（Light Emitting Diode）である。

【0062】

本実施形態によれば、樹脂部材５０の除去工程において、第１絶縁膜４０のうち少なくとも粗面化された内側領域１０ａ２上の第１絶縁膜４０（第２膜４２）は被覆部材６０に覆われ除去されにくいため、第１絶縁膜４０（第２膜４２）の厚さは、第３面１０ｃに配置された第２絶縁膜４３の厚さよりも薄くすることができる。これにより、第１絶縁膜４０を介した内側領域１０ａ２からの光の取り出し効率を向上させることができる。

【0063】

上述したように、図１３に示すレジスト膜９２は、第１面１０ａ上に位置する被覆部材６０上と、第２絶縁膜４３の表面４３ａ上に位置する被覆部材６０上と、樹脂部材５０の表面５０ａ上に位置する被覆部材６０上とに、レジスト膜を連続して形成した後、露光及び現像処理により、樹脂部材５０の表面５０ａ上に位置するレジスト膜を除去することで形成することができる。

【0064】

また、樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去し、第１面１０ａ上に被覆部材６０を残す工程において、レジスト膜を除去するときの現像処理に用いる現像液によって、樹脂部材５０の表面５０ａ上に位置する被覆部材６０も除去することができる。例えば、被覆部材６０としてＡｌを主成分として含む金属を用い、現像液として、アルカリ系の溶液を用いることで、被覆部材６０を除去することができる。このとき、被覆部材６０のＡｌ組成比は、８０％以上とすることができる。レジスト膜９２の現像と、樹脂部材５０の表面５０ａ上に位置する被覆部材６０の除去とを同じ工程で行うことで、半導体素子の製造効率をよくできる。被覆部材６０として、例えば、ＡｌとＣｕが混合された膜を用いることができる。

【0065】

また、樹脂部材５０を除去した後の、第１面１０ａ上の被覆部材６０を除去する工程において、上記現像液を用いて被覆部材６０を除去することができる。

【0066】

樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去し、第１面１０ａ上に被覆部材６０を残す工程において、上記現像液のような液体を用いる場合、レジスト膜９２の下に位置する被覆部材６０の一部を除去することができる。これにより、図１３及び図１４に示すように、被覆部材６０の外縁６０ｏが、平面視において、第１面１０ａの外縁１０ｏよりも内側に位置するようにすることができる。

【0067】

その後、樹脂部材５０の除去工程において、レジスト膜９２が消失すると、図１７及び図１８に示すように、被覆部材６０が露出する。平面視において被覆部材６０の外縁６０ｏが第１面１０ａの外縁１０ｏよりも内側に位置するため、被覆部材６０の外縁６０ｏよりも外側に位置し、被覆部材６０から露出する第１絶縁膜４０を、樹脂部材５０の除去工程において、樹脂部材５０と同時に一部除去することができる。被覆部材６０の外縁６０ｏよりも外側に位置し、被覆部材６０から露出する第１絶縁膜４０が一部除去されることで、図１７のＡ部の拡大図である図１９に示すように、第１面１０ａの外縁１０ｏよりも内側に位置する第１絶縁膜４０の一部が薄くなる。これにより、第１面１０ａの外縁１０ｏの近傍領域における第１面１０ａからの光取り出し効率を向上させることができる。

【0068】

第１膜４１及び第２膜４２が配置された外周領域１０ａ１上の第１絶縁膜４０の厚さは、第２膜４２が配置され、第１膜４１が配置されていない内側領域１０ａ２上の第１絶縁膜４０の厚さよりも厚い。樹脂部材５０の表面５０ａ上に位置する被覆部材６０を除去し、第１面１０ａ上に被覆部材６０を残す工程において、被覆部材６０の外縁６０ｏが、平面視において、第１面１０ａの外周領域１０ａ１と重なる位置となるようにすることができる。これにより、第１絶縁膜４０の厚さが厚い部分を、樹脂部材５０の除去中に、図１９に示すように薄くでき、光取り出し効率を向上させることができる。

【0069】

本発明の実施形態は、以下の半導体素子の製造方法を含む。

【0070】

［項１］
第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する第３面とを有する半導体構造体と、前記第２面側に配置され、前記第２面と前記第３面を覆う樹脂部材と、前記第１面と、平面視において前記第１面と隣り合う前記樹脂部材の表面とに連続して配置された第１絶縁膜と、を有する構造体を準備する工程と、
前記第１面上に位置する前記第１絶縁膜上と、前記樹脂部材の前記表面上に位置する前記第１絶縁膜上とに連続して被覆部材を形成する工程と、
前記被覆部材上にレジスト膜を形成し、前記被覆部材のうち前記樹脂部材の前記表面上に位置する前記被覆部材を除去することで、前記第１面上に位置する前記第１絶縁膜上に前記被覆部材を残す工程と、
前記被覆部材を残す工程の後、前記被覆部材をマスクに用いたエッチングにより、平面視において前記被覆部材と重ならない領域に位置する前記第１絶縁膜及び前記樹脂部材を除去する工程と、
前記第１絶縁膜及び前記樹脂部材を除去する工程の後、前記被覆部材を除去する工程と、
を備え、
前記第１絶縁膜及び前記樹脂部材を除去する工程における前記被覆部材に対するエッチングレートは、前記第１絶縁膜及び前記樹脂部材を除去する工程における前記レジスト膜に対するエッチングレートよりも低い、半導体素子の製造方法。
［項２］
前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記樹脂部材と共に前記レジスト膜も除去される上記項１に記載の半導体素子の製造方法。
［項３］
前記被覆部材は、金属であり、
前記被覆部材を残す工程において、
前記レジスト膜を、前記第１面上に位置する前記被覆部材上と、前記樹脂部材の前記表面上に位置する前記被覆部材上とに連続して形成した後、露光及び現像処理により、前記樹脂部材の前記表面上に位置する前記レジスト膜を除去し、
前記レジスト膜を除去するときの前記現像処理に用いる現像液によって、前記樹脂部材の前記表面上に位置する前記被覆部材も除去される上記項１に記載の半導体素子の製造方法。
［項４］
前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記樹脂部材と共に前記レジスト膜も除去される上記項３に記載の半導体素子の製造方法。
［項５］
前記被覆部材を残す工程において、前記被覆部材の外縁が前記第１面の外縁よりも内側に位置するように前記被覆部材の一部を除去し、
前記第１絶縁膜及び前記樹脂部材を除去する工程において、前記第１面の前記外縁よりも内側に位置する前記第１絶縁膜の一部が除去される上記項１に記載の半導体素子の製造方法。
［項６］
前記構造体は、前記半導体構造体の前記第３面に配置された第２絶縁膜を有し、
前記第１絶縁膜の厚さは、前記第２絶縁膜の厚さよりも薄い上記項１に記載の半導体素子の製造方法。
［項７］
前記構造体を準備する工程において、平面視において、外周領域と、前記外周領域よりも内側に位置し、粗面化された内側領域とを有する前記第１面を有する前記半導体構造体と、前記外周領域上及び前記樹脂部材の前記表面上に連続して形成された第１膜と、前記第１膜上及び前記内側領域上に連続して形成された第２膜とを有する前記第１絶縁膜と、を有する前記構造体を準備し、
前記被覆部材を残す工程において、前記被覆部材の外縁が、平面視において、前記外周領域と重なる位置となるように前記被覆部材を残す上記項１～６のいずれか１つに記載の半導体素子の製造方法。

【0071】

以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。

【符号の説明】

【0072】

１…発光素子、１０…半導体構造体、１０ａ…第１面、１０ａ１…外周領域、１０ａ２…内側領域、１０ｂ…第２面、１０ｃ…第３面、１１…第１半導体層、１２…活性層、１３…第２半導体層、２５…第１電極、２４…第２電極、４０…第１絶縁膜、４１…第１膜、４２…第２膜、４３…第２絶縁膜、４４…第３絶縁膜、５０…樹脂部材、６０…被覆部材、９２…レジスト膜、１００…構造体、１０１…基板、１０２…支持部材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】