ホーム > 特許ランキング > 東京エレクトロン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024094874
(43)【公開日】2024-07-10
(54)【発明の名称】プラズマ処理装置
(51)【国際特許分類】
H01L 21/3065 20060101AFI20240703BHJP
H05H 1/46 20060101ALN20240703BHJP
【ＦＩ】
H01L21/302 101G
H05H1/46 M
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022211747
(22)【出願日】2022-12-28
(71)【出願人】
【識別番号】000219967
【氏名又は名称】東京エレクトロン株式会社
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(74)【代理人】
【識別番号】100140431
【弁理士】
【氏名又は名称】大石 幸雄
(74)【代理人】
【識別番号】100135677
【弁理士】
【氏名又は名称】澤井 光一
(74)【代理人】
【識別番号】100131598
【弁理士】
【氏名又は名称】高村 和宗
(72)【発明者】
【氏名】荒巻 昂
(72)【発明者】
【氏名】李 黎夫
(72)【発明者】
【氏名】辻本 宏
【テーマコード（参考）】
2G084
5F004
【Ｆターム（参考）】
2G084CC03
2G084CC12
2G084CC13
2G084CC15
2G084CC16
2G084CC17
2G084DD02
2G084DD15
2G084DD23
2G084DD24
2G084DD38
2G084DD55
2G084FF06
2G084FF15
5F004AA01
5F004BA06
5F004BA09
5F004BB12
5F004BB13
5F004BB18
5F004BB22
5F004BB26
5F004BB28
5F004CA03
5F004CA06
(57)【要約】
【課題】プラズマ処理における基板の面内均一性を向上することができる技術を提供する。
【解決手段】プラズマ処理装置は、プラズマ処理チャンバと、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第３の外径を有する第３のバイアス電極と、第１のＤＣ電源と、第２のＤＣ電源と、第３のＤＣ電源と、電圧加算器と、第１のバイアス電極に電気的に接続され、第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む。
【選択図】図３
【解決手段】プラズマ処理装置は、プラズマ処理チャンバと、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第３の外径を有する第３のバイアス電極と、第１のＤＣ電源と、第２のＤＣ電源と、第３のＤＣ電源と、電圧加算器と、第１のバイアス電極に電気的に接続され、第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、前記第１の二次電圧レベル、前記第２の二次電圧レベル及び前記第３の二次電圧レベルは、
前記第１の一次電圧レベル、
前記第１の一次電圧レベルと前記第２の一次電圧レベルとを加算した電圧レベル、及び、
前記第１の一次電圧レベルと前記第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、前記電圧加算器と、
前記第１のバイアス電極に電気的に接続され、前記第１の二次ＤＣ信号から、前記第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第２の二次ＤＣ信号から、前記第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第３の二次ＤＣ信号から、前記第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、前記第１の二次電圧レベル、前記第２の二次電圧レベル及び前記第３の二次電圧レベルは、
前記第１の一次電圧レベル、
前記第１の一次電圧レベルと前記第２の一次電圧レベルとを加算した電圧レベル、及び、
前記第１の一次電圧レベルと前記第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、前記電圧加算器と、
前記第１のバイアス電極に電気的に接続され、前記第１の二次ＤＣ信号から、前記第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第２の二次ＤＣ信号から、前記第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第３の二次ＤＣ信号から、前記第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【請求項2】
前記第１の電圧パルス信号、前記第２の電圧パルス信号及び前記第３の電圧パルス信号は、第１の電圧パルスのシーケンス、第２の電圧パルスのシーケンス及び第３の電圧パルスのシーケンスをそれぞれ含む、
請求項１に記載のプラズマ処理装置。
請求項１に記載のプラズマ処理装置。
【請求項3】
前記第１の一次電圧レベル、前記第２の一次電圧レベル及び前記第３の一次電圧レベルは、負極性を有する、
請求項１に記載のプラズマ処理装置。
請求項１に記載のプラズマ処理装置。
【請求項4】
前記第１の一次電圧レベルの絶対値は、前記第２の一次電圧レベル及び前記第３の一次電圧レベルの絶対値よりも大きい、
請求項３に記載のプラズマ処理装置。
請求項３に記載のプラズマ処理装置。
【請求項5】
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
【請求項6】
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
【請求項7】
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
【請求項8】
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面と縦方向に重複するように配置される、
請求項１に記載のプラズマ処理装置。
【請求項9】
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、同じ高さに配置されている、
請求項１に記載のプラズマ処理装置。
請求項１に記載のプラズマ処理装置。
【請求項10】
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、互いに異なる高さに配置されている、
請求項１に記載のプラズマ処理装置。
請求項１に記載のプラズマ処理装置。
【請求項11】
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、前記第２のバイアス電極よりも低い位置に配置されている、
請求項１０に記載のプラズマ処理装置。
前記第３のバイアス電極は、前記第２のバイアス電極よりも低い位置に配置されている、
請求項１０に記載のプラズマ処理装置。
【請求項12】
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
請求項１１に記載のプラズマ処理装置。
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
請求項１１に記載のプラズマ処理装置。
【請求項13】
前記リングチャック電極は、
第１の極性を有する第１のリングチャック電圧が印加される内側リングチャック電極と、
第２の極性を有する第２のリングチャック電圧が印加される外側リングチャック電極と、を含む、
請求項１に記載のプラズマ処理装置。
第１の極性を有する第１のリングチャック電圧が印加される内側リングチャック電極と、
第２の極性を有する第２のリングチャック電圧が印加される外側リングチャック電極と、を含む、
請求項１に記載のプラズマ処理装置。
【請求項14】
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上の基板を囲むように前記リング支持面上に配置されるエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される、少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、前記第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
前記第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、第２の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、第３の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上の基板を囲むように前記リング支持面上に配置されるエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される、少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、前記第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
前記第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、第２の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、第３の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【請求項15】
前記第１の電圧レベルを有する第１のＤＣ信号を前記第１の電圧パルス生成器に供給するように構成される第１のＤＣ電源と、
前記第２の電圧レベルを有する第２のＤＣ信号を前記第２の電圧パルス生成器に供給するように構成される第２のＤＣ電源と、
前記第３の電圧レベルを有する第３のＤＣ信号を前記第３の電圧パルス生成器に供給するように構成される第３のＤＣ電源と、
をさらに含む、請求項１４に記載のプラズマ処理装置。
前記第２の電圧レベルを有する第２のＤＣ信号を前記第２の電圧パルス生成器に供給するように構成される第２のＤＣ電源と、
前記第３の電圧レベルを有する第３のＤＣ信号を前記第３の電圧パルス生成器に供給するように構成される第３のＤＣ電源と、
をさらに含む、請求項１４に記載のプラズマ処理装置。
【請求項16】
前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルは、負極性を有する、
請求項１４に記載のプラズマ処理装置。
請求項１４に記載のプラズマ処理装置。
【請求項17】
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１４に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
請求項１４に記載のプラズマ処理装置。
【請求項18】
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置される、
請求項１７に記載のプラズマ処理装置。
前記第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置される、
請求項１７に記載のプラズマ処理装置。
【請求項19】
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
請求項１８に記載のプラズマ処理装置。
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
請求項１８に記載のプラズマ処理装置。
【請求項20】
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の電圧レベルを有する第１のＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の電圧レベルを有する第２のＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の電圧レベルを有する第３のＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１のバイアス電極に電気的に接続され、前記第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第１の電圧レベルと前記第２の電圧レベルを加算した第４の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルを加算した第５の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の電圧レベルを有する第１のＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の電圧レベルを有する第２のＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の電圧レベルを有する第３のＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１のバイアス電極に電気的に接続され、前記第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第１の電圧レベルと前記第２の電圧レベルを加算した第４の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルを加算した第５の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の例示的実施形態は、プラズマ処理装置に関する。
【背景技術】
【0002】
プラズマ処理装置において、高周波とパルス電圧を複数の電極に供給する技術として、特許文献１に記載された技術がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２２/００３７１１９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、プラズマ処理における基板の面内均一性を向上することができる技術を提供する。
【課題を解決するための手段】
【0005】
本開示の一つの例示的実施形態におけるプラズマ処理装置は、プラズマ処理チャンバと、プラズマ処理チャンバ内に配置される基板支持部であって、基板支持部は、基台と、基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、基板支持面上に配置された基板を囲むようにリング支持面上に配置されたエッジリングと、を含む、基板支持部と、静電チャック内において基板支持面の下方に配置される基板チャック電極と、静電チャック内においてリング支持面の下方に配置される少なくとも１つのリングチャック電極と、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、第１の二次電圧レベル、第２の二次電圧レベル及び第３の二次電圧レベルは、第１の一次電圧レベル、第１の一次電圧レベルと第２の一次電圧レベルとを加算した電圧レベル、及び、第１の一次電圧レベルと第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、電圧加算器と、第１のバイアス電極に電気的に接続され、第１の二次ＤＣ信号から、第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第２の二次ＤＣ信号から、第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第３の二次ＤＣ信号から、第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む。
【発明の効果】
【0006】
本開示の一つの例示的実施形態によれば、プラズマ処理における基板の面内均一性を向上することができる技術を提供できる。
【図面の簡単な説明】
【0007】
【図1】プラズマ処理システムの構成例を説明するための図である。
【図2】容量結合型のプラズマ処理装置の構成例を説明するための図である。
【図3】第１の例示的実施形態における基板支持部とＤＣ電源の構成例を説明するための図である。
【図4】平面視のバイアス電極の構成例を説明するための図である。
【図5】電圧パルスの一例を示す図である。
【図6】基板上におけるプラズマシースの変動を説明するための図である。
【図7】バイアス電極の他の配置例を説明するための図である。
【図8】バイアス電極の他の配置例を説明するための図である。
【図9】バイアス電極の他の配置例を説明するための図である。
【図10】バイアス電極の他の配置例を説明するための図である。
【図11】第２の例示的実施形態における基板支持部とＤＣ電源の構成例を説明するための図である。
【図12】第３の例示的実施形態における基板支持部とＤＣ電源の構成例を説明するための図である。
【発明を実施するための形態】
【0008】
以下、本開示の各実施形態について説明する。
【0009】
一つの例示的実施形態において、プラズマ処理チャンバと、プラズマ処理チャンバ内に配置される基板支持部であって、基板支持部は、基台と、基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、基板支持面上に配置された基板を囲むようにリング支持面上に配置されたエッジリングと、を含む、基板支持部と、静電チャック内において基板支持面の下方に配置される基板チャック電極と、静電チャック内においてリング支持面の下方に配置される少なくとも１つのリングチャック電極と、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、第１の二次電圧レベル、第２の二次電圧レベル及び第３の二次電圧レベルは、第１の一次電圧レベル、第１の一次電圧レベルと第２の一次電圧レベルとを加算した電圧レベル及び、第１の一次電圧レベルと第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、電圧加算器と、第１のバイアス電極に電気的に接続され、第１の二次ＤＣ信号から、第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第２の二次ＤＣ信号から、第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第３の二次ＤＣ信号から、第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む、プラズマ処理装置が提供される。
【0010】
一つの例示的実施形態において、第１の電圧パルス信号、第２の電圧パルス信号及び第３の電圧パルス信号は、第１の電圧パルスのシーケンス、第２の電圧パルスのシーケンス及び第３の電圧パルスのシーケンスをそれぞれ含む。
【0011】
一つの例示的実施形態において、第１の一次電圧レベル、第２の一次電圧レベル及び第３の一次電圧レベルは、負極性を有する。
【0012】
一つの例示的実施形態において、第１の一次電圧レベルの絶対値は、第２の一次電圧レベル及び第３の一次電圧レベルの絶対値よりも大きい。
【0013】
一つの例示的実施形態において、第１のバイアス電極は、基板支持面と縦方向に重複するように配置され、第２のバイアス電極は、基板支持面及びリング支持面と縦方向に重複するように配置され、第３のバイアス電極は、リング支持面と縦方向に重複するように配置される。
【0014】
一つの例示的実施形態において、第１のバイアス電極は、基板支持面と縦方向に重複するように配置され、第２のバイアス電極は、基板支持面と縦方向に重複するように配置され、第３のバイアス電極は、リング支持面と縦方向に重複するように配置される。
【0015】
一つの例示的実施形態において、第１のバイアス電極は、基板支持面と縦方向に重複するように配置され、第２のバイアス電極は、基板支持面と縦方向に重複するように配置され、第３のバイアス電極は、基板支持面及びリング支持面と縦方向に重複するように配置される。
【0016】
一つの例示的実施形態において、第１のバイアス電極は、基板支持面と縦方向に重複するように配置され、第２のバイアス電極は、基板支持面と縦方向に重複するように配置され、第３のバイアス電極は、基板支持面と縦方向に重複するように配置される。
【0017】
一つの例示的実施形態において、第１のバイアス電極、第２のバイアス電極及び第３のバイアス電極は、同じ高さに配置されている。
【0018】
一つの例示的実施形態において、第１のバイアス電極、第２のバイアス電極及び第３のバイアス電極は、互いに異なる高さに配置されている。
【0019】
一つの例示的実施形態において、第２のバイアス電極は、第１のバイアス電極よりも低い位置に配置され、第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置されている。
【0020】
一つの例示的実施形態において、第１のバイアス電極が有する外側エッジ領域は、第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、第２のバイアス電極が有する外側エッジ領域は、第３のバイアス電極が有する内側エッジ領域と縦方向に重複する。
【0021】
一つの例示的実施形態において、リングチャック電極は、第１の極性を有する第１のリングチャック電圧が印加される内側リングチャック電極と、第２の極性を有する第２のリングチャック電圧が印加される外側リングチャック電極と、を含む。
【0022】
一つの例示的実施形態において、プラズマ処理チャンバと、プラズマ処理チャンバ内に配置される基板支持部であって、基板支持部は、基台と、基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、基板支持面上の基板を囲むようにリング支持面上に配置されるエッジリングと、を含む、基板支持部と、静電チャック内において基板支持面の下方に配置される基板チャック電極と、静電チャック内においてリング支持面の下方に配置される、少なくとも１つのリングチャック電極と、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第２の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第３の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む、プラズマ処理装置が提供される。
【0023】
一つの例示的実施形態において、第１の電圧レベルを有する第１のＤＣ信号を第１の電圧パルス生成器に供給するように構成される第１のＤＣ電源と、第２の電圧レベルを有する第２のＤＣ信号を第２の電圧パルス生成器に供給するように構成される第２のＤＣ電源と、第３の電圧レベルを有する第３のＤＣ信号を第３の電圧パルス生成器に供給するように構成される第３のＤＣ電源と、をさらに含む。
【0024】
一つの例示的実施形態において、第１の電圧レベル、第２の電圧レベル及び第３の電圧レベルは、負極性を有する。
【0025】
一つの例示的実施形態において、第１のバイアス電極は、基板支持面と縦方向に重複するように配置され、第２のバイアス電極は、基板支持面と縦方向に重複するように配置され、第３のバイアス電極は、リング支持面と縦方向に重複するように配置される。
【0026】
一つの例示的実施形態において、第２のバイアス電極は、第１のバイアス電極よりも低い位置に配置され、第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置される。
【0027】
一つの例示的実施形態において、第１のバイアス電極が有する外側エッジ領域は、第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、第２のバイアス電極が有する外側エッジ領域は、第３のバイアス電極が有する内側エッジ領域と縦方向に重複する。
【0028】
一つの例示的実施形態において、プラズマ処理チャンバと、プラズマ処理チャンバ内に配置される基板支持部であって、基板支持部は、基台と、基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、基板支持面上に配置された基板を囲むようにリング支持面上に配置されたエッジリングと、を含む、基板支持部と、静電チャック内において基板支持面の下方に配置される基板チャック電極と、静電チャック内においてリング支持面の下方に配置される少なくとも１つのリングチャック電極と、静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、静電チャック内に配置され、第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、第１の電圧レベルを有する第１のＤＣ信号を生成するように構成される第１のＤＣ電源と、第２の電圧レベルを有する第２のＤＣ信号を生成するように構成される第２のＤＣ電源と、第３の電圧レベルを有する第３のＤＣ信号を生成するように構成される第３のＤＣ電源と、第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、第２のバイアス電極に電気的に接続され、第１の電圧レベルと第２の電圧レベルを加算した第４の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、第３のバイアス電極に電気的に接続され、第１の電圧レベル、第２の電圧レベル及び第３の電圧レベルを加算した第５の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、を含む、プラズマ処理装置が提供される。
【0029】
以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。
【0030】
＜プラズマ処理装置の一例＞
図１は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
図１は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
【0031】
プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、 １００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。
【0032】
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２ａを含んでもよい。コンピュータ２ａは、例えば、処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２ａ１、記憶部２ａ２、及び通信インターフェース２ａ３を含んでもよい。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
【0033】
以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図２は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
【0034】
容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０筐体とは電気的に絶縁される。
【0035】
基板支持部１１は、本体部１１１及びリングアセンブリ（エッジリングアセンブリ）１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。
【0036】
一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、ＲＦ又はＤＣ電極がセラミック部材１１１１ａ内に配置されてもよく、この場合、ＲＦ又はＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号又はＤＣ信号がＲＦ又はＤＣ電極に接続される場合、ＲＦ又はＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材とＲＦ又はＤＣ電極との両方が２つの下部電極として機能してもよい。
【0037】
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
【0038】
また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
【0039】
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
【0040】
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。
【0041】
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、ソースＲＦ信号及びバイアスＲＦ信号のような少なくとも１つのＲＦ信号（ＲＦ電力）を、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
【0042】
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。
【0043】
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
【0044】
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。
【0045】
種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、ＤＣに基づく電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
【0046】
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
【0047】
＜第１の例示的実施形態＞
上記プラズマ処理装置１の第１の例示的実施形態について説明する。図３は、第１の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、基板支持部１１は、静電チャック１１１１の内部に、基板チャック電極２００と、リングチャック電極２０１と、第１のバイアス電極２０２と、第２のバイアス電極２０３と、第３のバイアス電極２０４を有する。基板チャック電極２００とリングチャック電極２０１は、静電電極１１１１ｂの一例であってよい。
上記プラズマ処理装置１の第１の例示的実施形態について説明する。図３は、第１の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、基板支持部１１は、静電チャック１１１１の内部に、基板チャック電極２００と、リングチャック電極２０１と、第１のバイアス電極２０２と、第２のバイアス電極２０３と、第３のバイアス電極２０４を有する。基板チャック電極２００とリングチャック電極２０１は、静電電極１１１１ｂの一例であってよい。
【0048】
一実施形態において、ＤＣ電源３２は、第１のＤＣ電源２５０と、第２のＤＣ電源２５１と、第３のＤＣ電源２５２と、電圧加算器２６０と、第１の電圧パルス生成器２７０と、第２の電圧パルス生成器２７１と、第３の電圧パルス生成器２７２を含む。
【0049】
基板チャック電極２００は、静電チャック１１１１内において、基板支持面の下方に配置され得る。一実施形態において、基板チャック電極２００は、円形状を有する。一実施形態において、基板チャック電極２００は、スイッチ３００を介して直流（ＤＣ）電源３０１に接続されている。基板チャック電極２００に直流電源３０１からの直流電圧が印加されると、基板チャック電極２００と基板Ｗとの間に静電引力（クーロン力）が発生する。基板Ｗは、その静電引力によって静電チャック１１１１に引き付けられて、基板支持面に吸着保持される。
【0050】
一実施形態において、リングチャック電極２０１は、静電チャック１１１１内において、リング支持面の下方に配置され得る。一実施形態において、リングチャック電極２０１は、内側リングチャック電極４００と、外側リングチャック電極４０１を含む。一実施形態において、内側リングチャック電極４００は、スイッチ４１０を介して直流電源４１１に接続されている。一実施形態において、外側リングチャック電極４０１は、内側リングチャック電極４００の外側に配置されている。一実施形態において、外側リングチャック電極４０１は、スイッチ４２０を介して直流電源４２１に接続されている。一実施形態において、リングチャック電極２０１は、内側リングチャック電極４００と外側リングチャック電極４０１との間に電位差が生じ、その電位差によってリングアセンブリ１１２がリング支持面に吸着保持される。一実施形態において、内側リングチャック電極４００に印加される第１のリングチャック電圧の極性は、外側リングチャック電極４０１に印加される第２のリングチャック電圧の極性と異なる。
【0051】
一実施形態において、第１のバイアス電極２０２及び第２のバイアス電極２０３は、静電チャック１１１１内において、基板支持面と縦方向に重複するように基板支持面の下方に配置され得る。第３のバイアス電極２０４は、静電チャック１１１１内において、リング支持面と縦方向に重複するようにリング支持面の下方に配置され得る。図４に示すように、一実施形態において、第１のバイアス電極２０２は、円形状を有している。一実施形態において、第２のバイアス電極２０３及び第３のバイアス電極２０４は、径方向に幅を有する円環形状を有している。一実施形態において、第２のバイアス電極２０３は、第１のバイアス電極２０２よりも径が大きく、第１のバイアス電極２０２の外側に配置されている。一実施形態において、第３のバイアス電極２０４は、第２のバイアス電極２０３よりも径が大きく、第２のバイアス電極２０３の外側に配置されている。
【0052】
図３に示すように、第１のバイアス電極２０２、第２のバイアス電極２０３及び第３のバイアス電極２０４は、同じ高さに配置されていてよい。第１のバイアス電極２０２と第２のバイアス電極２０３は、距離Ｄ１以上離されていてよい。第２のバイアス電極２０３と第３のバイアス電極２０４は、距離Ｄ２以上離されていてよい。
【0053】
第１のＤＣ電源２５０は、第１の一次電圧レベルＶ１を有する第１の一次ＤＣ信号ＤＣ１を生成し得る。第１の一次電圧レベルＶ１は、負極性を有していてよい。第１のＤＣ電源２５０は、電圧加算器２６０に電気的に接続されている。生成された第１の一次ＤＣ信号ＤＣ１は、電圧加算器２６０に供給され得る。
【0054】
第２のＤＣ電源２５１は、第２の一次電圧レベルＶ２を有する第２の一次ＤＣ信号ＤＣ２を生成し得る。第２の一次電圧レベルＶ２は、負極性を有していてよい。第２のＤＣ電源２５１は、電圧加算器２６０に電気的に接続されている。生成された第２の一次ＤＣ信号ＤＣ２は、電圧加算器２６０に供給され得る。
【0055】
第３のＤＣ電源２５２は、第３の一次電圧レベルＶ３を有する第３の一次ＤＣ信号ＤＣ３を生成し得る。第３の一次電圧レベルＶ３は、負極性を有していてよい。第３のＤＣ電源２５２は、電圧加算器２６０に電気的に接続されている。生成された第３の一次ＤＣ信号ＤＣ３は、電圧加算器２６０に供給され得る。一実施形態において、第１の一次電圧レベルＶ１は、第２の一次電圧レベルＶ２及び第３の一次電圧レベルＶ３よりも大きい。一実施形態において、第１の一次電圧レベルＶ１の絶対値は、第２の一次電圧レベルＶ２の絶対値及び第３の一次電圧レベルＶ３の絶対値よりも５倍以上大きい。
【0056】
電圧加算器２６０は、第１～第３の一次ＤＣ信号ＤＣ１～ＤＣ３の電圧レベルＶ１～Ｖ３から、第１の二次電圧レベルＶ４を有する第１の二次ＤＣ信号ＤＣ４と、第２の二次電圧レベルＶ５を有する第２の二次ＤＣ信号ＤＣ５と、第３の二次電圧レベルＶ６を有する第３の二次ＤＣ信号ＤＣ６を生成し得る。
【0057】
第１の二次ＤＣ信号ＤＣ４の第１の二次電圧レベルＶ４、第２の二次ＤＣ信号ＤＣ５の第２の二次電圧レベルＶ５及び、第３の二次ＤＣ信号ＤＣ６の第３の二次電圧レベルＶ６は、次の（１）～（３）の中から、互いに重複しないように選択されるものである。
（１）第１の一次電圧レベルＶ１と同じ電圧レベル（Ｖ１）
（２）第１の一次電圧レベルＶ１と第２の一次電圧レベルＶ２とを加算した電圧レベル（Ｖ１＋Ｖ２）
（３）第１の一次電圧レベルＶ１と第３の一次電圧レベルＶ３とを加算した電圧レベル（Ｖ１＋Ｖ３）
すなわち、第１の二次電圧レベルＶ４が（１）電圧レベルＶ１の場合、第２の二次電圧レベルＶ５又は第３の二次電圧レベルＶ６が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第２の二次電圧レベルＶ５又は第３の二次電圧レベルＶ６が（３）電圧レベル（Ｖ１＋Ｖ３）となる。第２の二次電圧レベルＶ５が（１）電圧レベルＶ１の場合、第１の二次電圧レベルＶ４又は第３の二次電圧レベルＶ６が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第１の二次電圧レベルＶ４又は第３の二次電圧レベルＶ６が（３）電圧レベル（Ｖ１＋Ｖ３）となる。第３の二次電圧レベルＶ６が（１）電圧レベルＶ１の場合、第１の二次電圧レベルＶ４又は第２の二次電圧レベルＶ５が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第１の二次電圧レベルＶ４又は第２の二次電圧レベルＶ５が（３）電圧レベル（Ｖ１＋Ｖ３）となる。従って、第１の二次電圧レベルＶ４、第２の二次電圧レベルＶ５及び第３の二次電圧レベルＶ６は、上記の（１）～（３）のいずれかを排他的に有する。
（１）第１の一次電圧レベルＶ１と同じ電圧レベル（Ｖ１）
（２）第１の一次電圧レベルＶ１と第２の一次電圧レベルＶ２とを加算した電圧レベル（Ｖ１＋Ｖ２）
（３）第１の一次電圧レベルＶ１と第３の一次電圧レベルＶ３とを加算した電圧レベル（Ｖ１＋Ｖ３）
すなわち、第１の二次電圧レベルＶ４が（１）電圧レベルＶ１の場合、第２の二次電圧レベルＶ５又は第３の二次電圧レベルＶ６が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第２の二次電圧レベルＶ５又は第３の二次電圧レベルＶ６が（３）電圧レベル（Ｖ１＋Ｖ３）となる。第２の二次電圧レベルＶ５が（１）電圧レベルＶ１の場合、第１の二次電圧レベルＶ４又は第３の二次電圧レベルＶ６が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第１の二次電圧レベルＶ４又は第３の二次電圧レベルＶ６が（３）電圧レベル（Ｖ１＋Ｖ３）となる。第３の二次電圧レベルＶ６が（１）電圧レベルＶ１の場合、第１の二次電圧レベルＶ４又は第２の二次電圧レベルＶ５が（２）電圧レベル（Ｖ１＋Ｖ２）となり、残りの第１の二次電圧レベルＶ４又は第２の二次電圧レベルＶ５が（３）電圧レベル（Ｖ１＋Ｖ３）となる。従って、第１の二次電圧レベルＶ４、第２の二次電圧レベルＶ５及び第３の二次電圧レベルＶ６は、上記の（１）～（３）のいずれかを排他的に有する。
【0058】
電圧加算器２６０は、第１の電圧パルス生成器２７０、第２の電圧パルス生成器２７１及び第３の電圧パルス生成器２７２に電気的に接続されている。電圧加算器２６０で生成された第１の二次ＤＣ信号ＤＣ４は、第１の電圧パルス生成器２７０に供給され、第２の二次ＤＣ信号ＤＣ５は、第２の電圧パルス生成器２７１に供給され、第３の二次ＤＣ信号ＤＣ６は、第３の電圧パルス生成器２７２に供給され得る。
【0059】
第１の電圧パルス生成器２７０は、電圧加算器２６０から供給された第１の二次ＤＣ信号ＤＣ４から、第１の二次電圧レベルＶ４を有する第１の電圧パルス信号ＤＣ７を生成し得る。第１の電圧パルス信号ＤＣ７は、第１の電圧パルスのシーケンスを含み得る。第１の電圧パルス生成器２７０は、第１のバイアス電極２０２に電気的に接続されている。生成された第１の電圧パルス信号ＤＣ７は、第１のバイアス電極２０２に供給され得る。第１の電圧パルス信号ＤＣ７を第１のバイアス電極２０２に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第１のバイアス電極２０２側に引き込むことができる。
【0060】
第２の電圧パルス生成器２７１は、電圧加算器２６０から供給された第２の二次ＤＣ信号ＤＣ５から、第２の二次電圧レベルＶ５を有する第２の電圧パルス信号ＤＣ８を生成し得る。第２の電圧パルス信号ＤＣ８は、第２の電圧パルスのシーケンスを含み得る。第２の電圧パルス生成器２７１は、第２のバイアス電極２０３に電気的に接続されている。生成された第２の電圧パルス信号ＤＣ８は、第２のバイアス電極２０３に供給され得る。第２の電圧パルス信号ＤＣ８を第２のバイアス電極２０３に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第２のバイアス電極２０３側に引き込むことができる。
【0061】
第３の電圧パルス生成器２７２は、電圧加算器２６０から供給された第３の二次ＤＣ信号ＤＣ６から、第３の二次電圧レベルＶ６を有する第３の電圧パルス信号ＤＣ９を生成し得る。第３の電圧パルス信号ＤＣ９は、第３の電圧パルスのシーケンスを含み得る。第３の電圧パルス生成器２７２は、第３のバイアス電極２０４に電気的に接続されている。生成された第３の電圧パルス信号ＤＣ９は、第３のバイアス電極２０４に供給され得る。第３の電圧パルス信号ＤＣ９を第３のバイアス電極２０４に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第３のバイアス電極２０４側に引き込むことができる。
【0062】
図５は、第１～第３の電圧パルス信号ＤＣ７～ＤＣ９の一例を示す。第１の電圧パルス信号ＤＣ７は、繰り返し期間Ｔ内の第１の状態Ｓ１の間に、第１の二次電圧レベルＶ４を有する電圧パルスのシーケンスＰＳ１を有し、繰り返し期間Ｔ内の第２の状態Ｓ２の間に基準電圧レベルＶrefを連続的に有し得る。すなわち、第２の状態Ｓ２の間、第１の電圧パルス信号ＤＣ７は、基準電圧レベルＶrefに維持され得る。基準電圧レベルＶrefの絶対値は、第１の二次電圧レベルＶ４の絶対値よりも小さい。一実施形態において、第１の二次電圧レベルＶ４は、負極性を有する。一実施形態において、基準電圧レベルＶrefは、ゼロ電圧レベルを有する。
【0063】
第２の電圧パルス信号ＤＣ８は、繰り返し期間Ｔ内の第１の状態Ｓ１の間に、第２の二次電圧レベルＶ５を有する電圧パルスのシーケンスＰＳ２を有し、繰り返し期間Ｔ内の第２の状態Ｓ２の間に基準電圧レベルＶrefを連続的に有し得る。すなわち、第２の状態Ｓ２の間、第２の電圧パルス信号ＤＣ８は、基準電圧レベルＶrefに維持され得る。基準電圧レベルＶrefの絶対値は、第２の二次電圧レベルＶ５の絶対値よりも小さい。一実施形態において、第２の二次電圧レベルＶ５は、負極性を有し、基準電圧レベルＶrefは、ゼロ電圧レベルを有する。
【0064】
第３の電圧パルス信号ＤＣ９は、繰り返し期間Ｔ内の第１の状態Ｓ１の間に、第３の二次電圧レベルＶ６を有する電圧パルスのシーケンスＰＳ３を有し、繰り返し期間Ｔ内の第２の状態Ｓ２の間に基準電圧レベルＶrefを連続的に有し得る。すなわち、第２の状態Ｓ２の間、第３の電圧パルス信号ＤＣ９は、基準電圧レベルＶrefに維持され得る。基準電圧レベルＶrefの絶対値は、第３の二次電圧レベルＶ６の絶対値よりも小さい。一実施形態において、第３の二次電圧レベルＶ６は、負極性を有し、基準電圧レベルＶrefは、ゼロ電圧レベルを有する。
【0065】
一実施形態において、第３の二次電圧レベルＶ６の絶対値は、第２の二次電圧レベルＶ５よりも大きく、第２の二次電圧レベルＶ５の絶対値は、第１の二次電圧レベルＶ４よりも大きくてもよい。第２の二次電圧レベルＶ５の絶対値は、第１の二次電圧レベルＶ４及び第３の二次電圧レベルＶ６よりも大きくてもよい。第１の二次電圧レベルＶ４の絶対値は、第２の二次電圧レベルＶ５及び第３の二次電圧レベルＶ６よりも大きくてよい。第１～第３の二次電圧レベルＶ４～Ｖ６の大小は、基板上に生成されるプラズマシースが基板に対し平行に近づくように調整されてよい。
【0066】
＜プラズマ処理方法の一例＞
プラズマ処理方法は、プラズマを用いて基板Ｗ上の膜をエッチングするエッチング処理を含む。一実施形態において、プラズマ処理方法は、プラズマ処理装置１において制御部２により実行される。
プラズマ処理方法は、プラズマを用いて基板Ｗ上の膜をエッチングするエッチング処理を含む。一実施形態において、プラズマ処理方法は、プラズマ処理装置１において制御部２により実行される。
【0067】
先ず、基板Ｗが、搬送アームによりチャンバ１０内に搬入され、リフターにより基板支持部１１に載置され、図２に示すように基板支持部１１上に吸着保持される。
【0068】
次に、処理ガスが、ガス供給部２０によりシャワーヘッド１３に供給され、シャワーヘッド１３からプラズマ処理空間１０ｓに供給される。このとき供給される処理ガスは、基板Ｗのエッチング処理のために必要な活性種を生成するガスを含む。
【0069】
１又は複数のＲＦ信号がＲＦ電源３１から上部電極及び／又は下部電極に供給される。プラズマ処理空間１０ｓ内の雰囲気はガス排出口１０ｅから排気され、プラズマ処理空間１０ｓの内部は減圧されてもよい。これにより、プラズマ処理空間１０ｓの基板支持部１１上にプラズマが生成され、基板Ｗがエッチング処理される。
【0070】
プラズマ生成時には、図３に示す第１の電圧パルス生成器２７０から第１のバイアス電極２０２に第１の電圧パルス信号ＤＣ７が供給され、第２の電圧パルス生成器２７１から第２のバイアス電極２０３に第２の電圧パルス信号ＤＣ８が供給され、第３の電圧パルス生成器２７２から第３のバイアス電極２０４に第３の電圧パルス信号ＤＣ９が供給される。これにより、基板Ｗ及びリングアセンブリ１１２に、電圧パルスに基づくバイアス電位が発生し、基板Ｗ上のプラズマ中のイオン成分が、基板Ｗ側に引き込まれる。このとき、第１～第３の電圧パルス信号ＤＣ７～ＤＣ９が有する第１～第３の二次電圧レベルＶ４～Ｖ６を調整し、第１～第３のバイアス電極２０２～２０４のそれぞれに直流電圧を印加することにより、図６に示すように、基板Ｗ及びリングアセンブリ１１２の上方に生成されるプラズマシースＰＳを基板Ｗに対し平行（水平）に近づける。これにより、基板Ｗの面内において、プラズマのイオン成分が基板Ｗに対して進入する角度（イオン入射角）が基板Ｗに対して垂直に近づく。
【0071】
本例示的実施形態によれば、プラズマ処理装置１が、第１のバイアス電極２０２と、第２のバイアス電極２０３と、第３のバイアス電極２０４と、第１のＤＣ電源２５０と、第２のＤＣ電源２５１と、第３のＤＣ電源２５２と、電圧加算器２６０と、第１の電圧パルス生成器２７０と、第２の電圧パルス生成器２７１と、第３の電圧パルス生成器２７２とを含む。これにより、例えば、プラズマ処理において基板Ｗの面内におけるイオン入射角を制御することができる。この結果、プラズマ処理における基板の面内均一性を向上することができる。
【0072】
上記実施の形態において、第１のバイアス電極２０２及び第２のバイアス電極２０３が基板支持面の下方に配置され、第３のバイアス電極２０４がリング支持面の下方に配置されていたが、図７に示すように、第１のバイアス電極２０２が基板支持面の下方に配置され、第２のバイアス電極２０３が基板支持面及びリング支持面の下方に配置され、第３のバイアス電極２０４がリング支持面の下方に配置されていてよい。
【0073】
また、図８に示すように、第１のバイアス電極２０２及び第２のバイアス電極２０３が基板支持面の下方に配置され、第３のバイアス電極２０４が基板支持面及びリング支持面の下方に配置されていてよい。さらに、図９に示すように、第１のバイアス電極２０２、第２のバイアス電極２０３及び第３のバイアス電極２０４が基板支持面の下方に配置されてよい。
【0074】
以上の実施の形態において、プラズマ処理装置１は、静電チャック１１１１内に、第１～第３のバイアス電極２０２～２０４の他に、バイアス電極を有していてよい。バイアス電極の数は４つ以上であってよい。
【0075】
上記実施の形態において、図１０に示すように、第１のバイアス電極２０２、第２のバイアス電極２０３及び第３のバイアス電極２０４は、互いに異なる高さに配置されていてよい。一実施形態において、第２のバイアス電極２０３は、第１のバイアス電極２０２よりも低い位置に配置され、第３のバイアス電極２０４は、第２のバイアス電極２０３よりも低い位置に配置されてよい。一実施形態において、第１のバイアス電極２０２が有する外側エッジ領域２０２ａは、第２のバイアス電極２０３が有する内側エッジ領域２０３ａと縦方向に重複し、第２のバイアス電極２０３が有する外側エッジ領域２０３ｂは、第３のバイアス電極２０４が有する内側エッジ領域２０４ａと縦方向に重複してよい。第１のバイアス電極２０２と第２のバイアス電極２０３の重複部分の径方向の幅Ｄ３は、９ｍｍ～１１ｍｍであってよい。第２のバイアス電極２０３と第３のバイアス電極２０４の重複部分の径方向の幅Ｄ４は、９ｍｍ～１１ｍｍであってよい。
【0076】
なお、第２のバイアス電極２０３は、第１のバイアス電極２０２よりも高い位置に配置され、第３のバイアス電極２０４は、第２のバイアス電極２０３よりも高い位置に配置されていてよい。
【0077】
第２のバイアス電極２０３は、第１のバイアス電極２０２及び第３のバイアス電極２０４よりも高い位置或いは低い位置に配置されていてよい。この場合、第１のバイアス電極２０２は、第３のバイアス電極２０４よりも高い位置或いは低い位置、或いは同じ高さであってよい。
【0078】
＜第２の例示的実施形態＞
プラズマ処理装置１の第２の例示的実施形態について説明する。図１１は、第２の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、基板支持部１１は、上記第１の例示的実施形態と同様であってよい。一実施形態において、第１のバイアス電極２０２、第２のバイアス電極２０３及び第３のバイアス電極２０４は、互いに異なる高さに配置されて、第２のバイアス電極２０３は、第１のバイアス電極２０２よりも低い位置に配置され、第３のバイアス電極２０４は、第２のバイアス電極２０３よりも低い位置に配置されてよい。
プラズマ処理装置１の第２の例示的実施形態について説明する。図１１は、第２の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、基板支持部１１は、上記第１の例示的実施形態と同様であってよい。一実施形態において、第１のバイアス電極２０２、第２のバイアス電極２０３及び第３のバイアス電極２０４は、互いに異なる高さに配置されて、第２のバイアス電極２０３は、第１のバイアス電極２０２よりも低い位置に配置され、第３のバイアス電極２０４は、第２のバイアス電極２０３よりも低い位置に配置されてよい。
【0079】
一実施形態において、ＤＣ電源３２は、第１のＤＣ電源５５０と、第２のＤＣ電源５５１と、第３のＤＣ電源５５２と、第１の電圧パルス生成器５７０と、第２の電圧パルス生成器５７１と、第３の電圧パルス生成器５７２を含む。
【0080】
第１のＤＣ電源５５０は、第１の電圧レベルＶ１を有する第１のＤＣ信号ＤＣ１を生成し得る。第１の電圧レベルＶ１は、負極性を有していてよい。第１のＤＣ電源５５０は、第１の電圧パルス生成器５７０に電気的に接続されていてよい。生成された第１のＤＣ信号ＤＣ１は、第１の電圧パルス生成器５７０に供給され得る。
【0081】
第２のＤＣ電源５５１は、第２の電圧レベルＶ２を有する第２のＤＣ信号ＤＣ２を生成し得る。第２の電圧レベルＶ２は、負極性を有していてよい。第２のＤＣ電源５５１は、第２の電圧パルス生成器５７１に電気的に接続されていてよい。生成された第２のＤＣ信号ＤＣ２は、第２の電圧パルス生成器５７１に供給され得る。
【0082】
第３のＤＣ電源５５２は、第３の電圧レベルＶ３を有する第３のＤＣ信号ＤＣ３を生成し得る。第３の電圧レベルＶ３は、負極性を有していてよい。第３のＤＣ電源５５２は、第３の電圧パルス生成器５７２に電気的に接続されていてよい。生成された第２のＤＣ信号ＤＣ３は、第３の電圧パルス生成器５７２に供給され得る。
【0083】
第１の電圧パルス生成器５７０は、第１のＤＣ電源５５０から供給された第１のＤＣ信号ＤＣ１から、第１の電圧レベルＶ１を有する第１の電圧パルス信号ＤＣ４を生成し得る。第１の電圧パルス信号ＤＣ４は、第１の電圧レベルＶ１を有する第１の電圧パルスのシーケンスを含み得る。一実施形態において、第１の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。第１の電圧パルス生成器５７０は、第１のバイアス電極２０２に電気的に接続されていてよい。生成された第１の電圧パルス信号ＤＣ４は、第１のバイアス電極２０２に供給され得る。第１の電圧パルス信号ＤＣ４を第１のバイアス電極２０２に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第１のバイアス電極２０２側に引き込むことができる。
【0084】
第２の電圧パルス生成器５７１は、第２のＤＣ電源５５１から供給された第２のＤＣ信号ＤＣ２から、第２の電圧レベルＶ２を有する第２の電圧パルス信号ＤＣ５を生成し得る。第２の電圧パルス信号ＤＣ５は、第２の電圧レベルＶ２を有する第２の電圧パルスのシーケンスを含み得る。一実施形態において、第２の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。第２の電圧パルス生成器５７１は、第２のバイアス電極２０３に電気的に接続されていてよい。生成された第２の電圧パルス信号ＤＣ５は、第２のバイアス電極２０３に供給され得る。第２の電圧パルス信号ＤＣ５を第２のバイアス電極２０３に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第２のバイアス電極２０３側に引き込むことができる。
【0085】
第３の電圧パルス生成器５７２は、第３のＤＣ電源５５２から供給された第３のＤＣ信号ＤＣ３から、第３の電圧レベルＶ３を有する第３の電圧パルス信号ＤＣ６を生成し得る。第３の電圧パルス信号ＤＣ６は、第３の電圧レベルＶ３を有する第３の電圧パルスのシーケンスを含み得る。一実施形態において、第３の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。第３の電圧パルス生成器５７２は、第３のバイアス電極２０４に電気的に接続されていてよい。生成された第３の電圧パルス信号ＤＣ６は、第３のバイアス電極２０４に供給され得る。第３の電圧パルス信号ＤＣ６を第３のバイアス電極２０４に供給することにより、直流電圧に基づくバイアスパルス信号が生成され、基板支持部１１の基板Ｗ上に生成されたプラズマ中のイオン成分を第３のバイアス電極２０４側に引き込むことができる。プラズマ処理装置１のその他の構成は、上記第１の例示的実施形態と同様であってよい。
【0086】
プラズマ生成時には、第１の電圧パルス生成器５７０から第１のバイアス電極２０２に第１の電圧パルス信号ＤＣ４が供給され、第２の電圧パルス生成器５７１から第２のバイアス電極２０３に第２の電圧パルス信号ＤＣ５が供給され、第３の電圧パルス生成器５７２から第３のバイアス電極２０４に第３の電圧パルス信号ＤＣ６が供給される。これにより、基板Ｗ及びリングアセンブリ１１２に、電圧パルスに基づくバイアス電位が発生し、基板Ｗ上のプラズマ中のイオン成分が、基板Ｗ側に引き込まれる。このとき、第１～第３の電圧パルス信号ＤＣ４～ＤＣ６が有する第１～第３の電圧レベルＶ１～Ｖ３を調整し、第１～第３のバイアス電極２０２～２０４のそれぞれに直流電圧に基づく電圧パルスを印加することにより、図６に示すように、基板Ｗ及びリングアセンブリ１１２の上方に生成されるプラズマシースＰＳを基板Ｗに対し平行（水平）に近づける。これにより、基板Ｗの面内において、プラズマのイオン成分が基板Ｗに対して進入する角度（イオン入射角）が基板Ｗに対して垂直に近づく。
【0087】
＜第３の例示的実施形態＞
図１２は、第３の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、ＤＣ電源３２は、上記第２の例示的実施形態と同様に、第１のＤＣ電源５５０と、第２のＤＣ電源５５１と、第３のＤＣ電源５５２と、第１の電圧パルス生成器５７０と、第２の電圧パルス生成器５７１と、第３の電圧パルス生成器５７２を含んでいてよい。
図１２は、第３の例示的実施形態における基板支持部１１とＤＣ電源３２の構成例を示す図である。一実施形態において、ＤＣ電源３２は、上記第２の例示的実施形態と同様に、第１のＤＣ電源５５０と、第２のＤＣ電源５５１と、第３のＤＣ電源５５２と、第１の電圧パルス生成器５７０と、第２の電圧パルス生成器５７１と、第３の電圧パルス生成器５７２を含んでいてよい。
【0088】
第１の電圧パルス生成器５７０は、第１の電圧レベルＶ１を有する第１の電圧パルス信号ＤＣ４を生成し得る。第１の電圧パルス信号ＤＣ４は、第１の電圧レベルＶ１を有する第１の電圧パルスのシーケンスを含み得る。一実施形態において、第１の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。第２の電圧パルス生成器５７１は、第１の電圧レベルＶ１と第２の電圧レベルＶ２を加算した第４の電圧レベルＶ４を有する第２の電圧パルス信号ＤＣ５を生成し得る。第２の電圧パルス信号ＤＣ５は、第４の電圧レベルＶ４を有する第２の電圧パルスのシーケンスを含み得る。一実施形態において、第２の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。第３の電圧パルス生成器５７２は、第１の電圧レベルＶ１、第２の電圧レベルＶ２及び第３の電圧レベルＶ３を加算した第５の電圧レベルＶ５を有する第３の電圧パルス信号ＤＣ６を生成し得る。第３の電圧パルス信号ＤＣ６は、第５の電圧レベルＶ５を有する第３の電圧パルスのシーケンスを含み得る。一実施形態において、第３の電圧パルスのシーケンスは、図５に示す例と同様のパルスパターンを有する。プラズマ処理装置１のその他の構成は、上記第２の例示的実施形態又は第１の例示的実施形態と同様であってよい。
【0089】
プラズマ生成時には、第１の電圧パルス生成器５７０から第１のバイアス電極２０２に、第１の電圧レベルＶ１を有する第１の電圧パルス信号ＤＣ４が供給され、第２の電圧パルス生成器５７１から第２のバイアス電極２０３に、第４の電圧レベルＶ４を有する第２の電圧パルス信号ＤＣ５が供給され、第３の電圧パルス生成器５７２から第３のバイアス電極２０４に、第５の電圧レベルＶ５を有する第３の電圧パルス信号ＤＣ６が供給される。これにより、基板Ｗ及びリングアセンブリ１１２に、直流電圧に基づくバイアスパルス信号が生成され、基板Ｗ上のプラズマ中のイオン成分が、基板Ｗ側に引き込まれる。第１～第３のバイアス電極２０２～２０４のそれぞれに直流電圧に基づく電圧パルスを印加することにより、図６に示すように、基板Ｗ及びリングアセンブリ１１２の上方に生成されるプラズマシースＰＳを基板Ｗに対し平行（水平）に近づける。これにより、基板Ｗの面内において、プラズマのイオン成分が基板Ｗに対して進入する角度（イオン入射角）が基板Ｗに対して垂直に近づく。
【0090】
以上の実施形態において、図３に示すリングチャック電極２０１が、互いに異なる極性を有する２つの電極４００、４０１を有していたが、単極性の一つの電極を有していてよい。バイアス電極、ＤＣ電源、電圧パルス生成器の数が各々３つであったが、４つ以上であってよい。
【0091】
上記実施形態では、容量結合型のプラズマ装置を例に説明したが、これに限定されるものではなく、他のプラズマ装置に適用されてもよい。例えば、容量結合型のプラズマ装置に代えて、誘導結合型のプラズマ装置が用いられてもよい。この場合、誘導結合型のプラズマ装置は、アンテナ及び下部電極を含む。下部電極は、基板支持部内に配置され、アンテナは、チャンバの上部又は上方に配置される。一実施形態において、ＤＣ電源３２は、基板支持部内に配置されるバイアス電極に電気的に接続され、当該バイアス電極に電圧パルスのシーケンスを印加してよい。ＲＦ電源３１は、アンテナに電気的に接続され、アンテナにＲＦ信号を供給してよい。
【0092】
本開示の実施形態は、以下の態様をさらに含む。
【0093】
（付記１）
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、前記第１の二次電圧レベル、前記第２の二次電圧レベル及び前記第３の二次電圧レベルは、
前記第１の一次電圧レベル、
前記第１の一次電圧レベルと前記第２の一次電圧レベルとを加算した電圧レベル及び、
前記第１の一次電圧レベルと前記第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、前記電圧加算器と、
前記第１のバイアス電極に電気的に接続され、前記第１の二次ＤＣ信号から、前記第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第２の二次ＤＣ信号から、前記第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第３の二次ＤＣ信号から、前記第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の一次電圧レベルを有する第１の一次ＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の一次電圧レベルを有する第２の一次ＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の一次電圧レベルを有する第３の一次ＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１から第３の一次ＤＣ信号を用いて、第１の二次電圧レベルを有する第１の二次ＤＣ信号と、第２の二次電圧レベルを有する第２の二次ＤＣ信号と、第３の二次電圧レベルを有する第３の二次ＤＣ信号とを生成するように構成される電圧加算器であって、前記第１の二次電圧レベル、前記第２の二次電圧レベル及び前記第３の二次電圧レベルは、
前記第１の一次電圧レベル、
前記第１の一次電圧レベルと前記第２の一次電圧レベルとを加算した電圧レベル及び、
前記第１の一次電圧レベルと前記第３の一次電圧レベルとを加算した電圧レベルの中から、互いに重複しないように選択されるものである、前記電圧加算器と、
前記第１のバイアス電極に電気的に接続され、前記第１の二次ＤＣ信号から、前記第１の二次電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第２の二次ＤＣ信号から、前記第２の二次電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第３の二次ＤＣ信号から、前記第３の二次電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【0094】
（付記２）
前記第１の電圧パルス信号、前記第２の電圧パルス信号及び前記第３の電圧パルス信号は、第１の電圧パルスのシーケンス、第２の電圧パルスのシーケンス及び第３の電圧パルスのシーケンスをそれぞれ含む、
付記１に記載のプラズマ処理装置。
前記第１の電圧パルス信号、前記第２の電圧パルス信号及び前記第３の電圧パルス信号は、第１の電圧パルスのシーケンス、第２の電圧パルスのシーケンス及び第３の電圧パルスのシーケンスをそれぞれ含む、
付記１に記載のプラズマ処理装置。
【0095】
（付記３）
前記第１の一次電圧レベル、前記第２の一次電圧レベル及び前記第３の一次電圧レベルは、負極性を有する、
付記１又は２に記載のプラズマ処理装置。
前記第１の一次電圧レベル、前記第２の一次電圧レベル及び前記第３の一次電圧レベルは、負極性を有する、
付記１又は２に記載のプラズマ処理装置。
【0096】
（付記４）
前記第１の一次電圧レベルの絶対値は、前記第２の一次電圧レベル及び前記第３の一次電圧レベルの絶対値よりも大きい、
付記３に記載のプラズマ処理装置。
前記第１の一次電圧レベルの絶対値は、前記第２の一次電圧レベル及び前記第３の一次電圧レベルの絶対値よりも大きい、
付記３に記載のプラズマ処理装置。
【0097】
（付記５）
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
【0098】
（付記６）
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
【0099】
（付記７）
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面及び前記リング支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
【0100】
（付記８）
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記基板支持面と縦方向に重複するように配置される、
付記１から４のいずれか一項に記載のプラズマ処理装置。
【0101】
（付記９）
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、同じ高さに配置されている、
付記１から８のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、同じ高さに配置されている、
付記１から８のいずれか一項に記載のプラズマ処理装置。
【0102】
（付記１０）
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、互いに異なる高さに配置されている、
付記１から８のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極、前記第２のバイアス電極及び前記第３のバイアス電極は、互いに異なる高さに配置されている、
付記１から８のいずれか一項に記載のプラズマ処理装置。
【0103】
（付記１１）
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、前記第２のバイアス電極よりも低い位置に配置されている、
付記１０に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、前記第２のバイアス電極よりも低い位置に配置されている、
付記１０に記載のプラズマ処理装置。
【0104】
（付記１２）
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
付記１１に記載のプラズマ処理装置。
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
付記１１に記載のプラズマ処理装置。
【0105】
（付記１３）
前記リングチャック電極は、
第１の極性を有する第１のリングチャック電圧が印加される内側リングチャック電極と、
第２の極性を有する第２のリングチャック電圧が印加される外側リングチャック電極と、を含む、
付記１から１２のいずれか一項に記載のプラズマ処理装置。
前記リングチャック電極は、
第１の極性を有する第１のリングチャック電圧が印加される内側リングチャック電極と、
第２の極性を有する第２のリングチャック電圧が印加される外側リングチャック電極と、を含む、
付記１から１２のいずれか一項に記載のプラズマ処理装置。
【0106】
（付記１４）
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上の基板を囲むように前記リング支持面上に配置されるエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される、少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、前記第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
前記第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、第２の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、第３の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上の基板を囲むように前記リング支持面上に配置されるエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される、少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、前記第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
前記第１のバイアス電極に電気的に接続され、第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、第２の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、第３の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【0107】
（付記１５）
前記第１の電圧レベルを有する第１のＤＣ信号を前記第１の電圧パルス生成器に供給するように構成される第１のＤＣ電源と、
前記第２の電圧レベルを有する第２のＤＣ信号を前記第２の電圧パルス生成器に供給するように構成される第２のＤＣ電源と、
前記第３の電圧レベルを有する第３のＤＣ信号を前記第３の電圧パルス生成器に供給するように構成される第３のＤＣ電源と、
をさらに含む、付記１４に記載のプラズマ処理装置。
前記第１の電圧レベルを有する第１のＤＣ信号を前記第１の電圧パルス生成器に供給するように構成される第１のＤＣ電源と、
前記第２の電圧レベルを有する第２のＤＣ信号を前記第２の電圧パルス生成器に供給するように構成される第２のＤＣ電源と、
前記第３の電圧レベルを有する第３のＤＣ信号を前記第３の電圧パルス生成器に供給するように構成される第３のＤＣ電源と、
をさらに含む、付記１４に記載のプラズマ処理装置。
【0108】
（付記１６）
前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルは、負極性を有する、
付記１４又は１５に記載のプラズマ処理装置。
前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルは、負極性を有する、
付記１４又は１５に記載のプラズマ処理装置。
【0109】
（付記１７）
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１４から１６のいずれか一項に記載のプラズマ処理装置。
前記第１のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第２のバイアス電極は、前記基板支持面と縦方向に重複するように配置され、
前記第３のバイアス電極は、前記リング支持面と縦方向に重複するように配置される、
付記１４から１６のいずれか一項に記載のプラズマ処理装置。
【0110】
（付記１８）
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置される、
付記１７に記載のプラズマ処理装置。
前記第２のバイアス電極は、前記第１のバイアス電極よりも低い位置に配置され、
前記第３のバイアス電極は、第２のバイアス電極よりも低い位置に配置される、
付記１７に記載のプラズマ処理装置。
【0111】
（付記１９）
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
付記１８に記載のプラズマ処理装置。
前記第１のバイアス電極が有する外側エッジ領域は、前記第２のバイアス電極が有する内側エッジ領域と縦方向に重複し、
前記第２のバイアス電極が有する外側エッジ領域は、前記第３のバイアス電極が有する内側エッジ領域と縦方向に重複する、
付記１８に記載のプラズマ処理装置。
【0112】
（付記２０）
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の電圧レベルを有する第１のＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の電圧レベルを有する第２のＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の電圧レベルを有する第３のＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１のバイアス電極に電気的に接続され、前記第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第１の電圧レベルと前記第２の電圧レベルを加算した第４の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルを加算した第５の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
プラズマ処理チャンバと、
前記プラズマ処理チャンバ内に配置される基板支持部であって、前記基板支持部は、基台と、前記基台上に配置され、基板支持面及びリング支持面を有する静電チャックと、前記基板支持面上に配置された基板を囲むように前記リング支持面上に配置されたエッジリングと、を含む、前記基板支持部と、
前記静電チャック内において前記基板支持面の下方に配置される基板チャック電極と、
前記静電チャック内において前記リング支持面の下方に配置される少なくとも１つのリングチャック電極と、
前記静電チャック内に配置され、第１の外径を有する第１のバイアス電極と、
前記静電チャック内に配置され、前記第１の外径よりも大きい第２の外径を有する第２のバイアス電極と、
前記静電チャック内に配置され、第２の外径よりも大きい第３の外径を有する第３のバイアス電極と、
第１の電圧レベルを有する第１のＤＣ信号を生成するように構成される第１のＤＣ電源と、
第２の電圧レベルを有する第２のＤＣ信号を生成するように構成される第２のＤＣ電源と、
第３の電圧レベルを有する第３のＤＣ信号を生成するように構成される第３のＤＣ電源と、
前記第１のバイアス電極に電気的に接続され、前記第１の電圧レベルを有する第１の電圧パルス信号を生成するように構成される第１の電圧パルス生成器と、
前記第２のバイアス電極に電気的に接続され、前記第１の電圧レベルと前記第２の電圧レベルを加算した第４の電圧レベルを有する第２の電圧パルス信号を生成するように構成される第２の電圧パルス生成器と、
前記第３のバイアス電極に電気的に接続され、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルを加算した第５の電圧レベルを有する第３の電圧パルス信号を生成するように構成される第３の電圧パルス生成器と、
を含む、プラズマ処理装置。
【0113】
以上の各実施形態は、説明の目的で記載されており、本開示の範囲を限定することを意図するものではない。以上の各実施形態は、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。例えば、ある実施形態における一部の構成要素を、他の実施形態に追加することができる。また、ある実施形態における一部の構成要素を、他の実施形態の対応する構成要素と置換することができる。
【符号の説明】
【0114】
１……プラズマ処理装置、１０……チャンバ、１１……基板支持部、１１２……リングアセンブリ、１１１１……静電チャック、２００……基板チャック電極、２０１……リングチャック電極、２０２……第１のバイアス電極、２０３……第２のバイアス電極、２０４……第３のバイアス電極、２５０……第１のＤＣ電源、２５１……第２のＤＣ電源、２５２……第３のＤＣ電源、２６０……電圧加算器、２７０……第１の電圧パルス生成器、２７１……第２の電圧パルス生成器、２７２……第３の電圧パルス生成器、Ｗ…基板
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】