(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024098454
(43)【公開日】2024-07-23
(54)【発明の名称】発光素子およびその製造方法
(51)【国際特許分類】
H01L 33/16 20100101AFI20240716BHJP
H01L 33/30 20100101ALI20240716BHJP
【ＦＩ】
H01L33/16
H01L33/30
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023002002
(22)【出願日】2023-01-10
(71)【出願人】
【識別番号】506334182
【氏名又は名称】ＤＯＷＡエレクトロニクス株式会社
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100179903
【弁理士】
【氏名又は名称】福井 敏夫
(72)【発明者】
【氏名】佐々木 栞里
(72)【発明者】
【氏名】門脇 嘉孝
【テーマコード（参考）】
5F241
【Ｆターム（参考）】
5F241AA03
5F241AA04
5F241CA05
5F241CA08
5F241CA12
5F241CA22
5F241CA34
5F241CA65
5F241CA66
5F241CA77
5F241CA92
5F241CA93
5F241CB15
5F241FF16
(57)【要約】
【課題】高い発光出力および発光効率を有する発光素子およびその製造方法を提供する。
【解決手段】本発明による発光素子は、ｎ型半導体層と、前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である。
【選択図】図１
【解決手段】本発明による発光素子は、ｎ型半導体層と、前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である。
【選択図】図１
【特許請求の範囲】
【請求項1】
ｎ型半導体層と、
前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、
前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、
前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、
前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である発光素子。
前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、
前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、
前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、
前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である発光素子。
【請求項2】
前記ＩｎＡｓＳｂＰ活性層は量子井戸構造を有し、前記量子井戸構造の平均格子定数が０．５９８８以上０．６１５３以下である請求項１に記載の発光素子。
【請求項3】
前記ｐ型半導体層は、ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下で、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である請求項１に記載の発光素子。
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下で、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である請求項１に記載の発光素子。
【請求項4】
前記ｐ型半導体層は、前記ＩｎＡｓＳｂＰ活性層側に前記ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、前記ＩｎＡｓＳｂＰ活性層と反対側にｐ型ＩｎＡｓクラッド層を有する請求項３に記載の発光素子。
【請求項5】
前記ｐ型ＩｎＧａＡｓ窓層は、ＩｎｗＧａ１－ｗＡｓ（０≦ｗ≦０．２）である請求項１に記載の発光素子。
【請求項6】
成長用基板上に、ｎ型半導体層を形成する工程と、
前記ｎ型半導体層上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層を形成する工程と、
前記ＩｎＡｓＳｂＰ活性層上に、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層を形成する工程と、
前記ｐ型半導体層上に、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層を形成する工程と、を有し、前記ｐ型半導体層の膜厚を２０ｎｍ以上５２０ｎｍ以下とする発光素子の製造方法。
前記ｎ型半導体層上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層を形成する工程と、
前記ＩｎＡｓＳｂＰ活性層上に、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層を形成する工程と、
前記ｐ型半導体層上に、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層を形成する工程と、を有し、前記ｐ型半導体層の膜厚を２０ｎｍ以上５２０ｎｍ以下とする発光素子の製造方法。
【請求項7】
前記ｐ型半導体層は、ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である、請求項６に記載の発光素子の製造方法。
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である、請求項６に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子およびその製造方法に関する。
【背景技術】
【0002】
中赤外領域（例えば、波長３μｍから５μｍ）の波長域を有する発光素子は、センサやガス分析などの用途で、幅広く用いられている。
【0003】
このような発光素子の活性層には、Ｉｎ、Ａｓ及びＳｂを含むＩｎＧａＡｓＳｂ系ＩＩＩ－Ｖ族半導体が用いられる。また、従来は、ＩｎＡｓＳｂ層などのＩｎＧａＡｓＳｂ系ＩＩＩ－Ｖ族半導体層をエピタキシャル成長させる場合、格子整合させるために、ＩｎＡｓ基板やＧａＳｂ基板が成長用基板として用いられていたが、近年は、ＩｎＡｓＳｂ層などと格子整合しない安価なＧａＡｓ基板の使用も検討されている。
【0004】
特許文献１には、成長用基板上に、ＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を発光層として含む活性層を有し、成長用基板をそのまま用いた発光素子と、支持基板を接合した後に成長用基板をエッチング除去した接合型の発光素子が記載されている。
【0005】
特許文献１には、膜厚が５ｎｍ以上４０ｎｍ以下であるＡｌｘＩｎ１－ｘＡｓ電子ブロック層（０．０５≦ｘ≦０．４）を形成することが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２１―７２３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ここで、本明細書において窓層とは、電極と接しており、０．５μｍ以上の厚さを有し、かつ、発光中心波長に対応するバンドギャップよりも大きいバンドギャップを持つ層を指す。窓層は、発光素子の光取り出し側にある場合と、窓層上に反射電極を設けたことで発光素子の光取り出し側でなくなった場合とがある。
【0008】
従来技術にあっては、活性層を挟み活性層にキャリアを供給するｐ型層（ｐ型クラッド層ともいう）とｎ型層（ｎ型クラッド層ともいう）には、ＩｎＡｓ層が使用されていた。ＩｎＡｓのバンドギャップは０．３５４ｅＶ（３００Ｋ）であり、バンドギャップに対応する波長は約３５００ｎｍである。そのため、２７００～３５００ｎｍ程度の発光中心波長（λｃ）をもつ発光素子において、活性層と格子定数が整合する組成として例えばＩｎＡｓ層を厚く形成すると、発光した光がＩｎＡｓ層の内部で吸収され出力が低下する問題があった。また、高キャリア濃度のｐ型ＩｎＡｓ層は、３５００ｎｍ以上の波長でも透過率が低い傾向があった。
【0009】
このとき、窓層に用いる組成としては、活性層と格子定数が整合しつつ発光波長の光を透過するようなバンドギャップをもつようにＧａＡｓＳｂやＡｌＡｓＳｂなどＳｂを含むものが選択肢として挙げられる。しかしながら、Ｓｂが高価である点からコスト面で問題がある。また、Ｓｂを使用した長波長帯ＬＥＤは順方向電圧（Ｖｆ）が他のＬＥＤに比べて小さくなるために消費電力が減少する点では好ましいものの、電圧負荷に対して壊れやすくなるために、一般的なＬＥＤドライバー回路で使用することが困難となり、低電圧で制御可能な高価な回路が必要となる。
【0010】
本発明は、かかる実状に鑑みて為されたものであって、その目的は、高い発光出力および発光効率を有する発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【0011】
上記目的を達成するために、本発明者が鋭意研究した結果、以下の発明を完成させた。
すなわち、上記目的を達成するための本発明に係る発光素子の要旨構成は、以下のとおりである。
すなわち、上記目的を達成するための本発明に係る発光素子の要旨構成は、以下のとおりである。
【0012】
（１） ｎ型半導体層と、
前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、
前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、
前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、
前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である発光素子。
前記ｎ型半導体層上の、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層と、
前記ＩｎＡｓＳｂＰ活性層上の、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層と、
前記ｐ型半導体層上の、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層と、を有し、
前記ｐ型半導体層の膜厚が２０ｎｍ以上５２０ｎｍ以下である発光素子。
【0013】
（２） 前記ＩｎＡｓＳｂＰ活性層は量子井戸構造を有し、前記量子井戸構造の平均格子定数が０．５９８８以上０．６１５３以下である（１）に記載の発光素子。
【0014】
（３） 前記ｐ型半導体層は、ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下で、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である（１）又は（２）に記載の発光素子。
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下で、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である（１）又は（２）に記載の発光素子。
【0015】
（４） 前記ｐ型半導体層は、前記ＩｎＡｓＳｂＰ活性層側に前記ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、前記ＩｎＡｓＳｂＰ活性層と反対側にｐ型ＩｎＡｓクラッド層を有する（３）に記載の発光素子。
【0016】
（５） 前記ｐ型ＩｎＧａＡｓ窓層は、ＩｎｗＧａ１－ｗＡｓ（０≦ｗ≦０．２）である（１）～（４）のいずれか一項に記載の発光素子。
【0017】
（６） 成長用基板上に、ｎ型半導体層を形成する工程と、
前記ｎ型半導体層上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層を形成する工程と、
前記ＩｎＡｓＳｂＰ活性層上に、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層を形成する工程と、
前記ｐ型半導体層上に、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層を形成する工程と、を有し、前記ｐ型半導体層の膜厚を２０ｎｍ以上５２０ｎｍ以下とする発光素子の製造方法。
前記ｎ型半導体層上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層を形成する工程と、
前記ＩｎＡｓＳｂＰ活性層上に、前記ＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層を形成する工程と、
前記ｐ型半導体層上に、前記ｐ型半導体層と格子整合しないｐ型ＩｎＧａＡｓ窓層を形成する工程と、を有し、前記ｐ型半導体層の膜厚を２０ｎｍ以上５２０ｎｍ以下とする発光素子の製造方法。
【0018】
（７） 前記ｐ型半導体層は、ｐ型ＡｌＩｎＡｓ電子ブロック層を有し、
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である、（６）に記載の発光素子の製造方法。
前記ｐ型ＡｌＩｎＡｓ電子ブロック層は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）である、（６）に記載の発光素子の製造方法。
【0019】
なお、本明細書において「格子整合する」とは、後述のとおり格子不整合度が３％以下であることをいい、「格子整合しない」とは格子不整合度が３％超えであることをいう。
【発明の効果】
【0020】
発光出力及び発光効率が高い発光素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【0021】
【図1】本発明による発光素子の第１実施形態を説明する断面模式図である。
【図2】本発明による発光素子の第２実施形態を説明する断面模式図である。
【図3】本発明による発光素子の第２の実施形態の製造方法の一例を説明する断面模式図である。
【発明を実施するための形態】
【0022】
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。
【0023】
本実施形態におけるＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ層とは、ＩｎｘＡｓ１－ｘＳｂｙＰ１－ｙ層（０＜ｘ＜１、０≦ｙ≦１）とも表記される化合物を意味するものとする。なお、ＡｌＩｎＡｓ層やＩｎＧａＡｓ層と表記する場合はＳｂは組成比に含まないことを意味するが、当該層の成長時においてＳｂ原料ガスを使用していなければよく、チャンバー内のＳｂの残存や隣接するＳｂを含む層からの拡散による不可避的な不純物元素としてＳｂが含まれることは許容される。
【0024】
本実施形態におけるＧａＡｓは、本発明の効果を奏する範囲で不純物元素を含むことは許容される。
【0025】
本発明における構成においてはｐ型とｎ型のそれぞれにおいて、ＥＣＶプロファイラーによるキャリア濃度の値とＳＩＭＳ分析による不純物濃度の値との差が小さいため、それらを区別せず扱うものとする。例えばＺｎ等の不純物濃度の値は、ＥＣＶプロファイラーによる測定値（ＥＣＶ測定値）を、そのまま使用してよいものとする。なお、ＥＣＶプロファイラーとは、電解液を接触させ電気化学的接合を用いてＣ－Ｖ測定を行い、キャリア濃度計測を行う計測手法である。なお、各層および各領域のキャリア濃度または不純物濃度の値は、各測定における、各層および各領域の厚さ方向の中央における値とする。
【0026】
エピタキシャル成長により形成される各層の厚さは、ＳＥＭ（走査型電子顕微鏡）またはＴＥＭ（透過型電子顕微鏡）による成長層の断面観察から算出できる。膜厚が１０ｎｍ以上の場合にはＳＥＭを使用し、膜厚が１０ｎｍ未満の場合にはＴＥＭを使用することが好ましい。
【0027】
本明細書において、「格子整合する」とは格子不整合度が３％以下であることをいい、「格子整合しない」とは格子不整合度が３％超えであることをいう。格子不整合度は、下地となる第一層の格子定数をａ１、第一層上に形成される第二層の格子定数をａ２としたときに、以下の式（１）で表される。
｜ａ２－ａ１｜／ａ１ ・・・（式１）
｜ａ２－ａ１｜／ａ１ ・・・（式１）
【0028】
本発明では、発光素子は、中赤外領域（例えば、波長２７００ｎｍ～５０００ｎｍ）の波長域を有する。２７００ｎｍ～３５００ｎｍ程度の発光中心波長（λｃ）をもつ発光素子において、特に効果的であり、３５００ｎｍ～５０００ｎｍの発光中心波長（λｃ）をもつ発光素子においても有効である。
【0029】
以下、図面を参照して本発明の実施形態について説明する。また、各図において、説明
の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示す。
の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示す。
【0030】
（第１実施形態）
図１を参照して、本発明に従う発光素子の第１実施形態である発光素子１００の一例を説明する。発光素子１００は、ｎ型半導体層１４１と、ｎ型半導体層１４１の上に形成されたＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層１４５と、ＩｎＡｓＳｂＰ活性層１４５の上に形成されたｐ型半導体層１４８（図１の例ではｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７を含めた層）と、ｐ型半導体層１４８の上に形成されたｐ型ＩｎＧａＡｓ窓層１５０と、を有する。そして、ｐ型半導体層１４８は、膜厚が２０ｎｍ以上５２０ｎｍ以下である。
図１を参照して、本発明に従う発光素子の第１実施形態である発光素子１００の一例を説明する。発光素子１００は、ｎ型半導体層１４１と、ｎ型半導体層１４１の上に形成されたＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層１４５と、ＩｎＡｓＳｂＰ活性層１４５の上に形成されたｐ型半導体層１４８（図１の例ではｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７を含めた層）と、ｐ型半導体層１４８の上に形成されたｐ型ＩｎＧａＡｓ窓層１５０と、を有する。そして、ｐ型半導体層１４８は、膜厚が２０ｎｍ以上５２０ｎｍ以下である。
【0031】
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６は、膜厚が５ｎｍ以上４０ｎｍ以下であるｐ型ＡｌＩｎＡｓ電子ブロック層１４６（０．０５≦ｘ≦０．４）であってよい。また、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６とｐ型ＩｎＧａＡｓ窓層１５０との間には、クラッド層１４７が有ってもよく、クラッド層１４７はｐ型ドーパントをドーピングしたＩｎＡｓ層であってよい。また、図示しないが、ｎ型半導体層１４１と活性層１４５との間およびｐ型ＡｌＩｎＡｓ電子ブロック層１４６とＩｎＡｓＳｂＰ活性層１４５との間には、薄いアンドープのガイド層が有っても良い。
【0032】
本明細書において、基板１０５上に形成された半導体層をまとめて半導体積層体１４０と呼称する。図１では成長用基板１０５の裏面に裏面電極１９５が設けられている。さらに、ｐ型ＩｎＧａＡｓ窓層１５０上の一部に上部電極１９１が設けられている。また、図示しないが、ｐ型ＩｎＧａＡｓ窓層１５０は、上面電極側に高キャリア濃度のｐ型コンタクト領域を有していても良い。
【0033】
ここで、発光素子１００において、ＩｎＡｓＳｂＰ活性層１４５とｐ型半導体層１４８とは格子整合する。一方、ｐ型半導体層１４８とｐ型ＩｎＧａＡｓ窓層１５０とは格子整合しない。通常の発光素子であれば格子整合しない層を設けることを避けるが、本発明ではｐ型ＩｎＧａＡｓ窓層１５０として格子整合しない層をあえて形成する。まず、Ｓｂを使用しない層を形成することで、低コストかつ順方向電圧が低くなりすぎないようにできると考えられる。また、ｐ型半導体層１４８とｐ型ＩｎＧａＡｓ窓層１５０との界面で転位欠陥が発生するため、そこで非発光性再結合としてホールが消費されてしまう。しかし、ホール供給源としてｐ型半導体層１４８が本発明の厚さで配置されることで、ＩｎＡｓＳｂＰ活性層１４５へのホール供給は問題なくなると考えられる。さらに、ｐ型ＩｎＧａＡｓ窓層１５０は発光波長に対する透過率が高い（井戸層よりもバンドギャップが０．５ｅＶ以上大きい）材料とすることができるため、光の取り出し効率が向上すると考えられる。なお、ｐ型ＩｎＧａＡｓ窓層１５０の形成において、ｐ型半導体層１４８との界面付近にＩｎＧａＡｓ窓層の主とする成長温度よりも低温で成長させた領域（低温成長層）を設けてもよい。このように格子不整合となる界面を設けることで、発光出力の向上と、順方向電圧の増加分を上回る発光出力の増加に伴う発光効率の向上との両方を見出し本発明者らは、本発明を完成させた。
【0034】
また、本発明では、当該界面よりも発光層側にあるｐ型半導体層１４８は、１×１０１８ａｔｏｍｓ／ｃｍ３以上にホールキャリア濃度の高い層とすることができる。当該界面においてキャリアの流れが阻害されるために、ｐ型半導体層１４８がＩｎＡｓＳｂＰ活性層１４５にキャリアを十分に供給するためには、ｐ型半導体層１４８の厚さが特定の範囲にあることが必要となる。ｐ型半導体層１４８の厚さは２０ｎｍ以上５２０ｎｍ以下であり、２０ｎｍ以上１００ｎｍ以下であることが好ましく、２０ｎｍ以上６０ｎｍ以下であることがさらに好ましい。以下、発光素子１００の個々の構成について詳細を説明する。
【0035】
＜ｎ型半導体層＞
－組成－
ｎ型半導体層１４１の組成はＩｎＡｓＳｂＰ活性層１４５の組成と格子整合する組成であることが好ましい。ｎ型半導体層１４１の組成はｐ型ＡｌＩｎＡｓ電子ブロック層１４６よりもＡｌ組成比が小さい（すなわち、バンドギャップが小さい）ＡｌＩｎＡｓとすることが好ましく、ＩｎＡｓとすることがより好ましい。ＩｎＡｓを用いた場合、ＩｎＡｓの格子定数は０．６０５８４のため、ＩｎＡｓＳｂＰ活性層１４５の組成がＩｎＡｓ０．９５Ｓｂ０．０５のとき格子不整合度は０．１％、ＩｎＡｓ０．８８Ｓｂ０．１２のとき格子不整合度は０．１％である。
－組成－
ｎ型半導体層１４１の組成はＩｎＡｓＳｂＰ活性層１４５の組成と格子整合する組成であることが好ましい。ｎ型半導体層１４１の組成はｐ型ＡｌＩｎＡｓ電子ブロック層１４６よりもＡｌ組成比が小さい（すなわち、バンドギャップが小さい）ＡｌＩｎＡｓとすることが好ましく、ＩｎＡｓとすることがより好ましい。ＩｎＡｓを用いた場合、ＩｎＡｓの格子定数は０．６０５８４のため、ＩｎＡｓＳｂＰ活性層１４５の組成がＩｎＡｓ０．９５Ｓｂ０．０５のとき格子不整合度は０．１％、ＩｎＡｓ０．８８Ｓｂ０．１２のとき格子不整合度は０．１％である。
【0036】
－膜厚－
ｎ型半導体層１４１の膜厚は５００ｎｍ以上６０００ｎｍ以下とすることが好ましい。成長用基板１０５とＩｎＡｓＳｂＰ活性層１４５の格子定数が異なる場合、ｎ型半導体層１４１の膜厚が５００ｎｍよりも薄いと欠陥がＩｎＡｓＳｂＰ活性層１４５に伝搬してしまう。加えて、ｎ型半導体層１４１の膜厚が５００ｎｍよりも薄いと十分な量のキャリアがＩｎＡｓＳｂＰ活性層１４５に供給されずに発光出力が小さくなるため、好ましくない。一方で、ｎ型半導体層１４１の膜厚が６０００ｎｍよりも厚い場合においても、大幅な特性改善は見込めず、また成長時間が長時間になり原料代も増加することから、生産性に問題があるため、好ましくない。
ｎ型半導体層１４１の膜厚は５００ｎｍ以上６０００ｎｍ以下とすることが好ましい。成長用基板１０５とＩｎＡｓＳｂＰ活性層１４５の格子定数が異なる場合、ｎ型半導体層１４１の膜厚が５００ｎｍよりも薄いと欠陥がＩｎＡｓＳｂＰ活性層１４５に伝搬してしまう。加えて、ｎ型半導体層１４１の膜厚が５００ｎｍよりも薄いと十分な量のキャリアがＩｎＡｓＳｂＰ活性層１４５に供給されずに発光出力が小さくなるため、好ましくない。一方で、ｎ型半導体層１４１の膜厚が６０００ｎｍよりも厚い場合においても、大幅な特性改善は見込めず、また成長時間が長時間になり原料代も増加することから、生産性に問題があるため、好ましくない。
【0037】
－ドーパント－
ｎ型半導体層１４１のＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。また、ｎ型半導体層１４１は、ｎ型クラッド領域と、ｎ型クラッド領域よりも高キャリア濃度で高い導電性を有し電極の形成に有利なｎ型コンタクト領域と、を有していることも好ましい。ｎ型コンタクト領域では、ＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は８×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。また、ｎ型クラッド領域では、ＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。なお、ＥＣＶ測定により測定されるｎ型キャリア濃度を示す場合、ｐ型と区別するためにｎ型キャリア濃度を「マイナス」表記する。
ｎ型半導体層１４１のＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。また、ｎ型半導体層１４１は、ｎ型クラッド領域と、ｎ型クラッド領域よりも高キャリア濃度で高い導電性を有し電極の形成に有利なｎ型コンタクト領域と、を有していることも好ましい。ｎ型コンタクト領域では、ＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は８×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。また、ｎ型クラッド領域では、ＥＣＶ測定により測定されるキャリア濃度、または、ｎ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。なお、ＥＣＶ測定により測定されるｎ型キャリア濃度を示す場合、ｐ型と区別するためにｎ型キャリア濃度を「マイナス」表記する。
【0038】
＜ｎ側ガイド層＞
ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間には、アンドープのガイド層があってもよい。アンドープのガイド層は厚さを１ｎｍ以上１００ｎｍ以下とすることが好ましい。ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間のガイド層は、ＩｎＡｓＳｂＰ活性層１４５の障壁層またはｎ型半導体層１４１と組成を同じくし、かつ、ｎ型不純物をドーピングしない層とすることが好ましい。このガイド層は、ｎ型半導体層１４１からｎ型不純物がＩｎＡｓＳｂＰ活性層１４５に拡散するのを抑制する。
ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間には、アンドープのガイド層があってもよい。アンドープのガイド層は厚さを１ｎｍ以上１００ｎｍ以下とすることが好ましい。ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間のガイド層は、ＩｎＡｓＳｂＰ活性層１４５の障壁層またはｎ型半導体層１４１と組成を同じくし、かつ、ｎ型不純物をドーピングしない層とすることが好ましい。このガイド層は、ｎ型半導体層１４１からｎ型不純物がＩｎＡｓＳｂＰ活性層１４５に拡散するのを抑制する。
【0039】
＜ＩｎＡｓＳｂＰ活性層＞
ＩｎＡｓＳｂＰ活性層１４５は発光層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗ（０＜ｙ＜１）を含む。図１では、ＩｎＡｓＳｂＰ活性層１４５がＩｎＡｓｚＰ１－ｚ層１４５ｂ（０＜ｚ＜１）をさらに有し、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗを井戸層とし、ＩｎＡｓｚＰ１－ｚ層１４５ｂを障壁層とする量子井戸構造を例示的に図示しているが、ＩｎＡｓＳｂＰ活性層１４５はＩｎＡｓｙＳｂ１－ｙ層１４５ｗの単層構造でもよい。ＩｎＡｓＳｂＰ活性層１４５は、結晶欠陥抑制による光出力向上のため、図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。
ＩｎＡｓＳｂＰ活性層１４５は発光層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗ（０＜ｙ＜１）を含む。図１では、ＩｎＡｓＳｂＰ活性層１４５がＩｎＡｓｚＰ１－ｚ層１４５ｂ（０＜ｚ＜１）をさらに有し、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗを井戸層とし、ＩｎＡｓｚＰ１－ｚ層１４５ｂを障壁層とする量子井戸構造を例示的に図示しているが、ＩｎＡｓＳｂＰ活性層１４５はＩｎＡｓｙＳｂ１－ｙ層１４５ｗの単層構造でもよい。ＩｎＡｓＳｂＰ活性層１４５は、結晶欠陥抑制による光出力向上のため、図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。
【0040】
－ＩｎＡｓＳｂＰ活性層の組成と発光ピーク波長－
井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗのＡｓ組成ｙは０．７≦ｙ＜１．０とすることが好ましく、０．８０≦ｙ≦０．９５とすることがより好ましい。また、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂのＡｓ組成ｚは０．５０≦ｚ＜１．０とすることが好ましく、０．８≦ｚ≦０．９５とすることがより好ましい。なお、量子井戸構造の場合であれば組成変更に加えて井戸層と障壁層との組成の差を調整して、井戸層にひずみを加えることも好ましい。上記のＩｎＡｓＳｂＰ活性層１４５の組成変更により、発光素子１００の発光ピーク波長を１７００ｎｍ～１２０００ｎｍ（１．７μｍ～１２μｍ）とすることができる。
井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗのＡｓ組成ｙは０．７≦ｙ＜１．０とすることが好ましく、０．８０≦ｙ≦０．９５とすることがより好ましい。また、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂのＡｓ組成ｚは０．５０≦ｚ＜１．０とすることが好ましく、０．８≦ｚ≦０．９５とすることがより好ましい。なお、量子井戸構造の場合であれば組成変更に加えて井戸層と障壁層との組成の差を調整して、井戸層にひずみを加えることも好ましい。上記のＩｎＡｓＳｂＰ活性層１４５の組成変更により、発光素子１００の発光ピーク波長を１７００ｎｍ～１２０００ｎｍ（１．７μｍ～１２μｍ）とすることができる。
【0041】
本発明に係る発光素子は、中赤外領域（例えば、波長２７００ｎｍから５０００ｎｍ）の波長域を有する。ＩｎＡｓの透過率を考慮すると、２７００～３５００ｎｍ程度の発光中心波長（λｃ）をもつ発光素子において特に効果的であり、３５００ｎｍ～５０００ｎｍの発光中心波長（λｃ）をもつ発光素子においても有効である。また、ＩｎＡｓＳｂＰ活性層１４５は量子井戸構造を有し、量子井戸構造の平均格子定数が０．５９８８以上、０．６１５３以下であることが好ましい。
【0042】
―層の組成比（固相比）の求め方と、格子定数の求め方―
井戸層および障壁層の組成比と膜厚より、ＩｎＡｓＳｂＰ活性層１４５の平均格子定数を、本明細書では以下のようにして求めた。まず、Ｘ線回折装置によるω／２θスキャンを行い、基板上に５μｍ積層したＩｎＡｓのピーク位置を基準に、井戸層と障壁層を２０．５組積層したＩｎＡｓＳｂＰ活性層１４５の組成比（以後、固相比とも記載する）を、解析ソフト（Ｊｏrｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出した。そして、そこで求めた固相比を用いベガード則により格子定数を求めた。以下に、具体的な格子定数の求め方の計算例を説明する。本明細書では、公知の刊行物「Ｅ・フレッド・シューベルト，“発光ダイオード”，株式会社朝倉書店，２０１０年１月２５日初版第１刷，ｐ．３４４－ｐ．３４５」及び当該文献における図１２．６、「永井治男,安達定雄，福井孝志，“III-Ｖ族半導体混晶”コロナ社，１９９３年７月３０日，ｐ．３９,初版第２刷」に即して計算し、各組成の既知の格子定数は下記の値を採用した。
ＩｎＡｓの格子定数：０．６０５８４
ＩｎＰの格子定数：０．５８６８６
ＩｎＳｂの格子定数：０．６４７９４
井戸層および障壁層の組成比と膜厚より、ＩｎＡｓＳｂＰ活性層１４５の平均格子定数を、本明細書では以下のようにして求めた。まず、Ｘ線回折装置によるω／２θスキャンを行い、基板上に５μｍ積層したＩｎＡｓのピーク位置を基準に、井戸層と障壁層を２０．５組積層したＩｎＡｓＳｂＰ活性層１４５の組成比（以後、固相比とも記載する）を、解析ソフト（Ｊｏrｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出した。そして、そこで求めた固相比を用いベガード則により格子定数を求めた。以下に、具体的な格子定数の求め方の計算例を説明する。本明細書では、公知の刊行物「Ｅ・フレッド・シューベルト，“発光ダイオード”，株式会社朝倉書店，２０１０年１月２５日初版第１刷，ｐ．３４４－ｐ．３４５」及び当該文献における図１２．６、「永井治男,安達定雄，福井孝志，“III-Ｖ族半導体混晶”コロナ社，１９９３年７月３０日，ｐ．３９,初版第２刷」に即して計算し、各組成の既知の格子定数は下記の値を採用した。
ＩｎＡｓの格子定数：０．６０５８４
ＩｎＰの格子定数：０．５８６８６
ＩｎＳｂの格子定数：０．６４７９４
【0043】
［計算例１］
ＩｎＡｓ０．９５Ｓｂ０．５／ＩｎＡｓ０．９２Ｐ０．０８の組成で積層し、２０．５組で作成した活性層及び障壁層の格子定数は、解析ソフトによるフィッティングから以下の値で求められる。
ＩｎＡｓ０．９５Ｓｂ０．５／ＩｎＡｓ０．９２Ｐ０．０８の組成で積層し、２０．５組で作成した活性層及び障壁層の格子定数は、解析ソフトによるフィッティングから以下の値で求められる。
【0044】
井戸層ＩｎＡｓ０．９５Ｓｂ０．５のＳｂ固相比は０．０４６４であり、Ａｓ固相比は０．９５３６である。ベガード則からＩｎＡｓ０．９５Ｓｂ０．０５の格子定数は０．６０７８である。次に、障壁層ＩｎＡｓ０．９２Ｐ０．０８のＡｓ固相比は０．９１８７であり、Ｐ固相比は０．０８１３である。ベガード則からＩｎＡｓ０．９２Ｐ０．０８の格子定数は０．６０４３である。井戸層と障壁層の膜厚がそれぞれ１０ｎｍと３０ｎｍの場合、膜厚を考慮した平均格子定数は０．６０５２となる（０．６０７８×１０／４０＋０．６０４３×３０／４０＝０．６０５２）。
【0045】
［計算例２］
ＩｎＡｓ０．８８Ｓｂ０．１２／ＩｎＡｓ０．８８Ｐ０．１２の組成で積層し、２０．５組で作成した活性層及び障壁層の格子定数は、解析ソフトによるフィッティングから以下の値で求められる。
ＩｎＡｓ０．８８Ｓｂ０．１２／ＩｎＡｓ０．８８Ｐ０．１２の組成で積層し、２０．５組で作成した活性層及び障壁層の格子定数は、解析ソフトによるフィッティングから以下の値で求められる。
【0046】
井戸層ＩｎＡｓ０．８８Ｓｂ０．１２のＳｂ固相比は０．１１８３であり、Ａｓ固相比は０．８８１７である。ベガード則からＩｎＡｓ０．８８Ｓｂ０．１２の格子定数は０．６１０８である。次に、障壁層ＩｎＡｓ０．８８Ｐ０．１２のＡｓ固相比は０．８８２３であり、Ｐ固相比は０．１１７７である。ベガード則からＩｎＡｓ０．８８Ｐ０．１２の格子定数は０．６０３６である。井戸層と障壁層の膜厚がそれぞれ１０ｎｍと３０ｎｍの場合、膜厚を考慮した平均格子定数は０．６０５４となる（０．６１０８×１０／４０＋０．６０３６×３０／４０＝０．６０５４）。
【0047】
なお、後述の実施例１～４において、λｃ：３２００ｎｍであり、ＩｎＡｓ０．９５Ｓｂ０．０５の井戸層を有する活性層の格子定数は、０．６０５２である。また、実施例５において、λｃ：３８００ｎｍであり、ＩｎＡｓ０．８８Ｓｂ０．１２の井戸層を有する活性層の格子定数は、０．６０５４である。
【0048】
＜ｐ型半導体層＞
ｐ型半導体層１４８は、ＩｎＡｓＳｂＰ活性層１４５とｐ型ＩｎＧａＡｓ窓層１５０の間に存在し、ＩｎＡｓＳｂＰ活性層１４５と格子整合するｐ型の半導体層の総称であり、ｐ型ＩｎＧａＡｓ窓層１５０を除いたｐ型の層の合計部分である。ｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７がある場合は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７とを合計してｐ型半導体層１４８と呼称する。ｐ型半導体層１４８の厚さは、２０ｎｍ以上５２０ｎｍ以下であり、３０ｎｍ以上１００ｎｍ以下であることがより好ましい。２０ｎｍより薄いと、ＩｎＡｓＳｂＰ活性層１４５にホールを供給するｐ型半導体層１４８の厚さが薄すぎるために、十分な量のホールがＩｎＡｓＳｂＰ活性層１４５に供給されずに発光出力が小さくなるためである。５２０ｎｍより厚いと、本発明の出力向上の効果が弱まるためである。
ｐ型半導体層１４８は、ＩｎＡｓＳｂＰ活性層１４５とｐ型ＩｎＧａＡｓ窓層１５０の間に存在し、ＩｎＡｓＳｂＰ活性層１４５と格子整合するｐ型の半導体層の総称であり、ｐ型ＩｎＧａＡｓ窓層１５０を除いたｐ型の層の合計部分である。ｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７がある場合は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６とクラッド層１４７とを合計してｐ型半導体層１４８と呼称する。ｐ型半導体層１４８の厚さは、２０ｎｍ以上５２０ｎｍ以下であり、３０ｎｍ以上１００ｎｍ以下であることがより好ましい。２０ｎｍより薄いと、ＩｎＡｓＳｂＰ活性層１４５にホールを供給するｐ型半導体層１４８の厚さが薄すぎるために、十分な量のホールがＩｎＡｓＳｂＰ活性層１４５に供給されずに発光出力が小さくなるためである。５２０ｎｍより厚いと、本発明の出力向上の効果が弱まるためである。
【0049】
＜＜ｐ型ＡｌＩｎＡｓ電子ブロック層＞＞
ｐ型半導体層１４８は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６を有することが好ましい。また、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）であることが好ましい。発光素子１００において、ＩｎＡｓＳｂＰ活性層１４５の上に、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）を設けることにより、発光効率を向上させることができる。
ｐ型半導体層１４８は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６を有することが好ましい。また、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６は、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）であることが好ましい。発光素子１００において、ＩｎＡｓＳｂＰ活性層１４５の上に、膜厚が５ｎｍ以上６０ｎｍ以下のｐ型ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４）を設けることにより、発光効率を向上させることができる。
【0050】
－組成－
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６の組成は、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４０）であることが好ましく、ＡｌｘＩｎ１－ｘＡｓ（０．１０≦ｘ≦０．３５）であることがより好ましい。Ａｌ組成ｘを０．０５以上とすることでｐ型ＡｌＩｎＡｓ電子ブロック層１４６による発光効率を向上させることができ、０．４０以下とすることで、順方向電圧が高くなって発光効率が低下することを抑制することができるためである。
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６の組成は、ＡｌｘＩｎ１－ｘＡｓ（０．０５≦ｘ≦０．４０）であることが好ましく、ＡｌｘＩｎ１－ｘＡｓ（０．１０≦ｘ≦０．３５）であることがより好ましい。Ａｌ組成ｘを０．０５以上とすることでｐ型ＡｌＩｎＡｓ電子ブロック層１４６による発光効率を向上させることができ、０．４０以下とすることで、順方向電圧が高くなって発光効率が低下することを抑制することができるためである。
【0051】
ＩｎＡｓＳｂＰ活性層１４５とＡｌＩｎＡｓ電子ブロック層１４６とは、格子整合するように組成を調整する。上記のＡｌ組成ｘでは、ｘ＝０．０５のときベガード則から格子定数は０．６０３９、ｘ＝０．４のとき格子定数は０．５８９９となる。例えば、ＩｎＡｓＳｂＰ活性層１４５（ＩｎＡｓ０．９５Ｓｂ０．０５／ＩｎＡｓ０．９２Ｐ０．０８）の平均格子定数と、Ａｌ組成ｘ＝０．４のｐ型ＡｌＩｎＡｓ電子ブロック層１４６との格子不整合度は２．５％、Ａｌ組成ｘ＝０．０５のｐ型ＡｌＩｎＡｓ電子ブロック層１４６との格子不整合度は０．２％となる。また、ＩｎＡｓＳｂＰ活性層１４５（ＩｎＡｓ０．８８Ｓｂ０．１２／ＩｎＡｓ０．８８Ｐ０．１２）の平均格子定数と、Ａｌ組成ｘ＝０．４のｐ型ＡｌＩｎＡｓ電子ブロック層１４６との格子不整合度は２．６％、Ａｌ組成ｘ＝０．０５のｐ型ＡｌＩｎＡｓ電子ブロック層１４６との格子不整合度は０．２％となる。
【0052】
組成比（固相比）ｘは、Ｘ線回折装置によるω／２θスキャンを行い、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出できる。
【0053】
－膜厚－
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６の膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましく、１０ｎｍ以上３５ｎｍ以下であることがより好ましい。６０ｎｍより厚いと順方向電圧が高くなって発光効率が低下し、５ｎｍより薄いと、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６による発光効率向上の効果が出ない場合があるためである。
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６の膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましく、１０ｎｍ以上３５ｎｍ以下であることがより好ましい。６０ｎｍより厚いと順方向電圧が高くなって発光効率が低下し、５ｎｍより薄いと、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６による発光効率向上の効果が出ない場合があるためである。
【0054】
－ドーパント－
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６はｐ型ドーパントをドーピングされる。また、ｐ型ドーパントはＺｎが特に好ましい。なお、ＥＣＶ測定により測定されるキャリア濃度又はＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下とすれば、発光効率のさらなる向上効果を確実に得ることができ、より好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３以上である。
ｐ型ＡｌＩｎＡｓ電子ブロック層１４６はｐ型ドーパントをドーピングされる。また、ｐ型ドーパントはＺｎが特に好ましい。なお、ＥＣＶ測定により測定されるキャリア濃度又はＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下とすれば、発光効率のさらなる向上効果を確実に得ることができ、より好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３以上である。
【0055】
＜＜クラッド層＞＞
－組成－
クラッド層１４７はＩｎＡｓＳｂＰ活性層１４５と格子整合するように組成を調整する。クラッド層１４７は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６よりもＡｌ組成比が小さい（すなわちバンドギャップが小さい）組成であるＡｌＩｎＡｓとすることが好ましく、ＩｎＡｓとすることがより好ましい。例えば、クラッド層１４７をＩｎＡｓとした場合、クラッド層１４７は格子定数が０．６０５８となるため、上記のＩｎＡｓＳｂＰ活性層１４５の組成がＩｎＡｓ０．９５Ｓｂ０．０５のとき格子不整合度は０．１％であり、ＩｎＡｓ０．８８Ｓｂ０．１２のとき格子不整合度は０．１％である。
－組成－
クラッド層１４７はＩｎＡｓＳｂＰ活性層１４５と格子整合するように組成を調整する。クラッド層１４７は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６よりもＡｌ組成比が小さい（すなわちバンドギャップが小さい）組成であるＡｌＩｎＡｓとすることが好ましく、ＩｎＡｓとすることがより好ましい。例えば、クラッド層１４７をＩｎＡｓとした場合、クラッド層１４７は格子定数が０．６０５８となるため、上記のＩｎＡｓＳｂＰ活性層１４５の組成がＩｎＡｓ０．９５Ｓｂ０．０５のとき格子不整合度は０．１％であり、ＩｎＡｓ０．８８Ｓｂ０．１２のとき格子不整合度は０．１％である。
【0056】
組成比（固相比）は、Ｘ線回折装置によるω／２θスキャンを行い、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出できる。
【0057】
－膜厚－
クラッド層１４７の膜厚は０ｎｍ以上５００ｎｍ以下とすることが好ましい。５００ｎｍより厚いとＩｎＡｓＳｂＰ活性層１４５で発光した光が吸収され発光素子の発光出力が低下してしまう。なお、クラッド層１４７の膜厚が０ｎｍの場合は十分な厚さのｐ型ＡｌＩｎＡｓ電子ブロック層１４６を設けておけばよい。クラッド層１４７の膜厚とｐ型ＡｌＩｎＡｓ電子ブロック層１４６の膜厚は、後述するｐ型半導体層１４８の厚さを満たすような厚さがないと十分な量のホールがＩｎＡｓＳｂＰ活性層１４５に供給されなくなるためである。
クラッド層１４７の膜厚は０ｎｍ以上５００ｎｍ以下とすることが好ましい。５００ｎｍより厚いとＩｎＡｓＳｂＰ活性層１４５で発光した光が吸収され発光素子の発光出力が低下してしまう。なお、クラッド層１４７の膜厚が０ｎｍの場合は十分な厚さのｐ型ＡｌＩｎＡｓ電子ブロック層１４６を設けておけばよい。クラッド層１４７の膜厚とｐ型ＡｌＩｎＡｓ電子ブロック層１４６の膜厚は、後述するｐ型半導体層１４８の厚さを満たすような厚さがないと十分な量のホールがＩｎＡｓＳｂＰ活性層１４５に供給されなくなるためである。
【0058】
－ドーパント－
クラッド層１４７を設ける場合、クラッド層１４７はｐ型ドーパントをドープする必要がある。アンドープの場合、ホール供給の役割を果たさず発光に寄与しないためである。ＥＣＶ測定により測定されるキャリア濃度、または、ＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上６×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
クラッド層１４７を設ける場合、クラッド層１４７はｐ型ドーパントをドープする必要がある。アンドープの場合、ホール供給の役割を果たさず発光に寄与しないためである。ＥＣＶ測定により測定されるキャリア濃度、または、ＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上６×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【0059】
＜ｐ型ＩｎＧａＡｓ窓層＞
－組成－
ｐ型ＩｎＧａＡｓ窓層１５０の組成は、発光波長に対する透明性の観点から、ＩｎｗＧａ１－ｗＡｓ（０≦ｗ≦０．２）であることが好ましい。組成比（固相比）ｗは、Ｘ線回折装置によるω／２θスキャンを行い、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出できる。
－組成－
ｐ型ＩｎＧａＡｓ窓層１５０の組成は、発光波長に対する透明性の観点から、ＩｎｗＧａ１－ｗＡｓ（０≦ｗ≦０．２）であることが好ましい。組成比（固相比）ｗは、Ｘ線回折装置によるω／２θスキャンを行い、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出できる。
【0060】
ｐ型ＩｎＧａＡｓ窓層１５０とｐ型半導体層１４８とは、格子整合しない。ｐ型ＡｌＩｎＡｓ電子ブロック層１４６の直上にｐ型ＩｎＧａＡｓ窓層１５０が形成される場合、ＡｌＩｎＡｓ電子ブロック層１４６はＡｌｘＩｎ１－ｘＡｓ（ｘ＝０．０５）のとき、ベガード則から格子定数は０．６０３９、ＡｌｘＩｎ１－ｘＡｓ（ｘ＝０．４）のとき格子定数は０．５８９９となり、Ｚｎドープｐ型ＩｎＧａＡｓ窓層１５０はＧａＡｓのとき格子定数は０．５６５７であるため、Ａｌ０．０５Ｉｎ０．９５Ａｓ電子ブロック層とＺｎドープｐ型ＧａＡｓ窓層との格子不整合度は６．３％であり、Ａｌ０．４Ｉｎ０．６Ａｓ電子ブロック層とＺｎドープｐ型ＧａＡｓ窓層との格子不整合度は４．１％である。ｐ型ＩｎＡｓクラッド層の直上にｐ型ＧａＡｓ窓層が形成される場合も、ＩｎＡｓの格子定数０．６０５８４であるため、格子不整合度は６．６％である。Ａｌ組成比ｗ＝０．２のときも、格子不整合度は３％を超える。
【0061】
－膜厚－
ｐ型ＩｎＧａＡｓ窓層１５０の膜厚は５００ｎｍ以上２０００ｎｍ以下であることが好ましい。ｐ型ＩｎＧａＡｓ窓層１５０がこれより厚すぎると、電流がＬＥＤチップの端まで広がり表面再結合が増加したり、素子のオーミック抵抗が増加してしまうことで発光効率が低下する。ｐ型ＩｎＧａＡｓ窓層１５０がこれより薄すぎると、電極の真下で発光してしまうため光の取り出しを妨げてしまう。
ｐ型ＩｎＧａＡｓ窓層１５０の膜厚は５００ｎｍ以上２０００ｎｍ以下であることが好ましい。ｐ型ＩｎＧａＡｓ窓層１５０がこれより厚すぎると、電流がＬＥＤチップの端まで広がり表面再結合が増加したり、素子のオーミック抵抗が増加してしまうことで発光効率が低下する。ｐ型ＩｎＧａＡｓ窓層１５０がこれより薄すぎると、電極の真下で発光してしまうため光の取り出しを妨げてしまう。
【0062】
－ドーパント－
ｐ型ＩｎＧａＡｓ窓層１５０のＥＣＶ測定により測定されるキャリア濃度、または、ｐ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。ｐ型ＩｎＧａＡｓ窓層１５０は、電極を形成する側において、ｐ型ＩｎＧａＡｓ窓層の主領域よりもキャリア濃度を高めることで高い導電性を有し電極の形成に有利なｐ型コンタクト領域を有していることも好ましい。ｐ型ＩｎＧａＡｓ窓層１５０のｐ型コンタクト領域のキャリア濃度、または、ｐ型不純物の不純物濃度は８×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
ｐ型ＩｎＧａＡｓ窓層１５０のＥＣＶ測定により測定されるキャリア濃度、または、ｐ型不純物の不純物濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。ｐ型ＩｎＧａＡｓ窓層１５０は、電極を形成する側において、ｐ型ＩｎＧａＡｓ窓層の主領域よりもキャリア濃度を高めることで高い導電性を有し電極の形成に有利なｐ型コンタクト領域を有していることも好ましい。ｐ型ＩｎＧａＡｓ窓層１５０のｐ型コンタクト領域のキャリア濃度、または、ｐ型不純物の不純物濃度は８×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【0063】
―基板―
なおここで、発光素子１００に適用可能な基板について詳細に説明する。基板は、ＩｎＡｓＳｂＰ活性層１４５を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、発光素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板１０５であってもよい。成長用基板１０５としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができ、ＧａＡｓ基板を用いることが好ましい。ＧａＡｓ基板を用いる場合、成長用基板１０５とｎ型半導体層１４１との間に格子不整合を緩和するためのバッファ層を設けることも好ましく、そのバッファ層は低温で成長させたＩｎＡｓバッファ層とすることができる。また、成長用基板１０５をＧａＡｓとし、上記のｐ型ＩｎＧａＡｓ窓層１５０をＧａＡｓとすることで、歪が緩和されて成長用基板１０５の反りが低減する。この成長用基板１０５の反りの低減効果は、電極形成や後述の第二実施形態における支持基板との接合の工程に有効である。
なおここで、発光素子１００に適用可能な基板について詳細に説明する。基板は、ＩｎＡｓＳｂＰ活性層１４５を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、発光素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板１０５であってもよい。成長用基板１０５としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができ、ＧａＡｓ基板を用いることが好ましい。ＧａＡｓ基板を用いる場合、成長用基板１０５とｎ型半導体層１４１との間に格子不整合を緩和するためのバッファ層を設けることも好ましく、そのバッファ層は低温で成長させたＩｎＡｓバッファ層とすることができる。また、成長用基板１０５をＧａＡｓとし、上記のｐ型ＩｎＧａＡｓ窓層１５０をＧａＡｓとすることで、歪が緩和されて成長用基板１０５の反りが低減する。この成長用基板１０５の反りの低減効果は、電極形成や後述の第二実施形態における支持基板との接合の工程に有効である。
【0064】
（発光素子の製造方法）
以下において、これまでに説明した発光素子１００の製造方法の実施形態の一例を説明する。発光素子１００は、半導体積層体１４０の各半導体層をエピタキシャル成長させるための成長用基板１０５がｎ型又はアンドープであれば、成長用基板１０５上にｎ型半導体層１４１を形成する工程と、ｎ型半導体層１４１上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層１４５を形成する工程と、ＩｎＡｓＳｂＰ活性層１４５上にｐ型半導体層１４８を形成する工程と、ｐ型半導体層１４８上にｐ型ＩｎＧａＡｓ窓層１５０を形成する工程と、ｐ型半導体層１４８上に、ｐ型半導体層１４８と格子整合しないｐ型ＩｎＧａＡｓ窓層１５０を形成する工程と、を経て製造することが出来る。また、このときｐ型半導体層１４８の膜厚は２０ｎｍ以上５２０ｎｍ以下である。
以下において、これまでに説明した発光素子１００の製造方法の実施形態の一例を説明する。発光素子１００は、半導体積層体１４０の各半導体層をエピタキシャル成長させるための成長用基板１０５がｎ型又はアンドープであれば、成長用基板１０５上にｎ型半導体層１４１を形成する工程と、ｎ型半導体層１４１上にＩｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ活性層１４５を形成する工程と、ＩｎＡｓＳｂＰ活性層１４５上にｐ型半導体層１４８を形成する工程と、ｐ型半導体層１４８上にｐ型ＩｎＧａＡｓ窓層１５０を形成する工程と、ｐ型半導体層１４８上に、ｐ型半導体層１４８と格子整合しないｐ型ＩｎＧａＡｓ窓層１５０を形成する工程と、を経て製造することが出来る。また、このときｐ型半導体層１４８の膜厚は２０ｎｍ以上５２０ｎｍ以下である。
【0065】
また、ｐ型半導体層１４８を形成する工程は、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６を形成する工程を含むことが好ましく、ｐ型ＡｌＩｎＡｓ電子ブロック層１４６上にクラッド層１４７を形成する工程をさらに含むことも好ましい。
【0066】
一方、半導体積層体１４０の各半導体層をエピタキシャル成長させるための成長用基板１０５がｐ型であれば、成長用基板上にｐ型ＩｎＧａＡｓ窓層１５０を形成する工程と、ｐ型ＩｎＧａＡｓ窓層１５０上にｐ型半導体層１４８を形成する工程と、ｐ型半導体層１４８上にＩｎＡｓＳｂＰ活性層１４５を形成する工程と、ＩｎＡｓＳｂＰ活性層１４５上にｎ型半導体層１４１を形成する工程と、を経て製造することもできる。
【0067】
－半導体積層体の成長法－
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相
成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）やターシャルブチルアルシン（ＴＢＡｓ）、Ｓｂ源としてトリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、Ｐ源としてホスフィン（ＰＨ３）やターシャルブチルホスフィン（ＴＢＰ）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて所望の厚みで形成することができる。各層をｐ型又はｎ型にドーピングする場合は、所望に応じたドーパント源のガスをさらに用いればよい。例えばＺｎをドーピングする場合、ＤＥＺｎ（ジエチル亜鉛）ガスなどを用いればよい。なお、ＩｎＡｓはアンドープでもｎ型となる。
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相
成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）やターシャルブチルアルシン（ＴＢＡｓ）、Ｓｂ源としてトリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、Ｐ源としてホスフィン（ＰＨ３）やターシャルブチルホスフィン（ＴＢＰ）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて所望の厚みで形成することができる。各層をｐ型又はｎ型にドーピングする場合は、所望に応じたドーパント源のガスをさらに用いればよい。例えばＺｎをドーピングする場合、ＤＥＺｎ（ジエチル亜鉛）ガスなどを用いればよい。なお、ＩｎＡｓはアンドープでもｎ型となる。
【0068】
－半導体積層体における他の半導体層－
また、半導体積層体１４０は、ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間や、ＩｎＡｓＳｂＰ活性層１４５とｐ型半導体層１４８との間に、アンドープのガイド層（例えばアンドープのＩｎＡｓ層）を形成する工程を備えてもよい。
また、半導体積層体１４０は、ｎ型半導体層１４１とＩｎＡｓＳｂＰ活性層１４５との間や、ＩｎＡｓＳｂＰ活性層１４５とｐ型半導体層１４８との間に、アンドープのガイド層（例えばアンドープのＩｎＡｓ層）を形成する工程を備えてもよい。
【0069】
－電極－
さらに、図１に示すように、ｐ型ＩｎＧａＡｓ窓層１５０上に上部電極１９１を形成し、成長用基板１０５の裏面に裏面電極１９５を設けてもよい。上部電極１９１はオーミック電極の配線部及びパッド部を含んでもよく、図示しないがパッド部はボンディング用の金属層や半田を有していてもよい。上部電極１９１及び裏面電極１９５に用いる金属材料および形成方法は公知のものを用いることができる。金属材料としては、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｚｎ、Ｎｉなどを使用できる。
さらに、図１に示すように、ｐ型ＩｎＧａＡｓ窓層１５０上に上部電極１９１を形成し、成長用基板１０５の裏面に裏面電極１９５を設けてもよい。上部電極１９１はオーミック電極の配線部及びパッド部を含んでもよく、図示しないがパッド部はボンディング用の金属層や半田を有していてもよい。上部電極１９１及び裏面電極１９５に用いる金属材料および形成方法は公知のものを用いることができる。金属材料としては、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｚｎ、Ｎｉなどを使用できる。
【0070】
（第２実施形態）
図２を参照して、本発明の第２実施形態に従う発光素子２００を説明する。発光素子２００は、支持基板を接合したうえで成長用基板を除去することにより得られる接合型の発光素子である。先に述べたとおり、発光素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この発光素子２００は、支持基板２８０と、支持基板２８０の表面に設けられた金属接合層２７９と、金属反射層２７１と、金属反射層２７１上の、貫通孔を具える透明絶縁層２６１及び当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０と、配電部２６０上に設けられた半導体積層体２４０とを少なくとも備える。
図２を参照して、本発明の第２実施形態に従う発光素子２００を説明する。発光素子２００は、支持基板を接合したうえで成長用基板を除去することにより得られる接合型の発光素子である。先に述べたとおり、発光素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この発光素子２００は、支持基板２８０と、支持基板２８０の表面に設けられた金属接合層２７９と、金属反射層２７１と、金属反射層２７１上の、貫通孔を具える透明絶縁層２６１及び当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０と、配電部２６０上に設けられた半導体積層体２４０とを少なくとも備える。
【0071】
発光素子２００における半導体積層体２４０は、支持基板２８０と反対側から順にｎ型半導体層２４１、ＩｎＡｓＳｂＰ活性層２４５、ｐ型半導体層２４８及びｐ型ＩｎＧａＡｓ窓層２５０を有する。ｐ型半導体層２４８は、ｐ型ＡｌＩｎＡｓ電子ブロック層２４６及びクラッド層２４７を有してもよい。
【0072】
成長用基板と異なる支持基板２８０としては、成長用基板より安価で熱伝導性が高いことが好ましく、例えば、Ｓｉ、Ｇｅ、ＧａＡｓなどの化合物基板のほか、銅合金やモリブデン、タングステン、コバールなどの熱膨張係数を抑制可能な金属を使用した金属基板や、ＡｌＮなどのセラミック基板に金属を付けたサブマウント基板を使用することができる。加工性や価格の面からＳｉ基板を支持基板２８０に用いることも好ましい。
【0073】
支持基板２８０を接合したうえで、後述の成長用基板を除去する接合型の本実施形態においても、上述する厚さを有するｐ型半導体層２４８と、ｐ型半導体層２４８上の、前記ｐ型半導体層２４８と格子整合しないｐ型ＩｎＧａＡｓ窓層２５０を備えることで、発光効率を向上させることができる。以下、発光素子２００とその製造方法の実施形態の一例を、図３～図５を参照しつつ、より詳細に説明する。
【0074】
まずは成長用基板２０５を用意する。そして、図３を参照し、半導体積層体２４０を形成する。このとき、成長用基板２０５上に、図示しないエッチングストップ層を形成してもよい。半導体積層体２４０は既述の半導体積層体１４０と同様である。
【0075】
＜配電部の形成＞
ｐ型ＩｎＧａＡｓ窓層２５０上（ｐ型コンタクト領域を設ける場合はｐ型ＩｎＧａＡｓ窓層のｐ型コンタクト領域上）に、貫通孔を具える透明絶縁層２６１及び貫通孔に設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図４及び図５を参照して以下に説明する。
ｐ型ＩｎＧａＡｓ窓層２５０上（ｐ型コンタクト領域を設ける場合はｐ型ＩｎＧａＡｓ窓層のｐ型コンタクト領域上）に、貫通孔を具える透明絶縁層２６１及び貫通孔に設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図４及び図５を参照して以下に説明する。
【0076】
まず透明絶縁層２６１を半導体積層体２４０上に成膜する。成膜法としては、プラズマＣＶＤ法及びスパッタ法などの、公知の手法が適用可能である。その後、透明絶縁層２６１上にフォトマスクを用いて配電部のレジストパターンを形成する。次いで、レジストパターンを利用してエッチングにより透明絶縁層２６１の一部を除去し、貫通孔を形成する。貫通孔が設けられることにより、半導体積層体２４０の最表面の一部領域は露出する。その後、オーミック電極部２６５を成膜し、次いでレジストパターンを利用してリフトオフすれば、配電部２６０を形成することができる。配電部２６０には、透明絶縁層２６１及びオーミック電極部２６５が並列して配設されることになる。なお、図面では簡略化のためオーミック電極部２６５は貫通孔を充填するよう図示しているものの、これに限定されず、透明絶縁層２６１とオーミック電極部２６５との間に間隙が生じてもよい。
【0077】
オーミック電極部２６５は、所定のパターンで島状に分散させて形成することができる。オーミック電極部２６５として、例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ｔｉ／Ａｕをオーミック電極部２６５とすることができる。オーミック電極部２６５の膜厚（又は合計膜厚）は制限されないが、例えば３００～１３００ｎｍ、より好ましくは３５０ｎｍ～８００ｎｍとすることができる。
【0078】
また、透明絶縁層２６１としては、ＳｉＯ２、ＳｉＮ、ＩＴＯ、Ａｌ２Ｏ３及びＡｌＮなどの単層または複合層を用いることができる。
【0079】
＜金属反射層の形成＞
図４に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数層の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ、Ｐｔ、Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であってもよいし、金属反射層２７１にＡｕ金属層が２層以上含まれていてもよい。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層１７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
図４に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数層の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ、Ｐｔ、Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であってもよいし、金属反射層２７１にＡｕ金属層が２層以上含まれていてもよい。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層１７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
【0080】
例えば、配電部２６０（上記間隙が設けられている場合は間隙を含む）上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に各金属層を成膜し、金属反射層２７１を形成することができる。金属反射層２７１におけるＡｕ金属層の１層の厚みを、例えば４００ｎｍ～２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚みを、例えば５ｎｍ～２００ｎｍとすることができる。蒸着法などの一般的な手法を用いることにより、金属反射層２７１を成膜して形成することができる。
【0081】
＜支持基板との接合＞
支持基板との接合について、図４を参照して説明する。半導体積層体２４０及び配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設けることで、金属反射層２７１と金属接合層２７９とを接合してよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
支持基板との接合について、図４を参照して説明する。半導体積層体２４０及び配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設けることで、金属反射層２７１と金属接合層２７９とを接合してよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
【0082】
＜＜金属接合層＞＞
Ｔｉ、Ｐｔ、Ａｕなどの金属や、Ａｕと共晶合金を形成する金属（Ｓｎなど）や半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
Ｔｉ、Ｐｔ、Ａｕなどの金属や、Ａｕと共晶合金を形成する金属（Ｓｎなど）や半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
【0083】
＜＜支持基板＞＞
支持基板２８０は、成長用基板２０５とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミックス基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性や価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、導電性支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスとの組み合わせた実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
支持基板２８０は、成長用基板２０５とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミックス基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性や価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、導電性支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスとの組み合わせた実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
【0084】
＜成長用基板の除去＞
成長用基板の除去については図５を参照して説明する。支持基板２８０を接合した後、成長用基板２０５を除去する。成長用基板２０５がＧａＡｓ基板である場合、例えば、アンモニア－過酸化水素混合液を用いて成長用基板２０５をウェットエッチングすることができる。エッチングストップ層を用いる場合は、成長用基板２０５の除去に引き続き、エッチングストップ層を順次除去してもよい。また、エッチングストップを一部残すことで、上部電極２９１に対するコンタクト抵抗を低減するｎ型コンタクト層として使用しても良い。
成長用基板の除去については図５を参照して説明する。支持基板２８０を接合した後、成長用基板２０５を除去する。成長用基板２０５がＧａＡｓ基板である場合、例えば、アンモニア－過酸化水素混合液を用いて成長用基板２０５をウェットエッチングすることができる。エッチングストップ層を用いる場合は、成長用基板２０５の除去に引き続き、エッチングストップ層を順次除去してもよい。また、エッチングストップを一部残すことで、上部電極２９１に対するコンタクト抵抗を低減するｎ型コンタクト層として使用しても良い。
【0085】
－電極形成工程－
さらに、参照した図２に示すように、半導体積層体２４０上に上部電極２９１を形成し、支持基板２８０の裏面に裏面電極２９５を形成してもよい。上部電極２９１は、配線部及びパッド部を含んでもよい。上部電極２９１及び裏面電極２９５の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法（蒸着法とも記載する）、又は抵抗加熱法などを用いることができる。電極のパターン形成には、金属マスクを用いる方法のほか、フォトリソグラフ法とリフトオフ法や金属のエッチングを組み合わせて用いる方法がある。
さらに、参照した図２に示すように、半導体積層体２４０上に上部電極２９１を形成し、支持基板２８０の裏面に裏面電極２９５を形成してもよい。上部電極２９１は、配線部及びパッド部を含んでもよい。上部電極２９１及び裏面電極２９５の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法（蒸着法とも記載する）、又は抵抗加熱法などを用いることができる。電極のパターン形成には、金属マスクを用いる方法のほか、フォトリソグラフ法とリフトオフ法や金属のエッチングを組み合わせて用いる方法がある。
【0086】
以上の製造方法により図２に示す発光素子２００を得ることができる。これらの実施形態は例示であり限定されるものではなく、メサエッチングにおいて素子の側面に傾斜を設けてもよく、電極形状は上面二電極でもよく、フリップチップでもよく、適宜変更が可能である。
【実施例0087】
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら
限定されるものではない。
限定されるものではない。
【0088】
［実験例１］
（実施例１）
ＭＯＣＶＤ法を用いて、まず、Ｓｉドープのｎ型ＧａＡｓ成長用基板（基板厚：３５０μｍ）の（１００）面上に、ｎ型半導体層としてＴｅドープのｎ型ＩｎＡｓ層（膜厚：５．２μｍ）を形成した。ｎ型半導体層の成長用基板側は高キャリア濃度のｎ型コンタクト領域（膜厚：０．３μｍ）とした。次に、アンドープのＩｎＡｓガイド層（膜厚：７５ｎｍ）形成した。次に、発光中心波長が３２００ｎｍとなる量子井戸構造の活性層（合計膜厚：８３０ｎｍ）を形成した。次に、Ｚｎドープのｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層（膜厚１５ｎｍ）、Ｚｎドープのｐ型ＩｎＡｓクラッド層（膜厚：５００ｎｍ）、Ｃドープのｐ型ＧａＡｓ窓層（膜厚：１０００ｎｍ）を順次形成した。ｐ型ＧａＡｓ窓層の表面側は高キャリア濃度のｐ型コンタクト領域（膜厚：１００ｎｍ）とした。量子井戸構造の活性層は、アンドープのＩｎＡｓ０．９２Ｐ０．０８障壁層（膜厚：３０ｎｍ）とＩｎＡｓ０．９５Ｓｂ０．０５井戸層（膜厚：１０ｎｍ）を順に２０層ずつ交互に積層した後で、ＩｎＡｓ０．９２Ｐ０．０８障壁層を成長し、最後の障壁層を含めて２０．５組とした。活性層の格子定数は０．６０５２である。ｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層の格子定数は０．５９９９であり活性層との格子定数差は０．９％、ｐ型ＩｎＡｓクラッド層の格子定数は０．６０５８であり活性層との格子定数差は０．１％であり、いずれも格子整合する。上記のｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層とｐ型ＩｎＡｓクラッド層とを合計して、「活性層と格子整合するｐ型半導体層」と呼称する。一方、ｐ型ＧａＡｓ窓層の格子定数は０．５６５７であり、活性層と格子整合するｐ型半導体層（ｐ型ＧａＡｓ窓層と接する層としてのｐ型ＩｎＡｓクラッド層）と、ｐ型ＧａＡｓ窓層との格子定数差は６．６％であり、格子整合しない。仮に、ｐ型半導体層においてｐ型ＧａＡｓ窓層と接する層がｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層である場合も、ｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層とｐ型ＧａＡｓ窓層との格子定数差は５．７％であり、格子整合しない。以下の表１に、各層の組成と厚さ、およびドーパントの種類と濃度（ＥＣＶ測定によるキャリア濃度）ついて記載する。各層の形成にあたり選択した原料ガスは、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）、Ｓｂ源としてトリエチルアンチモン（ＴＥＳｂ）、Ｐ源としてホスフィン（ＰＨ３）とした。また、ドーパントガスとして、四臭化炭素（ＣＢｒ４）、ＤＥＺｎ（ジエチル亜鉛）およびＤＥＴｅ（ジエチルテルル）を使用した。
（実施例１）
ＭＯＣＶＤ法を用いて、まず、Ｓｉドープのｎ型ＧａＡｓ成長用基板（基板厚：３５０μｍ）の（１００）面上に、ｎ型半導体層としてＴｅドープのｎ型ＩｎＡｓ層（膜厚：５．２μｍ）を形成した。ｎ型半導体層の成長用基板側は高キャリア濃度のｎ型コンタクト領域（膜厚：０．３μｍ）とした。次に、アンドープのＩｎＡｓガイド層（膜厚：７５ｎｍ）形成した。次に、発光中心波長が３２００ｎｍとなる量子井戸構造の活性層（合計膜厚：８３０ｎｍ）を形成した。次に、Ｚｎドープのｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層（膜厚１５ｎｍ）、Ｚｎドープのｐ型ＩｎＡｓクラッド層（膜厚：５００ｎｍ）、Ｃドープのｐ型ＧａＡｓ窓層（膜厚：１０００ｎｍ）を順次形成した。ｐ型ＧａＡｓ窓層の表面側は高キャリア濃度のｐ型コンタクト領域（膜厚：１００ｎｍ）とした。量子井戸構造の活性層は、アンドープのＩｎＡｓ０．９２Ｐ０．０８障壁層（膜厚：３０ｎｍ）とＩｎＡｓ０．９５Ｓｂ０．０５井戸層（膜厚：１０ｎｍ）を順に２０層ずつ交互に積層した後で、ＩｎＡｓ０．９２Ｐ０．０８障壁層を成長し、最後の障壁層を含めて２０．５組とした。活性層の格子定数は０．６０５２である。ｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層の格子定数は０．５９９９であり活性層との格子定数差は０．９％、ｐ型ＩｎＡｓクラッド層の格子定数は０．６０５８であり活性層との格子定数差は０．１％であり、いずれも格子整合する。上記のｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層とｐ型ＩｎＡｓクラッド層とを合計して、「活性層と格子整合するｐ型半導体層」と呼称する。一方、ｐ型ＧａＡｓ窓層の格子定数は０．５６５７であり、活性層と格子整合するｐ型半導体層（ｐ型ＧａＡｓ窓層と接する層としてのｐ型ＩｎＡｓクラッド層）と、ｐ型ＧａＡｓ窓層との格子定数差は６．６％であり、格子整合しない。仮に、ｐ型半導体層においてｐ型ＧａＡｓ窓層と接する層がｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層である場合も、ｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層とｐ型ＧａＡｓ窓層との格子定数差は５．７％であり、格子整合しない。以下の表１に、各層の組成と厚さ、およびドーパントの種類と濃度（ＥＣＶ測定によるキャリア濃度）ついて記載する。各層の形成にあたり選択した原料ガスは、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）、Ｓｂ源としてトリエチルアンチモン（ＴＥＳｂ）、Ｐ源としてホスフィン（ＰＨ３）とした。また、ドーパントガスとして、四臭化炭素（ＣＢｒ４）、ＤＥＺｎ（ジエチル亜鉛）およびＤＥＴｅ（ジエチルテルル）を使用した。
【0089】
各層の組成の測定にはＢＲＵＫＥＲ社製のＪＶ－ＱＣ３ ＸＲＤ装置を使用した。各層の組成は、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出した。各層の厚さは、ＳＥＭ（走査型電子顕微鏡）またはＴＥＭ（透過型電子顕微鏡）による成長層の断面観察から算出した。ＥＣＶ測定によるキャリア濃度（ｃｍ－３）測定は、Ｏｎｔｏ Ｉｎｎｏｖａｔｉｏｎ社製のＥＣＶｐｒｏ－ＵＶを用いて、電解液を半導体層に接触させ電気化学的接合（ショットキー接合）を形成し、エッチングと容量測定を交互に繰り返すことで深さ方向の測定を行った。
【0090】
【表1】
【0091】
次に、プラズマＣＶＤ法によりｐ型ＧａＡｓ窓層上の全面にＳｉＯ２からなる透明絶縁層（膜厚：５５０ｎｍ）を形成した。その上に配電部パターンをレジストにより形成し、レジストに覆われない領域のＳｉＯ２をエッチングで除去してＣドープのｐ型ＧａＡｓ窓層を露出させた。次に、オーミック金属部してＴｉ（膜厚：１０ｎｍ）、Ａｕ（膜厚：５３０ｎｍ）を蒸着法を用いて成膜し、配電部パターンのレジストをその上に成膜された金属と共に除去することで、露出したＣドープのｐ型ＧａＡｓ窓層上に形成されたオーミック金属部のみを残し、オーミック金属部と透明絶縁層とが並列して配設される配電部とした。次に、配電部上に金属反射層（Ａｌ（膜厚：１０ｎｍ／Ａｕ（膜厚：６５０ｎｍ）／Ｐｔ（膜厚：１００ｎｍ／Ａｕ（膜厚：９００ｎｍ））を蒸着法により形成した。
【0092】
次に、支持基板（Ｓｉ基板）上に金属接合層（Ｔｉ（膜厚：６５０ｎｍ）／Ｐｔ（膜厚：２０ｎｍ）／Ａｕ（膜厚：９００ｎｍ））を蒸着法により形成した。次に、金属反射層と金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。次に、成長用基板をアンモニア－過酸化水素混合液を用いてウェットエッチングして除去し、ｎ型半導体層を露出させた。次に、ｎ型半導体層上に、Ｔｉ（膜厚：１５０ｎｍ）／Ａｕ（膜厚：１２５０ｎｍ）を蒸着法を用いて形成しｎ型オーミック電極とした。次に、ｎ型オーミック電極上にＰａｄ電極（Ｔｉ（膜厚：１５０ｎｍ）／Ｐｔ（膜厚：１００ｎｍ）／Ａｕ（膜厚：２５００ｎｍ））を蒸着法を用いて形成し、ｎ型オーミック電極とＰａｄ電極を合わせて上部電極とした。なお、電極のパターン形成には、レジストを用いたリフトオフ法を用いた。
【0093】
次に、メサエッチングにより各素子間（幅：６０μｍ）の半導体積層体を除去してダイシングラインを形成した。そして、支持基板の裏面側に裏面電極（Ｔｉ（膜厚：１０ｎｍ）／Ｐｔ（膜厚：５０ｎｍ）／Ａｕ（膜厚：２００ｎｍ））を蒸着法により形成し、３００℃で１分間熱処理することで合金化を行った。次に、８℃±１℃に保った硝酸溶液中にウエハ全体を５秒間浸し、上部電極が形成された領域以外の半導体積層体の表面の粗面化を行った。その後、アンモニア水中に１分間浸漬した後、純水で１分間洗浄を行った。最後に、ダイシングによるチップ個片化を行い、実施例１に係る半導体発光素子を作製した。なお、チップサイズは５００μｍ×５００μｍである。得られた発光素子における各層の膜厚を表１に示し、特にｐ型Ａｌ０．１４Ｉｎ０．８６Ａｓ電子ブロック層の膜厚をＴ１、ｐ型ＩｎＡｓクラッド層の膜厚をＴ２、ｐ型ＧａＡｓ窓層の膜厚をＴ３と表記した。
【0094】
（実施例２）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが４５ｎｍである以外は、実施例１と同様にして実施例２に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが４５ｎｍである以外は、実施例１と同様にして実施例２に係る発光素子を得た。
【0095】
（実施例３）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層の厚さを４５ｎｍにすることで、活性層と格子整合するｐ型半導体層の厚さを４５ｎｍとした以外は、実施例１と同様にして実施例３に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層の厚さを４５ｎｍにすることで、活性層と格子整合するｐ型半導体層の厚さを４５ｎｍとした以外は、実施例１と同様にして実施例３に係る発光素子を得た。
【0096】
（実施例４）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層の厚さを３０ｎｍにすることで、活性層と格子整合するｐ型半導体層の厚さを３０ｎｍとした以外は、実施例１と同様にして実施例４に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層の厚さを３０ｎｍにすることで、活性層と格子整合するｐ型半導体層の厚さを３０ｎｍとした以外は、実施例１と同様にして実施例４に係る発光素子を得た。
【0097】
（比較例１）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから１０００ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが１０１５ｎｍである以外は、実施例１と同様にして比較例１に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから１０００ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが１０１５ｎｍである以外は、実施例１と同様にして比較例１に係る発光素子を得た。
【0098】
（比較例２）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが１５ｎｍである以外は、実施例１と同様にして比較例２に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから０ｎｍに変更し、活性層と格子整合するｐ型半導体層の厚さが１５ｎｍである以外は、実施例１と同様にして比較例２に係る発光素子を得た。
【0099】
（比較例３）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから１０００ｎｍに変更することで活性層と格子整合するｐ型半導体層の厚さが１０１５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍとする以外は、実施例１と同様にして比較例３に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから１０００ｎｍに変更することで活性層と格子整合するｐ型半導体層の厚さが１０１５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍとする以外は、実施例１と同様にして比較例３に係る発光素子を得た。
【0100】
（比較例４）
ｐ型ＧａＡｓ窓層の厚さを１０００ｎｍから０ｎｍに変更した以外は、実施例１と同様にして比較例４に係る発光素子を得た。
ｐ型ＧａＡｓ窓層の厚さを１０００ｎｍから０ｎｍに変更した以外は、実施例１と同様にして比較例４に係る発光素子を得た。
【0101】
（比較例５）
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍに変更することで活性層と格子整合するｐ型半導体層の厚さが４５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍとする以外は、実施例１と同様にして比較例５に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍに変更することで活性層と格子整合するｐ型半導体層の厚さが４５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍとする以外は、実施例１と同様にして比較例５に係る発光素子を得た。
【0102】
（比較例６）
ｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さを０ｎｍとし、ｐ型半導体層の代わりにアンドープのＩｎＡｓ層を３０ｎｍ形成した以外は、実施例１と同様にして比較例６に係る発光素子を得た。
ｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さを０ｎｍとし、ｐ型半導体層の代わりにアンドープのＩｎＡｓ層を３０ｎｍ形成した以外は、実施例１と同様にして比較例６に係る発光素子を得た。
【0103】
＜評価：発光出力評価＞
上記の実施例及び比較例から得られた半導体発光素子に、定電流電圧電源を用い３００ｍＡの電流を流した。このときの順方向電圧Ｖｆ（Ｖ）および積分球による発光出力Ｐｏ（Ｗ）を測定した。結果を表２に示す。発光効率ＷＰＥ（％）の値は発光出力（Ｗ）を印加電力（順方向電圧（Ｖ）×電流０．３（Ａ））で割った計算値である。
上記の実施例及び比較例から得られた半導体発光素子に、定電流電圧電源を用い３００ｍＡの電流を流した。このときの順方向電圧Ｖｆ（Ｖ）および積分球による発光出力Ｐｏ（Ｗ）を測定した。結果を表２に示す。発光効率ＷＰＥ（％）の値は発光出力（Ｗ）を印加電力（順方向電圧（Ｖ）×電流０．３（Ａ））で割った計算値である。
【0104】
【表2】
【0105】
以上の結果より、本発明条件を満たす実施例１～４では最適な膜厚でＩｎＡｓＳｂＰ活性層と格子整合するｐ型半導体層を設け、その上にｐ型半導体層と格子整合しないｐ型ＧａＡｓ窓層を用いることにより、ＩｎＡｓＳｂＰ活性層で発光した光が吸収されずにｐ型ＧａＡｓ窓層の側面やｎ型半導体層から外部に光取り出しされて発光出力を増大させることができることが確認できた。
【0106】
ｐ型ＧａＡｓ窓層を用いた本実施例では、ホール供給層とｐ型ＧａＡｓ窓層の間に格子不整合があり、格子不整合がある界面においてホールの流れが阻害されるため、ｐ型ＧａＡｓ窓層を持たない比較例３～５に比べて順方向電圧の値が大きく上昇している。しかしながら、印加電力に対する発光出力の値（発光効率）の値は高くなっている。ｐ型ＧａＡｓ窓層を用いることにより、光が吸収されずにｐ型ＧａＡｓ窓層から外部に光取り出しされる効率が向上し、順方向電圧の増加分を上回る発光出力の増加が得られたと考えられる。
【0107】
［実験例２］
以下、狙いの発光中心波長を３２００ｎｍではなく３８００ｎｍに代え、活性層の組成を替えて試験を行った。
以下、狙いの発光中心波長を３２００ｎｍではなく３８００ｎｍに代え、活性層の組成を替えて試験を行った。
【0108】
（実施例５）
活性層の井戸層のＳｂ固相比を０．０５から０．１２に変更し、障壁層のＰ固相比を０．０８から０．１２に変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層のＡｌ固相比を０．１４から０．１５に変更し、ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍにすることでｐ型ＧａＡｓ窓層を除くＰ型半導体層の厚さを４５ｎｍとした以外は、実施例１と同様にして実施例５に係る発光素子を得た。活性層の格子定数は０．６０５４である。ｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層の格子定数は０．５９９９であり活性層との格子定数差は０．９％、ｐ型ＩｎＡｓクラッド層の格子定数は０．６０５８であり活性層と格の子定数差は０．１％であり、いずれも格子整合する。上記のｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層とｐ型ＩｎＡｓクラッド層とを合計して、活性層と格子整合するｐ型半導体層と呼称する。ｐ型ＧａＡｓ窓層の格子定数は０．５６５７であり、活性層と格子整合するｐ型半導体層におけるｐ型ＧａＡｓ窓層と接する層（上記ではｐ型ＩｎＡｓクラッド層）と、ｐ型ＧａＡｓ窓層との格子定数差は６．６％であり、格子整合しない。以下の表２に、各層の組成と厚さ、およびドーパントの種類と濃度（ＥＣＶ測定によるキャリア濃度）ついて記載する。
活性層の井戸層のＳｂ固相比を０．０５から０．１２に変更し、障壁層のＰ固相比を０．０８から０．１２に変更し、ｐ型ＡｌＩｎＡｓ電子ブロック層のＡｌ固相比を０．１４から０．１５に変更し、ｐ型ＩｎＡｓクラッド層の厚さを５００ｎｍから３０ｎｍにすることでｐ型ＧａＡｓ窓層を除くＰ型半導体層の厚さを４５ｎｍとした以外は、実施例１と同様にして実施例５に係る発光素子を得た。活性層の格子定数は０．６０５４である。ｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層の格子定数は０．５９９９であり活性層との格子定数差は０．９％、ｐ型ＩｎＡｓクラッド層の格子定数は０．６０５８であり活性層と格の子定数差は０．１％であり、いずれも格子整合する。上記のｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層とｐ型ＩｎＡｓクラッド層とを合計して、活性層と格子整合するｐ型半導体層と呼称する。ｐ型ＧａＡｓ窓層の格子定数は０．５６５７であり、活性層と格子整合するｐ型半導体層におけるｐ型ＧａＡｓ窓層と接する層（上記ではｐ型ＩｎＡｓクラッド層）と、ｐ型ＧａＡｓ窓層との格子定数差は６．６％であり、格子整合しない。以下の表２に、各層の組成と厚さ、およびドーパントの種類と濃度（ＥＣＶ測定によるキャリア濃度）ついて記載する。
【0109】
【表3】
【0110】
（比較例７）
ｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さを０ｎｍとし、ｐ型半導体層の代わりにアンドープのＩｎＡｓ層を３０ｎｍ形成した以外は、実施例５と同様にして比較例７に係る発光素子を得た。
ｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さを０ｎｍとし、ｐ型半導体層の代わりにアンドープのＩｎＡｓ層を３０ｎｍ形成した以外は、実施例５と同様にして比較例７に係る発光素子を得た。
【0111】
（比較例８）
ｐ型ＩｎＡｓクラッド層の厚さを３０ｎｍから１０００ｎｍに変更することでｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さが１０１５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍにする以外は、実施例５と同様にして比較例８に係る発光素子を得た。
ｐ型ＩｎＡｓクラッド層の厚さを３０ｎｍから１０００ｎｍに変更することでｐ型ＧａＡｓ窓層を除くｐ型半導体層の厚さが１０１５ｎｍとし、ｐ型ＧａＡｓ窓層の厚さを０ｎｍにする以外は、実施例５と同様にして比較例８に係る発光素子を得た。
【0112】
＜評価：発光出力評価＞
実験例１と同様にして、半導体発光素子に、定電流電圧電源を用い３００ｍＡの電流を流し、このときの順方向電圧Ｖｆ（Ｖ）および積分球による発光出力Ｐｏ（ｍＷ）を測定した。実施例５および比較例７、８の測定結果を表４に示す。
実験例１と同様にして、半導体発光素子に、定電流電圧電源を用い３００ｍＡの電流を流し、このときの順方向電圧Ｖｆ（Ｖ）および積分球による発光出力Ｐｏ（ｍＷ）を測定した。実施例５および比較例７、８の測定結果を表４に示す。
【0113】
【表4】
【0114】
以上の結果より、最適な膜厚で活性層と格子整合するｐ型半導体層を設け、その上にｐ型半導体層と格子整合しないｐ型ＧａＡｓ窓層を用いることにより、発光出力および発光効率を増大させることができることが確認できた。以上のようにして、発光出力および発光効率が高い発光素子およびその製造方法を提供することができる。
【産業上の利用可能性】
【0115】
本発明によれば、Ｉｎ、Ａｓを少なくとも含むＩｎＡｓＳｂＰ半導体層を備える半導体光デバイスの光デバイス特性を改善することのできる、半導体光デバイスの製造方法を提供することができる。さらに本発明は、半導体積層体の製造方法及び半導体積層体に適用できる。
【符号の説明】
【0116】
１００ 発光素子
１０５ 成長用基板
１４０ 半導体積層体
１４１ ｎ型半導体層
１４５ ＩｎＡｓＳｂＰ活性層
１４５ｗ ＩｎＡｓｙＳｂ１－ｙ層
１４５ｂ ＩｎＡｓｚＰ１－ｚ層
１４６ ｐ型ＡｌＩｎＡｓ電子ブロック層
１４７ クラッド層
１４８ ｐ型半導体層
１５０ ｐ型ＩｎＧａＡｓ窓層
１９１ 上部電極
１９５ 裏面電極
２６０ 配電部
２６１ 透明絶縁層
２６５ オーミック金属部
２７１ 金属反射層
２７９ 金属接合層
２８０ 支持基板
１０５ 成長用基板
１４０ 半導体積層体
１４１ ｎ型半導体層
１４５ ＩｎＡｓＳｂＰ活性層
１４５ｗ ＩｎＡｓｙＳｂ１－ｙ層
１４５ｂ ＩｎＡｓｚＰ１－ｚ層
１４６ ｐ型ＡｌＩｎＡｓ電子ブロック層
１４７ クラッド層
１４８ ｐ型半導体層
１５０ ｐ型ＩｎＧａＡｓ窓層
１９１ 上部電極
１９５ 裏面電極
２６０ 配電部
２６１ 透明絶縁層
２６５ オーミック金属部
２７１ 金属反射層
２７９ 金属接合層
２８０ 支持基板
【図1】
【図2】
【図3】
【図4】
【図5】