知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024099070
(43)【公開日】2024-07-25
(54)【発明の名称】薄膜トランジスタおよび薄膜トランジスタを製造する方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240718BHJP
H01L 21/363 20060101ALI20240718BHJP
H01L 21/306 20060101ALI20240718BHJP
C23C 14/08 20060101ALI20240718BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 618E
H01L29/78 620
H01L21/363
H01L21/306 B
C23C14/08 N
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2021041813
(22)【出願日】2021-03-15
(71)【出願人】
【識別番号】000000044
【氏名又は名称】ＡＧＣ株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】戸田 達也
【テーマコード（参考）】
4K029
5F043
5F103
5F110
【Ｆターム（参考）】
4K029AA08
4K029BA50
4K029BB02
4K029BB07
4K029BB10
4K029BD01
4K029CA05
4K029CA06
4K029DC35
4K029DC39
5F043AA20
5F043BB12
5F043DD07
5F043DD30
5F103AA08
5F103BB22
5F103DD30
5F103GG01
5F103GG03
5F103HH04
5F103LL13
5F103NN05
5F103NN06
5F103PP03
5F103RR05
5F110AA01
5F110AA14
5F110AA16
5F110AA30
5F110CC07
5F110DD01
5F110DD02
5F110DD12
5F110DD13
5F110DD14
5F110DD15
5F110DD17
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE07
5F110EE14
5F110EE38
5F110EE43
5F110EE44
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110FF27
5F110FF28
5F110FF29
5F110FF30
5F110GG01
5F110GG06
5F110GG14
5F110GG15
5F110GG16
5F110GG17
5F110GG19
5F110GG25
5F110GG43
5F110GG58
5F110HK02
5F110HK03
5F110HK04
5F110HK06
5F110HK07
5F110HK21
5F110HK33
5F110NN03
5F110NN04
5F110NN22
5F110NN23
5F110NN24
5F110NN34
5F110NN35
5F110QQ05
5F110QQ09
(57)【要約】
【課題】適正にパターン化されたＺｎＧａＯ系酸化物半導体層を有するＴＦＴを提供する。
【解決手段】ボトムゲート型の薄膜トランジスタであって、ゲート電極の上に配置されたゲート絶縁膜と、該ゲート絶縁膜の上に配置された酸化物半導体層と、前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、を有し、前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタ。
【選択図】図４
【解決手段】ボトムゲート型の薄膜トランジスタであって、ゲート電極の上に配置されたゲート絶縁膜と、該ゲート絶縁膜の上に配置された酸化物半導体層と、前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、を有し、前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタ。
【選択図】図４
【特許請求の範囲】
【請求項1】
ボトムゲート型の薄膜トランジスタであって、
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタ。
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタ。
【請求項2】
前記第１の膜の厚さに対する前記第２の膜の厚さの比は、０．５～２．０の範囲である、請求項１に記載の薄膜トランジスタ。
【請求項3】
前記第１の膜の厚さは、２０ｎｍ～６０ｎｍの範囲である、請求項１または２に記載の薄膜トランジスタ。
【請求項4】
前記第２の膜の厚さは、２０ｎｍ～６０ｎｍの範囲である、請求項１乃至３のいずれか一項に記載の薄膜トランジスタ。
【請求項5】
前記第１の膜および前記第２の膜は、ＧａとＺｎの合計に対するＺｎのモル比が４０％以上である、請求項１乃至４のいずれか一項に記載の薄膜トランジスタ。
【請求項6】
ボトムゲート型の薄膜トランジスタを製造する方法であって、
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含む、工程と、
を有する、方法。
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含む、工程と、
を有する、方法。
【請求項7】
前記（ＩＩ－ｉ）の工程は、酸素濃度が１ｖｏｌ％以下の雰囲気において実施される、請求項６に記載の方法。
【請求項8】
前記（ＩＩ－ｉｉ）の工程は、酸素濃度が１０ｖｏｌ％以上の雰囲気において実施される、請求項６または７に記載の方法。
【請求項9】
前記（ＩＩ－ｉｉ）の工程では、前記（ＩＩ－ｉ）において使用されたターゲットと同じターゲットが使用される、請求項６乃至８のいずれか一つに記載の方法。
【請求項10】
前記（Ｉ）および（ＩＩ）の工程は、同一のチャンバ内で実施される、請求項９に記載の方法。
【請求項11】
前記（ＩＩ）の工程は、前記基板を加熱せずに実施される、請求項６乃至１０のいずれか一つに記載の方法。
【請求項12】
前記（ＩＩＩ）の工程は、
（ＩＩＩ－ｉ）レジストをマスクとして用い、前記酸化物半導体層を湿式エッチング処理し、前記酸化物半導体層のパターンを形成する工程と、
（ＩＩＩ－ｉｉ）剥離液を用いて、前記レジストを湿式除去する工程と、
を有する、請求項６乃至１１のいずれか一つに記載の方法。
（ＩＩＩ－ｉ）レジストをマスクとして用い、前記酸化物半導体層を湿式エッチング処理し、前記酸化物半導体層のパターンを形成する工程と、
（ＩＩＩ－ｉｉ）剥離液を用いて、前記レジストを湿式除去する工程と、
を有する、請求項６乃至１１のいずれか一つに記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタおよび薄膜トランジスタを製造する方法に関する。
【背景技術】
【0002】
近年、シリコンに代わる半導体材料として、酸化物半導体が注目されている。例えば、ＩｎＧａＺｎＯ系の酸化物半導体（いわゆるＩＧＺＯ）は、透明で移動度が高いという特徴を有するため、次世代の薄膜トランジスタ（ＴＦＴ）における活性層としての適用が進められている。また、ＩＧＺＯは、オフ電流が低いという特徴を有し、低消費電力ディスプレイへの適用も開始されている。
【0003】
一方で、ＩＧＺＯは、オフ電流が増大する光リーク電流の問題や、光照射下における負電圧印加の際に、閾値電圧のマイナス方向へのシフトが生じる問題が知られている（例えば、非特許文献１）。このため、例えば、ＩＧＺＯをＴＦＴに適用した場合、リーク電流が増大し、ディスプレイの表示不良などの不具合が生じ得る。
【0004】
このような問題に対処するため、ＺｎＧａ２Ｏ４に代表されるＺｎＧａＯ系材料が新たに注目されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０１７／１５０３５１号
【非特許文献】
【0006】
【非特許文献1】Ｊ．Ｈ．Ｋｉｍら，Ｕｌｔｒａ－ｗｉｄｅ ｂａｎｄｇａｐ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｆｏｒ ＮＢＩＳ－ｆｒｅｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ，ＡＰＬ Ｍａｔ．７（２０１９）０２２５０１
【非特許文献2】Ｙ．Ｓ．Ｓｈｅｎら，Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎｓ ｏｆ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ｏｆ ＺｎＧａＯ Ｇｒｏｗｎ ｏｎ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ，Ｊｏｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｓｏｓｉｅｔｙ，５（２０１７）１１２
【発明の概要】
【発明が解決しようとする課題】
【0007】
一般に、ＴＦＴにおいて酸化物半導体層のパターンを形成する場合、レジストで構成されたマスクを用いて、酸化物半導体層のエッチング処理（第１処理）を行い、その後、レジストを剥離除去する処理（第２処理）が必要となる。また、実用的な製造プロセスを考慮した場合、このような第１処理および第２処理は、湿式エッチング法で実施する必要がある。
【0008】
第１処理は、プラズマ処理による乾式エッチングで行われる場合もあるが、真空装置内で行うため、工程負荷が大きく、産業上は酸による湿式エッチングが望ましい。例えばＩＧＺＯでは、シュウ酸による湿式エッチングが行われる。また第２処理においても、酸素プラズマ処理によるレジスト除去は可能であるが、乾式エッチングと同様に工程負荷が大きく、レジスト残渣も発生するため、有機剥離液による剥離が望ましい。
【0009】
しかしながら、本願発明者の知見によれば、非晶質のＺｎＧａ２Ｏ４層は、化学的耐久性に乏しく、第１処理において、酸によるエッチングは容易であるが、第２処理において、剥離液に溶解してしまうという問題がある。従って、非晶質のＺｎＧａ２Ｏ４層をＴＦＴの活性層として適用することは、難しいと考えられる。
【0010】
なお、一般に、薄膜の化学的耐久性は、結晶化により向上する。従って、このような問題に対処するため、ＺｎＧａ２Ｏ４層を結晶化させることが考えられる。ちなみに、ＺｎＧａ２Ｏ４は、スピネル型の結晶構造を取る。
【0011】
しかしながら、ＺｎＧａ２Ｏ４結晶は、化学的耐久性が非常に高いことが知られている。実際に、本願発明者が、十分に結晶化したＺｎＧａ２Ｏ４層の、酸によるエッチングを試みたところ、シュウ酸はおろか、加熱した王水系エッチャント（塩酸・硝酸の混酸）に含浸しても、ほとんどエッチングされなかった。そのため、例えば非特許文献２においては、塩素系プラズマ処理により、結晶化ＺｎＧａ２Ｏ４層のエッチングが行われている。前述の通り、乾式法は工程負荷が大きく、産業上望ましくない。
【0012】
このように、実用的な製造プロセスを想定した場合、ＺｎＧａ２Ｏ４層をパターン化して、ＴＦＴの活性層として適用するには、多くの課題が残る。
【0013】
本発明は、このような背景に鑑みなされたものであり、本発明では、適正にパターン化されたＺｎＧａＯ系酸化物半導体層を有するＴＦＴを提供することを目的とする。また、本発明では、実用的なプロセスにより、パターン化されたＺｎＧａＯ系酸化物半導体層を有するＴＦＴを製造する方法を提供することを目的とする。
【課題を解決するための手段】
【0014】
本発明では、ボトムゲート型の薄膜トランジスタであって、
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタが提供される。
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタが提供される。
【0015】
また、本発明では、ボトムゲート型の薄膜トランジスタを製造する方法であって、
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含む、工程と、
を有する、方法が提供される。
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含む、工程と、
を有する、方法が提供される。
【発明の効果】
【0016】
本発明では、適正にパターン化されたＺｎＧａＯ系酸化物半導体層を有するＴＦＴを提供することができる。また、本発明では、実用的なプロセスにより、パターン化されたＺｎＧａＯ系酸化物半導体層を有するＴＦＴを製造する方法を提供することができる。
【図面の簡単な説明】
【0017】
【図1】被処理基板の上に、パターン化された酸化物半導体層を形成するまでの工程の一例を模式的に示した図である。
【図2】被処理基板の上に、パターン化された酸化物半導体層を形成するまでの工程の一例を模式的に示した図である。
【図3】被処理基板の上に、パターン化された酸化物半導体層を形成するまでの工程の一例を模式的に示した図である。
【図4】本発明の一実施形態によるＴＦＴの構成の一例を模式的に示した断面図である。
【図5】本発明の一実施形態によるＴＦＴを製造する方法のフローの一例を模式的に示した図である。
【図6】本発明の一実施形態によるＴＦＴを製造する方法の一工程を模式的に示した図である。
【図7】本発明の一実施形態によるＴＦＴを製造する方法の一工程を模式的に示した図である。
【図8】本発明の一実施形態によるＴＦＴを製造する方法の一工程を模式的に示した図である。
【図9】本発明の一実施形態によるＴＦＴを製造する方法の一工程を模式的に示した図である。
【図10】各サンプルにおけるＸ線回折２θ／θ測定の結果をまとめて示した図である。
【図11】サンプル１Ａの断面におけるＴＥＭ観察結果の一例を示した図である。
【図12】サンプル１１Ａの断面におけるＴＥＭ観察結果の一例を示した図である。
【図13】サンプル１Ａの断面において得られた電子線回折分析結果の一例を示した図である。
【図14】サンプル１１Ａの断面において得られた電子線回折分析結果の一例を示した図である。
【図15】素子１の断面の透過型電子顕微鏡（ＴＥＭ）写真である。
【図17】素子１の酸化物半導体層の第１の膜の断面における電子線回折パターンを示した図である。
【図18】素子１の酸化物半導体層の第２の膜の断面における電子線回折パターンを示した図である。
【図19】素子１の酸化物半導体層の深さ方向におけるエネルギー分散型Ｘ線（ＥＤＸ）分析結果を示した図である。
【図20】素子１において得られた暗状態でのＴＦＴ特性を示した図である。
【図21】素子１１において得られた暗状態でのＴＦＴ特性を示した図である。
【図22】素子１２において得られた暗状態でのＴＦＴ特性を示した図である。
【図23】素子１の光照射下負ゲートバイアス熱ストレス（ＮＢＴＩＳ）試験におけるＴＦＴ特性の変化を示した図である。
【図24】素子１１のＮＢＴＩＳ試験におけるＴＦＴ特性の変化を示した図である。
【図25】素子１２のＮＢＴＩＳ試験におけるＴＦＴ特性の変化を示した図である。
【発明を実施するための形態】
【0018】
以下、図面を参照して、本発明の一実施形態について説明する。
【0019】
【0020】
【0021】
図１に示すように、パターン化された酸化物半導体層を形成する際には、まず、被処理基板１の上に、パターン化される前の酸化物半導体層２が成膜される。また、酸化物半導体層２の上に、所望のパターンでレジスト３が設置される。
【0022】
次に、レジスト３をマスクとして、酸化物半導体層２がエッチング処理される（エッチング工程）。これにより、図２に示すような、レジスト３と酸化物半導体層２のパターンが形成される。
【0023】
次に、レジスト３が剥離除去され（剥離工程）、図３に示すような、酸化物半導体層２のパターンが得られる。
【0024】
ここで、実用的な製造プロセスを考慮した場合、酸化物半導体層２のエッチング処理およびレジスト３の剥離処理は、湿式法で実施することが望ましい。乾式法は複雑な構成の真空装置が必要な上、工程負荷が大きく生産コストが高くなるためである。
【0025】
しかしながら、本願発明者は、酸化物半導体層２が非晶質のＺｎＧａ２Ｏ４層で構成される場合、レジスト３の剥離処理の際に、ＺｎＧａ２Ｏ４層が剥離液に溶解することに気付いた。従って、湿式法では、剥離工程において、非晶質のＺｎＧａ２Ｏ４層に対してレジスト３の剥離処理を実施することは難しいと考えられる。
【0026】
なお、このような問題に対処するため、ＺｎＧａ２Ｏ４層を結晶化させることが考えられる。しかしながら、スピネル型構造であるＺｎＧａ２Ｏ４結晶は、化学的耐久性が非常に高いことが知られており、本願発明者が十分に結晶化したＺｎＧａ２Ｏ４層の酸によるエッチングを試みたところ、強酸である王水系エッチャント（塩酸・硝酸の混酸）を用いても、ＺｎＧａ２Ｏ４結晶層はエッチングされなかった。このように、ＺｎＧａ２Ｏ４層は、非晶質および結晶質のいずれにおいても、湿式法により適正にパターン化することは難しいという問題がある。このため、湿式法を含む実用的な製造プロセスで、ＺｎＧａ２Ｏ４層を有するＴＦＴを製造することは難しいと考えられる。
【0027】
本願発明者は、このような問題に気付き、湿式法を用いて、ＺｎＧａＯ系の酸化物半導体層をパターン化する方策について、鋭意研究開発を実施してきた。そして、本願発明者は、ＺｎＧａＯ系に含まれる亜鉛の量を、化学量論組成であるＺｎＧａ２Ｏ４（Ｚｎ＝３３ｍｏｌ％）よりも高めた場合、結晶サイズが微細化され、特定の方向に強く配向されたＺｎＧａ２Ｏ４構造のナノ結晶が得られることを見出した。
【0028】
また、本願発明者は、そのような微細な結晶により構成されるＺｎＧａＯ系酸化物半導体の膜（以下、「ＺｎＧａＯナノ結晶化膜」と称する）は、前述の湿式エッチング工程により適正にエッチング加工できること、および前述の剥離工程において、剥離液に対して有意に耐性を有することを見出した。
【0029】
ただし、その後の研究により、ＺｎＧａＯナノ結晶化膜を活性層に用いたＴＦＴは、ＺｎＧａＯ非晶質膜を活性層に用いたＴＦＴに比べ、電界効果移動度および光照射下での特性安定性に劣ることが判明した。
【0030】
この新たに生じた問題に対し、本願発明者は、さらなる検討を進めた。そして、活性層をＺｎＧａＯ非晶質膜と、ＺｎＧａＯナノ結晶化膜からなる２層構造とすることにより、ＴＦＴ特性および光照射下での特性安定性が有意に改善できることを見出し、本願発明に至った。
【0031】
すなわち、本発明の一実施形態では、ボトムゲート型の薄膜トランジスタであって、
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタが提供される。
ゲート電極の上に配置されたゲート絶縁膜と、
該ゲート絶縁膜の上に配置された酸化物半導体層と、
前記酸化物半導体層と電気的に接触する第１の電極および第２の電極と、
を有し、
前記酸化物半導体層は、複数の膜で構成され、前記ゲート電極から近い順に、第１の膜および第２の膜を有し、
前記第１の膜は、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物を有し、主として非晶質ＺｎＧａＯを含み、
前記第２の膜は、前記第１の膜と実質的に同じ組成を有し、主としてＺｎＧａ２Ｏ４構造のナノ結晶を含み、前記ナノ結晶の（２２０）面が、前記酸化物半導体層の厚さ方向に垂直に配向している、薄膜トランジスタが提供される。
【0032】
本願において、「ナノ結晶」とは、「シェラー径」が５ｎｍ以下の結晶を意味する。
【0033】
また、「シェラー径」とは、Ｘ線回折結果から、下記の（１）式（シェラーの式）により求められる結晶子径Ｌを意味し、
Ｌ＝Ｋλ／（βｃｏｓθ） （１）式
ここで、Ｋはシェラー定数、λはＸ線波長、βは半値幅、θはピーク位置である。例えば、Ｘ線波長λが０．１５４ｎｍのとき、シェラー定数Ｋは０．９となる。
Ｌ＝Ｋλ／（βｃｏｓθ） （１）式
ここで、Ｋはシェラー定数、λはＸ線波長、βは半値幅、θはピーク位置である。例えば、Ｘ線波長λが０．１５４ｎｍのとき、シェラー定数Ｋは０．９となる。
【0034】
また、本願において、２つの膜の組成が「実質的に同じ」とは、一方の膜における各主要成分元素の濃度が、他方の膜における同じ主要成分元素の±濃度の２％以内に含まれることを意味する。ＺｎＧａＯ系酸化物の場合、主要成分元素は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）および酸素（Ｏ）である。
【0035】
本発明の一実施形態では、酸化物半導体層は、少なくとも２つの膜で構成される。すなわち、酸化物半導体層は、下側の第１の膜と、上側の第２の膜とを有する。
【0036】
第１の膜と第２の膜は、実質的に等しい組成を有する。すなわち、第１の膜および第２の膜は、それぞれ、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比（以下、「Ｚｎ／（Ｇａ＋Ｚｎ）」で表す）が３５％以上、５０％未満のＺｎＧａＯ系酸化物で構成される。
【0037】
ただし、第１の膜は、ＺｎＧａＯ非晶質膜である。「ＺｎＧａＯ非晶質膜」とは、主として非晶質ＺｎＧａＯにより構成される膜という意味であり、具体的には、ＸＲＤ２θ／θ測定において、膜に由来した回折ピークが確認されない膜、あるいは膜断面において、膜全体に占める非晶質相の割合が８０％以上である膜として定義される。
【0038】
一方、第２の膜は、ＺｎＧａＯナノ結晶化膜である。「ＺｎＧａＯナノ結晶化膜」とは、主としてＺｎＧａ２Ｏ４構造のナノ結晶により構成される膜という意味であり、具体的には、ＸＲＤ２θ／θ測定において、前述のナノ結晶に当てはまる回折ピークが確認される膜、あるいは膜断面において、膜全体に占めるナノ結晶相の割合が８０％以上である膜として定義される。
【0039】
すなわち、第１の膜は、ＺｎＧａＯナノ結晶を、第２の膜は非晶質ＺｎＧａＯをそれぞれ局所的に含んでも良いが、第１の膜に含まれるＺｎＧａＯ非晶質相の割合は、第２の膜に比べて有意に高く、反対に第２の膜に含まれるＺｎＧａＯナノ結晶相の割合は、第１の膜に比べて有意に高い。
【0040】
ＺｎＧａＯ系酸化物層において、Ｚｎ／（Ｇａ＋Ｚｎ）を３５％以上とすることにより、前述のように、ＺｎＧａ２Ｏ４（２２０）面が、厚さ方向に垂直に配向したナノ結晶が得られる。さらに、膜に含まれる非晶質相とナノ結晶相の割合は、成膜時の酸素流量比により任意に制御できる。具体的には、酸素分圧を１ｖｏｌ％以下にした場合、主として非晶質のＺｎＧａＯにより構成される第１の膜が得られる。逆に、酸素分圧を１ｖｏｌ％超にした場合、主としてＺｎＧａＯナノ結晶により構成される第２の膜が得られる。すなわち、成膜時の酸素流量比を変えることにより、単一のスパッタリングターゲットならびに成膜装置を用いて、第１および第２の膜からなる２層構造の酸化物半導体層を、連続的に形成することができる。
【0041】
なお、ＺｎＧａＯ系酸化物において、Ｚｎ／（Ｇａ＋Ｚｎ）が５０％を超えると、酸素分圧を１ｖｏｌ％以下にしても、ＺｎＧａＯ非晶質膜を形成することは難しくなる。さらに後述するように、第１の膜および第２の膜において、Ｚｎ／（Ｇａ＋Ｚｎ）が５０％を超えると、ＴＦＴ特性ならびに光照射下での特性安定性が低下する。このため、本発明の一実施形態では、第１の膜および第２の膜は、Ｚｎ／（Ｇａ＋Ｚｎ）が５０％未満となるように調整される。
【0042】
本発明の一実施形態によるＴＦＴでは、酸化物半導体層の第１の膜は、ＺｎＧａＯ非晶質膜である。このため、第１の膜は、前述の湿式エッチング工程により、適正にエッチングすることができる。
【0043】
また、第２の膜は、ＺｎＧａＯナノ結晶化膜である。前述のように、第２の膜は、湿式エッチング工程により、適正にパターン化することができる。第２の膜は、さらにその後の剥離工程において、剥離液に対して有意な耐性を有する。このため、第１の膜の上に第２の膜を設置することにより、酸化物半導体層を湿式エッチングする際に、第２の膜を、第１の膜のバリア層として利用することができる。従って、非晶質の第１の膜が剥離液により溶解するという問題を有意に抑制することができる。
【0044】
以上の効果により、本発明の一実施形態によるＴＦＴでは、第１および第２の膜からなる２層構造の酸化物半導体層を、湿式処理を用いた実用的なプロセスにより、一括パターニングすることが可能である。
【0045】
また、本発明の一実施形態によるＴＦＴでは、酸化物半導体層は、電界効果移動度並びに光照射下での特性安定性が比較的優れる非晶質の第１の膜を有する。前述のとおり、第１の膜と第２の膜からなる酸化物半導体層は、単一ターゲットおよび成膜装置による連続形成と、湿式法による一括パターニングが可能である。従って、本発明の一実施形態によるＴＦＴでは、酸化物半導体層としてＺｎＧａＯナノ結晶化膜のみを適用した場合に比べて、大幅な工程追加を伴うことなく、ＴＦＴ特性ならびに光照射下での特性安定性を有意に改善することができる。
【0046】
また、本発明の一実施形態では、ボトムゲート型の薄膜トランジスタを製造する方法であって、
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を有する、工程と、
を有する、方法が提供される。
（Ｉ）基板の上に、所定のパターンのゲート電極およびゲート絶縁膜を設置する工程と、
（ＩＩ）前記ゲート絶縁膜の上に、２層構造の酸化物半導体層を設置する工程と、
（ＩＩＩ）前記酸化物半導体層を湿式法によりパターン化する工程と、
（ＩＶ）前記パターン化された酸化物半導体層と電気的に接続された、第１の電極および第２の電極を設置する工程と、
を有し、
前記（ＩＩ）の工程は、
（ＩＩ－ｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、Ｇａ（ガリウム）とＺｎ（亜鉛）の合計に対するＺｎのモル比が３５％以上、５０％未満のＺｎＧａＯ系酸化物の第１の膜を設置する工程であって、前記第１の膜は、主として非晶質ＺｎＧａＯを含む、工程と、
（ＩＩ－ｉｉ）ＺｎＧａＯ系酸化物のターゲットを用いたスパッタリングにより、前記第１の膜の上に、第２の膜を設置する工程であって、前記第２の膜は、前記第１の膜と実質的に同じ組成を有するが、主としてＺｎＧａ２Ｏ４構造のナノ結晶を有する、工程と、
を有する、方法が提供される。
【0047】
本発明の一実施形態による製造方法では、第１の膜および第２の膜は、同一の組成のターゲットを用いたスパッタリング法により成膜される。
【0048】
前述のように、ターゲットにおけるＺｎ／（Ｇａ＋Ｚｎ）を３５％以上とすることにより、酸素分圧が１ｖｏｌ％超の環境下で成膜した際に、膜に含まれる結晶を微細化させ、ＺｎＧａＯナノ結晶化膜を形成することができる。
【0049】
また、前述のように、ターゲットの組成が実質的に同じ場合であっても、スパッタの際の酸素分圧を制御することにより、膜に含まれるＺｎＧａＯ非晶質相とＺｎＧａＯナノ結晶相の割合を任意に調整することができる。
【0050】
従って、本発明の一実施形態による製造方法では、同一の装置内で、同一のターゲットを用い、スパッタリング処理を行う際に、酸素分圧を切り換えることにより、第１の膜と第２の膜とを連続的に形成することができる。この場合、ＴＦＴの製造工程の効率化や製造コストの抑制が可能となる。
【0051】
本発明の一実施形態による製造方法では、レジストを介した湿式エッチング工程において、酸化物半導体層を適正にパターン化することができる。また、その後、剥離液を用いてレジストを除去する工程において、酸化物半導体層が剥離液に溶解するという問題も、有意に抑制することができる。また、第１の膜と第２の膜の積層膜は湿式法による一括パターニングが可能であるため、ＴＦＴ製造工程の煩雑化による製造コスト上昇を伴わない。
【0052】
（本発明の一実施形態によるＴＦＴ）
次に、図面を参照して、本発明の一実施形態によるＴＦＴの一構成例について、より具体的に説明する。
次に、図面を参照して、本発明の一実施形態によるＴＦＴの一構成例について、より具体的に説明する。
【0053】
図４には、本発明の一実施形態によるＴＦＴの断面の一例を模式的に示す。
【0054】
図４に示すように、本発明の一実施形態によるＴＦＴ（以下、「第１のＴＦＴ」と称する）１００は、ボトムゲート型のＴＦＴとして構成される。
【0055】
具体的には、第１のＴＦＴ１００は、基板１１０の上に、バリア層１２０、ゲート電極１３０、ゲート絶縁膜１４０、酸化物半導体層１５０、第１の電極（ソースまたはドレイン）１６０、第２の電極（ドレインまたはソース）１６２、およびパッシベーション層１８０の各層が配置されて構成される。
【0056】
基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック基板、または樹脂基板などの絶縁基板である。また、基板１１０は、透明な基板であってもよい。
【0057】
バリア層１２０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、アルミナ、またはこれらの組み合わせなどで構成される。バリア層１２０は、多層構造であってもよい。
【0058】
ただし、バリア層１２０は必須の構成ではなく、不要な場合、省略してもよい。
【0059】
ゲート絶縁膜１４０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなど、無機絶縁材料で構成される。ゲート絶縁膜１４０は、多層構造であってもよい。
【0060】
酸化物半導体層１５０は、ＺｎＧａＯ系酸化物で構成される。酸化物半導体層１５０の厚さは、例えば、４０ｎｍ～１００ｎｍの範囲である。
【0061】
第１および第２の電極１６０、１６２、ならびにゲート電極１３０は、例えばチタン、モリブデン、アルミニウム、銅および銀のような金属、または他の導電性材料で構成される。第１および第２の電極１６０、１６２、ならびにゲート電極１３０は、多層構造であってもよい。
【0062】
パッシベーション層１８０は、素子を保護する役割を有し、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。パッシベーション層１８０は、多層構造であってもよい。
【0063】
ここで、第１のＴＦＴ１００において、酸化物半導体層１５０は、前述の特徴を有する。
【0064】
すなわち、酸化物半導体層１５０は、少なくとも第１の膜１５２および第２の膜１５４を有する。第１の膜１５２は、Ｚｎ／（Ｇａ＋Ｚｎ）が３５％以上、５０％未満であり、主として非晶質ＺｎＧａＯにより構成されるという特徴を有する。また、第２の膜１５４は、Ｚｎ／（Ｇａ＋Ｚｎ）が３５％以上、５０％未満であり、主としてＺｎＧａ２Ｏ４構造のナノ結晶により構成されるという特徴を有する。
【0065】
このため、酸化物半導体層１５０は、湿式エッチング法を含む実用的なプロセスにより、製造することができる。すなわち、酸化物半導体層１５０は、リソグラフィ法を用いた従来の湿式エッチング工程、およびフォトレジストに対する従来の湿式剥離工程を経て、一括パターニングすることができる。
【0066】
また、第１のＴＦＴ１００では、酸化物半導体層１５０は、非晶質の第１の膜１５２を有する。このため、第１のＴＦＴ１００では、酸化物半導体層１５０が第２の膜１５４のみで構成された場合に比べて、良好なＴＦＴ特性を得ることができる。
【0067】
なお、酸化物半導体層として、Ｚｎ／（Ｇａ＋Ｚｎ）＝３３％、すなわち化学量論組成のＺｎＧａ２Ｏ４の層を形成した場合、層の厚さに垂直な方向における結晶面は、ＺｎＧａ２Ｏ４［１１１］方向に配向される。
【0068】
これに対して、第１のＴＦＴ１００では、酸化物半導体層１５０の第２の膜１５４に含まれるナノ結晶は、厚さに垂直な方向における結晶面がＺｎＧａ２Ｏ４［２２０］方向に配向される。
【0069】
酸化物半導体層１５０において、第１の膜１５２の厚さは、例えば、２０ｎｍ～６０ｎｍの範囲である。
【0070】
第２の膜１５４は、第１の膜１５２と同様の厚さを有しても、異なる厚さを有してもよい。ただし、第２の膜１５４の厚さが２０ｎｍ未満では、十分な剥離液耐性を有しない。一方で、第１の膜１５２の厚さに対して第２の膜１５４の厚さが極端に厚くなると、第１のＴＦＴ１００の特性が低下するおそれがある。従って、第１の膜１５２の厚さに対する第２の膜１５４の厚さは、０．５～２．０の範囲であることが好ましい。
【0071】
（本発明の一実施形態によるＴＦＴの製造方法）
次に、図５を参照して、本発明の一実施形態によるＴＦＴの製造方法について説明する。
次に、図５を参照して、本発明の一実施形態によるＴＦＴの製造方法について説明する。
【0072】
図５には、本発明の一実施形態によるＴＦＴの製造方法（以下、「第１の製造方法」と称する）のフローを模式的に示す。
【0073】
図５に示すように、第１の製造方法は、
基板の上に、ゲート電極およびゲート絶縁膜を設置する工程（工程Ｓ１１０）と、
前記ゲート絶縁膜の上に、酸化物半導体層を設置する工程（工程Ｓ１２０）と、
前記酸化物半導体層をパターン化する工程（工程Ｓ１３０）と、
前記パターン化された酸化物半導体層の上に、第１の電極および第２の電極を設置する工程（工程Ｓ１４０）と、
を有する。
基板の上に、ゲート電極およびゲート絶縁膜を設置する工程（工程Ｓ１１０）と、
前記ゲート絶縁膜の上に、酸化物半導体層を設置する工程（工程Ｓ１２０）と、
前記酸化物半導体層をパターン化する工程（工程Ｓ１３０）と、
前記パターン化された酸化物半導体層の上に、第１の電極および第２の電極を設置する工程（工程Ｓ１４０）と、
を有する。
【0074】
以下、各工程について説明する。なお、ここでは、第１の製造方法により製造されるＴＦＴとして、前述の第１のＴＦＴ１００を想定する。従って、ＴＦＴの各部材を表す際には、図４に示した参照符号が使用される。
【0075】
（工程Ｓ１１０）
まず、基板１１０が準備される。基板１１０は、特に限られないが、例えば、ガラス基板などであってもよい。
まず、基板１１０が準備される。基板１１０は、特に限られないが、例えば、ガラス基板などであってもよい。
【0076】
基板１１０の上には、単層または複層のバリア層１２０が設置されていてもよい。バリア層１２０は、例えば、窒化ケイ素および／または酸化ケイ素で構成されてもよい。
【0077】
次に、基板１１０（またはバリア層１２０）の上に、ゲート電極用の材料が設置される。
【0078】
ゲート電極用の材料は、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミ（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）またはそれらを含む複合材料および／または合金で構成されてもよい。
【0079】
ゲート電極用の材料の設置方法は、特に限られない。ゲート電極用の材料は、スパッタ法および蒸着法など、従来の成膜方法により形成されてもよい。
【0080】
その後、ゲート電極用の材料をパターン処理することにより、ゲート電極１３０が形成される。なお、ゲート電極１３０は、積層膜であってもよい。
【0081】
ゲート電極１３０の厚さは、例えば、３０ｎｍから６００ｎｍの範囲である。
【0082】
次に、ゲート電極１３０上にゲート絶縁膜１４０が成膜される。ゲート絶縁膜１４０は、酸化ケイ素や窒化ケイ素等で構成されてもよい。
【0083】
ゲート絶縁膜１４０の成膜方法は、特に限られない。ゲート絶縁膜１４０は、例えば、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜してもよい。ゲート絶縁膜１４０の厚さは、例えば、３０ｎｍから６００ｎｍの範囲である。
【0084】
その後、ゲート絶縁膜１４０に、ゲート電極１３０に対するコンタクトホールを形成してもよい。
【0085】
図６には、工程Ｓ１１０後に得られる断面構造の一例を模式的に示した。
【0086】
（工程Ｓ１２０）
次に、ゲート絶縁膜１４０の上に、未パターン化状態の酸化物半導体層（以下「未処理膜」と称する）が設置される。
次に、ゲート絶縁膜１４０の上に、未パターン化状態の酸化物半導体層（以下「未処理膜」と称する）が設置される。
【0087】
図７には、ゲート絶縁膜１４０の上に未処理膜１４９が設置された状態の一例を模式的に示す。
【0088】
未処理膜１４９は、下側の第１の未処理膜１４９Ａと、上側の第２の未処理膜１４９Ｂとを有する。
【0089】
第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂは、いずれもＺｎ／（Ｇａ＋Ｚｎ）が３５％以上、５０％未満のＺｎＧａＯ系材料で構成される。ただし、第１の未処理膜１４９Ａは、ＺｎＧａＯ非晶質膜で構成される。一方、第２の未処理膜１４９Ｂは、ＺｎＧａＯナノ結晶化膜で構成される。
【0090】
未処理膜１４９は、例えば、スパッタリング法を用いて成膜される。スパッタリングターゲットとしては、例えば、Ｚｎ／（Ｇａ＋Ｚｎ）が３５％以上、５０％未満のＺｎＧａＯ系材料が使用される。
【0091】
なお、第１の未処理膜１４９Ａと第２の未処理膜１４９Ｂは、同一のターゲットを使用して、連続的に成膜されてもよい。
【0092】
この場合、スパッタリング処理の際の酸素分圧を制御することにより、同一の装置内で、同一のターゲットを用いて、第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂを連続的に形成することができる。
【0093】
例えば、第１の未処理膜１４９Ａは、酸素濃度が１ｖｏｌ％以下の雰囲気で成膜される。一方、第２の未処理膜１４９Ｂは、酸素濃度が１ｖｏｌ％超の雰囲気で成膜される。第２の未処理膜１４９Ｂは、酸素濃度が５ｖｏｌ％以上、例えば１０ｖｏｌ％以上の雰囲気で成膜されてもよい。
【0094】
ここで、第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂの成膜の際に、基板１１０は加熱しないことが好ましい。
【0095】
ＺｎＧａＯ系酸化物中の亜鉛は、揮発しやすく、基板１１０を加熱した状態で第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂを成膜すると、亜鉛成分のみが揮発してしまう傾向があるためである。この場合、得られる第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂの組成が所望の範囲からずれてしまう可能性が高くなる。さらに、基板加熱により膜の結晶化が促進されてしまうため、基板１１０を加熱した状態で第１の未処理膜１４９Ａを成膜した場合、酸素濃度が１ｖｏｌ％以下の雰囲気で成膜しても、非晶質膜が得られない。
【0096】
これに対して、基板１１０を加熱せずに第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂを成膜した場合、スパッタリングターゲットの組成とほぼ等しい組成かつ、非晶質膜である第１の未処理膜１４９Ａと、ナノ結晶化膜である第２の未処理膜１４９Ｂを得ることができる。
【0097】
なお、前述のように、本工程で成膜される第２の未処理膜１４９Ｂにおいて、含まれるナノ結晶は、厚さに垂直な方向における結晶面がＺｎＧａ２Ｏ４［２２０］方向に配向される。
【0098】
第１の未処理膜１４９Ａの厚さは、例えば、２０ｎｍ～６０ｎｍの範囲である。
【0099】
第２の未処理膜１４９Ｂは、第１の未処理膜１４９Ａと同様の厚さを有しても、異なる厚さを有してもよい。ただし、第２の未処理膜１４９Ｂの厚さが２０ｎｍ未満の場合、未処理膜１４９は十分な剥離液耐性を有しない。一方で、第１の未処理膜１４９Ａの厚さに対して第２の未処理膜１４９Ｂの厚さが極端に厚くなると、製造されるＴＦＴの特性が低下するおそれがある。従って、第１の未処理膜１４９Ａの厚さに対する第２の未処理膜１４９Ｂの厚さは、０．５～２．０の範囲であることが好ましい。
【0100】
未処理膜１４９全体の厚さは、特に限られないが、例えば、４０ｎｍ～１００ｎｍの範囲である。
【0101】
未処理膜１４９の成膜後、３００℃以上で、基板１１０のアニール処理を実施してもよい。
【0102】
アニール温度は３５０～４００℃が望ましい。これは３５０℃以上でのアニール処理により、次工程Ｓ１３０の剥離工程において、未処理膜１４９の剥離液耐性がさらに向上するからである。一方で、アニール温度が４００℃を超えると、基板の変形によるパターンズレや、下層からの不純物拡散等が生じ得る。またアニール処理は、大気、酸素、窒素、真空、いずれの雰囲気内で行ってもよいが、生産コストの観点からは、真空装置や、雰囲気置換が必要ない大気雰囲気で実施することが望ましい。
【0103】
（工程Ｓ１３０）
次に、未処理膜１４９がパターン処理される。これにより、所定のパターンを有する酸化物半導体層１５０が得られる。
次に、未処理膜１４９がパターン処理される。これにより、所定のパターンを有する酸化物半導体層１５０が得られる。
【0104】
ここで、未処理膜１４９は、第１の未処理膜１４９Ａおよび第２の未処理膜１４９Ｂの２層構造を有する。第２の未処理膜１４９Ｂは、酸には可溶であるが、剥離液に対して耐性を有するナノ結晶化膜である。
【0105】
このため、第１の製造方法では、未処理膜１４９のパターン処理として、湿式法を適用することができる。すなわち、第１の製造方法では、未処理膜１４９のパターン処理において、前述の図１～図３に示したような、湿式のエッチング工程および剥離工程による、一括パターニングを実施できる。
【0106】
未処理膜１４９のエッチャントは、特に限られないが、例えば、シュウ酸溶液が使用されてもよい。また、フォトレジストの剥離液には、例えば、ジメチルスルホキシドとＮ－メチル－２－ピロリドンの混合液などを使用することができる。これらのエッチャントおよび剥離液は、リソグラフィ法を用いた湿式パターン処理方法において、一般的に使用されるものである。
【0107】
図８には、未処理膜１４９がパターン化され、第１の膜１５２および第２の膜１５４を有する酸化物半導体層１５０が形成された状態を模式的に示す。
【0108】
（工程Ｓ１４０）
次に、酸化物半導体層１５０の上に、第１の電極１６０および第２の電極１６２用の導電膜が設置され、パターン化される。第１の電極１６０および第２の電極１６２は、それぞれ、例えばドレイン電極およびソース電極であり、あるいはその逆である。
次に、酸化物半導体層１５０の上に、第１の電極１６０および第２の電極１６２用の導電膜が設置され、パターン化される。第１の電極１６０および第２の電極１６２は、それぞれ、例えばドレイン電極およびソース電極であり、あるいはその逆である。
【0109】
第１の電極１６０および第２の電極１６２の導電膜は、酸化物半導体層１５０の少なくとも一部とオーミック接触するように設置され、パターン化される。
【0110】
ここで、導電膜のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用できる。前述のように、酸化物半導体層１５０の第２の膜１５４は、電極のパターン処理の過程で使用される一般的なレジスト剥離液に対して、耐性を有するためである。
【0111】
第１の電極１６０および第２の電極１６２は、それぞれ、クロム、モリブデン、アルミ、銅、銀、タンタル、チタン、またはそれらを含む複合材料および／または合金であってもよい。また、第１の電極１６０および第２の電極１６２は、積層膜であってもよい。
【0112】
なお、第１の電極１６０および第２の電極１６２は、ゲート電極１３０と同様、透明導電膜とすることも可能である。
【0113】
図９には、酸化物半導体層１５０と接触するように、第１の電極１６０および第２の電極１６２が設置された状態を模式的に示す。
【0114】
その後、必要な場合、第１の電極１６０および第２の電極１６２の上に、パッシベーション層１８０が設置される（前述の図４参照）。
【0115】
パッシベーション層１８０は、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法などの成膜技術を用いて成膜してもよい。
【0116】
パッシベーション層１８０の厚さは、例えば、３０ｎｍから６００ｎｍの範囲である。
【0117】
その後、必要な場合、第１の電極１６０、第２の電極１６２、およびゲート電極１３０へのコンタクトが可能となるよう、パッシベーション層１８０およびゲート絶縁膜１４０を貫通するコンタクトホール１８５が形成されてもよい。
【0118】
以上の工程により、第１のＴＦＴ１００を製造することができる。
【0119】
第１の製造方法では、未処理膜１４９をパターン処理する際に、従来の湿式法が適用できる。このため、第１の製造方法では、未処理膜１４９のパターン処理に乾式プロセスを適用する必要がなくなり、より生産性に優れるプロセスで、ＴＦＴを製造することができる。
【0120】
以上、本発明の一実施形態について説明した。しかしながら、上記記載は、単なる一例であって、本発明の一実施形態によるＴＦＴおよびその製造方法は、前述のような特徴を有する２層構造の酸化物半導体層が使用される限り、別の構成を有してもよい。
【実施例0121】
次に、本発明の一実施例について説明する。なお、以下の記載において、例３１は、実施例であり、例４１～例４２は、比較例である。
【0122】
（例１）
以下に示す方法で、厚さ０．７ｍｍ、２０ｍｍ角の石英基板上にＺｎＧａＯ系酸化物の層を形成した。
以下に示す方法で、厚さ０．７ｍｍ、２０ｍｍ角の石英基板上にＺｎＧａＯ系酸化物の層を形成した。
【0123】
０．５Ｐａに減圧されたチャンバ内で、石英基板の一方の表面に、ＲＦマグネトロンスパッタリング法により、ＺｎＧａＯ系酸化物の層を成膜した。ターゲットには、直径が５０．８ｍｍのＺｎＧａＯターゲットを使用した。ＺｎＧａＯターゲットにおいて、Ｚｎ／（Ｇａ＋Ｚｎ）は、４０％とした。
【0124】
供給ガスは、酸素とアルゴンの混合ガスとし、酸素分圧は、１０ｖｏｌ％とした。ＲＦパワーは、２００Ｗとした。なお、成膜の際に、石英基板は加熱していない。
【0125】
ＺｎＧａＯ系酸化物の層の厚さは、１５０ｎｍ（目標値）とした。
【0126】
成膜後に、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１」と称する）が得られた。
【0127】
（例１１）
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１１」と称する）を調製した。
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１１」と称する）を調製した。
【0128】
ただし、このサンプル１１では、ターゲットとして、Ｚｎ／（Ｇａ＋Ｚｎ）が３３％のＺｎＧａＯを使用した。
【0129】
（例１２）
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１２」と称する）を調製した。
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１２」と称する）を調製した。
【0130】
ただし、このサンプル１２では、ターゲットとして、Ｚｎ／（Ｇａ＋Ｚｎ）が５０％のＺｎＧａＯを使用した。
【0131】
（例１３）
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１３」と称する）を調製した。
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル１３」と称する）を調製した。
【0132】
ただし、このサンプル１３では、ターゲットとして、Ｚｎ／（Ｇａ＋Ｚｎ）が２５％のＺｎＧａＯを使用した。
【0133】
（例２１）
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２１」と称する）を調製した。
例１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２１」と称する）を調製した。
【0134】
ただし、このサンプル２１では、供給される混合ガスに含まれる酸素分圧を１ｖｏｌ％とした。
【0135】
（例２２）
例１１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２２」と称する）を調製した。
例１１と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２２」と称する）を調製した。
【0136】
ただし、このサンプル２２では、供給される混合ガスに含まれる酸素分圧を１ｖｏｌ％とした。
【0137】
（例２３）
例１２と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２３」と称する）を調製した。
例１２と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２３」と称する）を調製した。
【0138】
ただし、このサンプル２３では、供給される混合ガスに含まれる酸素分圧を１ｖｏｌ％とした。
【0139】
（例２４）
例１３と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２４」と称する）を調製した。
例１３と同様の方法により、ＺｎＧａＯ系酸化物の層を有する石英基板（以降、「サンプル２４」と称する）を調製した。
【0140】
ただし、このサンプル２４では、供給される混合ガスに含まれる酸素分圧を１ｖｏｌ％とした。
【0141】
（Ｘ線回折分析）
上記方法で調製された各サンプルを用いて、Ｘ線回折２θ／θ測定を行った。
上記方法で調製された各サンプルを用いて、Ｘ線回折２θ／θ測定を行った。
【0142】
得られた回折結果をまとめて図１０に示す。なお、図１０では、サンプルの組成とサンプルを調製する際の酸素分圧との関係が把握できるよう、結果をマトリクスにして示した。なお、各結果において、２θが約２０゜付近のピークは、ＺｎＧａＯ系酸化物の層ではなく、石英基板に起因するものである。
【0143】
得られた結果から、酸素分圧が１０ｖｏｌ％の場合、いずれのサンプルにおいても、ピークが認められており、結晶化膜であることがわかる。
【0144】
得られたピークは、いずれもＺｎＧａ２Ｏ４由来のものであった。
【0145】
一方、酸素分圧が１ｖｏｌ％と低い場合、サンプル２３を除き、いずれのサンプルにおいても、有意なピークは認められず、非晶質膜であることがわかる。なお、Ｚｎ量が高いサンプル２３（Ｚｎ／（Ｇａ＋Ｚｎ）＝５０％）においては、酸素分圧が１ｖｏｌ％であっても、結晶化膜が得られることがわかった。
【0146】
サンプル１１では、低角側から、それぞれ、ＺｎＧａ２Ｏ４の（１１１）、（２２２）、（３３３）面に対応する２θ位置で、鋭いピークが観測された。すなわちサンプル１１のＺｎ２Ｇａ４Ｏ層は、厚さ方向に対し垂直な結晶面が、［１１１］方向に強く配向していることがわかった。また（１）式を用いて算出したサンプル１１のシェラー径は、３６ｎｍ程度であった。
【0147】
一方、サンプル１１よりもＺｎ比を高めたサンプル１およびサンプル１２では、２θが３１°付近に、ブロードなピークが検出された。この２θは、ＺｎＧａ２Ｏ４（２２０）面に対応する。すなわち、サンプル１およびサンプル１２では、酸化物層の厚さ方向に垂直な結晶面が、ＺｎＧａ２Ｏ４［２２０］方向に配向しており、サンプル１１とは配向性が異なっていることがわかった。またサンプル１１と同様に算出した、サンプル１およびサンプル１２のシェラー径は、約４ｎｍ程度であり、ナノ結晶が得られていることがわかった。
【0148】
さらに、サンプル１１よりもＺｎ比が低いサンプル１３では、サンプル１１と同様、ＺｎＧａ２Ｏ４［１１１］に対応する２θの位置に、わずかなピークが検出された。すなわち、サンプル１３は、酸化物層に含まれる結晶の配向方向は、サンプル１１と同じであるものの、結晶性が低いと言える。
【0149】
上記の結果から、化学量論組成よりもＺｎ比が高いＺｎＧａＯ系酸化物層を含むサンプル１およびサンプル１１では、ＺｎＧａ２Ｏ４ナノ結晶が得られ、該ナノ結晶は、酸化物層の厚さ方向に垂直な結晶面が［２２０］に配向していることが確認された。
【0150】
以下の表１には、各サンプルの作製条件およびＸ線回折分析の結果をまとめて示した。
【0151】
【表1】
（例１Ａ）
前述の例１と同様の方法により、基板上にＺｎＧａＯ系酸化物の層を形成した。
【0152】
ただし、この例１Ａでは、基板として、膜厚１５０ｎｍの熱酸化膜付きのＳｉ基板（厚さ０．６ｍｍ、２５ｍｍ角）を使用した。また、ＺｎＧａＯ系酸化物の層の厚さは、５０ｎｍ（目標値）とした。
【0153】
得られたサンプルを、「サンプル１Ａ」と称する。
【0154】
（例１１Ａ）
例１１Ａでは、例１Ａと同様の方法により、サンプル（「サンプル１１Ａ」と称する）を作製した。
例１１Ａでは、例１Ａと同様の方法により、サンプル（「サンプル１１Ａ」と称する）を作製した。
【0155】
ただし、この例１１Ａでは、ＺｎＧａＯ系酸化物の成膜条件として、前述の例１１に記載の条件を採用した。従って、サンプル１１Ａは、サンプル１１とは、基板およびＺｎＧａＯ系酸化物の膜厚のみが異なっている。
【0156】
（透過型電子顕微鏡（ＴＥＭ）観察および電子線回折分析）
サンプル１Ａおよびサンプル１１Ａを用いて、ＴＥＭ観察および電子線回折分析を実施した。
サンプル１Ａおよびサンプル１１Ａを用いて、ＴＥＭ観察および電子線回折分析を実施した。
【0157】
【0158】
さらに、図１３および図１４には、それぞれ、図１１および図１２に示したＺｎＧａＯ系酸化物層の断面ＴＥＭ像に対応する電子線回折像を示す。これら断面方向の電子線回折像は、断面に垂直な（すなわち紙面奥行方向に平行な）結晶面での干渉により得られる。
【0159】
図１１の断面ＴＥＭ像に示すように、サンプル１Ａでは、層の成膜初期（熱酸化シリコン膜との界面付近）から、緻密なナノ結晶が、比較的均一に形成されていることが分かる。一方、図１２に示すように、サンプル１１Ａでは、成膜初期では非晶質のＺｎＧａＯ系酸化物層が形成されており、膜厚の半分を過ぎたあたりから、部分的に比較的大きな結晶粒が成長していることがわかる。
【0160】
これは、スパッタ成膜に伴う基板温度の上昇により、結晶化が促進されたためであると考えられる。すなわち、サンプル１１ＡのＺｎＧａＯ系酸化物層に比べて、Ｚｎ比を増やしたサンプル１ＡのＺｎＧａＯ系酸化物層は、より低いエネルギーで結晶化しているといえる。換言すれば、Ｚｎ比を増やしたことにより、層の結晶化が促進され、その結果、緻密なナノ結晶を含むＺｎＧａＯ系酸化物層が得られたと考えられる。
【0161】
さらに、図１３に示すように、サンプル１Ａの断面における電子線回折像には、中心に位置する透過光を挟んで上下方向に、強い回折スポットの組が認められた。この方向は、ＺｎＧａＯ系酸化物層の膜厚方向と同じである。またこれらの回折スポットは、ＺｎＧａ２Ｏ４（２２０）面に対応することがわかった。すなわち、サンプル１ＡのＺｎＧａＯ系酸化物層では、ＺｎＧａ２Ｏ４（２２０）面が、膜厚方向に垂直に強く配向している。この結果は、同条件で成膜したサンプル１のＸＲＤ２θ／θ測定結果と一致している。配向性が強いということは、含まれる結晶面の向きが揃っていること、すなわち、結晶性が均一であることを意味する。
【0162】
一方、図１４に示すように、サンプル１１Ａの断面における電子線回折像には、ＺｎＧａ２Ｏ４［１１１］方向の結晶面に対応する回折スポットが認められたものの、図１３に示したサンプル１Ａの場合のような強い配向は認められなかった。サンプル１１ＡのＺｎＧａＯ系酸化物層は、サンプル１ＡのＺｎＧａＯ系酸化物層に比べ配向性が弱いと言える。
【0163】
サンプル１１Ａと同条件でＺｎＧａＯ系酸化物層を成膜したサンプル１１では、前述のようにＸＲＤ２θ／θ測定において、ＺｎＧａＯ系酸化物層の膜厚方向に垂直な結晶面が強く［１１１］配向していることが確認されており、断面電子線回折の結果と矛盾する。これは、サンプル１１では、ＺｎＧａＯ系酸化物層の膜厚が１５０ｎｍであるのに対し、サンプル１１Ａの場合、膜厚が５０ｎｍと薄いためであると考えられる。図１２の断面ＴＥＭ像に示すように、サンプル１１Ａでは、成膜途中からＺｎＧａＯ系酸化物層が結晶化しており、膜厚が厚くなるにつれて、［１１１］方向に配向成長していくと予想される。すなわち、化学量論組成のＺｎＧａ２Ｏ４層を、室温成膜により結晶化させた場合、結晶性は膜厚に大きく依存する。
【0164】
このように、Ｚｎ／（Ｇａ＋Ｚｎ）をＺｎＧａ２Ｏ４の化学量論組成である３３％から、４０％以上に増やすことにより、成膜初期から、緻密で均質なナノ結晶が形成されることが確認された。このようなＺｎＧａＯ系酸化物層の構造的特徴は、本発明の効果を得るために重要な要素である。
【0165】
（例１Ｂ）
前述の例１と同様の方法により、基板上にＺｎＧａＯ系酸化物の層を形成した。
前述の例１と同様の方法により、基板上にＺｎＧａＯ系酸化物の層を形成した。
【0166】
ただし、この例１Ｂでは、基板として、無アルカリガラス基板（厚さ０．７ｍｍ、４０ｍｍ角）を使用した。
【0167】
得られたサンプルを、「サンプル１Ｂ」と称する。
【0168】
（例１１Ｂ～例１３Ｂ）
例１１Ｂ～例１３Ｂでは、それぞれ、例１Ｂと同様の方法により、サンプル（それぞれ、「サンプル１１Ｂ」～「サンプル１３Ｂ」と称する）を作製した。
例１１Ｂ～例１３Ｂでは、それぞれ、例１Ｂと同様の方法により、サンプル（それぞれ、「サンプル１１Ｂ」～「サンプル１３Ｂ」と称する）を作製した。
【0169】
ただし、これらの例１１Ｂ～例１３Ｂでは、ＺｎＧａＯ系酸化物の成膜条件として、それぞれ、前述の例１１～例１３に記載の条件を採用した。またＺｎＧａＯ層の膜厚は、５０ｎｍ（目標値）とした。さらに、サンプル１１Ｂ～サンプル１３Ｂは、成膜後に大気中で３５０℃、１時間のアニール処理を行った。従って、サンプル１１Ｂは、サンプル１１とは、基板およびＺｎＧａＯ系酸化物層の膜厚、アニール処理の有無が異なっている。他のサンプル１２Ｂおよびサンプル１３Ｂにおいても同様である。
【0170】
（例２１Ｂ～例２４Ｂ）
例２１Ｂ～例２４Ｂでは、例１Ｂと同様の方法により、サンプル（それぞれ、「サンプル２１Ｂ」～「サンプル２４Ｂ」と称する）を作製した。
例２１Ｂ～例２４Ｂでは、例１Ｂと同様の方法により、サンプル（それぞれ、「サンプル２１Ｂ」～「サンプル２４Ｂ」と称する）を作製した。
【0171】
ただし、これらの例２１Ｂ～例２４Ｂでは、ＺｎＧａＯ系酸化物の成膜条件として、それぞれ、前述の例１１～例１４に記載の条件を採用した。
【0172】
（パターン処理可能性の評価）
次に、サンプル１Ｂ、サンプル１１Ｂ～１３Ｂ、およびサンプル２１Ｂ～サンプル２４Ｂを用いて、フォトリソグラフィ法による湿式パターン化処理を実施した。
次に、サンプル１Ｂ、サンプル１１Ｂ～１３Ｂ、およびサンプル２１Ｂ～サンプル２４Ｂを用いて、フォトリソグラフィ法による湿式パターン化処理を実施した。
【0173】
【0174】
すなわち、まず、それぞれのサンプルの上にパターン化されたレジストを設置し、このレジストをマスクとして、湿式エッチングを実施した。次に、湿式法で、レジストを剥離した。
【0175】
湿式エッチングは、４０℃に加熱したシュウ酸溶液（ＩＴＯ－０７Ｎ；関東化学社製）中に、サンプルを浸漬させることにより実施した。また、レジストを剥離する際の剥離処理は、８０℃に加熱した剥離液中に、サンプルを浸漬させることにより実施した。剥離液には、ジメチルスルホキシド（６０ｗｔ％）とＮ－メチル－２－ピロリドン（４０ｗｔ％）の混合液（剥離液１０４；東京応化工業株式会社製）を使用した。
【0176】
パターン処理後に、顕微鏡により、ＺｎＧａＯ層の状態を評価した。
【0177】
以下の表２には、各サンプルにおいて得られた結果をまとめて示す。表２中の「湿式エッチング処理」の欄には、所望のパターンが適正に形成された場合を○とし、そうでない場合を×として判定した結果を示す。また、「湿式剥離処理」の欄には、剥離液含浸によるＺｎＧａＯ層の消失や、損傷が認められた場合を×とし、そうでない場合を○として判定した結果を示す。
【0178】
【表2】
表２に示すように、サンプル２１Ｂ～２４Ｂについては、ＺｎＧａＯ系酸化物層のＺｎ／（Ｇａ＋Ｚｎ）の値に関わらず、適切な形状に湿式エッチングすることが可能であった。しかしながら、サンプル２１Ｂ～２４Ｂでは、その後の湿式剥離処理により、ＺｎＧａＯ系酸化物層の溶解による消失や、部分的な損傷が確認された。
【0179】
前述のように、サンプル２１、２２、２３では、ＸＲＤ２θ／θ測定において回折ピークが確認されなかった。従って、同条件で成膜したサンプル２１Ｂ、２２Ｂ、２３ＢのＺｎＧａＯ系酸化物層は、非晶質であるため、酸による湿式エッチングは容易であるが、剥離液耐性を有しない。一方、サンプル２４は、ＸＲＤ２θ／θ測定において回折ピークが確認されていることから、サンプル２４ＢのＺｎＧａＯ系酸化物層は、結晶質を含むと考えられる。しかしながら、サンプル２４ＢのＺｎＧａＯ系酸化物層では、剥離液含浸後にパターンが消失しなかったものの、不均一な膜の凹凸、表面荒れが発生した。これは、ＺｎＧａＯ系酸化物層の結晶化が不十分であり、結晶化していない非晶質領域が、部分的に剥離液に浸食されたためであると考えられる。
【0180】
１０ｖｏｌ％の酸素分圧でＺｎＧａＯ系酸化物層の成膜を行ったサンプル１１Ｂでは、湿式エッチング後、本来エッチングされるはずの領域、すなわち図２におけるレジスト３が被覆されていない領域において、部分的にエッチング残りが確認された。また、湿式剥離処理後は、前述のサンプル２４Ｂと同様に、不均一な膜の凹凸や、表面荒れが発生した。
【0181】
さらに、表２には示していないが、サンプル１１ＢにおけるＺｎＧａＯ系酸化物層の厚さをより厚くしたサンプル（サンプル１１Ｂ'と称する）を作製し、同様のパターン処理を行った。その結果、サンプル１１Ｂ'のＺｎＧａＯ系酸化物層は、湿式エッチングにおいて、シュウ酸溶液はおろか、４０℃に加熱した王水系エッチャント（混酸ＩＴＯ－０２；関東化学社製）に含浸させた場合も、ほとんどエッチングされなかった。
【0182】
前述の通り、従来のＺｎＧａ２Ｏ４スピネル結晶層は、非常に高い化学的耐久性を有するため、酸によるエッチングが困難である。事実、サンプル１１Ｂ'は強酸によるエッチングも不可であった。一方で、サンプル１１ＡのＴＥＭ像（図１２）に示したように、Ｚｎ／（Ｇａ＋Ｚｎ）＝３３％のＺｎＧａＯ系酸化物層は、室温成膜で結晶化させた場合、結晶性が膜厚に方向に不均一となる。従って、膜厚が薄く、表層が十分に結晶化していないサンプル１１ＢのＺｎＧａＯ系酸化物層では、パターン処理の際に、非晶質領域が選択的に酸および剥離液に溶解する一方、粗大なＺｎＧａ２Ｏ４結晶部は溶解されず、前述のようなエッチング残りや、表面荒れが発生したと考えられる。
【0183】
サンプル１Ｂおよびサンプル１２Ｂは、ＺｎＧａＯ系酸化物層の湿式エッチングが正常に行われ、かつ剥離液含浸による溶解や損傷も見られず、適切なパターンが得られた。一方、サンプル１３Ｂは、湿式エッチングは問題なく行えたものの、湿式剥離処理後は、サンプル１１Ｂおよび２４Ｂと同様に、不均一な膜の凹凸や、表面荒れが発生した。
【0184】
上記の通り、サンプル１Ｂおよびサンプル１２Ｂでのみ、「湿式エッチング処理」および「湿式剥離処理」により、適正にＺｎＧａＯ系酸化物層のパターン処理を行えることが確認された。
【0185】
この結果は、前述のように、Ｚｎ／（Ｇａ＋Ｚｎ）を化学量論組成である３３％から、４０％以上に増やし、高酸素分圧で成膜した場合、緻密で均質なナノ結晶が得られるためであると考えられる。
【0186】
【0187】
具体的には、まず、縦４０ｍｍ、横４０ｍｍ、厚さ０．５ｍｍのガラス基板（無アルカリガラス）を準備した。次に、ガラス基板の上に、バリア膜を成膜した。バリア膜は、窒化ケイ素（下側）と、酸化ケイ素（上側）の２層構造とし、プラズマＣＶＤ法により成膜した。成膜の際に、ガラス基板を３５０℃に加熱した。窒化ケイ素層および酸化ケイ素層の厚さは、いずれも１００ｎｍ（目標値）とした。
【0188】
次に、ＤＣマグネトロンスパッタリング法により、バリア層の上にゲート電極用金属膜を形成した。金属膜は、金属チタン（Ｔｉ）とし、厚さは、１００ｎｍ（目標値）とした。その後、金属膜を通常のフォトレジスト法、およびＣＦ４／Ｏ２プラズマ処理により、乾式エッチングし、パターン化されたゲート電極を形成した。
【0189】
次に、プラズマＣＶＤ法により、ゲート電極の上にゲート絶縁膜を形成した。ゲート絶縁膜は、酸化ケイ素とし、厚さは、２００ｎｍ（目標値）とした。これにより、前述の図６に示したような層構成が得られた。
【0190】
次に、ＲＦマグネトロンスパッタリング法により、ゲート絶縁膜の上に、酸化物半導体製の未処理膜を形成した。
【0191】
まず、第１の未処理膜を成膜した。
【0192】
ガラス基板を０．５Ｐａに減圧されたチャンバに入れ、ＲＦマグネトロンスパッタリング法により、ゲート絶縁膜の上にＺｎＧａＯの膜を成膜した。ターゲットには、直径が５０．８ｍｍのＺｎＧａＯターゲットを使用した。ＺｎＧａＯターゲットにおいて、Ｚｎ／（Ｇａ＋Ｚｎ）は、４０％とした。
【0193】
供給ガスは、酸素とアルゴンの混合ガスとし、酸素分圧は、１ｖｏｌ％とした。ＲＦパワーは、２００Ｗとした。なお、成膜の際に、ガラス基板は加熱していない。
【0194】
ＺｎＧａＯ系酸化物の層の厚さは、４０ｎｍ（目標値）とした。
【0195】
次に、ガラス基板をチャンバに入れたまま、同一のターゲットを用いて、第１の未処理膜の上に、第２の未処理膜を成膜した。なお、第２の未処理膜を成膜する前に、一旦、放電は停止した。
【0196】
第２の未処理膜の成膜の際の酸素分圧は、１０ｖｏｌ％とした。その他の条件は、第１の未処理膜の成膜の場合と同様である。第２の未処理膜の厚さは、４０ｎｍ（目標値）とした。
【0197】
第２の未処理膜の成膜後に、ガラス基板を大気下、３５０℃で１時間アニールした。これにより、前述の図７に示したような層構成が得られた。
【0198】
次に、未処理膜をパターン処理し、酸化物半導体層を形成した。パターン処理は、以下の手順で実施した。
【0199】
まず、未処理膜の上にフォトレジスト層を塗布し、露光、現像工程を経て、フォトレジスト層をパターン化した。
【0200】
次に、ガラス基板をエッチング溶液中に浸漬し、未処理膜を湿式エッチングした。エッチング溶液には、４０℃のシュウ酸溶液（ＩＴＯ－０７Ｎ；関東化学社製）を使用した。浸漬時間は、３分とした。その後、ガラス基板を８０℃の剥離液中に３分間浸漬し、さらに、室温の同剥離液中に３分間浸漬し、フォトレジストを除去した。
【0201】
剥離液には、ジメチルスルホキシド（６０ｗｔ％）とＮ－メチル－２－ピロリドン（４０ｗｔ％）の混合液（剥離液１０４；東京応化工業株式会社製）を使用した。
【0202】
以上の湿式処理により、前述の図８に示したような、パターン化された酸化物半導体層が得られた。
【0203】
次に、ＤＣマグネトロンスパッタリング法により、酸化物半導体層を覆うように、第１の電極および第２の電極用の金属膜を成膜した。金属膜は、金属アルミニウム（上層）と金属チタン（下層）の２層構造とした。上層の厚さは、１５０ｎｍ（目標値）とし、下層の厚さは、５０ｎｍ（目標値）とした。
【0204】
その後、金属膜の上に設置したフォトレジスト層をパターン処理し、これをマスクとして、金属膜の上層の湿式エッチングを行った。エッチング溶液には、硝酸と酢酸とリン酸の混酸溶液（ＫＳＭＦ１００；関東化学社製）を使用した。なお、金属膜の下層は、ＣＦ４／Ｏ２ガスを用いたドライエッチング法によりパターン化した。
【0205】
その後、前述の剥離液を使用して、フォトレジスト層を除去した。これにより、前述の図９に示したような、第１の電極および第２の電極を有する層構成が得られた。
【0206】
次に、プラズマＣＶＤ法により、第１の電極、第２の電極、および酸化物半導体層を覆うように、パッシベーション層を成膜した。
【0207】
パッシベーション層は、酸化ケイ素とし、厚さは、３００ｎｍ（目標値）とした。
【0208】
その後、一般的なリソグラフィ法により、パッシベーション層およびゲート絶縁膜を貫通するコンタクトホールを形成した。
【0209】
以上の工程により、前述の図４に示したような構成を有するＴＦＴ素子が作製された。得られたＴＦＴ素子を、以下、「素子１」と称する。
【0210】
（例４１）
例３１と同様の方法により、ＴＦＴ素子を作製した。ただし、この例４１では、酸化物半導体層を単層とした。
例３１と同様の方法により、ＴＦＴ素子を作製した。ただし、この例４１では、酸化物半導体層を単層とした。
【0211】
酸化物半導体層用の未処理膜は、以下のように成膜した。
【0212】
ガラス基板を０．５Ｐａに減圧されたチャンバに入れ、ＲＦマグネトロンスパッタリング法により、ゲート絶縁膜の上にＺｎＧａＯの膜を成膜した。ターゲットには、直径が５０．８ｍｍのＺｎＧａＯターゲットを使用した。ＺｎＧａＯターゲットにおいて、Ｚｎ／（Ｇａ＋Ｚｎ）は、４０％とした。
【0213】
供給ガスは、酸素とアルゴンの混合ガスとし、酸素分圧は、１０ｖｏｌ％とした。ＲＦパワーは、２００Ｗとした。なお、成膜の際に、ガラス基板は加熱していない。
【0214】
ＺｎＧａＯ系酸化物の層の厚さは、５０ｎｍ（目標値）とした。
【0215】
その後は、例３１と同様の方法により、未処理膜をパターン処理し、酸化物半導体層を形成した。以降の作製条件は、例３１の場合と同様である。
【0216】
得られたＴＦＴ素子を、以下、「素子１１」と称する。
【0217】
（例４２）
例４１と同様の方法により、ＴＦＴ素子を作製した。
例４１と同様の方法により、ＴＦＴ素子を作製した。
【0218】
ただし、この例４２では、未処理膜の成膜の際に、Ｚｎ／（Ｇａ＋Ｚｎ）が５０％のターゲットを使用した。従って、得られた酸化物半導体層においても、Ｚｎ／（Ｇａ＋Ｚｎ）は、５０％であった。
【0219】
得られたＴＦＴ素子を、以下、「素子１２」と称する。
【0220】
（評価）
（酸化物半導体層の評価）
素子１を用いて、酸化物半導体層の形態を評価した。
（酸化物半導体層の評価）
素子１を用いて、酸化物半導体層の形態を評価した。
【0221】
【0222】
これらの図から、ゲート絶縁膜の上の酸化物半導体層が、結晶性の異なる２層の薄膜により構成されていることがわかる。ここで、第１の電極および第２の電極のパターニング工程において、フォトレジスト層を除去する際、図９における酸化物半導体層１５０の、第１の電極１６０および第２の電極１６２に被覆されていない領域は、直接剥離液に晒される。一方、図１５および図１６における酸化物半導体層の厚みは、第２の電極が被覆している領域と、していない領域でほぼ変わらない。従って、この結果から酸化物半導体層を構成する上層の第２の膜（図９における１５４）が、十分な剥離液耐性を有していることが確認された。
【0223】
【0224】
図１７に示すように、第１の膜からは、非晶質であることを示すハローパターンが得られた。
【0225】
一方、図１８に示すように、第２の膜からは、結晶化していることを示す明白な回折パターンが認められた。また回折パターンの形態から、結晶種はＺｎＧａ２Ｏ４と同定された。尚、図１８中に示す、膜厚方向に並んだ１組の回折スポットは、図１３中に示した回折スポットと同様、ＺｎＧａ２Ｏ４（２２０）面に対応する。
【0226】
図１９には、エネルギー分散型Ｘ線（ＥＤＸ）分析により得られた、素子１の酸化物半導体層の深さ方向における、Ｏ、Ｓｉ、Ｚｎ、Ｇａの原子濃度ライン分析結果を示す。なお、図１９において、深さ０～約６０ｎｍの領域は、パッシベーション層に対応し、深さ約１４０ｎｍ以降の領域は、ゲート絶縁膜に対応する。
【0227】
図１９から、深さ約６０～約１４０ｎｍの酸化物半導体層の領域では、Ｚｎ、Ｇａ濃度がほぼ一定、かつＺｎ：Ｇａ比はおおよそターゲット組成と同じ２：３であることがわかる。この結果から、同一ターゲットを用いて、基板加熱を行うことなくスパッタ成膜を行った、結晶性の異なる２つの膜の組成は、実質的にターゲット組成と同じであることが確認された。
【0228】
（ＴＦＴ特性の評価）
次に、素子１、素子１１、および素子１２を用いて、以下の評価を実施した。
次に、素子１、素子１１、および素子１２を用いて、以下の評価を実施した。
【0229】
（暗状態での特性）
半導体パラメータアナライザ（Ｂ１５００Ａ；Ｋｅｙｓｉｇｈｔ社製）を使用し、各素子におけるＴＦＴ伝達特性を評価した。ゲート電圧Ｖｇを－１５Ｖから＋４５Ｖまで段階的に変化させ、得られるドレイン電流値Ｉｄを測定した。ドレイン電圧Ｖｄは、０．１Ｖとした。また測定は、プローブボックス内、暗状態で行い、ステージ温度は室温とした。
半導体パラメータアナライザ（Ｂ１５００Ａ；Ｋｅｙｓｉｇｈｔ社製）を使用し、各素子におけるＴＦＴ伝達特性を評価した。ゲート電圧Ｖｇを－１５Ｖから＋４５Ｖまで段階的に変化させ、得られるドレイン電流値Ｉｄを測定した。ドレイン電圧Ｖｄは、０．１Ｖとした。また測定は、プローブボックス内、暗状態で行い、ステージ温度は室温とした。
【0230】
【0231】
【0232】
評価の結果、素子１において、閾値電圧Ｖｔｈは、６．２Ｖであり、電界効果移動度は、８．２ｃｍ２／Ｖ・ｓｅｃであった。一方、素子１１において、閾値電圧Ｖｔｈは、７．８Ｖであり、電界効果移動度は、６．７ｃｍ２／Ｖ・ｓｅｃであった。また、素子１２において、閾値電圧Ｖｔｈは、７．１Ｖであり、電界効果移動度は４．６ｃｍ２／Ｖ・ｓｅｃであった。
【0233】
このように、素子１、素子１２、素子１３のいずれにおいても、正常なスイッチング特性が得られた。すなわち、Ｚｎ／（Ｇａ＋Ｚｎ）が４０％以上のＺｎＧａＯ系酸化物のナノ結晶化膜を活性層に用いた場合、あるいは非晶質膜との積層膜を活性層に用いた場合、湿式法により活性層のパターニングを行っても、正常にＴＦＴ動作することが確かめられた。また、素子１１と素子１２のＴＦＴ特性の比較から、活性層のＺｎ／（Ｇａ＋Ｚｎ）が５０％以上の場合、電界効果移動度が低下することがわかった。
【0234】
また、素子１と素子１２のＴＦＴ特性の比較から、Ｚｎ／（Ｇａ＋Ｚｎ）が同じであっても、活性層を非晶質膜とナノ結晶化膜の二層構造とすることにより、より高い電界効果移動度を得られることが確かめられた。
【0235】
（光照射下負ゲートバイアス熱ストレス試験）
次に、素子１、素子１１、および素子１２に対する、光照射下負ゲートバイアス熱ストレス（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ：ＮＢＴＩＳ）試験を実施した。
次に、素子１、素子１１、および素子１２に対する、光照射下負ゲートバイアス熱ストレス（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ：ＮＢＴＩＳ）試験を実施した。
【0236】
このＮＢＴＩＳ試験では、各素子に対して、所定の時間、光照射された温度負荷環境下において、ゲート電極に負電圧が印加される。このようなＮＢＴＩＳ試験では、実際のディスプレイの駆動状態における、ＴＦＴ特性の劣化を迅速に評価することができる。
【0237】
具体的には、以下の方法で試験を行った。
【0238】
まず、以下の条件で、素子１の光照射下での初期特性を測定する：
光照射オン；
ステージ温度８５℃；
ドレイン電圧Ｖｄ＝０．１Ｖ；
ゲート電圧Ｖｇを＋４５Ｖから－１５Ｖまで段階的に掃引；
得られたゲート電圧Ｖｇとドレイン電流Ｉｄの関係から、閾値電圧（Ｖｔｈ（０）とする）を求める。
光照射オン；
ステージ温度８５℃；
ドレイン電圧Ｖｄ＝０．１Ｖ；
ゲート電圧Ｖｇを＋４５Ｖから－１５Ｖまで段階的に掃引；
得られたゲート電圧Ｖｇとドレイン電流Ｉｄの関係から、閾値電圧（Ｖｔｈ（０）とする）を求める。
【0239】
次に、光照射をオンおよびステージ温度を８５℃に維持したまま、１０秒間、ドレイン電圧Ｖｄを０Ｖとし、ゲート電圧Ｖｇを－３０Ｖに保持する。
【0240】
その後、初期特性測定の場合と同様の方法で、１０秒間のストレス負荷後のＴＦＴ特性を測定する。
【0241】
以下同様に、９０秒間、ドレイン電圧Ｖｄを０Ｖとし、ゲート電圧Ｖｇを－３０Ｖに保持する。その後、ＴＦＴ特性を測定し、累計１００秒間のストレス負荷後のＴＦＴ特性を測定する。
【0242】
このような操作を、累計ストレス時間５００秒と１０００秒において実施し、１０００秒後のＴＦＴ特性における閾値電圧Ｖｔｈ（１０００）を求める。
得られた結果から、以下の（２）式により、累計１０００間のＮＢＴＩＳ試験による閾値電圧シフト量ΔＶｔｈを算定した：
ΔＶｔｈ＝Ｖｔｈ（１０００）－Ｖｔｈ（０） （２）式
ＴＦＴ特性の測定とストレス電圧の印加には、前述の半導体パラメータアナライザを使用した。光源には、白色ＬＥＤ光源を用い、素子表面における照度が１０，０００ｌｘになるように、光量を調整し、素子表面側から照射した。
得られた結果から、以下の（２）式により、累計１０００間のＮＢＴＩＳ試験による閾値電圧シフト量ΔＶｔｈを算定した：
ΔＶｔｈ＝Ｖｔｈ（１０００）－Ｖｔｈ（０） （２）式
ＴＦＴ特性の測定とストレス電圧の印加には、前述の半導体パラメータアナライザを使用した。光源には、白色ＬＥＤ光源を用い、素子表面における照度が１０，０００ｌｘになるように、光量を調整し、素子表面側から照射した。
【0243】
【0244】
図２４に示すように、ＮＢＴＩＳ試験により、素子１１の閾値電圧はマイナス方向にシフトし、１０００秒後の閾値電圧シフト量ΔＶｔｈは、－２．６Ｖであった。同様に、図２５に示すように、素子１２の場合、より大きな閾値電圧シフトが見られ、ΔＶｔｈは、－４．３Ｖであった。すなわち、素子１１と素子１２のＮＢＴＩＳ試験結果の比較から、活性層のＺｎ／（Ｇａ＋Ｚｎ）が５０％以上の場合、光照射下のＴＦＴ特性安定性が低下することがわかった。
【0245】
また、図２３に示すように、素子１では、合計１０００秒間のＮＢＴＩＳ試験中、あまりＴＦＴ特性が変化していないことがわかる。１０００秒後の閾値電圧シフト量ΔＶｔｈは、－０．４Ｖと十分に低い値を示した。
【0246】
このように、酸化物半導体層を、ＺｎＧａＯ非晶質膜と、ＺｎＧａＯナノ結晶化膜との２層構造とした場合、酸化物半導体層をＺｎＧａＯナノ結晶化膜の単層で構成した場合に比べて、大幅にＴＦＴ作製工程を追加することなく、ＴＦＴ特性ならびに光照射下での特性安定性を、有意に向上できることがわかった。
【符号の説明】
【0247】
１ 被処理基板
２ 酸化物半導体層（パターン化前）
３ レジスト
１００ 第１のＴＦＴ
１１０ 基板
１２０ バリア層
１３０ ゲート電極
１４０ ゲート絶縁膜
１４９ 未処理膜
１４９Ａ 第１の未処理膜
１４９Ｂ 第２の未処理膜
１５０ 酸化物半導体層
１５２ 第１の膜
１５４ 第２の膜
１６０ 第１の電極
１６２ 第２の電極
１８０ パッシベーション層
１８５ コンタクトホール
２ 酸化物半導体層（パターン化前）
３ レジスト
１００ 第１のＴＦＴ
１１０ 基板
１２０ バリア層
１３０ ゲート電極
１４０ ゲート絶縁膜
１４９ 未処理膜
１４９Ａ 第１の未処理膜
１４９Ｂ 第２の未処理膜
１５０ 酸化物半導体層
１５２ 第１の膜
１５４ 第２の膜
１６０ 第１の電極
１６２ 第２の電極
１８０ パッシベーション層
１８５ コンタクトホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】