特開 2025-21944 配線基板、半導体装置及び配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025021944

(43)【公開日】2025-02-14

(54)【発明の名称】配線基板、半導体装置及び配線基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20250206BHJP

   H01L 23/12 20060101ALI20250206BHJP

   H01L 23/28 20060101ALI20250206BHJP

【ＦＩ】

H05K3/46 B

H05K3/46 Q

H05K3/46 N

H01L23/12 N

H01L23/12 F

H01L23/28 C

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023126070

(22)【出願日】2023-08-02

(71)【出願人】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】秋山 尚輝

【テーマコード（参考）】

4M109

5E316

【Ｆターム（参考）】

4M109AA01

4M109BA04

4M109CA06

4M109DB07

4M109EA02

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316CC04

5E316CC09

5E316CC10

5E316CC13

5E316CC17

5E316CC32

5E316CC37

5E316CC38

5E316CC39

5E316CC40

5E316DD17

5E316DD23

5E316DD24

5E316FF07

5E316FF13

5E316FF14

5E316GG15

5E316GG17

5E316HH31

5E316HH40

5E316JJ02

5E316JJ03

(57)【要約】

【課題】接続信頼性の低下を抑制できる配線基板を提供する。
【解決手段】配線基板２０は、配線層６２と、配線層６２を被覆する絶縁層６３と、絶縁層６３の上面に形成されるとともに、配線層６２と電気的に接続される配線層６４とを有している。配線基板２０は、絶縁層６３の上面に形成された絶縁層６５と、絶縁層６５の上面に形成されるとともに、配線層６４と電気的に接続される配線層６６とを有する。配線層６４は、第１電子部品７１と接続される第１接続パッドＰ１と、配線層６６と電気的に接続される配線パターン６４Ａとを有する。絶縁層６５は、絶縁層６５を厚さ方向に貫通するとともに、第１接続パッドＰ１と絶縁層６３の上面の一部とを露出する開口部６５Ｘを有する。配線層６６は、第２電子部品７２と接続される第２接続パッドＰ２を有する。配線層６２は、第１接続パッドＰ１と第２接続パッドＰ２とを電気的に接続する配線６２Ａを有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１配線層と、
前記第１配線層を被覆する第１絶縁層と、
前記第１絶縁層の上面に形成されるとともに、前記第１配線層と電気的に接続される第２配線層と、
前記第１絶縁層の上面に形成された第２絶縁層と、
前記第２絶縁層の上面に形成されるとともに、前記第２配線層と電気的に接続される第３配線層と、を有し、
前記第２配線層は、第１電子部品と接続される第１接続パッドと、前記第３配線層と電気的に接続される配線パターンとを有し、
前記第２絶縁層は、前記第２絶縁層を厚さ方向に貫通するとともに、前記第１接続パッドと前記第１絶縁層の上面の一部とを露出する開口部を有し、
前記第３配線層は、前記第１電子部品とは異なる第２電子部品と接続される第２接続パッドを有し、
前記第１配線層は、前記第１接続パッドと前記第２接続パッドとを電気的に接続する配線を有する配線基板。

【請求項2】

前記開口部は、前記第１接続パッドの上面全面及び側面全面を露出するように形成されている請求項１に記載の配線基板。

【請求項3】

前記第２絶縁層の上面と、前記開口部の内壁面と、前記開口部から露出する前記第１絶縁層の上面とによって形成される段差を有し、
前記開口部から露出する前記第１絶縁層の上面は、平坦に形成されている請求項１に記載の配線基板。

【請求項4】

前記開口部の平面形状は、前記第１電子部品が実装される第１実装領域の平面形状に対応した形状に形成されており、
前記開口部は、前記第１実装領域に設けられた複数の前記第１接続パッドをまとめて露出するとともに、前記第１実装領域における前記第１絶縁層の上面全面を露出するように形成されている請求項１に記載の配線基板。

【請求項5】

第３絶縁層と、前記第３絶縁層を厚さ方向に貫通する貫通孔を充填し、前記第３絶縁層から露出された上端面を有するビア配線とを有する第１配線構造と、
前記第３絶縁層の上面に積層された第２配線構造と、を有し、
前記第２配線構造は、前記第１配線層と前記第１絶縁層と前記第２配線層と前記第２絶縁層と前記第３配線層とを有し、
前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高い請求項１に記載の配線基板。

【請求項6】

請求項１から請求項５のいずれか１項に記載の配線基板と、
前記第１接続パッドにフリップチップ実装された前記第１電子部品と、
前記第２接続パッドにフリップチップ実装された前記第２電子部品と、
前記第１電子部品と前記第１絶縁層との間に形成された第１アンダーフィル材と、
前記第２電子部品と前記第２絶縁層との間に形成された第２アンダーフィル材と、
を有する半導体装置。

【請求項7】

第１配線層を被覆する第１絶縁層を形成する工程と、
前記第１絶縁層の上面に、前記第１配線層と電気的に接続される第１接続パッド及び配線パターンを含む第２配線層を形成する工程と、
前記第１絶縁層の上面に、前記第２配線層を被覆する第２絶縁層を形成する工程と、
前記第２絶縁層の上面に、前記配線パターンと電気的に接続される第２接続パッドを含む第３配線層を形成する工程と、
前記第２絶縁層を部分的に除去し、前記第２配線層のうち前記第１接続パッドを露出する開口部を形成する工程と、を有し、
前記開口部は、前記第２絶縁層を厚さ方向に貫通するとともに、前記第１絶縁層の上面の一部を露出するように形成される配線基板の製造方法。

【請求項8】

前記第１絶縁層を形成する工程では、前記第１配線層の上面の一部を露出する第１貫通孔を有する第１絶縁層が形成され、
前記第２配線層を形成する工程は、
前記第１絶縁層の上面全面と前記第１貫通孔の内面全面とを被覆するシード層を形成する工程と、
前記シード層上に、開口パターンを有する第１レジスト層を形成する工程と、
前記第１レジスト層をめっきマスクとする電解めっき法により、前記シード層上に金属層を形成する工程と、
前記第１レジスト層を除去する工程と、
前記シード層上に、前記第１接続パッドが形成される領域における前記金属層及び前記シード層を被覆する第２レジスト層を形成する工程と、
前記金属層及び前記第２レジスト層から露出する前記シード層を除去するとともに、前記第２レジスト層に被覆された部分の前記シード層を残す工程と、
前記第２レジスト層を除去する工程と、を有し、
前記第２絶縁層は、前記残したシード層を被覆するように形成され、
前記開口部は、前記残したシード層をストッパ層として前記第２絶縁層を部分的に除去することで形成される請求項７に記載の配線基板の製造方法。

【請求項9】

前記開口部は、前記残したシード層をストッパ層とするレーザ加工法により形成される請求項８に記載の配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。

【背景技術】

【0002】

従来、配線基板に複数の電子部品を搭載した半導体装置が知られている（例えば、特許文献１参照）。この種の半導体装置では、配線基板と電子部品との間にアンダーフィル材を充填することにより、外的な応力等から配線基板と電子部品との接続部分を保護し、その接続部分における接続信頼性を向上させている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１０７６８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、配線基板上に複数の電子部品が密集して実装される場合には、アンダーフィル材が意図せずに他の電子部品と配線基板との間の隙間に流れ込みやすくなる。すると、アンダーフィル材の量が不足または過剰になるおそれがある。この場合には、アンダーフィル材を均一に充填することができず、配線基板と電子部品との接続信頼性が低下するおそれがある。

【課題を解決するための手段】

【0005】

本発明の一観点によれば、第１配線層と、前記第１配線層を被覆する第１絶縁層と、前記第１絶縁層の上面に形成されるとともに、前記第１配線層と電気的に接続される第２配線層と、前記第１絶縁層の上面に形成された第２絶縁層と、前記第２絶縁層の上面に形成されるとともに、前記第２配線層と電気的に接続される第３配線層と、を有し、前記第２配線層は、第１電子部品と接続される第１接続パッドと、前記第３配線層と電気的に接続される配線パターンとを有し、前記第２絶縁層は、前記第２絶縁層を厚さ方向に貫通するとともに、前記第１接続パッドと前記第１絶縁層の上面の一部とを露出する開口部を有し、前記第３配線層は、前記第１電子部品とは異なる第２電子部品と接続される第２接続パッドを有し、前記第１配線層は、前記第１接続パッドと前記第２接続パッドとを電気的に接続する配線を有する。

【発明の効果】

【0006】

本発明の一観点によれば、接続信頼性の低下を抑制できるという効果を奏する。

【図面の簡単な説明】

【0007】

【図1】図１は、一実施形態の半導体装置を示す概略断面図である。

【図2】図２は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図3】図３は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図4】図４は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図5】図５は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図6】図６は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図7】図７は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図8】図８は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図9】図９は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図10】図１０は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図11】図１１は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図12】図１２は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図13】図１３は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図14】図１４は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図15】図１５は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図16】図１６は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図17】図１７は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図18】図１８は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図19】図１９は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【図20】図２０は、一実施形態の半導体装置の製造方法を示す概略断面図である。

【発明を実施するための形態】

【0008】

以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率については各図面で異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。

【0009】

（半導体装置１０の全体構成）
図１に示すように、半導体装置１０は、配線基板２０と、複数の電子部品、本実施形態では第１電子部品７１及び第２電子部品７２と、アンダーフィル材８１，８２と、外部接続端子９０とを有している。

【0010】

（配線基板２０の構造）
配線基板２０は、配線構造２１と、配線構造２１の上面に形成された配線構造２２と、配線構造２２の上面に積層されたソルダーレジスト層２３と、配線構造２１の下面に積層されたソルダーレジスト層２４とを有している。配線構造２１は、例えば、配線構造２２よりも配線密度の低い配線層が形成された低密度配線層である。配線構造２２は、例えば、配線構造２１よりも配線密度の高い配線層が形成された高密度配線層である。配線基板２０の平面形状は、任意の形状及び任意の大きさとすることができる。配線基板２０の平面形状は、例えば、２０ｍｍ×２０ｍｍ～４０ｍｍ×４０ｍｍ程度の四角形状とすることができる。

【0011】

（配線構造２１の具体的構造）
配線構造２１は、コア基板３０を有している。コア基板３０は、例えば、配線構造２１の厚さ方向の中心部に設けられている。コア基板３０としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としては、ガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としては、エポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。コア基板３０は、例えば、シリカ（ＳｉＯ_２）やアルミナ（Ａｌ_２Ｏ_３）等のフィラーを含有していてもよい。なお、コア基板３０の厚さは、例えば、８００μｍ～２０００μｍ程度とすることができる。

【0012】

コア基板３０には、所要の箇所（図１では、９箇所）に貫通孔３０Ｘが設けられている。貫通孔３０Ｘは、コア基板３０を厚さ方向に貫通するように形成されている。貫通孔３０Ｘ内には、コア基板３０を厚さ方向に貫通する貫通電極３１が形成されている。貫通電極３１は、例えば、貫通孔３０Ｘを充填するように形成されている。なお、貫通電極３１の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。

【0013】

コア基板３０の上面には配線層３２が形成され、コア基板３０の下面に配線層３３が形成されている。これら配線層３２，３３は、貫通電極３１を介して互いに電気的に接続されている。なお、配線層３２，３３の材料としては、例えば、銅や銅合金を用いることができる。配線層３２，３３の厚さは、例えば、１５μｍ～３５μｍ程度とすることができる。配線層３２，３３のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペースとは、配線の幅と、隣り合う配線同士の間隔とを示す。

【0014】

コア基板３０の上面には、絶縁層４１と、配線層４２と、絶縁層４３と、ビア配線４４とが順に積層されている。絶縁層４１，４３の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。絶縁層４１，４３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層４２及びビア配線４４の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層４１，４３の厚さは、例えば、２０μｍ～４５μｍ程度とすることができる。配線層４２の厚さは、例えば、１５μｍ～３５μｍ程度とすることができる。配線層４２のラインアンドスペース（Ｌ／Ｓ）は、２０μｍ／２０μｍ程度とすることができる。

【0015】

絶縁層４１は、コア基板３０の上面に、配線層３２を被覆するように積層されている。配線層４２は、絶縁層４１の上面に積層されている。配線層４２は、例えば、絶縁層４１を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層３２と電気的に接続されている。

【0016】

絶縁層４３は、配線構造２１における最上層の絶縁層である。絶縁層４３は、絶縁層４１の上面に、配線層４２を被覆するように積層されている。絶縁層４３には、当該絶縁層４３を厚さ方向に貫通して配線層４２の上面の一部を露出する貫通孔４３Ｘが形成されている。

【0017】

絶縁層４３の上面は、凹凸が少ない平滑面（低粗度面）である。絶縁層４３の上面は、例えば、研磨面である。絶縁層４３の上面の粗度は、例えば、表面粗さＲａ値で１５ｎｍ～４０ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表す数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。

【0018】

ビア配線４４は、貫通孔４３Ｘ内に形成されている。ビア配線４４は、配線層４２と、絶縁層４３の上面に形成された配線層６０とを電気的に接続している。ビア配線４４は、貫通孔４３Ｘを充填するように形成されている。ビア配線４４は、貫通孔４３Ｘと同様の形状に形成されている。ビア配線４４は、図１において上側（配線層６０側）から下側（配線層４２側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、ビア配線４４は、上端面が下端面よりも大径となる逆円錐台形状に形成されている。ビア配線４４の上端面は、絶縁層４３から露出されている。ビア配線４４の上端面は、例えば、絶縁層４３の上面と面一に形成されている。ビア配線４４の上端面は、例えば、研磨面である。ビア配線４４の上端面の直径は、例えば、６０μｍ～７０μｍ程度とすることができる。

【0019】

コア基板３０の下面には、絶縁層５１と、配線層５２と、絶縁層５３と、配線層５４とが順に積層されている。絶縁層５１，５３の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。絶縁層５１，５３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層５２，５４の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層５１，５３の厚さは、例えば、２０μｍ～４５μｍ程度とすることができる。配線層５２，５４の厚さは、例えば、１５μｍ～３５μｍ程度とすることができる。配線層５２，５４のラインアンドスペース（Ｌ／Ｓ）は、２０μｍ／２０μｍ程度とすることができる。

【0020】

絶縁層５１は、コア基板３０の下面に、配線層３３を被覆するように積層されている。配線層５２は、絶縁層５１の下面に積層されている。配線層５２は、例えば、絶縁層５１を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層３３と電気的に接続されている。絶縁層５３は、絶縁層５１の下面に、配線層５２を被覆するように積層されている。絶縁層５３は、配線構造２１の最下層に形成された絶縁層である。配線層５４は、絶縁層５３の下面に積層されている。配線層５４は、配線構造２１の最下層に形成された配線層である。配線層５４は、例えば、絶縁層５３を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層５２と電気的に接続されている。

【0021】

（ソルダーレジスト層２４の具体的構造）
ソルダーレジスト層２４は、配線基板２０の最外層（ここでは、最下層）の最外絶縁層である。ソルダーレジスト層２４は、配線構造２１の下面、具体的には配線構造２１の最下層に形成された絶縁層５３の下面に、最下層の配線層５４を被覆するように形成されている。ソルダーレジスト層２４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層２４は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。

【0022】

ソルダーレジスト層２４には、最下層の配線層５４の一部を外部接続用パッド５４Ｐとして露出させるための開口部２４Ｘが形成されている。外部接続用パッド５４Ｐには、配線基板２０をマザーボード等の実装基板に実装する際に使用される外部接続端子９０が接続される。

【0023】

開口部２４Ｘの底部に露出する配線層５４の下面には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。表面処理層の他の例としては、Ｎｉ層／Ｐｄ層（Ｎｉ層とＰｄ層をこの順番で積層した金属層）、Ｐｄ層／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき層）や、電解めっき法により形成された金属層（電解めっき層）を用いることができる。また、表面処理層としては、開口部２４Ｘに露出する配線層５４の下面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。配線層５４の下面に表面処理層が形成されている場合には、その表面処理層が外部接続用パッド５４Ｐとして機能する。なお、開口部２４Ｘから露出する配線層５４（あるいは、配線層５４上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。

【0024】

外部接続用パッド５４Ｐ及び開口部２４Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、外部接続用パッド５４Ｐ及び開口部２４Ｘの平面形状は、直径が１００μｍ～３００μｍ程度の円形状とすることができる。

【0025】

（配線構造２２の具体的構造）
配線構造２２は、絶縁層４３の上面に積層された配線層６０と、絶縁層６１と、配線層６２と、絶縁層６３と、配線層６４と、絶縁層６５と、配線層６６とが順に積層された構造を有している。配線構造２２は、第１電子部品７１が接続される第１接続パッドＰ１と、第２電子部品７２が接続される第２接続パッドＰ２とを有している。第１接続パッドＰ１と第２接続パッドＰ２とは、互いに異なる平面上に設けられている。

【0026】

ここで、配線層６０，６２，６４，６６の材料としては、例えば、銅や銅合金を用いることができる。絶縁層６１，６３，６５の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層６１，６３，６５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。

【0027】

配線層６０，６２，６４，６６の各々は、配線構造２１の配線層３２，３３，４２，５２，５４の各々よりも薄い配線層である。配線層６０，６２の厚さは、例えば、１μｍ～３μｍ程度とすることができる。配線層６４，６６の厚さは、例えば、１μｍ～１５μｍ程度とすることができる。配線層６０，６２，６４，６６のラインアンドスペース（Ｌ／Ｓ）は、２μｍ／２μｍ程度とすることができる。絶縁層６１，６３，６５の各々は、配線構造２１の絶縁層４１，４３，５１，５３の各々よりも薄い絶縁層である。絶縁層６１，６３，６５の厚さは、例えば、５μｍ～１０μｍ程度とすることができる。

【0028】

配線層６０は、ビア配線４４の上端面と接続するように、絶縁層４３の上面に積層されている。すなわち、配線層６０の下面の一部がビア配線４４の上端面と接しており、配線層６０とビア配線４４とが電気的に接続されている。換言すると、配線層６０とビア配線４４とは電気的に接続されているが、一体的ではない。具体的には、配線層６０は、例えば、ビア配線４４の上端面に形成されたシード層と、そのシード層上に形成された金属層とを有している。

【0029】

絶縁層６１は、絶縁層４３の上面に、配線層６０を被覆するように形成されている。配線層６２は、絶縁層６１の上面に積層されている。配線層６２は、例えば、絶縁層６１を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層６０と電気的に接続されている。配線層６２は、第１接続パッドＰ１と第２接続パッドＰ２とを電気的に接続する配線６２Ａを有している。絶縁層６３は、絶縁層６１の上面に、配線層６２を被覆するように形成されている。

【0030】

配線層６４は、絶縁層６３の上面に積層されている。配線層６４は、例えば、絶縁層６３を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層６２と電気的に接続されている。

【0031】

配線層６４は、第１電子部品７１と接続される１以上の第１接続パッドＰ１と、１以上の配線パターン６４Ａとを有している。第１接続パッドＰ１と配線パターン６４Ａとは、互いに同一平面上に形成されている。具体的には、第１接続パッドＰ１と配線パターン６４Ａとは共に、絶縁層６３の上面に形成されている。

【0032】

第１接続パッドＰ１は、第１電子部品７１が実装される第１実装領域Ｒ１に設けられている。第１接続パッドＰ１の上面及び側面は、絶縁層６５から露出するように形成されている。第１接続パッドＰ１は、絶縁層６５から露出する絶縁層６３の上面から上方に突出するように形成されている。第１接続パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。第１接続パッドＰ１の平面形状は、例えば、直径が２０μｍ～３０μｍ程度の円形状とすることができる。第１接続パッドＰ１のピッチは、例えば、４０μｍ～６０μｍ程度とすることができる。第１接続パッドＰ１は、第１電子部品７１と電気的に接続するための電子部品搭載用のパッドとして機能する。

【0033】

なお、必要に応じて、第１接続パッドＰ１の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ｐｄ層、Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を挙げることができる。

【0034】

配線パターン６４Ａの上面及び側面は、絶縁層６５により被覆されている。配線パターン６４Ａは、第１実装領域Ｒ１以外の領域に設けられている。配線パターン６４Ａは、平面視において、第１実装領域Ｒ１と重ならないように設けられている。第１接続パッドＰ１の厚さと配線パターン６４Ａの厚さとは、互いに同一の厚さであってもよいし、互いに異なる厚さであってもよい。例えば、第１接続パッドＰ１の厚さを、配線パターン６４Ａよりも厚く形成してもよい。この場合の第１接続パッドＰ１の厚さは１０μｍ～１５μｍ程度とすることができ、配線パターン６４Ａの厚さは１μｍ～３μｍ程度とすることができる。

【0035】

絶縁層６５は、絶縁層６３の上面に、配線層６４のうち配線パターン６４Ａを被覆するように形成されている。絶縁層６５には、絶縁層６５を厚さ方向に貫通するとともに、第１接続パッドＰ１と絶縁層６３の上面の一部を露出する開口部６５Ｘが形成されている。開口部６５Ｘは、第１接続パッドＰ１の上面全面及び側面全面を露出するように形成されている。開口部６５Ｘは、平面視において、第１電子部品７１が実装される第１実装領域Ｒ１と重なるように形成されている。開口部６５Ｘの平面形状は、第１実装領域Ｒ１の平面形状に対応した形状、例えば矩形状に形成されている。開口部６５Ｘは、第１実装領域Ｒ１に設けられた複数の第１接続パッドＰ１をまとめて露出するとともに、第１実装領域Ｒ１における絶縁層６３の上面全面を露出するように形成されている。換言すると、絶縁層６５は、第１実装領域Ｒ１を取り囲むように形成されている。ここで、開口部６５Ｘから露出する絶縁層６３の上面は、平坦に形成されている。開口部６５Ｘから露出する絶縁層６３の上面は、例えば、絶縁層６５により被覆された部分の絶縁層６３の上面と同等の平坦性を有している。

【0036】

配線構造２２では、絶縁層６５の上面と、開口部６５Ｘの内壁面と、開口部６５Ｘから露出する絶縁層６３の上面とによって段差が形成されている。
配線層６６は、絶縁層６５の上面に積層されている。配線層６６は、例えば、絶縁層６５を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層６４と電気的に接続されている。配線層６６は、第２電子部品７２と接続される第２接続パッドＰ２を有している。第２接続パッドＰ２は、第２電子部品７２が実装される第２実装領域Ｒ２に設けられている。第２接続パッドＰ２は、平面視において、第１実装領域Ｒ１と重ならないように設けられている。本実施形態の第２接続パッドＰ２は、平面視において、第１実装領域Ｒ１よりも外周領域に設けられている。第２接続パッドＰ２は、第１接続パッドＰ１よりも上方に設けられている。第２接続パッドＰ２は、例えば、絶縁層６５を厚さ方向に貫通するビア配線を介して配線パターン６４Ａと電気的に接続されている。第２接続パッドＰ２は、絶縁層６５の上面から上方に突出するように形成されている。第２接続パッドＰ２の平面形状は、任意の形状及び任意の大きさとすることができる。第２接続パッドＰ２の平面形状は、例えば、直径が２０μｍ～３０μｍ程度の円形状とすることができる。第２接続パッドＰ２のピッチは、例えば、４０μｍ～６０μｍ程度とすることができる。第２接続パッドＰ２の厚さは、例えば、１０μｍ～１５μｍ程度とすることができる。第２接続パッドＰ２は、第２電子部品７２と電気的に接続するための電子部品搭載用のパッドとして機能する。

【0037】

なお、必要に応じて、第２接続パッドＰ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ｐｄ層、Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を挙げることができる。

【0038】

（ソルダーレジスト層２３の具体的構造）
ソルダーレジスト層２３は、配線基板２０の最外層（ここでは、最上層）の最外絶縁層である。ソルダーレジスト層２３は、配線構造２２の上面、具体的には配線構造２２の最上層に形成された絶縁層６５の上面に形成されている。ソルダーレジスト層２３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層２３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。

【0039】

ソルダーレジスト層２３は、第１接続パッドＰ１及び第２接続パッドＰ２を露出するように、絶縁層６５の上面に積層されている。ソルダーレジスト層２３は、例えば、平面視において、第１実装領域Ｒ１及び第２実装領域Ｒ２を取り囲むように形成されている。換言すると、ソルダーレジスト層２３は、第１実装領域Ｒ１及び第２実装領域Ｒ２における配線構造２２の上面を露出する開口部２３Ｘを有している。開口部２３Ｘは、ソルダーレジスト層２３を厚さ方向に貫通するように形成されている。開口部２３Ｘは、第１実装領域Ｒ１における絶縁層６３の上面及び第１接続パッドＰ１を露出するように形成されている。開口部２３Ｘは、第２実装領域Ｒ２における絶縁層６５の上面及び第２接続パッドＰ２を露出するように形成されている。

【0040】

（第１電子部品７１及び第２電子部品７２の具体的構造）
第１電子部品７１及び第２電子部品７２の各々は、配線基板２０に実装されている。第１電子部品７１及び第２電子部品７２の各々は、配線構造２２の上面に実装されている。第１電子部品７１及び第２電子部品７２としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。第１電子部品７１及び第２電子部品７２としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。例えば、第１電子部品７１と第２電子部品７２とは、互いに異なる種類の電子部品である。本実施形態では、第１電子部品７１が半導体チップであり、第２電子部品７２がチップコンデンサである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。

【0041】

第１電子部品７１は、第１接続パッドＰ１にフリップチップ実装されている。例えば、第１電子部品７１の回路形成面（ここでは、下面）に形成されたバンプ７３を第１接続パッドＰ１に接合することにより、第１電子部品７１は、バンプ７３を介して第１接続パッドＰ１と電気的に接続されている。

【0042】

第２電子部品７２は、第２接続パッドＰ２にフリップチップ実装されている。例えば、第２電子部品７２の下面に形成されたバンプ７４を第２接続パッドＰ２に接合することにより、第２電子部品７２は、バンプ７４を介して第２接続パッドＰ２と電気的に接続されている。

【0043】

バンプ７３，７４としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。

【0044】

（アンダーフィル材８１，８２の具体的構造）
アンダーフィル材８１は、配線基板２０と第１電子部品７１との間の隙間を充填するように設けられている。アンダーフィル材８１は、開口部６５Ｘに露出する絶縁層６３の上面と第１電子部品７１の下面との間の隙間を充填するように設けられている。アンダーフィル材８１は、バンプ７３及び第１接続パッドＰ１を被覆するように形成されている。アンダーフィル材８１は、外的な応力等からバンプ７３と第１接続パッドＰ１との接続部分を保護し、その接続部分における接続信頼性を向上させる機能を有している。アンダーフィル材８１は、開口部６５Ｘの内部に設けられている。アンダーフィル材８１の材料としては、例えば、エポキシ系樹脂を用いることができる。

【0045】

アンダーフィル材８２は、配線基板２０と第２電子部品７２との間の隙間を充填するように設けられている。アンダーフィル材８２は、絶縁層６５の上面と第２電子部品７２の下面との間の隙間を充填するように設けられている。アンダーフィル材８２は、バンプ７４と第２接続パッドＰ２を被覆するように形成されている。アンダーフィル材８２は、外的な応力等からバンプ７４と第２接続パッドＰ２との接続部分を保護し、その接続部分における接続信頼性を向上させる機能を有している。アンダーフィル材８２は、アンダーフィル材８１と離れて設けられている。アンダーフィル材８２の材料としては、例えば、エポキシ系樹脂を用いることができる。

【0046】

（外部接続端子９０の具体的構造）
外部接続端子９０は、配線基板２０の外部接続用パッド５４Ｐ上に形成されている。外部接続端子９０は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９０としては、例えば、はんだボールやリードピンを用いることができる。本例の外部接続端子９０は、はんだボールである。

【0047】

（半導体装置１０の製造方法）
次に、半導体装置１０の製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。

【0048】

まず、図２に示す工程では、コア基板３０の上面に配線層３２と絶縁層４１と配線層４２と絶縁層４３とビア配線４４とが順に積層され、コア基板３０の下面に配線層３３と絶縁層５１と配線層５２と絶縁層５３と配線層５４とが順に積層された構造体を準備する。この構造体は、公知の製造方法により製造することが可能であるため、ここでは詳細な説明を省略する。

【0049】

続いて、ＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層４３の上面とビア配線４４の上端面とを研磨する。本工程により、絶縁層４３の上面とビア配線４４の上端面とが面一に形成される。また、絶縁層４３の上面を研磨することにより、絶縁層４３の上面が平滑化される。例えば、研磨前における絶縁層４３の上面の粗度が表面粗さＲａ値で３００ｎｍ～４００ｎｍ程度であるのに対し、研磨により絶縁層４３の上面の粗度を表面粗さＲａ値で１５ｎｍ～４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層４３の上面が平滑化されるように、絶縁層４３の上面が研磨される。本工程の研磨により、絶縁層４３の上面及びビア配線４４の上端面は研磨面となる。

【0050】

以上の製造工程により、配線構造２１が製造される。
次に、図３に示す工程では、絶縁層４３の上面に、配線層６０を形成する。配線層６０は、例えば、サブトラクティブ法やセミアディティブ法などの各種の配線形成方法を用いて形成することができる。

【0051】

続いて、絶縁層４３の上面に、配線層６０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。例えば、絶縁層６１として樹脂フィルムを用いる場合には、絶縁層４３の上面に樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、絶縁層６１として液状又はペースト状の絶縁性樹脂を用いる場合には、例えば、絶縁層４３の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。

【0052】

なお、このような感光性樹脂からなる絶縁層６１の上面の粗度は、例えば、表面粗さＲａ値で２ｎｍ～１０ｎｍ程度とすることができる。すなわち、絶縁層６１の上面は、絶縁層４３の上面よりも表面粗度が小さい。

【0053】

次いで、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層６０と電気的に接続されるとともに絶縁層６１の上面に積層された配線層６２とを形成する。ビア配線及び配線層６２は、例えば、セミアディティブ法を用いて形成することができる。なお、配線層６２は、配線６２Ａを有するように形成される。

【0054】

次に、図４に示す工程では、絶縁層６１の上面に、配線層６２の上面の一部を露出する貫通孔６３Ｘを有する絶縁層６３を形成する。絶縁層６３は、例えば、絶縁層６１と同様に形成することができる。

【0055】

続いて、図５に示す工程では、絶縁層６３の上面及び貫通孔６３Ｘの内面全面を被覆するようにシード層６４Ｂを形成する。本例のシード層６４Ｂは、絶縁層６３の上面全面と、貫通孔６３Ｘの内壁面全面と、貫通孔６３Ｘの底部に露出する配線層６２の上面全面とを連続して被覆するように形成されている。シード層６４Ｂは、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、スパッタ法によりシード層６４Ｂを形成する場合には、まず、絶縁層６３の上面及び貫通孔６３Ｘの内面を被覆するようにチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層６４Ｂを形成することができる。このとき、例えば、Ｔｉ層の厚さは２０ｎｍ～５０ｎｍ程度とすることができ、Ｃｕ層の厚さは１００ｎｍ～３００ｎｍ程度とすることができる。このようにＴｉ層を形成することにより、絶縁層６３とシード層６４Ｂとの密着性を向上させることができる。なお、Ｔｉ層を窒化チタン（ＴｉＮ）からなるＴｉＮ層に変更し、ＴｉＮ層とＣｕ層とからなる２層構造のシード層６４Ｂを形成するようにしてもよい。ここで、チタンや窒化チタンは、銅よりも耐腐食性に優れた金属であり、銅よりも絶縁層６３との密着性が高い金属である。また、無電解めっき法によりシード層６４Ｂを形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層６４Ｂを形成することができる。

【0056】

次いで、図６に示す工程では、シード層６４Ｂ上に、開口パターン１０１を有するレジスト層１００を形成する。開口パターン１０１は、図１に示した配線層６４の形成領域に対応する部分のシード層６４Ｂを露出するように形成される。レジスト層１００の材料としては、例えば、次工程の電解めっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１００の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層６４Ｂの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０１を有するレジスト層１００を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１００を形成することができる。

【0057】

次に、図７に示す工程では、レジスト層１００をめっきマスクとして、シード層６４Ｂ上に、そのシード層６４Ｂをめっき給電層に利用する電解めっき法を施す。すなわち、レジスト層１００の開口パターン１０１から露出されたシード層６４Ｂの上面に電解めっき法、ここでは電解Ｃｕめっき法を施す。本工程により、シード層６４Ｂよりも内側の貫通孔６３Ｘを充填するとともに開口パターン１０１の内部に設けられた金属層６４Ｃが形成される。

【0058】

続いて、図８に示す工程では、図７に示したレジスト層１００をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。

【0059】

次いで、図９に示す工程では、第１実装領域Ｒ１に対応する部分のシード層６４Ｂ及び金属層６４Ｃを被覆するレジスト層１０２を形成する。レジスト層１０２は、第１実装領域Ｒ１におけるシード層６４Ｂの上面全面と第１実装領域Ｒ１における金属層６４Ｃの上面全面及び側面全面とを被覆するように形成される。レジスト層１０２は、第１実装領域Ｒ１以外の部分におけるシード層６４Ｂ及び金属層６４Ｃを露出するように形成される。レジスト層１０２の材料としては、例えば、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層１０２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層６４Ｂの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層１０２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０２を形成することができる。

【0060】

次に、図１０に示す工程では、金属層６４Ｃ及びレジスト層１０２をエッチングマスクとして、不要なシード層６４Ｂをエッチングにより除去する。これにより、金属層６４Ｃ及びレジスト層１０２から露出する部分のシード層６４Ｂ、つまり第１実装領域Ｒ１以外の領域における不要なシード層６４Ｂが除去される。本工程により、第１実装領域Ｒ１よりも外側の領域では、貫通孔６３Ｘを充填するビア配線が形成されるとともに、シード層６４Ｂと金属層６４Ｃとにより構成される配線パターン６４Ａが絶縁層６３の上面に形成される。このように、ビア配線及び配線パターン６４Ａは、セミアディティブ法を用いて形成される。一方で、第１実装領域Ｒ１におけるシード層６４Ｂは、レジスト層１０２により被覆されているため、本工程により除去されない。換言すると、本工程では、第１実装領域Ｒ１におけるシード層６４Ｂを残すようにエッチング処理が実施される。

【0061】

続いて、図１１に示す工程では、図１０に示したレジスト層１０２をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。これにより、第１実装領域Ｒ１におけるシード層６４Ｂが露出される。このとき、第１実装領域Ｒ１における絶縁層６３の上面全面がシード層６４Ｂにより被覆されている。

【0062】

次いで、図１２に示す工程では、絶縁層６３の上面に、配線パターン６４Ａの上面の一部を露出する貫通孔６５Ｙを有する絶縁層６５を形成する。このとき、絶縁層６５は、第１実装領域Ｒ１におけるシード層６４Ｂ及び金属層６４Ｃを被覆するように形成される。なお、絶縁層６５は、例えば、絶縁層６１と同様に形成することができる。

【0063】

次に、図１３に示す工程では、貫通孔６５Ｙに充填されたビア配線と、そのビア配線を介して配線パターン６４Ａと電気的に接続されるとともに絶縁層６５の上面に積層された配線層６６とを形成する。ビア配線及び配線層６２は、例えば、セミアディティブ法を用いて形成することができる。本工程により、第２実装領域Ｒ２に、第２接続パッドＰ２が形成される。

【0064】

続いて、図１４に示す工程では、開口部１０６を有するマスク１０５を準備し、そのマスク１０５を絶縁層６５の上方に配置する。開口部１０６は、第１実装領域Ｒ１に対応して形成されている。すなわち、開口部１０６は、第１実装領域Ｒ１における絶縁層６５を露出するように形成されている。次いで、マスク１０５の開口部１０６を通じて、レーザ光Ｌを絶縁層６５の上面に照射する。

【0065】

これにより、図１５に示すように、レーザ光Ｌが照射された部分の絶縁層６５が除去される、すなわち絶縁層６５が部分的に除去される。本工程により、マスク１０５の開口部１０６により露出された第１実装領域Ｒ１に、絶縁層６５を厚さ方向に貫通する開口部６５Ｘが形成される。開口部６５Ｘは、絶縁層６５の上面に形成されたシード層６４Ｂを露出するように形成される。このように、開口部６５Ｘは、レーザ加工法により形成することができる。レーザ光Ｌとしては、例えば、エキシマレーザやＹＡＧレーザを用いることができる。なお、本工程では、シード層６４Ｂがレーザ加工のストッパ層として機能する。これにより、例えば、過剰なレーザ加工によって、絶縁層６５の下層の絶縁層６３が薄化されることを抑制できる。

【0066】

次に、図１６に示す工程では、金属層６４Ｃをエッチングマスクとして、第１実装領域Ｒ１における不要なシード層６４Ｂをエッチングにより除去する。本工程により、第１実装領域Ｒ１では、シード層６４Ｂと金属層６４Ｃとにより構成される第１接続パッドＰ１が絶縁層６３の上面に形成される。これにより、絶縁層６３の上面には、第１接続パッドＰ１と配線パターン６４Ａとを有する配線層６４が形成される。

【0067】

以上の製造工程により、配線構造２１の上面に配線構造２２が形成される。なお、これ以降の図１７～図２０では、シード層６４Ｂと金属層６４Ｃの図示を省略し、配線層６４として図示する。

【0068】

続いて、図１７に示す工程では、配線構造２２の最上層の絶縁層６５の上面に、第１実装領域Ｒ１及び第２実装領域Ｒ２を露出させるための開口部２３Ｘを有するソルダーレジスト層２３を積層する。同様に、配線構造２１の最下層の絶縁層５３の下面に、配線層５４の一部を外部接続用パッド５４Ｐとして露出させるための開口部２４Ｘを有するソルダーレジスト層２４を積層する。これらソルダーレジスト層２３，２４は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。

【0069】

なお、必要に応じて、第１接続パッドＰ１上、第２接続パッドＰ２上、及び外部接続用パッド５４Ｐ上に表面処理層を形成するようにしてもよい。
以上の製造工程により、配線基板２０を製造することができる。

【0070】

次に、図１８に示す工程では、外部接続用パッド５４Ｐ上に外部接続端子９０を形成する。例えば、外部接続用パッド５４Ｐ上に、適宜フラックスを塗布した後、外部接続端子９０（ここでは、はんだボール）を搭載し、２４０℃～２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。

【0071】

また、図１８に示す工程では、配線基板２０に第１電子部品７１を実装する。詳述すると、配線基板２０の第１接続パッドＰ１上に、第１電子部品７１のバンプ７３をフリップチップ接合する。また、配線基板２０に第２電子部品７２を実装する。詳述すると、配線基板２０の第２接続パッドＰ２上に、第２電子部品７２のバンプ７４をフリップチップ接合する。

【0072】

続いて、図１９に示す工程では、フリップチップ接合された第１電子部品７１と配線基板２０との間の隙間にアンダーフィル材８１を充填し、そのアンダーフィル材８１を硬化する。例えば、ディスペンサ等を用いて、第１電子部品７１の下面と、開口部６５Ｘに露出する絶縁層６３の上面との間の隙間にアンダーフィル材８１を充填する。アンダーフィル材８１は、毛細管現象により、第１電子部品７１の下面と絶縁層６３の上面との間の隙間に広がり、配線基板２０の積層方向と直交する平面方向に広がる。このとき、開口部６５Ｘの形成によって段差が形成されているため、アンダーフィル材８１が平面方向に広がることを開口部６５Ｘの内壁面によって好適に抑制できる。すなわち、開口部６５Ｘの内壁面により、アンダーフィル材８１の平面方向への広がりをせき止めることができる。これにより、アンダーフィル材８１が不要に平面方向に広がることに起因して、第１電子部品７１と絶縁層６３との間の隙間に充填されるアンダーフィル材８１の量が不足することを好適に抑制できる。

【0073】

次いで、図２０に示す工程では、フリップチップ接合された第２電子部品７２と配線基板２０との間の隙間にアンダーフィル材８２を充填し、そのアンダーフィル材８２を硬化する。例えば、ディスペンサ等を用いて、第２電子部品７２の下面と、絶縁層６５の上面との間の隙間にアンダーフィル材８２を充填する。アンダーフィル材８２は、毛細管現象により、第２電子部品７２の下面と絶縁層６５の上面との間の隙間に広がり、配線基板２０の平面方向に広がる。このとき、開口部６５Ｘの形成によって段差が形成されているため、第２電子部品７２と絶縁層６５との間の隙間が第１電子部品７１と絶縁層６３との間の隙間と異なる平面上に形成されている。このため、アンダーフィル材８２が第１電子部品７１と絶縁層６３との間の隙間に広がることを好適に抑制できる。これにより、アンダーフィル材８２が不要に平面方向に広がることに起因して、第２電子部品７２と絶縁層６５との間の隙間に充填されるアンダーフィル材８２の量が不足することを好適に抑制できる。

【0074】

以上の製造工程により、本実施形態の半導体装置１０を製造することができる。
次に、本実施形態の作用効果を説明する。
（１）配線基板２０は、配線層６２と、配線層６２を被覆する絶縁層６３と、絶縁層６３の上面に形成されるとともに、配線層６２と電気的に接続される配線層６４とを有している。配線基板２０は、絶縁層６３の上面に形成された絶縁層６５と、絶縁層６５の上面に形成されるとともに、配線層６４と電気的に接続される配線層６６とを有する。配線層６４は、第１電子部品７１と接続される第１接続パッドＰ１と、配線層６６と電気的に接続される配線パターン６４Ａとを有する。絶縁層６５は、絶縁層６５を厚さ方向に貫通するとともに、第１接続パッドＰ１と絶縁層６３の上面の一部とを露出する開口部６５Ｘを有する。配線層６６は、第１電子部品７１とは異なる第２電子部品７２と接続される第２接続パッドＰ２を有する。配線層６２は、第１接続パッドＰ１と第２接続パッドＰ２とを電気的に接続する配線６２Ａを有する。

【0075】

この構成によれば、開口部６５Ｘに露出する絶縁層６３の上面に第１接続パッドＰ１が形成され、絶縁層６３の上面に積層された絶縁層６５の上面に第２接続パッドＰ２が形成される。このため、第１電子部品７１と接続される第１接続パッドＰ１と、第２電子部品７２と接続される第２接続パッドＰ２とが互いに異なる平面上に設けられる。したがって、第１電子部品７１及び第２電子部品７２が配線基板２０に実装された場合に、第１電子部品７１と絶縁層６３との間の隙間と、第２電子部品７２と絶縁層６５との間の隙間とが互いに異なる平面上に形成される。このため、第１電子部品７１と絶縁層６３との間に充填されるアンダーフィル材８１が、他方の第２電子部品７２と絶縁層６５との間の隙間に広がることを好適に抑制できる。同様に、第２電子部品７２と絶縁層６５との間に充填されるアンダーフィル材８２が、他方の第１電子部品７１と絶縁層６３との間の隙間に広がることを好適に抑制できる。これにより、アンダーフィル材８１，８２が不要に平面方向に広がることに起因して、アンダーフィル材８１，８２の量が不足することを好適に抑制できる。したがって、アンダーフィル材８１，８２の量を容易に調整でき、第１電子部品７１と絶縁層６３との間の隙間、及び第２電子部品７２と絶縁層６５との間の隙間のそれぞれにアンダーフィル材８１，８２を均一に充填することができる。この結果、第１電子部品７１のバンプ７３と第１接続パッドＰ１との接続部分、及び第２電子部品７２のバンプ７４と第２接続パッドＰ２との接続部分における接続信頼性が低下することを好適に抑制できる。

【0076】

（２）開口部６５Ｘは、第１接続パッドＰ１の上面全面及び側面全面を露出するように形成される。このため、第１電子部品７１を第１接続パッドＰ１に実装する際に、第１電子部品７１のバンプ７３を第１接続パッドＰ１の上面及び側面に接合させることができる。これにより、バンプ７３が第１接続パッドＰ１の上面のみに接合される場合に比べて、バンプ７３と第１接続パッドＰ１との接合面積を大きくできるため、バンプ７３と第１接続パッドＰ１との接続信頼性を向上させることができる。

【0077】

（３）開口部６５Ｘから露出する絶縁層６３の上面が平坦に形成される。このため、第１電子部品７１と絶縁層６３との間の隙間にアンダーフィル材８１を充填する際に、絶縁層６３の上面が凹凸に形成される場合に比べて、アンダーフィル材８１の充填性が低下することを好適に抑制できる。この結果、第１電子部品７１と絶縁層６３との間の隙間にアンダーフィル材８１を均一に充填することができる。

【0078】

（４）配線層６４を形成する際に絶縁層６３の上面に形成したシード層６４Ｂのうち第１実装領域Ｒ１に設けられたシード層６４Ｂを残し、その残したシード層６４Ｂを被覆するように絶縁層６５を絶縁層６３の上面に形成する。さらに、上記残したシード層６４Ｂをストッパ層として絶縁層６５を部分的に除去することにより、絶縁層６５に開口部６５Ｘを形成する。これにより、絶縁層６５を部分的に除去する際に、シード層６４Ｂが例えばレーザ加工のストッパ層として機能するため、過剰なレーザ加工によって絶縁層６５の下層の絶縁層６３が薄化されることを抑制できる。したがって、開口部６５Ｘから露出する絶縁層６３の上面に凹凸が形成されることを抑制でき、開口部６５Ｘから露出する絶縁層６３の上面を平坦に維持できる。この結果、第１電子部品７１と絶縁層６３との間の隙間にアンダーフィル材８１を充填する際に、そのアンダーフィル材８１の充填性が低下することを好適に抑制できる。

【0079】

（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

【0080】

・上記実施形態では、絶縁層６５に開口部６５Ｘを形成することにより、配線構造２２の上面側に１段の段差を設けるようにしたが、これに限定されない。例えば、配線構造２２の上面側に２段以上の段差を設けてもよい。

【0081】

・上記実施形態では、絶縁層６５に１つの開口部６５Ｘを形成するようにしたが、これに限定されない。例えば、絶縁層６５に複数の開口部６５Ｘを形成するようにしてもよい。

【0082】

・上記実施形態では、開口部６５Ｘに露出する第１接続パッドＰ１に１つの第１電子部品７１を実装するようにしたが、これに限定されない。例えば、開口部６５Ｘに露出する第１接続パッドＰ１に複数の電子部品を実装するようにしてもよい。

【0083】

・上記実施形態では、絶縁層６５の上面に形成された第２接続パッドＰ２に１つの第２電子部品７２を実装するようにしたが、これに限定されない。例えば、絶縁層６５の上面に形成された第２接続パッドＰ２に複数の電子部品を実装するようにしてもよい。

【0084】

・上記実施形態の配線構造２１における配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、コア基板３０の貫通孔３０Ｘを充填する貫通電極３１を介してコア基板３０の上下の配線層３２，３３を相互に電気的に接続するようにした。これに限らず、例えば、貫通孔３０Ｘの内壁に設けられたスルーホールめっき層を介してコア基板３０の上下の配線層３２，３３を相互に電気的に接続するようにしてもよい。この場合、スルーホールめっき層よりも内側に形成された貫通孔３０Ｘの孔を樹脂で充填するようにしてもよい。

【0085】

・配線構造２１を省略してもよい。
・上記実施形態の配線構造２２における配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。

【0086】

・上記実施形態では、配線基板２０の最外層となる保護絶縁層の一例としてソルダーレジスト層２３，２４を例示したが、各種の感光性を有する絶縁性樹脂から保護絶縁層を形成することができる。

【0087】

・上記実施形態において、開口部６５Ｘに露出する絶縁層６３の上面にソルダーレジスト層２３を形成するようにしてもよい。
・上記実施形態のソルダーレジスト層２３，２４を省略してもよい。

【0088】

・上記実施形態の製造方法において、レーザ加工法により開口部６５Ｘを形成するようにしたが、開口部６５Ｘの形成方法はこれに限定されない。例えば、開口部６５Ｘを、プラズマ処理やブラスト処理により絶縁層６５を部分的に除去することにより形成するようにしてもよい。

【0089】

・上記実施形態の製造方法において、外部接続端子９０を形成するタイミングは適宜変更することができる。例えば、第１電子部品７１及び第２電子部品７２を配線基板２０に実装した後に、外部接続端子９０を形成するようにしてもよい。

【符号の説明】

【0090】

１０ 半導体装置
２０ 配線基板
２１ 配線構造（第１配線構造）
２２ 配線構造（第２配線構造）
４３ 絶縁層（第３絶縁層）
４３Ｘ 貫通孔
４４ ビア配線
６２ 配線層（第１配線層）
６２Ａ 配線
６３ 絶縁層（第１絶縁層）
６３Ｘ 貫通孔（第１貫通孔）
６４ 配線層（第２配線層）
６４Ａ 配線パターン
６４Ｂ シード層
６４Ｃ 金属層
６５ 絶縁層（第２絶縁層）
６５Ｘ 開口部
６６ 配線層（第３配線層）
７１ 第１電子部品
７２ 第２電子部品
８１ アンダーフィル材（第１アンダーフィル材）
８２ アンダーフィル材（第２アンダーフィル材）
１００ レジスト層（第１レジスト層）
１０１ 開口パターン
１０２ レジスト層（第２レジスト層）
Ｐ１ 第１接続パッド
Ｐ２ 第２接続パッド
Ｒ１ 第１実装領域
Ｒ２ 第２実装領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】