知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025026175
(43)【公開日】2025-02-21
(54)【発明の名称】光半導体素子およびその製造方法
(51)【国際特許分類】
H10H 20/811 20250101AFI20250214BHJP
H10H 20/813 20250101ALI20250214BHJP
H10H 20/824 20250101ALI20250214BHJP
H10F 30/20 20250101ALN20250214BHJP
【ＦＩ】
H01L33/04
H01L33/08
H01L33/30
H01L31/10 D
H01L31/10 A
【審査請求】有
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023131594
(22)【出願日】2023-08-10
(71)【出願人】
【識別番号】506334182
【氏名又は名称】ＤＯＷＡエレクトロニクス株式会社
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100179903
【弁理士】
【氏名又は名称】福井 敏夫
(74)【代理人】
【識別番号】100202326
【弁理士】
【氏名又は名称】橋本 大佑
(72)【発明者】
【氏名】門脇 嘉孝
(72)【発明者】
【氏名】田中 治
【テーマコード（参考）】
5F149
5F241
【Ｆターム（参考）】
5F149AB07
5F149BA01
5F149BA05
5F149CB01
5F149CB04
5F149CB06
5F149DA30
5F149DA35
5F149DA41
5F149FA05
5F149FA13
5F149GA06
5F149HA09
5F149LA01
5F149XB18
5F149XB24
5F241AA21
5F241AA43
5F241CA04
5F241CA05
5F241CA12
5F241CA34
5F241CA39
5F241CA65
5F241CA66
5F241CA74
5F241CB11
5F241CB28
5F241CB33
(57)【要約】
【課題】光半導体素子の特性を改善することを目的とする。
【解決手段】本発明に係る光半導体素子は、受発光波長が第１波長である第１活性層と、第１活性層上のトンネル接合層と、トンネル接合層上の、受発光波長が第２波長である第２活性層と、を有する光半導体素子であって、第１活性層及び第２活性層はＳｂを含み、トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する。
【選択図】図１
【解決手段】本発明に係る光半導体素子は、受発光波長が第１波長である第１活性層と、第１活性層上のトンネル接合層と、トンネル接合層上の、受発光波長が第２波長である第２活性層と、を有する光半導体素子であって、第１活性層及び第２活性層はＳｂを含み、トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
受発光波長が第１波長である第１活性層と、前記第１活性層上のトンネル接合層と、前記トンネル接合層上の、受発光波長が第２波長である第２活性層と、を有する光半導体素子であって、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する、
光半導体素子。
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する、
光半導体素子。
【請求項2】
前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、
請求項１に記載の光半導体素子。
請求項１に記載の光半導体素子。
【請求項3】
前記第１活性層及び前記第２活性層は、量子井戸構造を有し、
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、
請求項１又は２に記載の光半導体素子。
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、
請求項１又は２に記載の光半導体素子。
【請求項4】
前記第１波長と前記第２波長とは、互いに同一である、
請求項１又は２に記載の光半導体素子。
請求項１又は２に記載の光半導体素子。
【請求項5】
前記トンネル接合層の前記第１活性層側に前記ｐ型ＩｎＡｓ層があり、
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
【請求項6】
前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層と前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層と前記第２活性層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
前記トンネル接合層と前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層と前記第２活性層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
【請求項7】
基板上に受発光波長が第１波長である第１活性層を形成する工程と、
前記第１活性層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、ｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程を含む、
光半導体素子の製造方法。
前記第１活性層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、ｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程を含む、
光半導体素子の製造方法。
【請求項8】
前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、請求項７に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光半導体素子およびその製造方法に関する。
【背景技術】
【0002】
垂直に重ね合わせた２つ以上の活性層を有し、それぞれの間にトンネル接合層を挟み込んでなる光半導体素子が知られている。そのような光半導体素子は、重ねる活性層の波長が近い場合には光出力の向上を、また、重ねる活性層の波長を離す場合には異なる波長を放射することを目的に発光素子として使用される。同様に、重ねる活性層の波長が近い場合には受光効率の向上を、また、重ねる活性層の波長を離す場合には異なる波長帯に感度を有することを目的に受光素子としても使用される。
【0003】
このような光半導体素子は、複数の活性層を垂直に重ね合わせることで、活性層同士が直列接続される。発光素子では、そこに順方向の電流が流れると複数の活性層のそれぞれで発光させることが可能となる。一般的にこの場合の活性層はｐｎ接合である。
【0004】
トンネル接合層は高濃度のｐ型半導体層およびｎ型半導体から形成され、活性層に順方向の電圧が印加されたとき、逆電圧がかかる。通常は、ｐ型、ｎ型、p型（もしくはｎ型、ｐ型、ｎ型）の順で接合している場合はサイリスタとなって電流が流れないが、活性層に挟まれているトンネル接合層が高濃度でドーピングされていることから、トンネル接合層内でトンネル効果が生じ、電流が流れる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００９－５２２７５５号
【特許文献2】特開２０１８―２０１００９号
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１では、光半導体素子を構成する結晶格子の基本構成物質として、Ａｌ、Ｇａ、Ｉｎ、Ｐのみが好ましいと記載されているが、これらの物質のみでは３０００ｎｍを超えるような長波長の発光は望めない。また特許文献２に記載されているように、従来はトンネル接合層の形成には、ｎ型ドーパントの濃度が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上という高濃度であることが好ましいとされているが、垂直に重ね合わせた活性層間に高濃度のドーパントを含むｎ型半導体層およびｐ型半導体層が存在していると、活性層へドーパントが拡散し、信頼性の低下またはリーク電流の増加の原因となる可能性がある。
【0007】
本発明は、かかる実状に鑑みてなされたものであって、光半導体素子の特性を改善することを目的とする。
【課題を解決するための手段】
【0008】
本発明者は、上記課題を解決する方途について鋭意検討し、第１活性層及び第２活性層にＳｂを含み、トンネル接合層がｐ型ＩｎＡｓ層およびｎ型ＩｎＡｓ層を有する、光半導体素子およびその製造方法を見出し、本発明を完成するに至った。そして、本発明のトンネル接合層では、従来は必要と考えられていた濃度よりも低いドーパント濃度でトンネル効果を奏することが分かった。すなわち、本発明の要旨構成は以下の通りである。
【0009】
（１）受発光波長が第１波長である第１活性層と、前記第１活性層上のトンネル接合層と、前記トンネル接合層上の、受発光波長が第２波長である第２活性層と、を有する光半導体素子であって、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する、
光半導体素子。
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有する、
光半導体素子。
【0010】
（２）前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、前記（１）に記載の光半導体素子。
【0011】
（３）前記第１活性層及び前記第２活性層は、量子井戸構造を有し、
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、前記（１）又は前記（２）に記載の光半導体素子。
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、前記（１）又は前記（２）に記載の光半導体素子。
【0012】
（４）前記第１波長と前記第２波長とは、互いに同一である、前記（１）～（３）のいずれかに記載の光半導体素子。
【0013】
（５）前記トンネル接合層の前記第１活性層側に前記ｐ型ＩｎＡｓ層があり、
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、前記（１）～（４）のいずれかに記載の光半導体素子。
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、前記（１）～（４）のいずれかに記載の光半導体素子。
【0014】
（６）前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層と前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層と前記第２活性層との間の膜厚が１００ｎｍ以下である、前記（１）～（５）のいずれかに記載の光半導体素子。
前記トンネル接合層と前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層と前記第２活性層との間の膜厚が１００ｎｍ以下である、前記（１）～（５）のいずれかに記載の光半導体素子。
【0015】
（７）基板上に受発光波長が第１波長である第１活性層を形成する工程と、
前記第１活性層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、ｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程を含む、
光半導体素子の製造方法。
前記第１活性層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、ｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程を含む、
光半導体素子の製造方法。
【0016】
（８）前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、前記（７）に記載の光半導体素子の製造方法。
【発明の効果】
【0017】
特性が改善された光半導体素子およびその製造方法を提供することができる。例えば、発光素子とした場合には発光出力および順方向電圧が高く、中心波長が３０００ｎｍ以上の光半導体素子およびその製造方法を提供することができる。さらに、発光素子においてリーク電流が低くなるため、受光素子とした場合には暗電流が低くシャント抵抗が大きい光半導体素子およびその製造方法を提供することもできる。
【図面の簡単な説明】
【0018】
【図1】本発明による光半導体素子の第１実施形態を説明する断面模式図である。
【図2】本発明による光半導体素子の第２実施形態を説明する断面模式図である。
【図3】本発明による光半導体素子の第２実施形態の製造方法の一例を説明する断面模式図である。
【図6】本発明による光半導体素子の第３実施形態を説明する断面模式図である。
【図7】二次イオン質量分析（ＳＩＭＳ）によって、実施例１のＴｅイオンの拡散状態を測定した結果を示すグラフである。
【図8】二次イオン質量分析（ＳＩＭＳ）によって、実施例１のＺｎイオンの拡散状態を測定した結果を示すグラフである。
【発明を実施するための形態】
【0019】
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。
【0020】
本実施形態におけるＳｂを含む活性層とは、ＩｎＡｓｘＳｂ１－ｘ（０＜ｘ＜１）とも表記される化合物を意味するものとする。なお、ＩｎＡｓ層、ＡｌＩｎＡｓ層またはＩｎＡｓＰ層と表記する場合はＳｂは組成比に含まないことを意味するが、当該層の成長時においてＳｂ原料ガスを使用していなければよく、チェンバー内のＳｂの残存または隣接するＳｂを含む層からの拡散による不可避的なドーパント元素としてＳｂが含まれることは許容される。また、本明細書において組成比を明示せずに単に「ＡｌＩｎＡｓＳｂ」と表記する場合は、III族元素（Ａｌ、Ｉｎの合計）と、Ｖ族元素（Ａｓ、Ｓｂの合計）との化学組成比が１：１であり、かつ、III族元素であるＡｌおよびＩｎの比率と、Ｖ族元素であるＡｓおよびＳｂの比率とがそれぞれ不定の、任意の化合物を意味するものとする。この場合、III族元素にＡｌおよびＩｎのいずれか一方が含まれない場合を含み、また、Ｖ族元素にＡｓおよびＳｂのいずれか一方が含まれない場合を含むものとする。なお、ＡｌＩｎＡｓＳｂＰの各III―Ｖ属元素の成分組成比は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。
【0021】
また、本明細書において、Ｚｎ、Ｔｅ、Ｓｉ等の特定のドーパントを意図的には添加していない場合を「アンドープ」という。アンドープの層には、製造過程における不可避的なドーパントの混入はあってよい。また、Ｚｎ、Ｔｅ、Ｓｉ等のドーパント濃度の値は、ＳＩＭＳ分析によるものとする。
【0022】
本実施形態におけるIII―Ｖ族化合物半導体は、III族元素として少なくともＡｌ、Ｇａ、Ｉｎのいずれかを含み、Ｖ属元素として少なくともＰ、Ａｓ、Ｓｂを含むものとする。
【0023】
エピタキシャル成長により形成される各層の厚さは、ＳＥＭ（走査型電子顕微鏡）またはＴＥＭ（透過型電子顕微鏡）による成長層の断面観察から算出できる。膜厚が１０ｎｍ以上の場合にはＳＥＭを使用し、膜厚が１０ｎｍ未満の場合にはＴＥＭを使用することが好ましい。
【0024】
本明細書では、互いに異なる活性層に対して発光波長の中心波長同士を比較し、発光波長が互いに同一であるとして説明するが、これに限定されない。発光波長の中心波長同士は、離れていても良いし、互いに近似していてもよい。中心波長同士が離れている場合は、それぞれの中心波長に異なる役割を与えることができる。本明細書において、発光波長の中心波長同士が互いに近似するとは、発光スペクトルにおける半値全幅の範囲が重なる関係となるように中心波長同士が位置することをいい、例えばその波長差が半値全幅の値以内（例えば１００ｎｍ以内）に含まれることを意味し、中心波長同士が同一または近似していると、発光スペクトルが合成されて発光強度の向上に効果的である。上記は発光素子の場合で説明したが、受光素子の場合も同様である。
【0025】
本発明による光半導体素子は、受発光波長が第１波長である第１活性層と、前記第１活性層上のトンネル接合層と、前記トンネル接合層上の、受発光素子が第２波長である第２活性層とを有し、前記第１活性層および前記第２活性層はＳｂを含み、前記トンネル接合層は、ｐ型ＩｎＡｓ層およびｎ型ＩｎＡｓ層を有する。
【0026】
以下、図面を参照して本発明の実施形態について説明する。また、各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示す。また、以下では、３元素以上で構成されるIII―Ｖ族化合物半導体に対し、各元素の組成比を省略した形（例えば「ＩｎＡｓＳｂ」等）で記述する場合がある。
【0027】
（第１実施形態）
図１を参照して、本発明に従う光半導体素子の第１実施形態である光半導体素子１００の一例を、製造方法を交えて説明する。光半導体素子１００は、成長用基板１０５と、成長用基板１０５上に積層された複数の半導体層からなる、通電により発光する半導体積層体１４０とを備えている。なお、詳細は後述するが、この半導体積層体１４０は、ｐｎ接合からなる活性層が複数積み重なっており、これら活性層間はトンネル効果により逆方向（ｎ型層からｐ型層）に電流が流れるトンネル接合層が挟まれている、所謂ダブルスタック型の発光ダイオードとして機能する。
図１を参照して、本発明に従う光半導体素子の第１実施形態である光半導体素子１００の一例を、製造方法を交えて説明する。光半導体素子１００は、成長用基板１０５と、成長用基板１０５上に積層された複数の半導体層からなる、通電により発光する半導体積層体１４０とを備えている。なお、詳細は後述するが、この半導体積層体１４０は、ｐｎ接合からなる活性層が複数積み重なっており、これら活性層間はトンネル効果により逆方向（ｎ型層からｐ型層）に電流が流れるトンネル接合層が挟まれている、所謂ダブルスタック型の発光ダイオードとして機能する。
【0028】
第１実施形態は、成長用基板１０５の上に積層されたｎ型コンタクト層１４１、ｎ型窓層１４２、第１スペーサ層１４３、第１活性層１４４、ｐ型中間層（第１ｐ型電子ブロック層１４５および第１ｐ型窓層１４６）、トンネル接合層１４７（ｐ型トンネル接合層１４７１およびｎ型トンネル接合層１４７２）、ｎ型中間層（第２スペーサ層１４８）、第２活性層１４９、第２ｐ型電子ブロック層１５０、第２ｐ型窓層１５１、およびｐ型コンタクト層１５２を順次成膜し、成長用基板をそのまま基板として用いる半導体発光素子の実施形態である。
【0029】
＜基板＞
光半導体素子１００に適用可能な基板について説明する。本発明において使用する基板は、第１活性層１４４、トンネル接合層１４７および第２活性層１４９を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、光半導体素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板１０５であってもよい。
光半導体素子１００に適用可能な基板について説明する。本発明において使用する基板は、第１活性層１４４、トンネル接合層１４７および第２活性層１４９を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、光半導体素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板１０５であってもよい。
【0030】
＜＜成長用基板＞＞
成長用基板１０５としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができる。Ｓｂを含む活性層を形成するにはＩｎＡｓ、ＧａＳｂ、ＩｎＳｂの基板を用いることが理想であるがそれらの基板は高価であるため、費用面からはＧａＡｓ基板を用いることが好ましい。ＧａＡｓ基板はＳｉドープされ、ｎ型基板となっていることが好ましく、半導体積層体１４０はＧａＡｓ基板の（１００）面上に積層されることが好ましい。また、ＧａＡｓ基板の膜厚は２００μｍ以上９００μｍ以下であることが好ましい。
成長用基板１０５としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができる。Ｓｂを含む活性層を形成するにはＩｎＡｓ、ＧａＳｂ、ＩｎＳｂの基板を用いることが理想であるがそれらの基板は高価であるため、費用面からはＧａＡｓ基板を用いることが好ましい。ＧａＡｓ基板はＳｉドープされ、ｎ型基板となっていることが好ましく、半導体積層体１４０はＧａＡｓ基板の（１００）面上に積層されることが好ましい。また、ＧａＡｓ基板の膜厚は２００μｍ以上９００μｍ以下であることが好ましい。
【0031】
また、ＧａＡｓ基板またはＩｎＰ基板を用いる場合、成長用基板１０５とｎ型コンタクト層１４１との間に格子不整合を緩和するためのバッファ層を設けることも好ましく、そのバッファ層は低温で成長させたＩｎＡｓバッファ層を含めることができる。バッファ層は、ＩｎαＧａ１－αＡｓβＳｂ１－β層の各組成αとβを０～１の範囲で変化させた組成傾斜または超格子構造を用いたバッファ層としても良い。
【0032】
＜＜ｎ型コンタクト層＞＞
成長用基板１０５上にIII―Ｖ族化合物半導体層からなるｎ型コンタクト層１４１を設けても良い。ｎ型コンタクト層１４１は高い導電性を有し、電極形成において有利である。膜厚は２０ｎｍ以上５００ｎｍ以下であることが好ましい。ここで使用できるドーパントとして、Ｓｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。また、ドーパント濃度は次に説明するｎ型窓層１４２のドーパント濃度より高いことが好ましく、８．０×１０１８／ｃｍ３以上３．０×１０１９／ｃｍ３以下とすることがより好ましい。
成長用基板１０５上にIII―Ｖ族化合物半導体層からなるｎ型コンタクト層１４１を設けても良い。ｎ型コンタクト層１４１は高い導電性を有し、電極形成において有利である。膜厚は２０ｎｍ以上５００ｎｍ以下であることが好ましい。ここで使用できるドーパントとして、Ｓｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。また、ドーパント濃度は次に説明するｎ型窓層１４２のドーパント濃度より高いことが好ましく、８．０×１０１８／ｃｍ３以上３．０×１０１９／ｃｍ３以下とすることがより好ましい。
【0033】
＜＜ｎ型窓層＞＞
ｎ型コンタクト層１４１上にIII―Ｖ族化合物半導体層からなるｎ型窓層１４２を設けても良く、膜厚は５００ｎｍ以上６０００ｎｍ以下であることが好ましい。ここで使用できるドーパントとして、Ｓｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。成長用基板１０５と第１活性層１４４の格子定数が異なる場合、ｎ型窓層１４２の膜厚が５００ｎｍよりも薄いと欠陥が第１活性層１４４に伝搬してしまう。加えて、ｎ型窓層１４２の膜厚が５００ｎｍよりも薄いと十分な量のキャリアが第１活性層１４４に供給されずに発光出力が小さくなるため、好ましくない。一方で、ｎ型窓層１４２の膜厚が６０００ｎｍよりも厚い場合においても、大幅な特性改善は見込めず、また成長時間が長時間になり原料代も増加することから、生産性に問題があるため、好ましくない。
ｎ型コンタクト層１４１上にIII―Ｖ族化合物半導体層からなるｎ型窓層１４２を設けても良く、膜厚は５００ｎｍ以上６０００ｎｍ以下であることが好ましい。ここで使用できるドーパントとして、Ｓｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。成長用基板１０５と第１活性層１４４の格子定数が異なる場合、ｎ型窓層１４２の膜厚が５００ｎｍよりも薄いと欠陥が第１活性層１４４に伝搬してしまう。加えて、ｎ型窓層１４２の膜厚が５００ｎｍよりも薄いと十分な量のキャリアが第１活性層１４４に供給されずに発光出力が小さくなるため、好ましくない。一方で、ｎ型窓層１４２の膜厚が６０００ｎｍよりも厚い場合においても、大幅な特性改善は見込めず、また成長時間が長時間になり原料代も増加することから、生産性に問題があるため、好ましくない。
【0034】
また、ドーパント濃度はｎ型コンタクト層１４１よりも低いことが好ましく、１．０×１０１８／ｃｍ３以上８．０×１０１８／ｃｍ３以下とすることが好ましい。
【0035】
さらに、ｎ型窓層１４２の組成は第１活性層１４４の組成と格子整合する組成であることが好ましい。ｎ型窓層１４２の組成は、後述する第１ｐ型電子ブロック層１４５よりもＡｌ組成比が小さい（すなわち、バンドギャップが小さい）ＡｌＩｎＡｓとすることが好ましく、ＩｎＡｓとすることがより好ましい。
【0036】
＜第１スペーサ層＞
ｎ型窓層１４２上にアンドープのIII―Ｖ族化合物半導体層からなる第１スペーサ層１４３を設けても良く、膜厚は、１ｎｍ以上１００ｎｍ以下とすることが好ましい。第１スペーサ層１４３は、第１活性層１４４の障壁層またはｎ型窓層１４２と組成を同じくし、かつ、ｎ型ドーパントをドーピングしない層とすることが好ましい。この第１スペーサ層１４３は、ｎ型窓層１４２からｎ型ドーパントが第１活性層１４４に拡散する量を低減する。
ｎ型窓層１４２上にアンドープのIII―Ｖ族化合物半導体層からなる第１スペーサ層１４３を設けても良く、膜厚は、１ｎｍ以上１００ｎｍ以下とすることが好ましい。第１スペーサ層１４３は、第１活性層１４４の障壁層またはｎ型窓層１４２と組成を同じくし、かつ、ｎ型ドーパントをドーピングしない層とすることが好ましい。この第１スペーサ層１４３は、ｎ型窓層１４２からｎ型ドーパントが第１活性層１４４に拡散する量を低減する。
【0037】
＜第１活性層＞
第１スペーサ層１４３上にＳｂを含む第１活性層１４４を設ける。第１活性層１４４は発光層となるＩｎＡｓｘ１Ｓｂ１－ｘ１層（０＜ｘ１＜１）を含む。図１では、第１活性層１４４がＩｎＡｓｙ１Ｐ１－ｙ１層（０＜ｙ１＜１）をさらに有し、ＩｎＡｓｘ１Ｓｂ１－ｘ１層を第１活性層の井戸層１４４ｗとし、ＩｎＡｓｙ１Ｐ１－ｙ１層を第１活性層の障壁層１４４ｂとする量子井戸構造を例示的に図示しているが、第１活性層１４４はＩｎＡｓｘ１Ｓｂ１－ｘ１層の単層構造でもよい。また、Ｓｂ以外の組成はＩｎおよびＡｓに限らず、別のIII―Ｖ族化合物半導体を用いても良い。また、第１活性層の井戸層１４４ｗと第１活性層の障壁層１４４ｂの組成差を調整して、井戸層にひずみを加えることも好ましい。第１活性層１４４は、結晶欠陥抑制による光出力向上のため図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。多重量子井戸構造を用いる場合、井戸層および障壁層の組み合わせは、３組以上４０組以下が好ましい。つまり、最初の障壁層を含めて３．５組以上４０．５組以下が好ましい。さらに、各井戸層の膜厚は５ｎｍ以上４０ｎｍ以下が好ましく、各障壁層の膜厚は１０ｎｍ以上５０ｎｍ以下が好ましい。また、第１活性層１４４はアンドープであることが好ましい。第１活性層１４４は、発光中心波長が３０００ｎｍ以上である波長域を有する。障壁層はＩｎＡｓＰ以外にＡｌＩｎＡｓなどを用いることも出来る。
第１スペーサ層１４３上にＳｂを含む第１活性層１４４を設ける。第１活性層１４４は発光層となるＩｎＡｓｘ１Ｓｂ１－ｘ１層（０＜ｘ１＜１）を含む。図１では、第１活性層１４４がＩｎＡｓｙ１Ｐ１－ｙ１層（０＜ｙ１＜１）をさらに有し、ＩｎＡｓｘ１Ｓｂ１－ｘ１層を第１活性層の井戸層１４４ｗとし、ＩｎＡｓｙ１Ｐ１－ｙ１層を第１活性層の障壁層１４４ｂとする量子井戸構造を例示的に図示しているが、第１活性層１４４はＩｎＡｓｘ１Ｓｂ１－ｘ１層の単層構造でもよい。また、Ｓｂ以外の組成はＩｎおよびＡｓに限らず、別のIII―Ｖ族化合物半導体を用いても良い。また、第１活性層の井戸層１４４ｗと第１活性層の障壁層１４４ｂの組成差を調整して、井戸層にひずみを加えることも好ましい。第１活性層１４４は、結晶欠陥抑制による光出力向上のため図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。多重量子井戸構造を用いる場合、井戸層および障壁層の組み合わせは、３組以上４０組以下が好ましい。つまり、最初の障壁層を含めて３．５組以上４０．５組以下が好ましい。さらに、各井戸層の膜厚は５ｎｍ以上４０ｎｍ以下が好ましく、各障壁層の膜厚は１０ｎｍ以上５０ｎｍ以下が好ましい。また、第１活性層１４４はアンドープであることが好ましい。第１活性層１４４は、発光中心波長が３０００ｎｍ以上である波長域を有する。障壁層はＩｎＡｓＰ以外にＡｌＩｎＡｓなどを用いることも出来る。
【0038】
＜第１活性層とトンネル接合層との間のｐ型中間層＞
第１活性層とトンネル接合層との間はｐ型中間層である。第１活性層１４４と後述のトンネル接合層１４７との間の膜厚は１００ｎｍ以下であることが好ましい。そして、このｐ型中間層は、ｐ型電子ブロック層を含むことが好ましい。
第１活性層とトンネル接合層との間はｐ型中間層である。第１活性層１４４と後述のトンネル接合層１４７との間の膜厚は１００ｎｍ以下であることが好ましい。そして、このｐ型中間層は、ｐ型電子ブロック層を含むことが好ましい。
【0039】
＜第１ｐ型電子ブロック層＞
第１活性層１４４上にIII―Ｖ族化合物半導体層からなる第１ｐ型電子ブロック層１４５を設けても良く、膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましい。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。また、ｐ型ドーパント濃度は１．０×１０１８／ｃｍ３以上５．０×１０１８／ｃｍ３以下であることが好ましい。この第１ｐ型電子ブロック層１４５は、第１活性層１４４へのキャリアの注入および閉じ込めを行う層である。また、第１ｐ型電子ブロック層１４５は、後述するトンネル接合層１４７から第１活性層１４４へのｐ型ドーパントの拡散を低減する効果もある。
第１活性層１４４上にIII―Ｖ族化合物半導体層からなる第１ｐ型電子ブロック層１４５を設けても良く、膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましい。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。また、ｐ型ドーパント濃度は１．０×１０１８／ｃｍ３以上５．０×１０１８／ｃｍ３以下であることが好ましい。この第１ｐ型電子ブロック層１４５は、第１活性層１４４へのキャリアの注入および閉じ込めを行う層である。また、第１ｐ型電子ブロック層１４５は、後述するトンネル接合層１４７から第１活性層１４４へのｐ型ドーパントの拡散を低減する効果もある。
【0040】
第１ｐ型電子ブロック層１４５の組成は、Ａｌｚ１Ｉｎ１－ｚ１Ａｓ（０．０５≦ｚ１≦０．４０）であることが好ましく、Ａｌｚ１Ｉｎ１－ｚ１Ａｓ（０．１０≦ｚ１≦０．３５）であることがより好ましい。Ａｌ組成ｚ１を０．０５以上とすることで第１ｐ型電子ブロック層１４５による発光効率を向上させることができ、０．４０以下とすることで、順方向電圧が高くなって発光効率が低下することを抑制することができるためである。また、第１ｐ型電子ブロック層１４５のｐ型ドーパント濃度は、後述するｐ型トンネル接合層１４７１にドープされているｐ型ドーパント濃度より小さいことが好ましい。
【0041】
第１ｐ型電子ブロック層１４５上に、さらに第１ｐ型窓層１４６を有していても良い。第１ｐ型窓層１４６の組成は、第１ｐ型電子ブロック層１４５の組成ｚ１よりもＡｌ組成が小さいことが好ましく、例えばＩｎＡｓである。ｐ型ドーパント濃度は１．０×１０１８／ｃｍ３以上５．０×１０１８／ｃｍ３以下であることが好ましい。
【0042】
第１活性層１４４とトンネル接合層１４７との間のp型中間層には、上記の第１ｐ型電子ブロック層１４５または第１ｐ型窓層１４６以外の層が含まれていても良い。その場合でも、本発明では、トンネル接合層１４７におけるドーパント濃度を低く抑えることができるため、ｐ型トンネル接合層１４７１からのｐ型ドーパントの拡散が生じてもｐ型中間層内のp型ドーパント濃度を例えば５．０×１０１８／ｃｍ３以下とすることができ、第１活性層１４４とトンネル接合層１４７との間の合計膜厚を１００ｎｍ以下に抑制することが可能である。ドーパントの拡散量を抑えつつ、このように薄くすることで、素子全体の順方向電圧を低減することが期待できる。
【0043】
＜トンネル接合層＞
第１ｐ型窓層１４６上に、ＩｎＡｓからなるｐ型トンネル接合層１４７１およびｎ型トンネル接合層１４７２から構成されるトンネル接合層１４７を設ける。トンネル接合層１４７の膜厚は、１０ｎｍ以上２００ｎｍ以下であることが好ましい。ｐ型トンネル接合層１４７１に使用できるドーパントとしてはＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられ、ｎ型トンネル接合層１４７２に使用できるドーパントとしてはＳｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。ｐ型トンネル接合層１４７１は第１活性層１４４に対峙し、ｎ型トンネル接合層１４７２は第２活性層１４９に対峙する。ｐ型トンネル接合層１４７１とｎ型トンネル接合層１４７２の膜厚およびドーパント濃度は同一であっても良いし、異なっていても良い。また、ｐ型トンネル接合層１４７１およびｎ型トンネル接合層１４７２のドーパント濃度は層内で均一である必要はなく、濃度勾配があっても良い。
第１ｐ型窓層１４６上に、ＩｎＡｓからなるｐ型トンネル接合層１４７１およびｎ型トンネル接合層１４７２から構成されるトンネル接合層１４７を設ける。トンネル接合層１４７の膜厚は、１０ｎｍ以上２００ｎｍ以下であることが好ましい。ｐ型トンネル接合層１４７１に使用できるドーパントとしてはＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられ、ｎ型トンネル接合層１４７２に使用できるドーパントとしてはＳｉ、Ｔｅ、Ｓ、Ｇｅ、Ｓｎ、Ｓｅ等があげられる。ｐ型トンネル接合層１４７１は第１活性層１４４に対峙し、ｎ型トンネル接合層１４７２は第２活性層１４９に対峙する。ｐ型トンネル接合層１４７１とｎ型トンネル接合層１４７２の膜厚およびドーパント濃度は同一であっても良いし、異なっていても良い。また、ｐ型トンネル接合層１４７１およびｎ型トンネル接合層１４７２のドーパント濃度は層内で均一である必要はなく、濃度勾配があっても良い。
【0044】
通常、トンネル接合の形成には半導体のドープ率を極めて高くして、ｎ型半導体層とｐ型半導体層の接合面に生じる空乏層が、量子トンネリングが生じるほど薄くなる必要があるため、化合物半導体においては少なくとも１．０×１０１９／ｃｍ３以上（好ましくは１．０×１０２０／ｃｍ３）のドーパント濃度が必要とされている。しかし本発明では、ドーパント濃度が１．０×１０１８／ｃｍ３以上１．０×１０１９／ｃｍ３未満でもトンネル接合を実現することができた。トンネル接合層は、ドーパント濃度が５．０×１０１８／ｃｍ３以上９．０×１０１８／ｃｍ３以下であることがより好ましい。第１活性層１４４および第２活性層１４９へのドーパントの拡散が少ない方が、信頼性等の特性向上につながるため、量子トンネリングを生じさせることが出来れば、トンネル接合層１４７へのドーパント濃度は少ない方が好ましい。
【0045】
＜＜ｐ型トンネル接合層＞＞
ｐ型トンネル接合層１４７１内のｐ型ドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることが好ましく、９．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。膜厚は、５ｎｍ以上１００ｎｍ以下であることが好ましい。
ｐ型トンネル接合層１４７１内のｐ型ドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることが好ましく、９．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。膜厚は、５ｎｍ以上１００ｎｍ以下であることが好ましい。
【0046】
＜＜ｎ型トンネル接合層＞＞
ｎ型トンネル接合層１４７２内のｎ型ドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることが好ましく、９．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。膜厚は、５ｎｍ以上１００ｎｍ以下であることが好ましい。
ｎ型トンネル接合層１４７２内のｎ型ドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満であることが好ましく、９．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。膜厚は、５ｎｍ以上１００ｎｍ以下であることが好ましい。
【0047】
＜トンネル接合層と第２活性層との間のｎ型中間層＞
トンネル接合層と第２活性層との間はｎ型中間層である。ｎ型中間層はアンドープ層であっても良い。トンネル接合層１４７と後述の第２活性層１４９との間の膜厚は１００ｎｍ以下であることが好ましい。そして、このｎ型中間層は、スペーサ層を含むことが好ましい。
トンネル接合層と第２活性層との間はｎ型中間層である。ｎ型中間層はアンドープ層であっても良い。トンネル接合層１４７と後述の第２活性層１４９との間の膜厚は１００ｎｍ以下であることが好ましい。そして、このｎ型中間層は、スペーサ層を含むことが好ましい。
【0048】
＜第２スペーサ層＞
トンネル接合層１４７上に第２スペーサ層１４８を設けても良く、膜厚は１ｎｍ以上１００ｎｍ以下とすることが好ましい。第２スペーサ層１４８はトンネル接合層１４７のｎ型トンネル接合層１４７２または第２活性層１４９の障壁層と組成を同じにしてもよいし障壁層よりバンドギャップを大きくする組成としても良い。成長時にｎ型ドーパントの原料ガスを流さず意図的なドーピングをしない層（アンドープ層）とすることが好ましい。この第２スペーサ層１４８は、トンネル接合層１４７のｎ型トンネル接合層１４７２からｎ型ドーパントが第２活性層１４９に拡散するのを低減する。
トンネル接合層１４７上に第２スペーサ層１４８を設けても良く、膜厚は１ｎｍ以上１００ｎｍ以下とすることが好ましい。第２スペーサ層１４８はトンネル接合層１４７のｎ型トンネル接合層１４７２または第２活性層１４９の障壁層と組成を同じにしてもよいし障壁層よりバンドギャップを大きくする組成としても良い。成長時にｎ型ドーパントの原料ガスを流さず意図的なドーピングをしない層（アンドープ層）とすることが好ましい。この第２スペーサ層１４８は、トンネル接合層１４７のｎ型トンネル接合層１４７２からｎ型ドーパントが第２活性層１４９に拡散するのを低減する。
【0049】
第２活性層１４９とトンネル接合層１４７との間には、上記の第２スペーサ層１４８以外の層が含まれていても良い。その場合でも、本発明では、トンネル接合層１４７におけるドーパント濃度を低く抑えることができるため、ｎ型トンネル接合層１４７２からｎ型ドーパントの拡散が生じても、ｎ型中間層内のｎ型ドーパント濃度を例えば５．０×１０１８／ｃｍ３以下とすることができ、第２活性層１４９とトンネル接合層１４７との間の合計膜厚を１００ｎｍ以下に抑制することも可能である。ドーパントの拡散量を抑えつつ、このように薄くすることで、素子全体の順方向電圧を低減することが期待できる。
【0050】
＜第２活性層＞
第２スペーサ層１４８上にＳｂを含む第２活性層１４９を設ける。第２活性層１４９は第１活性層１４４と同じ構成をとることが好ましい。例えば図１では、第２活性層１４９は発光層となる井戸層ＩｎＡｓｘ２Ｓｂ１－ｘ２層（０＜ｘ２＜１）および障壁層ＩｎＡｓｙ２Ｐ１－ｙ２層（０＜ｙ２＜１）からなる量子井戸構造を図示しているが、第２活性層の井戸層１４９ｗは第１活性層の井戸層１４４ｗと、第２活性層の障壁層１４９ｂは第１活性層の障壁層１４４ｂとそれぞれ共通の構成とすることが好ましい。また、第１活性層１４４および第２活性層１４９は同一の発光波長を有し、発光中心波長が３０００ｎｍ以上である波長域を有する。
第２スペーサ層１４８上にＳｂを含む第２活性層１４９を設ける。第２活性層１４９は第１活性層１４４と同じ構成をとることが好ましい。例えば図１では、第２活性層１４９は発光層となる井戸層ＩｎＡｓｘ２Ｓｂ１－ｘ２層（０＜ｘ２＜１）および障壁層ＩｎＡｓｙ２Ｐ１－ｙ２層（０＜ｙ２＜１）からなる量子井戸構造を図示しているが、第２活性層の井戸層１４９ｗは第１活性層の井戸層１４４ｗと、第２活性層の障壁層１４９ｂは第１活性層の障壁層１４４ｂとそれぞれ共通の構成とすることが好ましい。また、第１活性層１４４および第２活性層１４９は同一の発光波長を有し、発光中心波長が３０００ｎｍ以上である波長域を有する。
【0051】
＜第２ｐ型電子ブロック層＞
第２活性層１４９上にIII―Ｖ族化合物半導体層からなる第２ｐ型電子ブロック層１５０を設けても良く、膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましい。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。また、ドーパント濃度は１．０×１０１８／ｃｍ３以上５．０×１０１８／ｃｍ３以下であることが好ましい。この第２ｐ型電子ブロック層１５０は、第２活性層１４９へのキャリアの注入および閉じ込めを行う層である。また、第２ｐ型電子ブロック層１５０は、第２ｐ型窓層１５１から第２活性層１４９へのドーパントの拡散を低減する効果もある。
第２活性層１４９上にIII―Ｖ族化合物半導体層からなる第２ｐ型電子ブロック層１５０を設けても良く、膜厚は５ｎｍ以上６０ｎｍ以下であることが好ましい。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。また、ドーパント濃度は１．０×１０１８／ｃｍ３以上５．０×１０１８／ｃｍ３以下であることが好ましい。この第２ｐ型電子ブロック層１５０は、第２活性層１４９へのキャリアの注入および閉じ込めを行う層である。また、第２ｐ型電子ブロック層１５０は、第２ｐ型窓層１５１から第２活性層１４９へのドーパントの拡散を低減する効果もある。
【0052】
第２ｐ型電子ブロック層１５０の組成は、Ａｌｚ２Ｉｎ１－ｚ２Ａｓ（０．０５≦ｚ２≦０．４）であることが好ましく、Ａｌｚ２Ｉｎ１－ｚ２Ａｓ（０．１０≦ｚ２≦０．３５）であることがより好ましい。Ａｌ組成ｚ２を０．０５以上とすることで、第２ｐ型電子ブロック層１５０による発光効率を向上させることができ、０．４０以下とすることで、順方向電圧が高くなって発光効率が低下することを抑制することができるためである。また、第２ｐ型電子ブロック層１５０のｐ型ドーパント濃度は、ｐ型トンネル接合層１４７１にドープされているｐ型ドーパント濃度より小さいことが好ましい。
【0053】
＜第２ｐ型窓層＞
第２ｐ型電子ブロック層１５０上にIII―Ｖ族化合物半導体層からなる第２ｐ型窓層１５１を設けても良く、膜厚は５００ｎｍ以上２０００ｎｍ以下であることが好ましい。第２ｐ型窓層１５１がこれより厚いと、電流がＬＥＤチップの端まで広がり表面再結合が増加するほか、素子のオーミック抵抗が増加してしまうことで発光効率が低下するので好ましくない。一方、第２ｐ型窓層１５１がこれより薄いと、電極の真下で発光し、光の取り出しを妨げるため好ましくない。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。第２ｐ型窓層１５１のドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
第２ｐ型電子ブロック層１５０上にIII―Ｖ族化合物半導体層からなる第２ｐ型窓層１５１を設けても良く、膜厚は５００ｎｍ以上２０００ｎｍ以下であることが好ましい。第２ｐ型窓層１５１がこれより厚いと、電流がＬＥＤチップの端まで広がり表面再結合が増加するほか、素子のオーミック抵抗が増加してしまうことで発光効率が低下するので好ましくない。一方、第２ｐ型窓層１５１がこれより薄いと、電極の真下で発光し、光の取り出しを妨げるため好ましくない。ここで使用できるドーパントとしてＭｇ、Ｚｎ、Ｃ、Ｂｅ等があげられる。第２ｐ型窓層１５１のドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上５．０×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【0054】
＜ｐ型コンタクト層＞
第２ｐ型窓層１５１上にIII―Ｖ族化合物半導体層からなるｐ型コンタクト層１５２を設けても良く、膜厚は２０ｎｍ以上３００ｎｍ以下が好ましい。ｐ型コンタクト層１５２のドーパント濃度は第２ｐ型窓層１５１のドーパント濃度より高く、８．０×１０１８ａｔｏｍｓ／ｃｍ３以上３．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
第２ｐ型窓層１５１上にIII―Ｖ族化合物半導体層からなるｐ型コンタクト層１５２を設けても良く、膜厚は２０ｎｍ以上３００ｎｍ以下が好ましい。ｐ型コンタクト層１５２のドーパント濃度は第２ｐ型窓層１５１のドーパント濃度より高く、８．０×１０１８ａｔｏｍｓ／ｃｍ３以上３．０×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
【0055】
以下において、これまでに説明した光半導体素子１００の製造方法の実施形態の一例を説明する。光半導体素子１００は、成長用基板１０５がｎ型もしくはアンドープの場合、第１活性層１４４とＩｎＡｓからなるトンネル接合層１４７と第２活性層１４９と、を順にエピタキシャル成長する工程を経て製造する。ここで、第１活性層１４４および第２活性層１４９はＳｂを含み、トンネル接合層１４７は、ｐ型ＩｎＡｓ層で形成されるｐ型トンネル接合層１４７１およびｎ型ＩｎＡｓ層で形成されるｎ型トンネル接合層１４７２が垂直に積層されている。第１活性層１４４とｐ型トンネル接合層１４７１は対峙し、ｎ型トンネル接合層１４７２と第２活性層１４９は対峙する。また、トンネル接合層１４７のドーパント濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である。
【0056】
第１活性層１４４とトンネル接合層１４７との間に、合計膜厚が１００ｎｍ以下の第１ｐ型電子ブロック層１４５または第１ｐ型窓層１４６を形成しても良く、また、トンネル接合層１４７と第２活性層１４９との間に、アンドープの、膜厚が１００ｎｍ以下の第２スペーサ層１４８を形成しても良い。
【0057】
さらに、成長用基板１０５と第１活性層１４４との間にｎ型コンタクト層１４１、ｎ型窓層１４２、第１スペーサ層１４３のうち一つ以上の層を形成しても良く、第２活性層上に第２ｐ型電子ブロック層１５０、第２ｐ型窓層１５１、ｐ型コンタクト層１５２の一つ以上の層を形成しても良い。
【0058】
一方、半導体積層体１４０の各半導体層をエピタキシャル成長させるための成長用基板１０５がｐ型であれば、成長用基板１０５に、第２活性層１４９、トンネル接合層１４７および第１活性層１４４を順に形成する。このとき、第２活性層１４９とｎ型トンネル接合層１４７２とが対峙し、ｐ型トンネル接合層１４７１と第１活性層１４４とが対峙する。
【0059】
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）または、トリエチルガリウム（ＴＥＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）または、ターシャルブチルアルシン（ＴＢＡｓ）、Ｓｂ源としてトリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、または、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、Ｐ源としてホスフィン（ＰＨ３）または、ターシャルブチルホスフィン（ＴＢＰ）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて所望の厚みで形成することができる。各層をｐ型またはｎ型にドーピングする場合は、所望に応じたドーパント源のガスをさらに用いればよい。例えばＺｎをドーピングする場合、ＤＥＺｎ（ジエチル亜鉛）ガスなどを用いればよい。なお、ＩｎＡｓはアンドープでもｎ型となる。
【0060】
図１では成長用基板１０５の裏面に下部電極１９５が設けられている。さらにｐ型コンタクト層１５２上の一部には上部電極１９１が設けられている。上部電極１９１はオーミック電極の配線部およびパッド部を含んでも良く、図示しないがパッド部はボンディング用の金属層または半田を有していても良い。上部電極１９１および下部電極１９５に用いる金属材料および形成方法は公知のものを用いることができる。金属材料としては、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｚｎ、Ｎｉなどを使用できる。
【0061】
上部電極１９１から下部電極１９５に順方向電圧を印加すると、第１活性層１４４および第２活性層１４９に順方向電圧がかかり、第１活性層１４４および第２活性層１４９の両方が発光する。このとき、トンネル接合層１４７におけるトンネル接合（ｐｎ接合）には逆方向電圧が印加される。これによりトンネル接合層１４７では、トンネル効果により電流が流れる。
【0062】
（第２実施形態）
図２を参照して、本発明の第２実施形態に従う光半導体素子２００を説明する。光半導体素子２００は、支持基板を接合したうえで成長用基板を除去することで得られる接合型の光半導体素子である。光半導体素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この光半導体素子２００は、支持基板２８０、ならびに支持基板２８０の表面に設けられた金属接合層２７９および金属反射層２７１、ならびに金属反射層２７１上の貫通孔を具える透明絶縁層２６１および当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０、ならびに配電部２６０上に設けられた半導体積層体２４０を少なくとも備える。
図２を参照して、本発明の第２実施形態に従う光半導体素子２００を説明する。光半導体素子２００は、支持基板を接合したうえで成長用基板を除去することで得られる接合型の光半導体素子である。光半導体素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この光半導体素子２００は、支持基板２８０、ならびに支持基板２８０の表面に設けられた金属接合層２７９および金属反射層２７１、ならびに金属反射層２７１上の貫通孔を具える透明絶縁層２６１および当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０、ならびに配電部２６０上に設けられた半導体積層体２４０を少なくとも備える。
【0063】
図２の光半導体素子２００における半導体積層体２４０は、支持基板２８０と反対側から順に、ｎ型コンタクト層２４１、ｎ型窓層２４２、第１スペーサ層２４３、第１活性層２４４、第１ｐ型電子ブロック層２４５、第１ｐ型窓層２４６、トンネル接合層２４７、第２スペーサ層２４８、第２活性層２４９、第２ｐ型電子ブロック層２５０、第２ｐ型窓層２５１、およびｐ型コンタクト層２５２を有する。
【0064】
成長用基板と異なる支持基板２８０としては、成長用基板より安価で熱伝導性が高いことが好ましく、例えば、Ｓｉ、Ｇｅ、ＧａＡｓなどの化合物基板のほか、銅合金、モリブデン、タングステン、コバールなどの熱膨張係数を抑制可能な金属を使用した金属基板またはＡｌＮなどのセラミック基板に金属を付けたサブマウント基板を使用することができる。加工性および価格の面からＳｉ基板を支持基板２８０に用いることも好ましい。
【0065】
以下、光半導体素子２００とその製造方法の実施形態の一例を、図３～図５を参照しつつ、より詳細に説明する。まず、成長用基板２０５を用意する。そして、図３を参照し、半導体積層体２４０を形成する。このとき、成長用基板２０５上に、図示しないエッチングストップ層を形成してもよい。半導体積層体２４０は既述の半導体積層体１４０と同様である。
【0066】
＜配電部の形成＞
ｐ型コンタクト層２５２上に、貫通孔を具える透明絶縁層２６１および貫通孔に設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図４および図５を参照して以下に説明する。
ｐ型コンタクト層２５２上に、貫通孔を具える透明絶縁層２６１および貫通孔に設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図４および図５を参照して以下に説明する。
【0067】
まず、透明絶縁層２６１を半導体積層体２４０上に成膜する。成膜法としては、プラズマＣＶＤ法またはスパッタ法などの、公知の手法が適用可能である。その後、透明絶縁層２６１上にフォトマスクを用いて配電部のレジストパターンを形成する。次いで、レジストパターンを利用してエッチングにより透明絶縁層２６１の一部を除去し、貫通孔を形成する。貫通孔が設けられることにより、半導体積層体２４０の最表面の一部領域は露出する。その後、オーミック電極部２６５を成膜し、次いでレジストパターンを利用してリフトオフすれば、配電部２６０を形成することができる。配電部２６０には、透明絶縁層２６１およびオーミック電極部２６５が並列して配設されることになる。なお、図面では簡略化のため、オーミック電極部２６５は貫通孔を充填するように図示しているものの、これに限定されず、透明絶縁層２６１とオーミック電極部２６５との間に間隙が生じてもよい。
【0068】
オーミック電極部２６５は、所定のパターンで島状に分散させて形成することができる。オーミック電極部２６５として、例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ｔｉ／Ａｕをオーミック電極部２６５とすることができる。オーミック電極部２６５の膜厚（または合計膜厚）は制限されないが、例えば３００ｎｍ～１３００ｎｍ、より好ましくは３５０ｎｍ～８００ｎｍとすることができる。
【0069】
＜金属反射層の形成＞
図４に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ、Ｐｔ、Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であっても良いし、金属反射層２７１にＡｕ金属層が２層以上含まれていても良い。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層２７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
図４に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ、Ｐｔ、Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であっても良いし、金属反射層２７１にＡｕ金属層が２層以上含まれていても良い。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層２７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
【0070】
例えば、配電部２６０（上記間隙が設けられている場合は間隙を含む）上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に各金属を成膜し、金属反射層２７１を形成することができる。金属反射層２７１におけるＡｕ１層の厚みを、例えば４００ｎｍ～２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚みを、例えば５ｎｍ～２００ｎｍとすることができる。蒸着法などの一般的な手段を用いることにより、金属反射層２７１を成膜して形成することができる。
【0071】
＜支持基板との接合＞
支持基板との接合について、図４を参照して説明する。半導体積層体２４０および配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設けることで、金属反射層２７１と金属接合層２７９とを接合してよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
支持基板との接合について、図４を参照して説明する。半導体積層体２４０および配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設けることで、金属反射層２７１と金属接合層２７９とを接合してよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
【0072】
＜金属接合層＞
Ｔｉ、Ｐｔ、Ａｕなどの金属または、Ａｕと共晶合金を形成する金属（Ｓｎなど）または半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００ｎｍ～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
Ｔｉ、Ｐｔ、Ａｕなどの金属または、Ａｕと共晶合金を形成する金属（Ｓｎなど）または半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００ｎｍ～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
【0073】
＜支持基板＞
支持基板２８０は、成長用基板２０５とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミック基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性および価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスと組み合わせる実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
支持基板２８０は、成長用基板２０５とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミック基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性および価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスと組み合わせる実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
【0074】
＜成長用基板の除去＞
成長用基板の除去については図５を参照して説明する。支持基板２８０を接合した後、成長用基板２０５を除去する。成長用基板２０５がＧａＡｓ基板である場合、例えば、アンモニア過酸化水素混合液を用いて成長用基板２０５をウェットエッチングすることができる。エッチングストップ層を用いる場合は、成長用基板２０５の除去に引き続き、エッチングストップ層を順次除去してもよい。また、エッチングストップ層を一部残すことで、上部電極２９１に対するコンタクト抵抗を低減するｎ型コンタクト層として使用しても良い。
成長用基板の除去については図５を参照して説明する。支持基板２８０を接合した後、成長用基板２０５を除去する。成長用基板２０５がＧａＡｓ基板である場合、例えば、アンモニア過酸化水素混合液を用いて成長用基板２０５をウェットエッチングすることができる。エッチングストップ層を用いる場合は、成長用基板２０５の除去に引き続き、エッチングストップ層を順次除去してもよい。また、エッチングストップ層を一部残すことで、上部電極２９１に対するコンタクト抵抗を低減するｎ型コンタクト層として使用しても良い。
【0075】
さらに、参照した図２に示すように、半導体積層体２４０上に上部電極２９１を形成し、支持基板２８０の裏面に裏面電極２９５を形成してもよい。上部電極２９１は、配線部およびパッド部を含んでも良い。上部電極２９１および裏面電極２９５の形成は公知手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法（蒸着法とも記載する）、または抵抗加熱法などを用いることができる。電極のパターン形成には、金属マスクを用いる方法のほか、フォトリソグラフ法、リフトオフ法および金属のエッチングを組み合わせて用いる方法がある。
【0076】
以上の製造方法により、図２に示す光半導体素子２００を得ることができる。これらの実施形態は例示であり限定されるものではなく、メサエッチングにおいて素子の側面に傾斜を設けても良く、電極形状は上面二電極でもよく、フリップチップでもよく、適宜変更が可能である。
【0077】
（第３実施形態）
次に、図６を参照して、本発明の第３実施形態に従う光半導体素子３００について説明する。第３実施形態は、第１実施形態の第２ｐ型窓層上に、さらにトンネル接合層および活性層を成膜する実施形態である。図６の半導体発光素子は、具体的には、第２ｐ型窓層上に、第２トンネル接合層３５２、第３活性層３５４、第３トンネル接合層３５７、第４活性層３５９を順次有する。以下、各構成の詳細を述べる。
次に、図６を参照して、本発明の第３実施形態に従う光半導体素子３００について説明する。第３実施形態は、第１実施形態の第２ｐ型窓層上に、さらにトンネル接合層および活性層を成膜する実施形態である。図６の半導体発光素子は、具体的には、第２ｐ型窓層上に、第２トンネル接合層３５２、第３活性層３５４、第３トンネル接合層３５７、第４活性層３５９を順次有する。以下、各構成の詳細を述べる。
【0078】
第２トンネル接合層３５２は、第１実施形態のトンネル接合層１４７と同様にｐ型ＩｎＡｓ層３５２１およびｎ型ＩｎＡｓ層３５２２とを有する。また、ｐ型ＩｎＡｓ層３５２１は第２活性層に対峙し、ｎ型ＩｎＡｓ層３５２１は第３活性層３５４に対峙する。ここで第２トンネル接合層３５２は、第１トンネル接合層と同一の組成および膜厚を有していても良いし、異なっていても良い。
【0079】
第３活性層３５４は、第１活性層と同様に発光層となるＩｎＡｓｘ３Ｓｂ１－ｘ３層（０＜ｘ３＜１）を含み、第１活性層と同一の発光波長を有する。また、第３活性層３５４は、第１活性層と同一の組成および膜厚を有していても良いし、異なっていても良い。
【0080】
第３トンネル接合層３５７は、第１実施形態のトンネル接合層と同様にｐ型ＩｎＡｓ層３５７１およびｎ型ＩｎＡｓ層３５７２とを有する。また、ｐ型ＩｎＡｓ層３５７１は第３活性層３５４に対峙し、ｎ型ＩｎＡｓ層３５７２は第４活性層３５９に対峙する。ここで第３トンネル接合層３５７は、第１トンネル接合層と同一の組成および膜厚を有していても良いし、異なっていても良い。
【0081】
第４活性層３５９は、第１活性層と同様に発光層となるＩｎＡｓｘ４Ｓｂ１－ｘ４層（０＜ｘ４＜１）を含み、第１活性層と同一の発光波長を有する。また、第４活性層３５９は、第１活性層と同一の組成および膜厚を有していても良いし、異なっていても良い。
【0082】
第４活性層３５９より上の層は、第１実施形態における第２活性層より上の層と同じ構成である。
【0083】
上述した第３実施形態では、第２電子ブロック層上に第２トンネル接合層３５２、第３活性層３５４、第３トンネル接合層３５７、第４活性層３５９を成膜して、計３層のトンネル接合層および計４層の活性層を形成する実施形態について述べた。本実施形態では図６の態様に替えて、トンネル接合層を計Ｎ層（Ｎ３以上の整数である）形成し、かつ、活性層を計（Ｎ＋１）層形成しても良い。例えば、トンネル接合層を計２層形成し、かつ、活性層を計３層形成しても良いし、トンネル接合層を計４層形成し、かつ、活性層を計５層形成しても良い。図６の態様は、Ｎが３である場合の具体例である。この場合でも、各トンネル接合層のドーパント濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、各活性層の波長は中心波長が３０００ｎｍ以上かつ互いに同一である。
【0084】
（第４実施形態：受光素子）
本発明の第４実施形態に従う光半導体受光素子について説明する。例えば、第１実施形態１における第１活性層および第２活性層を、ＩｎＡｓＳｂ第１光吸収層およびＩｎＡｓＳｂ第２光吸収層に替えることで、本発明の光半導体素子は光半導体受光素子として利用することができる。そして、本発明に従う半導体受光素子はトンネル接合層を介して吸収層を２つ有するため、吸収層が１つだけの場合と比較して暗電流が低減し、シャント抵抗が大きく、特性のよい半導体受光素子が実現できる。
本発明の第４実施形態に従う光半導体受光素子について説明する。例えば、第１実施形態１における第１活性層および第２活性層を、ＩｎＡｓＳｂ第１光吸収層およびＩｎＡｓＳｂ第２光吸収層に替えることで、本発明の光半導体素子は光半導体受光素子として利用することができる。そして、本発明に従う半導体受光素子はトンネル接合層を介して吸収層を２つ有するため、吸収層が１つだけの場合と比較して暗電流が低減し、シャント抵抗が大きく、特性のよい半導体受光素子が実現できる。
【実施例0085】
［実験例１］
（実施例１）
ＭＯＣＶＤ法を用いて、まず、Ｓｉドープのｎ型ＧａＡｓ成長用基板（基板厚：３５０μｍ）の（１００）面上に、高ドーパント濃度（Ｔｅ濃度１．０×１０１９／ｃｍ３）のｎ型ＩｎＡｓコンタクト層（膜厚：０．３μｍ）、Ｔｅドープのｎ型ＩｎＡｓ窓層（膜厚：４．９μｍ、Ｔｅ濃度３．０×１０１８／ｃｍ３）、アンドープのＩｎＡｓスペーサ層（膜厚：７５ｎｍ）の順に形成した。次に、発光中心波長が４３００ｎｍとなる量子井戸構造の第１活性層（合計膜厚：４３０ｎｍ）を形成した。量子井戸構造の活性層は、アンドープのＩｎＡｓ０．９０Ｐ０．１０障壁層（膜厚：３０ｎｍ）とＩｎＡｓ０．８７Ｓｂ０．１３井戸層（膜後：１０ｎｍ）を順に１０層ずつ交互に積層した後で、ＩｎＡｓ０．９０Ｐ０．１０障壁層を成長し、最後の障壁層を含めて１０．５組とした。第１活性層上にＺｎドープのｐ型Ａｌ０．３２Ｉｎ０．６８Ａｓ電子ブロック層（膜厚：１５ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）と、Ｚｎドープのｐ型ＩｎＡｓ窓層（膜厚：５０ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）を形成し、その上に、トンネル接合層を形成した。
（実施例１）
ＭＯＣＶＤ法を用いて、まず、Ｓｉドープのｎ型ＧａＡｓ成長用基板（基板厚：３５０μｍ）の（１００）面上に、高ドーパント濃度（Ｔｅ濃度１．０×１０１９／ｃｍ３）のｎ型ＩｎＡｓコンタクト層（膜厚：０．３μｍ）、Ｔｅドープのｎ型ＩｎＡｓ窓層（膜厚：４．９μｍ、Ｔｅ濃度３．０×１０１８／ｃｍ３）、アンドープのＩｎＡｓスペーサ層（膜厚：７５ｎｍ）の順に形成した。次に、発光中心波長が４３００ｎｍとなる量子井戸構造の第１活性層（合計膜厚：４３０ｎｍ）を形成した。量子井戸構造の活性層は、アンドープのＩｎＡｓ０．９０Ｐ０．１０障壁層（膜厚：３０ｎｍ）とＩｎＡｓ０．８７Ｓｂ０．１３井戸層（膜後：１０ｎｍ）を順に１０層ずつ交互に積層した後で、ＩｎＡｓ０．９０Ｐ０．１０障壁層を成長し、最後の障壁層を含めて１０．５組とした。第１活性層上にＺｎドープのｐ型Ａｌ０．３２Ｉｎ０．６８Ａｓ電子ブロック層（膜厚：１５ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）と、Ｚｎドープのｐ型ＩｎＡｓ窓層（膜厚：５０ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）を形成し、その上に、トンネル接合層を形成した。
【0086】
トンネル接合層は、ＺｎドープのＩｎＡｓ層（膜厚：５０ｎｍ、成長時のＺｎ濃度：８×１０１８／ｃｍ３）の上に、ＴｅドープのＩｎＡｓ層（膜厚：５０ｎｍ、成長時のＴｅ濃度：８×１０１８／ｃｍ３）を形成することで、それらの界面におけるトンネル効果を得ることができた。トンネル接合層の成長は圧力５０Ｔｏｒｒとし、使用する原料ガスにおけるＶ族元素のＩＩＩ族元素に対する比（ＶIII比）が５０となるように実施した。
【0087】
次に、トンネル接合層上に、アンドープのＩｎＡｓスペーサ層（膜厚：７５ｎｍ）を形成し、その上に、上記の第１活性層と同じ第２活性層（合計膜厚：４３０ｎｍ）を形成した。第２活性層の上に、Ｚｎドープのｐ型Ａｌ０．３２Ｉｎ０．６８Ａｓ電子ブロック層（膜厚：１５ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）を形成した。さらに、Ｚｎドープのｐ型ＩｎＡｓ窓層（膜厚：９００ｎｍ、Ｚｎ濃度２．５×１０１８／ｃｍ３）を形成し、その上に、高ドーパント濃度（Ｚｎ濃度１．０×１０１９／ｃｍ３）のｐ型ＩｎＡｓコンタクト層（膜厚：１００ｎｍ）を形成した。
以下の表１に、各層の組成と厚さ、およびドーパントの種類と、成長時の（設計上の）ドーパント濃度と、すべてのエピタキシャル成長が終了してＭＯＣＶＤ装置から取り出した後のドーパントの拡散を含むＳＩＭＳ分析によるドーパント濃度について記載する。各層の形成にあたり選択した原料ガスは、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）、Ｓｂ源としてトリエチルアンチモン（ＴＥＳｂ）、Ｐ源としてホスフィン（ＰＨ３）とした。また、ドーパントガスとして、ＤＥＺｎ（ジエチル亜鉛）およびＤＥＴｅ（ジエチルテルル）を使用した。
以下の表１に、各層の組成と厚さ、およびドーパントの種類と、成長時の（設計上の）ドーパント濃度と、すべてのエピタキシャル成長が終了してＭＯＣＶＤ装置から取り出した後のドーパントの拡散を含むＳＩＭＳ分析によるドーパント濃度について記載する。各層の形成にあたり選択した原料ガスは、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）、Ｓｂ源としてトリエチルアンチモン（ＴＥＳｂ）、Ｐ源としてホスフィン（ＰＨ３）とした。また、ドーパントガスとして、ＤＥＺｎ（ジエチル亜鉛）およびＤＥＴｅ（ジエチルテルル）を使用した。
【0088】
各層の組成の測定にはＢＲＵＫＥＲ社製のＪＶ－ＱＣ３ ＸＲＤ装置を使用した。各層の組成は、解析ソフト（Ｊｏｒｄａｎ Ｖａｌｌｅｙ ＲＡＤＳ）を使用してフィッティングにより算出した。各層の厚さは、ＳＥＭ（走査型電子顕微鏡）またはＴＥＭ（透過型電子顕微鏡）による成長層の断面観察から算出した。
【0089】
【表1】
【0090】
次に、プラズマＣＶＤ法によりｐ型ＩｎＡｓコンタクト層上の全面にＳｉＯ２からなる透明絶縁層（膜厚：５５０ｎｍ）を形成した。その上に配電部パターンをレジストにより形成し、レジストに覆われない領域のＳｉＯ２をエッチングで除去してＺｎドープのｐ型ＩｎＡｓコンタクト層を露出させた。次に、オーミック金属部としてＴｉ（膜厚：１０ｎｍ）、Ａｕ（膜厚：５３０ｎｍ）を蒸着法を用いて成膜し、配電部パターンのレジストをその上に成膜された金属とともに除去することで、露出したＺｎドープのｐ型ＩｎＡｓコンタクト層上に形成されたオーミック金属部のみを残し、オーミック金属部と透明絶縁膜とが並列して配設される配電部とした。次に、配電部状に金属反射層（Ａｌ（膜厚：１０ｎｍ／Ａｕ（膜厚：６５０ｎｍ）／Ｐｔ（膜厚：１００ｎｍ）／Ａｕ（膜厚：９００ｎｍ）））を蒸着法により形成した。
【0091】
次に、支持基板（Ｓｉ基板）上に金属接合層（Ｔｉ（膜厚：６５０ｎｍ）／Ｐｔ（膜厚：２０ｎｍ）／Ａｕ（膜厚：９００ｎｍ））を蒸着法により形成した。次に、金属反射層と金属結合層を対向配置して、３００℃で加熱圧縮接合を行った。次に、成長用基板をアンモニアー過酸化水素水混合液を用いてウェットエッチングして除去し、ｎ型コンタクト層を露出させた。次に、ｎ型コンタクト層上に、Ｔｉ（膜厚：１５０ｎｍ）／Ａｕ（膜厚：１２５０ｎｍ）を蒸着法を用いて形成し、ｎ型オーミック電極とした。次に、ｎ型オーミック電極上にＰａｄ電極（Ｔｉ（膜厚：１５０ｎｍ）／Ｐｔ（膜厚：１００ｎｍ）／Ａｕ（膜厚：２５００ｎｍ））を蒸着法を用いて形成し、ｎ型オーミック電極とＰａｄ電極を合わせて上部電極とした。なお、電極のパターン形成には、レジストを用いたリフトオフ法を用いた。
【0092】
次に、メサエッチングにより各素子間（幅：６０μｍ）の半導体積層体を除去して、ダイシングラインを形成した。そして、支持基板の裏面側に裏面電極（Ｔｉ（膜厚：１０ｎｍ）／Ｐｔ（膜厚：５０ｎｍ）／Ａｕ（膜厚：２００ｎｍ））を蒸着法により形成し、３００℃で１分間熱処理することで合金化を行った。次に、８℃±１℃に保った硝酸溶液中にウエハ全体を５秒間浸し、上部電極が形成された領域以外の半導体積層体の表面の粗面化を行った。その後、アンモニア水中に１分間浸漬した後、純水で１分間洗浄を行った。最後に、ダイシングによるチップ個片化を行い、実施例１に係る光半導体素子を作製した。なお、チップサイズは５００μｍ×５００μｍである。
【0093】
図７は、実施例１で作製した光半導体素子のＴｅイオンの拡散状態を、二次イオン質量分析（ＳＩＭＳ）によって測定した結果を示すグラフである。図７において、横軸は深さ（μｍ）であり、左側の縦軸はｎ型ドーパント（ここではＴｅ、Ｓｉ、Ｃ、Ｈ、Ｏ）の濃度（ａｔｏｍｓ／ｃｍ３）、右側の縦軸はＳｂの二次イオン強度（ｃｏｕｎｔｓ／ｓｅｃ）である。実施例１の場合、半導体積層体１４０にドープしたｎ型ドーパントであるＴｅの濃度の最大値は、８．０×１０１８ａｔｏｍｓ／ｃｍ３、であった。最大値となる位置はｎ型トンネル接合層に該当する位置であり、ｎ型トンネル接合層からのアンドープのスペーサ層および最初の障壁層に向けてのＴｅの拡散が観察された。しかしながら、拡散によりスペーサ層および最初の障壁層のＴｅ濃度が上昇しても４．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、好ましい範囲内のＴｅ濃度に留めることが出来ていた。
【0094】
図８は、実施例１で作製した光半導体素子のＺｎイオンの拡散状態を、ＳＩＭＳによって測定した結果を示すグラフである。図８において、横軸は深さ（μｍ）であり、左側の縦軸はｐ型ドーパント（ここではＺｎ）の濃度（ａｔｏｍｓ／ｃｍ３）、右側の縦軸は二次イオン強度（ｃｏｕｎｔｓ／ｓｅｃ）である。実施例１の場合、半導体積層体１４０にドープしたｐ型ドーパントであるＺｎの濃度の最大値は、６．０×１０１８ａｔｏｍｓ／ｃｍ３であった。最大値となる位置はｐ型トンネル接合層に該当する位置であり、ｐ型トンネル接合層からのｐ型窓層および電子ブロック層に向けてのＺｎの拡散が観察された。しかしながら、拡散によりｐ型窓層および電子ブロック層のＺｎ濃度が上昇しても５．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、好ましい範囲内のＺｎ濃度に留めることが出来ていた。
【0095】
（実施例２）
実施例１と同様にして、第２活性層まで各半導体層をエピタキシャル成長させた。次に、第２活性上に、第２トンネル接合層、第３活性層、第３トンネル接合層、第４活性層を順に形成した。第４活性層上には、実施例１の第２活性上と同様に、電子ブロック層、ｐ型窓層およびｐ型コンタクト層を順に形成した。第３活性層および第４活性層は、第１活性層と同一の膜厚および組成を有し、第２トンネル接合層および第３トンネル接合層は、第１トンネル接合層と同一の膜厚および組成を有する。ここで、第２活性層と第２トンネル接合層の間、第３活性層と第３トンネル接合層の間には、第１活性層と第１トンネル接合層との間にある電子ブロック層と同じ膜厚および組成を有する電子ブロック層を形成した。また、第２トンネル接合層と第３活性層の間、第３トンネル接合層と第４活性層の間には、第１トンネル接合層と第２活性層との間にあるスペーサ層と同じ膜厚および組成を有するスペーサ層を形成した。以下の表２に、各層の組成と厚さ、およびドーパントの種類と成長時のドーパント濃度と、ドーパントの拡散を含むＳＩＭＳ分析によるドーパント濃度について記載する。ドーパント濃度は、拡散によって実施例１と同様の拡散を起こしており、好ましい範囲内の拡散量に留めることが出来ていた。
実施例１と同様にして、第２活性層まで各半導体層をエピタキシャル成長させた。次に、第２活性上に、第２トンネル接合層、第３活性層、第３トンネル接合層、第４活性層を順に形成した。第４活性層上には、実施例１の第２活性上と同様に、電子ブロック層、ｐ型窓層およびｐ型コンタクト層を順に形成した。第３活性層および第４活性層は、第１活性層と同一の膜厚および組成を有し、第２トンネル接合層および第３トンネル接合層は、第１トンネル接合層と同一の膜厚および組成を有する。ここで、第２活性層と第２トンネル接合層の間、第３活性層と第３トンネル接合層の間には、第１活性層と第１トンネル接合層との間にある電子ブロック層と同じ膜厚および組成を有する電子ブロック層を形成した。また、第２トンネル接合層と第３活性層の間、第３トンネル接合層と第４活性層の間には、第１トンネル接合層と第２活性層との間にあるスペーサ層と同じ膜厚および組成を有するスペーサ層を形成した。以下の表２に、各層の組成と厚さ、およびドーパントの種類と成長時のドーパント濃度と、ドーパントの拡散を含むＳＩＭＳ分析によるドーパント濃度について記載する。ドーパント濃度は、拡散によって実施例１と同様の拡散を起こしており、好ましい範囲内の拡散量に留めることが出来ていた。
【0096】
【表2】
【0097】
（比較例１）
第２活性層の膜厚を４３０ｎｍから０ｎｍ、トンネル接合層上のスペーサ層の膜厚を７５ｎｍから０ｎｍ、トンネル接合層ＴｅドープのＩｎＡｓ層の膜厚を５０ｎｍから０ｎｍ、トンネル接合層のＺｎドープのＩｎＡｓ層の膜厚を５０ｎｍから０ｎｍ、トンネル接合層下の電子ブロック層の膜厚を１５ｎｍから０ｎｍにそれぞれ変更し、第１活性層の量子井戸構造の井戸層と障壁層を２０．５組（合計膜厚：８６０ｎｍ）とした以外は、実施例１と同様にして比較例１に係る光半導体素子を得た。
第２活性層の膜厚を４３０ｎｍから０ｎｍ、トンネル接合層上のスペーサ層の膜厚を７５ｎｍから０ｎｍ、トンネル接合層ＴｅドープのＩｎＡｓ層の膜厚を５０ｎｍから０ｎｍ、トンネル接合層のＺｎドープのＩｎＡｓ層の膜厚を５０ｎｍから０ｎｍ、トンネル接合層下の電子ブロック層の膜厚を１５ｎｍから０ｎｍにそれぞれ変更し、第１活性層の量子井戸構造の井戸層と障壁層を２０．５組（合計膜厚：８６０ｎｍ）とした以外は、実施例１と同様にして比較例１に係る光半導体素子を得た。
【0098】
＜評価：発光出力評価＞
上記の実施例および比較例から得られた光半導体素子に、定電流電圧電源を用い１００ｍＡの電流を流した。このときの順方向電圧Ｖｆ（Ｖ）及び積分球による発光出力Ｐｏ（Ｗ）を測定した。また、逆電圧―０．１Ｖを加えたときのリーク電流（Ａ）を測定した。結果を表３に示す。
上記の実施例および比較例から得られた光半導体素子に、定電流電圧電源を用い１００ｍＡの電流を流した。このときの順方向電圧Ｖｆ（Ｖ）及び積分球による発光出力Ｐｏ（Ｗ）を測定した。また、逆電圧―０．１Ｖを加えたときのリーク電流（Ａ）を測定した。結果を表３に示す。
【0099】
【表3】
【0100】
以上の結果より、ＰＮ接合数（活性層数）とトンネル接合数を増やすことで、発光出力および順方向電圧が増大し、さらに、リーク電流が低減することが確認できた。
【0101】
本発明によれば、ＩｎＡｓからなるトンネル接合層を介して、Ｓｂを含む２つ以上の活性層からなる光半導体素子およびその製造方法を提供することができる。
【符号の説明】
【0102】
１００ 光半導体素子
１０５ 成長用基板
１４０ 半導体積層体
１４１ ｎ型コンタクト層
１４２ ｎ型窓層
１４３ 第１スペーサ層
１４４ 第１活性層
１４４ｂ 第１活性層の障壁層
１４４ｗ 第１活性層の井戸層
１４５ 第１ｐ型電子ブロック層
１４６ 第１ｐ型窓層
１４７ トンネル接合層
１４７１ ｐ型トンネル接合層
１４７２ ｎ型トンネル接合層
１４８ 第２スペーサ層
１４９ 第２活性層
１４９ｂ 第２活性層の障壁層
１４９ｗ 第２活性層の井戸層
１５０ 第２ｐ型電子ブロック層
１５１ 第２ｐ型窓層
１５２ ｐ型コンタクト層
１９１ 上部電極
１９５ 下部電極
２００ 光半導体素子
２０５ 成長用基板
２４０ 半導体積層体
２４１ ｎ型コンタクト層
２４２ ｎ型窓層
２４３ 第１スペーサ層
２４４ 第１活性層
２４５ 第１ｐ型電子ブロック層
２４６ 第１ｐ型窓層
２４７ トンネル接合層
２４８ 第２スペーサ層
２４９ 第２活性層
２５０ 第２ｐ型電子ブロック層
２５１ ｐ型窓層
２５２ ｐ型コンタクト層
２６０ 配電部
２６１ 透明絶縁層
２６５ オーミック電極部
２７１ 金属反射層
２７９ 金属接合層
２８０ 支持基板
２９１ 上部電極
２９５ 裏面電極
３００ 光半導体素子
３５２ 第２トンネル接合層
３５２１ 第２トンネル接合層のｐ型ＩｎＡｓ層
３５２２ 第２トンネル接合層のｎ型ＩｎＡｓ層
３５４ 第３活性層
３５７ 第３トンネル接合層
３５７１ 第３トンネル接合層のｐ型ＩｎＡｓ層
３５７２ 第３トンネル接合層のｎ型ＩｎＡｓ層
３５９ 第４活性層
１０５ 成長用基板
１４０ 半導体積層体
１４１ ｎ型コンタクト層
１４２ ｎ型窓層
１４３ 第１スペーサ層
１４４ 第１活性層
１４４ｂ 第１活性層の障壁層
１４４ｗ 第１活性層の井戸層
１４５ 第１ｐ型電子ブロック層
１４６ 第１ｐ型窓層
１４７ トンネル接合層
１４７１ ｐ型トンネル接合層
１４７２ ｎ型トンネル接合層
１４８ 第２スペーサ層
１４９ 第２活性層
１４９ｂ 第２活性層の障壁層
１４９ｗ 第２活性層の井戸層
１５０ 第２ｐ型電子ブロック層
１５１ 第２ｐ型窓層
１５２ ｐ型コンタクト層
１９１ 上部電極
１９５ 下部電極
２００ 光半導体素子
２０５ 成長用基板
２４０ 半導体積層体
２４１ ｎ型コンタクト層
２４２ ｎ型窓層
２４３ 第１スペーサ層
２４４ 第１活性層
２４５ 第１ｐ型電子ブロック層
２４６ 第１ｐ型窓層
２４７ トンネル接合層
２４８ 第２スペーサ層
２４９ 第２活性層
２５０ 第２ｐ型電子ブロック層
２５１ ｐ型窓層
２５２ ｐ型コンタクト層
２６０ 配電部
２６１ 透明絶縁層
２６５ オーミック電極部
２７１ 金属反射層
２７９ 金属接合層
２８０ 支持基板
２９１ 上部電極
２９５ 裏面電極
３００ 光半導体素子
３５２ 第２トンネル接合層
３５２１ 第２トンネル接合層のｐ型ＩｎＡｓ層
３５２２ 第２トンネル接合層のｎ型ＩｎＡｓ層
３５４ 第３活性層
３５７ 第３トンネル接合層
３５７１ 第３トンネル接合層のｐ型ＩｎＡｓ層
３５７２ 第３トンネル接合層のｎ型ＩｎＡｓ層
３５９ 第４活性層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【手続補正書】
【提出日】2024-12-17
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
受発光波長が第１波長である第１活性層と、前記第１活性層上の第１電子ブロック層と、前記第１電子ブロック層上のトンネル接合層と、前記トンネル接合層上の、受発光波長が第２波長である第２活性層と、前記第２活性層上の第２電子ブロック層と、を有する光半導体素子であって、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有し、
前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層の前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層の前記第２活性層との間の膜厚が１００ｎｍ以下であり、
前記第１電子ブロック層の組成は、Ａｌ ｚ１ Ｉｎ １－ｚ１ Ａｓ（ｚ１は０．０５以上０．４０以下）であることを特徴とする、
光半導体素子。
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有し、
前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層の前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層の前記第２活性層との間の膜厚が１００ｎｍ以下であり、
前記第１電子ブロック層の組成は、Ａｌ ｚ１ Ｉｎ １－ｚ１ Ａｓ（ｚ１は０．０５以上０．４０以下）であることを特徴とする、
光半導体素子。
【請求項2】
受発光波長が第１波長である第１活性層と、前記第１活性層上の第１電子ブロック層と、前記第１電子ブロック層上のトンネル接合層と、前記トンネル接合層上の、受発光波長が第２波長である第２活性層と、前記第２活性層上の第２電子ブロック層と、を有する光半導体素子であって、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有し、
前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層の前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層の前記第２活性層との間の膜厚が１００ｎｍ以下であり、
前記第２電子ブロック層の組成は、Ａｌ ｚ２ Ｉｎ １－ｚ２ Ａｓ（ｚ２は０．０５以上０．４以下）であることを特徴とする、
光半導体素子。
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層は、ｐ型ＩｎＡｓ層及びｎ型ＩｎＡｓ層を有し、
前記トンネル接合層の前記第２活性層側に前記ｎ型ＩｎＡｓ層があり、
前記トンネル接合層の前記第２活性層との間にスペーサ層を有し、
前記トンネル接合層の前記第２活性層との間の膜厚が１００ｎｍ以下であり、
前記第２電子ブロック層の組成は、Ａｌ ｚ２ Ｉｎ １－ｚ２ Ａｓ（ｚ２は０．０５以上０．４以下）であることを特徴とする、
光半導体素子。
【請求項3】
前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、
請求項１又は２に記載の光半導体素子。
請求項１又は２に記載の光半導体素子。
【請求項4】
前記第１活性層及び前記第２活性層は、量子井戸構造を有し、
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、
請求項１又は２に記載の光半導体素子。
前記第１波長及び前記第２波長は、３０００ｎｍ以上である、
請求項１又は２に記載の光半導体素子。
【請求項5】
前記第１波長と前記第２波長とは、互いに同一である、
請求項１又は２に記載の光半導体素子。
請求項１又は２に記載の光半導体素子。
【請求項6】
前記トンネル接合層の前記第１活性層側に前記ｐ型ＩｎＡｓ層があり、
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
前記第１活性層と前記トンネル接合層との間にｐ型電子ブロック層を有し、
前記第１活性層と前記トンネル接合層との間の膜厚が１００ｎｍ以下である、
請求項１又は２に記載の光半導体素子。
【請求項7】
基板上に受発光波長が第１波長である第１活性層を形成する工程と、
前記第１活性層上に第１電子ブロック層を形成する工程と、
前記第１電子ブロック層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
前記第２活性層上に第２電子ブロック層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、前記第２活性層側にｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程と、前記トンネル接合層と前記第２活性層との間に膜厚が１００ｎｍ以下のスペーサ層を形成する工程と、を含み、
前記第１電子ブロック層は、Ａｌ ｚ１ Ｉｎ １－ｚ１ Ａｓ（ｚ１は０．０５以上０．４０以下）を含む、
光半導体素子の製造方法。
前記第１活性層上に第１電子ブロック層を形成する工程と、
前記第１電子ブロック層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
前記第２活性層上に第２電子ブロック層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、前記第２活性層側にｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程と、前記トンネル接合層と前記第２活性層との間に膜厚が１００ｎｍ以下のスペーサ層を形成する工程と、を含み、
前記第１電子ブロック層は、Ａｌ ｚ１ Ｉｎ １－ｚ１ Ａｓ（ｚ１は０．０５以上０．４０以下）を含む、
光半導体素子の製造方法。
【請求項8】
基板上に受発光波長が第１波長である第１活性層を形成する工程と、
前記第１活性層上に第１電子ブロック層を形成する工程と、
前記第１電子ブロック層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
前記第２活性層上に第２電子ブロック層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、前記第２活性層側にｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程と、前記トンネル接合層と前記第２活性層との間に膜厚が１００ｎｍ以下のスペーサ層を形成する工程と、を含み、
前記第２電子ブロック層は、Ａｌ ｚ２ Ｉｎ １－ｚ２ Ａｓ（ｚ２は０．０５以上０．４以下）を含む、
光半導体素子の製造方法。
前記第１活性層上に第１電子ブロック層を形成する工程と、
前記第１電子ブロック層上にトンネル接合層を形成する工程と、
前記トンネル接合層上に受発光波長が第２波長である第２活性層を形成する工程と、
前記第２活性層上に第２電子ブロック層を形成する工程と、
を含み、
前記第１活性層及び前記第２活性層はＳｂを含み、
前記トンネル接合層を形成する工程は、前記第２活性層側にｎ型ＩｎＡｓ層を形成する工程と、前記ｎ型ＩｎＡｓ層上にｐ型ＩｎＡｓ層を形成する工程と、前記トンネル接合層と前記第２活性層との間に膜厚が１００ｎｍ以下のスペーサ層を形成する工程と、を含み、
前記第２電子ブロック層は、Ａｌ ｚ２ Ｉｎ １－ｚ２ Ａｓ（ｚ２は０．０５以上０．４以下）を含む、
光半導体素子の製造方法。
【請求項9】
前記トンネル接合層は、ドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３未満である、請求項７又は８に記載の光半導体素子の製造方法。