特開 2025-26899 一体化された選択的単層ドーピングのための方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025026899

(43)【公開日】2025-02-26

(54)【発明の名称】一体化された選択的単層ドーピングのための方法及び装置

(51)【国際特許分類】

   H01L 21/225 20060101AFI20250218BHJP

   H10D 30/01 20250101ALI20250218BHJP

【ＦＩ】

H01L21/225 D

H01L29/78 301P

【審査請求】有

【請求項の数】1

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024195737

(22)【出願日】2024-11-08

(62)【分割の表示】P 2021527840の分割

【原出願日】2019-11-19

(31)【優先権主張番号】62/770,515

(32)【優先日】2018-11-21

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/577,353

(32)【優先日】2019-09-20

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】コロンボー， ベンジャミン

(72)【発明者】

【氏名】アダーホールド， ウルフギャング アール．

(72)【発明者】

【氏名】ロー， アンディ

(72)【発明者】

【氏名】フアン， イー－チャウ

(57)【要約】      （修正有）

【課題】一体化された選択的単層ドーピング（ＳＭＬＤ）プロセスを使用して、半導体デバイスにドープされた材料層を形成するための方法及び装置を提供する。
【解決手段】半導体構造物３００は、単層ドーピング（ＳＭＬＤ）プロセスを使用して基板２０２上にＳＭＬＤ層３０２を堆積し、基板内にドーパント凝集を拡散させるためにドーパント凝集をアニーリングし、ＳＭＬＤプロセスにより、ドーパント凝集を基板の表面に共形化する。ＳＭＬＤプロセスは、単一のＣＶＤチャンバ内で実施する。基板内にドーパント分子３０４が拡散する拡散パラメータを更に変更するために、ＳＭＬＤプロセスは反復されてもよい。ＳＭＬＤプロセスは、ｐ型ドーパント種及びｎ型ドーパント種に適合可能である。
【選択図】図３

【特許請求の範囲】

【請求項1】

ドープされた半導体フィーチャを形成するための方法であって、
材料層上にドーパント凝集を選択的に堆積させる、ドーパントを含有する混合ガスに前記ドープされた半導体フィーチャを曝露すること、を含む選択的単層ドーピング（ＳＭＬＤ）プロセスを使用して、前記材料層上に前記ドーパント凝集を堆積させることを含む、
方法。

【請求項2】

前記材料層上の前記ドーパント凝集の密度を制御するために、前記混合ガスの曝露期間又は前記混合ガス中のドーパント濃度を変化させることを更に含む、請求項１に記載の方法。

【請求項3】

前記ＳＭＬＤプロセスを用いて前記材料層の表面に前記ドーパント凝集を共形化させることを更に含む、請求項１に記載の方法。

【請求項4】

前記ドーパント凝集を前記材料層内へと拡散させるために、前記ドーパント凝集をアニーリングすることを更に含む、請求項１に記載の方法。

【請求項5】

前記材料層内の前記ドーパント凝集を増大させるために、前記方法を反復することを更に含む、請求項４に記載の方法。

【請求項6】

前記ドーパント凝集が前記材料層内に浸透する深さを変えるために、アニーリングの温度を変更することを更に含む、請求項４に記載の方法。

【請求項7】

前記ドーパント凝集中の活性ドーパントの量を増大させるために、前記ドーパント凝集を堆積させる期間を変更することを更に含む、請求項６に記載の方法。

【請求項8】

ｐ型ドーパント種又はｎ型ドーパント種を含むドーパント凝集を堆積させることを更に含む、請求項１に記載の方法。

【請求項9】

前記ｐ型ドーパント種がホウ素又はガリウムを含み、前記ｎ型ドーパント種がヒ素又はリンを含む、請求項８に記載の方法。

【請求項10】

前記ＳＭＬＤプロセスを半導体構造物のソース／ドレインの形成と一体化させることを更に含む、請求項１に記載の方法。

【請求項11】

非誘電特性を有する第１材料と誘電特性を有する第２材料とを有する基板上に、ドープされた半導体フィーチャを形成するための方法であって、
ドーパント凝集を含有するガスに前記基板を浸漬することであって、前記ガスは、前記第１材料の第１表面上にドーパントの単層を選択的に形成するが、前記第２材料の第２表面上には形成しない、前記基板を浸漬することと、
前記ドーパントを前記第１材料中に拡散させるために、前記基板をアニーリングすることと、を含む、
方法。

【請求項12】

ドーパント拡散パラメータを制御するために、ガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変化させることを更に含む、請求項１１に記載の方法。

【請求項13】

前記ドーパントが前記第１材料内に浸透する深さを変えるために、少なくとも１つのサイクルにおいてアニーリングの温度を変更しつつ、前記方法を反復すること、を更に含む、請求項１１に記載の方法。

【請求項14】

前記第１材料の前記第１表面上のドーパントの量を変更するために、少なくとも１つのサイクルにおいてガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変更しつつ、前記方法を反復すること、を更に含む、請求項１１に記載の方法。

【請求項15】

非誘電特性を有する第１材料と誘電特性を有する第２材料とを有する基板上に、ドープされた半導体フィーチャを形成するための方法であって、
ドーパント凝集を含有するガスに前記基板を浸漬することであって、前記ガスは、前記第１材料の第１表面上にドーパントの単層を選択的に形成するが、前記第２材料の第２表面上には形成しない、基板を浸漬することと、
前記ドーパントを前記第１材料中に拡散させるために、前記基板をアニーリングすることと、
前記第１材料の前記第１表面上のドーパントの量を変更するために、少なくとも１つのサイクルにおいてガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変更しつつ、前記方法を反復し、かつ前記ドーパントが前記第１材料内に浸透する深さを変えるために、少なくとも１つのサイクルにおいてアニーリングの温度を変更しつつ、前記方法を反復することと、を含む、
方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本原理の実施形態は、概して半導体処理に関する。

【背景技術】

【0002】

［０００２］シリコン又はゲルマニウムの規則的な結晶格子にわずかな外来原子を添加することで、材料の電気特性に変化が生じる。結晶格子中に添加された不純物（又はドーパント）は、種々の電気特性の（例えばｎ型又はｐ型の）半導体材料を生成するよう、制御されうる。金属酸化物半導体（ＭＯＳ）は、電気の流れを調節するために、ｎ型及びｐ型にドープされた材料を含む構造物を利用する。本発明の発明者らは、従来的なドーピングプロセスは時間がかかり、製造コストを上昇させることに気付いた。従来的なドーピングプロセスは基板の表面上で実施され、基板面のドーピングエリアを制限するためには、基板のドープされないエリアがマスクで覆われる必要がある。半導体構造物のサイズが縮小するにつれて、ドーピングエリアを制御するために必要とされるマスキングレゾリューション（ｒｅｓｏｌｕｔｉｏｎ）がますます増大して、歩留まりは低下し、より特殊な装置が必要になる。

【0003】

［０００３］したがって、本発明の発明者らは、半導体構造物のドーピングのための、改良型の方法及び装置を提供した。

【発明の概要】

【0004】

［０００４］本書では、半導体構造物向けの一体化された選択的単層ドーピング（ＳＭＬＤ）プロセスのための方法及び装置が提供される。

【0005】

［０００５］一部の実施形態では、ドープされた半導体フィーチャ（特徴部）を形成するための方法は、選択的単層ドーピング（ＳＭＬＤ）プロセスを使用して、材料層上にドーパント凝集（ｃｏｎｃｅｎｔｒａｔｉｏｎ ｏｆ ｄｏｐａｎｔ）を堆積させることを含む。

【0006】

［０００６］一部の実施形態では、方法は、材料層上にドーパント凝集を選択的に堆積させるために、ドープされた半導体フィーチャをドーパントを含有する混合ガスに曝露すること、材料層上のドーパント凝集の密度を制御するために、混合ガスへの曝露期間又は混合ガス中のドーパント濃度を変化させること、ＳＭＬＤプロセスを用いて、材料層の表面にドーパント凝集を共形化させること（ｃｏｎｆｏｒｍｉｎｇ）であって、方法は単一の半導体処理チャンバ内で実施される、ドーパント凝集を共形化させること、ドーパント凝集を材料層内へと拡散させるために、ドーパント凝集をアニーリングすること、材料層内のドーパント凝集を増大させるために、方法を反復すること、ドーパント凝集が材料層内に浸透する深さを変えるために、アニーリングの温度を変更すること、ドーパント凝集中の活性ドーパントの量を増大させるために、ドーパント凝集を堆積させる期間を変更すること、ホウ素又はガリウムを含むｐ型ドーパント種を含むドーパント凝集を堆積させること、ヒ素又はリンを含むｎ型ドーパント種を含むドーパント凝集を堆積させること、ドーパント凝集を堆積させる前に、材料層の表面を予洗浄すること、及び／又はＳＭＬＤプロセスを半導体構造物のソース／ドレインの形成と一体化させること、を更に含みうる。

【0007】

［０００７］一部の実施形態では、非誘電特性を有する第１材料と誘電特性を有する第２材料とを有する基板上に、ドープされた半導体フィーチャを形成するための方法は、ドーパント凝集を含有するガスに基板を浸漬することであって、このガスは、第１材料の第１表面上にドーパントの単層を選択的に形成するが、第２材料の第２表面上には形成しない、基板を浸漬することと、ドーパントを第１材料中に拡散させるために、基板をアニーリングすることとを、含む。

【0008】

［０００８］一部の実施形態では、この方法は、ドーパント拡散パラメータを制御するために、ガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変化させること、ドーパント凝集が第１材料内に浸透する深さを変えるために、少なくとも１つのサイクルにおいてアニーリングの温度を変更しつつ、方法を反復すること、及び／又は第１材料の第１表面上のドーパントの量を変更するために、少なくとも１つのサイクルにおいてガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変更しつつ、方法を反復すること、を更に含みうる。

【0009】

［０００９］一部の実施形態では、非誘電特性を有する第１材料と誘電特性を有する第２材料とを有する基板上に、ドープされた半導体フィーチャを形成するための方法は、ドーパント凝集を含有するガスに基板を浸漬することであって、このガスは、第１材料の第１表面上にドーパントの単層を選択的に形成するが、第２材料の第２表面上には形成しない、基板を浸漬することと、ドーパントを第１材料中に拡散させるために、基板をアニーリングすることと、第１材料の第１表面上のドーパントの量を変更するために、少なくとも１つのサイクルにおいてガス浸漬期間、ガス浸漬圧力、ガス浸漬流量、又はガス浸漬ドーパント濃度を変更しつつ、方法を反復し、かつドーパントが第１材料内に浸透する深さを変えるために、少なくとも１つのサイクルにおいてアニーリングの温度を変更しつつ、方法を反復することとを、含みうる。

【0010】

［００１０］他の実施形態及び更なる実施形態を、以下に開示する。

【0011】

［００１１］上記で簡潔に要約されており、かつ以下で詳述する本原理の実施形態は、付随する図面に示している本原理の例示的な実施形態を参照することにより理解されうる。しかし、本原理は他の等しく有効な実施形態を許容しうることから、付随する図面は、本原理の典型的な実施形態のみを例示しており、ゆえに、範囲を限定するものと見なすべきではない。

【図面の簡単な説明】

【0012】

【図1】［００１２］本原理の実施形態の一部による、半導体構造物の選択的単層ドーピングを実施する方法である。

【図2】［００１３］本原理の実施形態の一部による、半導体構造物の断面図である。

【図3】［００１４］本原理の実施形態の一部による、選択的単層ドーピングの堆積後の半導体構造物の断面図である。

【図4】［００１５］本原理の実施形態の一部による、ドーパントが非誘電体層内に拡散した後の半導体構造物の断面図である。

【図5】［００１６］本原理の実施形態の一部による、選択的単層ドーピングされた非誘電体材料における活性濃度のグラフである。

【発明を実施するための形態】

【0013】

［００１７］理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。図は縮尺どおりには描かれておらず、明確性のために簡略化されていることがある。一実施形態の要素及び特徴は、更なる記載がなくとも、他の実施形態に有益に組み込まれうる。

【0014】

［００１８］方法及び装置は、半導体材料の選択的単層ドーピング（ＳＭＬＤ）を提供する。ＳＭＬＤプロセスでは、有利には、基板上に見い出される誘電体エリアを変更することなく、半導体構造物の非誘電体材料にドーパントが注入される。ＳＭＬＤプロセスは、共形であり、いかなる形態の幾何形状の半導体デバイスにも、横方向にも縦方向にも、ドーパントを注入することを可能にする。望ましいドーピング状態が実現されるまでＳＭＬＤプロセスを反復することによって、非常に高濃度のドーパント凝集が実現されうる。ＳＭＬＤプロセスは、有利には、単一の半導体処理デバイス（例えば化学気相堆積チャンバなど）において実施することも可能である。ＳＭＬＤプロセスは、ドープされた半導体構造物の結晶格子の形状を変化させることも、かかる結晶格子を損傷することもなく、今後の半導体構造物のサイズの継続的な縮小を許容するものである。

【0015】

［００１９］図１は、一部の実施形態による、半導体構造物の選択的単層ドーピングを実施する方法１００である。方法１００についての記述では、図２、図３、及び図４のそれぞれの半導体構造物２００、３００、４００が参照される。図２は、一部の実施形態による、半導体構造物２００の断面図である。半導体構造物２００は、基板２０２上に形成されており、方法１００が実施されうる例示的な構造物を表わしている。方法１００は、いかなる特定の構造的形状寸法にも限定されない。半導体構造物２００では、基板２０２の突起部の上に誘電体フィーチャ２０４が形成されており、非誘電体層２０６が、誘電体フィーチャ２０４の底面まで、基板２０２上に堆積されている。誘電体フィーチャ２０４は、ｐＭＯＳデバイスなどのためのゲート構造物を含みうるが、それに限定されるわけではない。非誘電体層２０６が基板２０２上に堆積されて、ｐＭＯＳデバイスのソース／ドレイン拡張（ＳＤＥ）領域を形成しうる。一部の実施形態では、基板２０２は、シリコン材料又はシリコンゲルマニウム材料でありうる。

【0016】

［００２０］一部の実施形態では、非誘電体層２０６は、例えばフィン電界効果トランジスタ（ｆｉｎＦＥＴ）のソースとドレインの拡張部を形成する、ｐ型ドープされた領域であってよく、かつ一又は複数のｐ型ドーパントを含みうる。ｐ型ドープされた拡張領域は、高濃度にｐ型ドープされたソース／ドレイン領域（図示せず）にあるｐ型ドーパントに対する拡散バリアとして作用する、一又は複数のｐ型ドーパントを含みうる。ｐ型ドープされた拡張領域はチャネル領域２１０と高濃度にｐ型ドープされた領域との間に配置されるので、高濃度にｐ型ドープされた領域にあるｐ型ドーパント（ホウ素など）は、チャネル領域２１０内に拡散し得ない。ｐＭＯＳデバイス（ｆｉｎＦＥＴなど）においては、サイズの継続的な縮小により、ｐ型ドーパントの拡散は問題となりうる。一部の実施形態では、高濃度にｐ型ドープされた領域にあるｐ型ドーパントは、ガリウムを含みうる。かかる実施形態では、ｐ型ドープされた拡張領域に含まれるｐ型ドーパントは、ガリウム拡散に対する有意な拡散バリアとして、又は単に空間（形状寸法）オフセットとして作用しうる、ホウ素を含みうる。

【0017】

［００２１］方法１００のブロック１０２において、基板２０２の表面上に、オプションの予備洗浄プロセス又は表面予備処理プロセスが実施されうる。表面予備処理プロセスは、表面２０８上の自然酸化物を除去するために実施されうる。表面予備処理プロセスは、ドライエッチングプロセス、湿式エッチングプロセス、又はこの両方の組み合わせ、を含みうる。ドライエッチングプロセスは、従来型のプラズマエッチング、又は遠隔プラズマに支援されるドライエッチングプロセス（例えば、カリフォルニア州Ｓａｎｔａ Ｃｌａｒａに所在するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳＩＣＯＮＩ^{（登録商標）}エッチングプロセス）を含みうる。ＳＩＣＯＮＩ^{（登録商標）}エッチングプロセスでは、表面２０８は、Ｈ_２、ＮＦ_３、及び／又はＮＨ_３のプラズマ種（例えばプラズマ励起された水素種及びフッ素種）に曝露される。例えば、一部の実施形態では、表面２０８には、Ｈ_２、ＮＦ_３、及びＮＨ_３のプラズマへの同時曝露が行われうる。ＳＩＣＯＮＩ^{（登録商標）}エッチングプロセスはＳＩＣＯＮＩ^{（登録商標）}予洗浄チャンバ内で実施されてよく、ＳＩＣＯＮＩ^{（登録商標）}予洗浄チャンバは、多種多様なマルチ処理プラットフォーム（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＣｅｎｔｕｒａ^TM、Ｄｕａｌ ＡＣＰ、Ｐｒｏｄｕｃｅｒ^TM ＧＴ、及びＥｎｄｕｒａプラットフォームを含む）のうちの１つと一体化されうる。湿式エッチングプロセスは、フッ化水素（ＨＦ）酸最終プロセス（すなわち、いわゆる「ＨＦ最終（ＨＦ ｌａｓｔ）」プロセス）を含んでよく、このプロセスでは表面２０８のＨＦエッチングが実施され、これにより、表面２０８は水素終端されたままとなる。

【0018】

［００２２］方法１００のブロック１０４において、ＳＭＬＤ層３０２が基板２０２上に堆積される。ＳＭＬＤ層３０２は、その選択的性質により、図３に示しているように、非誘電体層２０６上に形成され、誘電体フィーチャ２０４上には形成されない。一部の実施形態では、ＳＭＬＤ層の選択的性質により、シリコン及び／又はシリコンゲルマニウムの表面上に単層ドーパントが形成されうる。一部の実施形態では、非誘電体層２０６上に堆積されるドーパント種の濃度を変更するために、ＳＭＬＤ層の堆積期間が変更されうる。ＳＭＬＤ層３０２の堆積は、その性質として共形であり、ＳＭＬＤ層３０２が、基板２０２上のフィーチャの形状寸法によって制限されることなく、垂直方向及び横方向に堆積れることが可能になる。ＳＭＬＤ層の共形能力は、イオンビームの角度及び基板上の構造物のサイズによる制限を受けるその他の方法（イオン注入など）よりも、有利なものである。更に、ＳＭＬＤ層は、非誘電体層内に（下にある結晶格子構造に損傷又は不具合を引き起こすことなく）ドーパントを拡散させる。方法１００により、ｐ型半導体デバイスのための、非常に高濃度のドーパント凝集（例えば、電気的に活性なホウ素又はガリウムのドーパント濃度が２ｅ２０原子／ｃｍ^３を上回る、等）を、損傷なく実現することが可能になる。この非常に高濃度の凝集は、ＳＭＬＤ層３０２の共形性によってもたらされる横方向拡散能力により、基板上の別のフィーチャの下にある材料においても実現可能である。

【0019】

［００２３］一部の実施形態では、ＳＭＬＤ層３０２は、ガス（例えばジボランなどであるが、これに限定されるわけではない）に基板を浸漬して、基板２０２の非誘電体表面上にｐ型ドーパントのホウ素の選択的単層を提供することによって得られる。ジボランガスは、誘電体表面と相互作用せず、非誘電体材料上にドーパントの単層を堆積させるための選択的プロセスを提供する。一部の実施形態では、基板２０２の非誘電体表面上に別のｐ型種又はｎ型種のドーパントを堆積させるためには、他のガス及びガスの組合せ／混合物が使用されうるこのガスは、表面の配向に関係なく、非誘電体表面上にドーパントの単層を選択的に提供するよう拡張する。このガスは、ドーパントの単層が表面に共形化することも可能にする。一部の実施形態では、非誘電体材料中にドーパントの種々の濃度及び／又は浸透深さを生じさせるために、ガス浸漬期間及び／又はガスドーパント濃度が変更されうる。一部の実施形態では、非誘電体材料中に種々のドーパント濃度及び／又はドーパント浸透深さを生じさせるために、ガス圧力及びガス流量が変更されうる。

【0020】

［００２４］次いで、ブロック１０６において基板２０２がアニーリングされ、これにより、図３の矢印３０６で示しているように、ＳＭＬＤ層３０２のドーパント分子３０４が非誘電体層２０６内に拡散する。一部の実施形態では、ドーパントが材料中に拡散される深さ、及びドーパント濃度を変化させるために、アニーリングの温度及び期間が調整されうる。図４では、ドーパント分子３０４は、非誘電体層２０６内に拡散されている。ｐＭＯＳデバイスなどの構造物では、ｐ型ドーパント種はホウ素及びガリウムを含みうるが、これらに限定されるわけではない。一部の実施形態では、方法１００は、ｎ型ドーピング種（例えばヒ素及びリンなど）を有するｎＭＯＳデバイスに使用されうる。一部の実施形態では、アニーリングプロセスは、例えば動的スキャンアニール（ＤＳＡ）プロセスによるレーザベースのアニーリングの使用を含みうる。一部の実施形態では、アニーリングプロセスは、ソース／ドレインを活性化するために使用されるのと同じアニーリングプロセスでありうる。既存のアニーリングプロセスに先だってＳＭＬＤ層３０２を形成するためのガス浸漬プロセスを追加することにより、ＳＭＬＤプロセスは、既存のソース／ドレイン形成プロセスと一体化されうる。ＳＭＬＤプロセスの一体化により、ソース／ドレイン拡張部におけるドーパント濃度を高めるための、非常にコストパフォーマンスが良く容易な手段がもたらされる。

【0021】

［００２５］方法１００は、グラフ５００で示しているように、非常に高濃度のドーパント凝集５０６を提供すると共に、拡散の減少勾配５０２を（標準的な注入プロセス５０４と比べて）改善して、例えばソース／ドレイン拡張部の形成における、フィーチャ（ゲートなど）の下のドーパント拡散を確実にする。方法１００は、ゲートオールアラウンド（ＧＡＡ）半導体デバイス及びｆｉｎＦＥＴ半導体デバイスで良好に機能する。方法１００は、単一のチャンバ（例えばＣＶＤチャンバなど）を使用することで得られる利点も有する。一部の実施形態では、ＳＭＬＤ層の堆積とアニーリングとは、ドーパントの深さ及び／又は濃度を制御するよう一又は複数のサイクルにわたってアニーリングパラメータが変更されうる、周期的プロセスでありうる。

【0022】

［００２６］上記は本原理の実施形態を対象としているが、本原理の基本的な範囲から逸脱しなければ、本原理の他の実施形態及び更なる実施形態が考案されうる。

【図1】

【図2】

【図3】

【図4】

【図5】

【手続補正書】

【提出日】2024-12-05

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ドープされた半導体フィーチャを形成するための方法であって、
材料層上にドーパント凝集を選択的に堆積させる、ドーパントを含有する混合ガスに前記ドープされた半導体フィーチャを曝露すること、を含む選択的単層ドーピング（ＳＭＬＤ）プロセスを使用して、前記材料層上に前記ドーパント凝集を堆積させることを含む、
方法。

【外国語明細書】