IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧

特開2025-6455量子計算装置、量子計算方法、及びプログラム
<>
  • 特開-量子計算装置、量子計算方法、及びプログラム 図1
  • 特開-量子計算装置、量子計算方法、及びプログラム 図2
  • 特開-量子計算装置、量子計算方法、及びプログラム 図3
  • 特開-量子計算装置、量子計算方法、及びプログラム 図4
  • 特開-量子計算装置、量子計算方法、及びプログラム 図5
  • 特開-量子計算装置、量子計算方法、及びプログラム 図6
  • 特開-量子計算装置、量子計算方法、及びプログラム 図7
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025006455
(43)【公開日】2025-01-17
(54)【発明の名称】量子計算装置、量子計算方法、及びプログラム
(51)【国際特許分類】
   G06N 10/70 20220101AFI20250109BHJP
【FI】
G06N10/70
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2023107262
(22)【出願日】2023-06-29
【新規性喪失の例外の表示】特許法第30条第2項適用申請有り 2023年2月6日にarXivウェブサイトにて公開
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】110004381
【氏名又は名称】弁理士法人ITOH
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100124844
【弁理士】
【氏名又は名称】石原 隆治
(72)【発明者】
【氏名】遠藤 傑
(72)【発明者】
【氏名】鈴木 泰成
(72)【発明者】
【氏名】徳永 裕己
(72)【発明者】
【氏名】坪内 健人
(57)【要約】
【課題】量子計算において、量子回路の実行中に対称性検証法を適用できるようにする。
【解決手段】量子計算装置において、補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算部と、前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算部とを備える。
【選択図】図2
【特許請求の範囲】
【請求項1】
補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算部と、
前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算部と
を備える量子計算装置。
【請求項2】
前記量子回路は、前記補助量子ビットが0のときに作用する第1対称性演算子を有する第1制御ゲートと、前記補助量子ビットが1のときに作用する第2対称性演算子を有する第2制御ゲートとを含む
請求項1に記載の量子計算装置。
【請求項3】
前記量子回路は、複数の論理量子ゲートを含み、ある論理量子ゲートと別の論理量子ゲートとの間に、前記第1制御ゲート及び前記第2制御ゲートが備えられる
請求項2に記載の量子計算装置。
【請求項4】
前記期待値計算部は、複数の前記補助量子ビットの測定結果の積である第1の積の平均値aと、前記第1の積と前記物理量の測定結果との積である第2の積の平均値bとを計算し、b/aを、前記物理量の期待値として算出する
請求項1に記載の量子計算装置。
【請求項5】
補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算ステップと、
前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算ステップと
を備える量子計算方法。
【請求項6】
コンピュータを、請求項1ないし4のうちいずれか1項に記載の量子計算装置における各部として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子エラー抑制のための技術に関連するものである。
【背景技術】
【0002】
量子エラー抑制法の1つとして、対称性展開法と呼ばれる手法がある(非特許文献1,2)。対称性展開法は、考慮している量子系に対称性がある場合に、その対称性を用いてエラーを抑制する手法である。
【0003】
この手法では、量子系の持つ対称性から得られる対称性演算子を用いて、計算エラーのない理想的な量子状態への射影演算子を構築し、計算結果の事後処理によって仮想的に、エラーのない量子状態に対応する物理量の期待値を構成する。
【0004】
ここでの「仮想的」とは、実際にエラーが削減された量子状態そのものが得られたというわけではなく、エラーが削減された量子状態に対応する物理量の期待値のみが得られるということを意味している。また、対称性から構築された射影演算子を計算エラーのある量子状態に作用させて得られる量子状態は、エラー検出された量子状態に対応している。なお、量子エラー検出法においては、検出されたエラーを破棄して計算を行うので、エラー検出された量子状態は、エラーが削減された量子状態である。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】McClean, Jarrod R., Zhang Jiang, Nicholas C. Rubin, Ryan Babbush, and Hartmut Neven. "Decoding quantum errors with subspace expansions." Nature communications 11, no. 1 (2020): 1-9.
【非特許文献2】Cai, Zhenyu. "Quantum error mitigation using symmetry expansion." Quantum 5 (2021): 548.
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来技術において、対称性展開法(対称性検証法とも呼ぶ)の適応は、測定の直前の量子状態のエラー抑制(非特許文献1、2)、あるいは、連続量量子計算において計算を始める前の量子状態準備の段階に限られていた。
【0007】
本発明は上記の点に鑑みてなされたものであり、量子計算において、量子回路の実行中に対称性検証法を適用できるようにすることを目的とする。
【課題を解決するための手段】
【0008】
開示の技術によれば、補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算部と、
前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算部と
を備える量子計算装置が提供される。
【発明の効果】
【0009】
開示の技術によれば、量子計算において、量子回路の実行中に対称性検証法を適用することができるようになる。
【図面の簡単な説明】
【0010】
図1】量子計算装置300の構成例を示す図である。
図2】量子計算装置300(制御装置100)の機能構成例を示す図である。
図3】ノイズの影響を受ける量子回路の例を示す図である。
図4】エラーが削減された状態の期待を求めるために使用する量子回路を示す図である。
図5】量子計算装置300の動作を示すフローチャートである。
図6】アダマールテスト回路を示す図である。
図7】装置のハードウェア構成例を示す図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して本発明の実施の形態(本実施の形態)を説明する。以下で説明する実施の形態は一例に過ぎず、本発明が適用される実施の形態は、以下の実施の形態に限られるわけではない。
【0012】
(実施の形態の概要)
本実施の形態では、従来技術の課題を解決し、量子回路を実行中にも対称性検証法を適用できるようにする。この手法により、量子回路実行中に量子エラー検出を行う場合と同じ物理量の期待値が得られることから、本実施の形態では、この手法を仮想的量子エラー検出法(VQED:Virtual Quantum Error Detection)と呼ぶ。
【0013】
更に、従来の量子エラー検出法では、スタビライザ生成元の数だけ、エラー検出のための測定を行わなければならないが、仮想的量子エラー検出法を実装するためのゲート操作回数はスタビライザ生成元の数に依存しない。そのため、仮想的量子エラー検出法では、従来の量子エラー検出法に比べエラー削減のためのコストを低くすることができる。
【0014】
以下、仮想的量子エラー検出法を実現するための装置構成及び装置動作を詳細に説明する。
【0015】
(装置の全体構成例)
図1に、本実施の形態における量子計算装置300の構成例を示す。「量子計算装置」を「量子コンピュータ」あるいは「量子計算システム」と呼んでもよい。
【0016】
図1に示すとおり、量子計算装置300は、制御装置100と量子プロセッサ200を備える。制御装置100は、量子プロセッサ200に制御信号等を送信し、量子プロセッサ200から計算結果(測定結果)を取得することで、量子計算を行う。制御装置100は、例えば古典コンピュータにより実現できる。以降、「コンピュータ」は「古典コンピュータ」を意味する。
【0017】
量子プロセッサ200は、物理的な量子系を有する。本実施の形態では、量子系として、例えば、2準位系の量子ビット、あるいは、連続量量子計算を行うことが可能なボゾニック量子ビット等を使用することができる。量子系を実現するための物理系としては、例えば、超伝導回路、イオントラップ、量子ドット、マイクロ波光子等を使用することができる。
【0018】
(量子計算装置300の機能構成例)
量子計算装置300に含まれる「制御装置100と量子プロセッサ200」とが協調して、量子計算装置300による量子計算のための機能が実現される。
【0019】
本実施の形態の量子計算装置300における機能構成例を図2に示す。図2に示すように、量子計算装置300は、量子状態準備部310、量子計算部320、期待値計算部330を有する。各部の動作については後述する。量子計算のための制御の主体は制御装置100にあることから、図2に示す機能構成を、制御装置100の機能構成であると見なしてもよい。
【0020】
なお、量子計算装置300における「量子状態準備部310、量子計算部320、期待値計算部330」は1つの装置内に備えられる必要はない。例えば、「量子状態準備部310、量子計算部320」が1つの装置内に存在し、期待値計算部330は、別の場所にある1つ又は複数の装置内に存在してもよい。
【0021】
また、本実施の形態における量子ビットは、実際の物理系を用いたものに限定されない。例えば、量子ビットは、ソフトウェアで実現されるシミュレータ上のものであってもよい。この場合、量子プロセッサ200は、量子ビットのシミュレータとして機能する。このシミュレータは、制御装置100の内部に備えられてもよい。
【0022】
(量子計算装置300の動作)
量子計算装置300の動作を説明するにあたり、まず、問題設定について説明する。ここでは、G={G,・・・,Gn-k}を生成元とするスタビライザ群S={S,S,・・・,S2^n-k)}によって定義された[n,k,l]のスタビライザ符号C(S)を用いる。スタビライザ群Sの要素を対称性演算子と呼んでもよい。
【0023】
基本的な動作として、まず、量子状態準備部310が、スタビライザ符号C(S)の符号空間中の初期状態ρを用意する。続いて、量子計算部320が、初期状態ρに対して、L個の論理量子ゲートU(・)=U・U (l=1,2,・・・,L)を順にかけていき、最後に符号空間中の物理量(observable)Oの射影測定を行い、期待値計算部330が、その期待値を計算する。Uは、l番目のゲートを表すユニタリ演算子である。
【0024】
ただし、これらの論理量子ゲートはノイズの影響を受ける。l番目のゲートのノイズを表すノイズプロセスをEとし、実際にはE〇Uと表されるゲートがかかるとする。なお、画像イメージではない明細書のテキストにおいて、"〇"は、小さな丸を意図している。図3には、論理量子ゲート(a)がノイズの影響を受けるイメージ(b)が示されている。
【0025】
本実施の形態では、論理量子ゲートに乗るノイズはマルコフ的であり、ゲート間でのエラーの相関は存在しないものとする。また、以下で説明する誤り抑制のための補助操作もエラーなしに行えると仮定する。
【0026】
本実施の形態では、計算途中のノイズEによって生じた誤りを、仮想的量子エラー検出法によって仮想的に抑制するために、図4に示す量子回路を用いる。図4に示す量子回路において、図3(b)で表されるようなノイズのある量子回路において、計算エラーがあるゲートE〇Uが作用した後に、|+>=(1/√2)(|0>+|1>)に初期化された1物理量子ビットである補助量子ビットをコントロール量子ビットとしたコントロールS及びコントロールSを作用させ、その後、補助量子ビットに対してパウリX測定を行う。
【0027】
すなわち、図4に示す量子回路は、補助量子ビットを制御量子ビットとして使用し、対称性演算子(例:S、S)をターゲットとして使用する制御ゲートを含む量子回路である。
【0028】
なお、補助量子ビットの初期化は量子状態準備部310により行われ、パウリX測定は量子計算部320により行われる。また、補助量子ビットをアンシラ量子ビットと呼んでもよい。
【0029】
コントロールSi_lゲートは、図4の白丸で示すように、補助量子ビットが0のときに作用し、コントロールSj_lゲートは、図4の黒丸で示すように、補助量子ビットが1のときに作用する。この量子回路の(補助量子ビットも含めた)測定前の状態は、下記のとおりである。
【0030】
【数1】
ここで、p,qはそれぞれ長さLのビット列であり、ρは量子回路への入力状態である。量子計算部320は、全てのi,j(l=1,2,・・・,L)をランダムに発生させ(iとjはそれぞれ1から2n-kの値をとる)、全ての補助量子ビットをパウリX基底で測定し、さらに、物理量(observable)Oをメインの量子回路に関して測定する。これを何度も繰り返し、期待値計算部330により期待値を測定(計算)すると、次の式に示す結果を得ることができる。
【0031】
【数2】
上記の式において、<・・・>ijは全てのi,j(l=1,2,・・・,L)をランダムに発生させ、物理量の期待値を測定した際のその期待値を表す。ここで、「数2」におけるトレースの中のOにかかっている式(下記の「数3」の式)は量子回路中で量子エラー検出を行った際に、1度もエラーが検出されなかった量子状態に対応するが、これは規格化されていない量子状態である。
【0032】
【数3】
従って、「数2」の式はエラー検出を行った際、一度もエラーが検出されなかった場合の物理量の期待値に対応するが、規格化されていない。ここで、エラーが1度も検出されない確率は下記の式のとおりとなる。
【0033】
【数4】
規格化された、1度もエラーが検出されなかった量子状態はρdet=ρ´det/pとなる。
【0034】
以上の処理に基づく、量子計算装置300の動作手順のフローチャートを図5に示す。図5の手順により、エラーが削減された量子状態(量子エラー検出法を用いた場合と同じ量子状態)における物理量の期待値を得ることができる。図5の手順に沿って、量子計算装置300の動作を説明する。図5は、主に、量子計算部320と期待値計算部330の動作を示している。
【0035】
量子計算装置300は、s=1,・・・,Nに対して、S102~S104を繰り返す。
【0036】
すなわち、量子計算部320は、S101においてs=1とする。S102において、量子計算部320は、i,・・・,i,j,・・・,j∈{1,・・・,2n-k}をランダムに選択し、S103において、選択したi,・・・,i,j,・・・,jを用いて、図4に示した量子回路を実行する。量子回路の実行には、ゲート操作、補助量子ビットのX測定、物理量Oの測定が含まれる。
【0037】
S104において、量子計算部320は、L個の補助量子ビットのX測定の測定結果の積a、及び、aと物理量Oの測定結果との積bを、メモリ等の記憶部に記録する。s=Nまで、S102~S104が繰り返される。繰り返し完了後、S107に進む。
【0038】
S107において、期待値計算部330は、記憶部からデータを読み出すことで、a=(1/N)Σ、及び、b=(1/N)Σを計算する。なお、ΣはN回分の合計を意味する。S108において、期待値計算部330は、b/aを計算し、出力する。
【0039】
上記のaは、「数4」に示すpに対応し、上記のbは、「数2」(規格化される前の物理量の期待値)に対応する。
【0040】
なお、仮想的なエラー検出のための処理の回数(N)は起こる計算エラーの量に応じて調整してもよい。
【0041】
(詳細例)
本実施の形態における仮想的量子エラー検出法をより詳細に説明する。以下では、仮想的量子エラー検出法を理解し易くするために、まず、関連技術として、スタビライザ符号による量子エラー検出法と量子エラー訂正法、及び、対称性展開法について説明し、その後に、仮想的量子エラー検出法を説明する。
【0042】
<スタビライザ符号による量子エラー検出法と量子エラー訂正法>
ここでは、スタビライザ符号と、スタビライザ符号を用いた量子エラー検出法(QED)と量子エラー訂正法(QEC)について概要を説明する。QEDとQECは、複数の量子系を消費して、量子情報を拡大ヒルベルト空間にエンコードすることで実行される。その冗長性により、計算中にエラーを検出/訂正することができる。
【0043】
ここでは、量子エラー訂正符号を構築するための最も標準的な方法であるスタビライザ形式について説明する。下記に示すn量子ビットのパウリ群を考える。
【0044】
【数5】
ここで、Iは1量子ビット系の単位演算子であり、下記はパウリ演算子である。
【0045】
【数6】
k個の論理量子ビットをn個の物理量子ビットにエンコードするために、下記のスタビライザ群を定義する。
【0046】
【数7】
スタビライザ群Sの生成元の集合をG={G,・・・,Gn-k}と示す。これにより、スタビライザ符号Cの論理空間を、スタビライザ群内のすべての演算子に対して+1の固有値を持つ固有空間として定義することができる。すなわち、C={|ψ>|∀S∈S,S|ψ>=|ψ>}と表すことができる。2次元のヒルベルト空間において、下記の論理基底を導入し、
【0047】
【数8】
下記の論理パウリ演算子を導入する。
【0048】
【数9】
符号距離dは、任意の論理演算子が非自明に作用する物理量子ビットの最小数である。このようなスタビライザ符号を[n,k,d]スタビライザ符号と表す。
【0049】
量子計算中に物理エラーを検出するには、図6に示すようなアダマールテスト回路を使用して、生成元G1,・・・,Gn-kを測定する。この測定はシンドローム測定と呼ばれる。もしも測定結果が-1であるGが存在する場合、計算中にエラーが存在すると決定できる。逆に、すべてのGの測定結果が+1であれば、十分に高い確率でエラーがなかったと言える。すべての生成元の測定結果が+1であるときのみ計算を続けることにより、下記のとおり、ノイズのある状態ρ=E(ρid)を符号空間に射影することができる。
【0050】
【数10】
ここで、Pは符号空間Cへの射影演算子であり、下記の式により表される。
【0051】
【数11】
すべてのシンドローム測定で+1を測定する確率がtr[ρP]であるため、d量子ビット未満で作用する物理エラーの効果は、量子回路をO(tr[ρP]-1)回多く実行することで消去できる。
【0052】
測定結果に応じて適切なフィードバック操作を適用することで、エラーを検出するだけでなく、エラーを訂正することもできる。これにより、量子回路の追加実行なしにノイズの影響を抑制することができる。生成元Gの測定結果がsであり、測定エラーがない場合、リカバリ演算子Rを適用することでエラーを訂正することができる。Rは、誤った量子状態を元の論理状態に訂正する確率を最大化するように、s=(s,...,sn-k)から推定される。リカバリパウリ演算子は、少なくとも量子状態を論理状態にマッピングするので、Rは、s=+1の場合はGと交換関係にあり、s=-1の場合はGと反交換関係にある。
【0053】
【数12】
上記の数未満の量子ビットに作用する物理エラーの影響は以下のように訂正できる。
【0054】
【数13】
【0055】
【数14】
QECとQEDにより、効果的にエラー率を低減できるが、実装には追加の困難さが伴う。QECとQEDを実装するためには、スタビライザ生成元集合のすべての要素に対してパウリ測定を繰り返し適用する必要がある。測定操作のエラー率は通常、他の操作よりも高いため、スタビライザ生成元の測定は処理に大きなオーバーヘッドをもたらす。
【0056】
<対称性展開法>
次に、対称性展開法の概要を説明する。対称性展開法(SE)は、シンドローム測定なしで、ノイズのある量子状態を仮想的に対称部分空間に射影することでエラーを緩和する手法である。
【0057】
ノイズのない状態ρidに対する物理量Oの期待値を、ノイズのある状態ρ=E(ρid)の測定から推定することを考える。物理量Oが射影演算子Pと交換関係にあると仮定する。すると、ノイズのある状態を、下記のように符号空間に仮想的に射影することでエラーを緩和することができる。
【0058】
【数15】
上記の値は、以下の方法で計算することができる。
【0059】
S1:s=1,・・・,Nについて、下記の操作(a)~(b)を繰り返す。
【0060】
(a)S∈Sを一様にサンプルする。
【0061】
(b)S及びOSに対するノイズのある状態ρを同時に測定し、結果をa及びbとして記録する。
【0062】
S2:a=(1/N)Σ、及び、b=(1/N)Σを計算する。
【0063】
S3:b/aを出力する。
【0064】
式(6)をある固定の精度εで推定するために必要な測定回数は、N=O(ε-2tr[ρP]-2)としてスケールすることが知られている。このように、ノイズのある状態ρのρdetへの仮想的な射影に対応する、物理量Oのエラー緩和された期待値を得ることができる。
【0065】
<仮想的量子エラー検出法>
続いて、仮想的量子エラー検出法について説明する。前述したように、従来技術においては、対称性展開法は、測定直前の状態、及び、回転対称性ボソニック符号の状態準備にのみ適用可能であったが、本実施の形態における仮想的量子エラー検出法により、量子回路の実行中において、シンドローム測定後にポストセレクトされた状態に対応するエラー緩和された期待値の計算が可能になる。
【0066】
ここでは、仮想的量子エラー検出をより詳細に説明する。なお、前述の説明と重複する部分があるが、ここでは数式等をより詳細に示している。
【0067】
論理初期状態ρの状態準備、それに続く、L個の論理ユニタリゲートU(・)=U・U (l=1,・・・,L)、及び、物理量Oの測定からなる論理量子回路を考える。この論理量子回路により、状態ρid=U〇・・・〇U(ρ)に対する物理量Oの期待値を推定することを考える。
【0068】
前述したとおり、これらの論理量子ゲートはマルコフ的なノイズの影響を受けるので、実際のゲートはU´=E〇Uとして表されると仮定する。簡単のため、状態準備及び測定(SPAM)のエラーは無視するが、これらの影響は容易に反映させることができる。各ゲートの後で量子エラー検出を行うことができる場合、下記の式を得る。
【0069】
【数16】
【0070】
【数17】
ここで、P(・)=P・Pと定義する。仮想的エラー検出法によりρdetの期待値を得るために、図4に示した量子回路を構築する。
【0071】
前述のとおり、計算エラーがあるゲートE〇Uを作用させた後に、|+>=(1/√2)(|0>+|1>)に初期化された補助量子ビットをコントロール量子ビットとしたコントロールS及びコントロールSを作用させ、その後、補助量子ビットに対してパウリX測定を行う。これにより、エラーが削減された量子状態に対応する物理量Oの期待値を得ることができる。なお、コントロールSi_lゲートは、補助量子ビットが0のときに作用し、コントロールSj_lゲートは補助量子ビットが1のときに作用する。この量子回路の測定直前の状態ρbfは、前述のとおり、以下のようになる。pとqはそれぞれ長さLのビット列である。
【0072】
【数18】
この状態における下記の「数19」に示す物理量(observable)の期待値は、
【0073】
【数19】
下記の式(11)により表される。
【0074】
【数20】
上記の式の「pp+1」における「1」は、すべての要素が1である長さLのビット列である。量子計算部320により、i,j∈{1,・・・,2n-k}(1≦l≦L)を一様にサンプリングすることにより得た、当該確率分布下の期待値を<・>ijと記述すると、ノイズのある状態を、下記の式(12)、(13)に示されるように符号空間に射影することができる。
【0075】
【数21】
【0076】
【数22】
したがって、ポストセレクトされた状態ρdetに対する物理量Oの期待値は下記の式(14)で表される。
【0077】
【数23】
図5のフローにより得られるb/aについて、式(14)における分母の値がaに対応し、分子の値がbに対応する。つまり、前述した図5の手順で、エラーが削減された物理量Oの期待値であるb/aを算出することができる。具体的には、下記の手順でb/aを算出できる。
【0078】
S1:s=1,・・・,Nについて、以下の操作(a)~(c)を繰り返す。
【0079】
(a)i,j∈{1,・・・,2n-k}(1≦l≦L)を一様にサンプリングする。
【0080】
(b)図4に示す量子回路を実行する。
【0081】
(c)X測定の積をaとして記録し、aと物理量Oの測定結果の積をbとして記録する。
【0082】
S2:a=(1/N)Σ、及び、b=(1/N)Σを計算する。
【0083】
S3:b/aを出力する。
【0084】
上記のように、N=O(ε-2tr[ρ´det]-2)のサンプリングオーバーヘッドにより、ある固定精度εで計算中に発生した量子回路で仮想的量子エラー検証法を実行することができる。上述した手法は、QEC/QED符号のみならず、スピンと電子数の保存のためのスタビライザベースのQEM方法に対して適用することも可能である。
【0085】
本実施の形態における仮想的量子エラー検証法により、補助量子ビットの高精度なシングルショット測定が必要なスタビライザ生成元のシンドローム測定を行うことなく、物理量の期待値を測定できる。
【0086】
また、従来の量子エラー検出法では、図6に示すアダマールテスト回路を用いてn-kのスタビライザ生成元の測定が必要であるが、本実施の形態における仮想的量子エラー検証法ではスタビライザ生成元の数に関係なく、2つのコントロール操作を必要とするだけである。
【0087】
<量子エラー訂正の仮想的実装>
シンドローム測定やフィードバック操作なしに、量子計算装置300が、量子エラー訂正を仮想的に行う方法について説明する。主な考え方は、式(4)に示すエラー訂正された状態を、以下のように表すこともできるということである。
【0088】
【数24】
すなわち、s,・・・,sn-k∈{+1,-1}を一様にサンプリングし、ノイズ状態にRを適用し、上記の方法を用いて状態を仮想的に符号空間に射影し、結果に2n-kを乗じることで、エラーを仮想的に訂正できる。しかし、この方法のサンプリングコストは22(n-k)としてスケールし、冗長回路の数に対して指数的に増加する。ただし、和の範囲を制限することで、このコストを減らすことが可能である。B⊂{-1,1}を、エラーが発生しなかった場合あるいはエラーが一度だけ発生した場合の測定結果のような、高確率の測定結果の部分集合とすると、エラー訂正された状態を以下のように近似することができる。
【0089】
【数25】
ここで、p=tr[PRρR]は、シンドローム測定でsを得る確率を表す。この状態を仮想的に計算するためのサンプリングコストは下記で表される。
【0090】
【数26】
このコストは、B={1}で仮想的エラー検出法を実行するコストよりも高い。さらに、エラー検出法では最大d量子ビットのエラーを検出できるが、エラー訂正法は最大で下記で表される数の量子ビットのエラーしか訂正できない。
【0091】
【数27】
これは、量子エラー訂正法の仮想的な実装の精度が、一般的には仮想的量子エラー検出法よりも低いことを意味する。
【0092】
(制御装置100のハードウェア構成例)
本実施の形態で説明したいずれの装置(制御装置100、量子計算装置300)も、コンピュータにプログラムを実行させることにより実現できる。このコンピュータは、物理的なコンピュータであってもよいし、クラウド上の仮想マシンであってもよい。
【0093】
すなわち、当該装置は、コンピュータに内蔵されるCPUやメモリ等のハードウェア資源を用いて、当該装置で実施される処理に対応するプログラムを実行することによって実現することが可能である。上記プログラムは、コンピュータが読み取り可能な記録媒体(可搬メモリ等)に記録して、保存したり、配布したりすることが可能である。また、上記プログラムをインターネットや電子メール等、ネットワークを通して提供することも可能である。
【0094】
図7は、上記コンピュータのハードウェア構成例を示す図である。図7のコンピュータは、それぞれバスBSで相互に接続されているドライブ装置1000、補助記憶装置1002、メモリ装置1003、CPU1004、インタフェース装置1005、表示装置1006、入力装置1007、出力装置1008等を有する。なお、当該コンピュータは、更にGPUを備えてもよい。
【0095】
当該コンピュータでの処理を実現するプログラムは、例えば、CD-ROM又はメモリカード等の記録媒体1001によって提供される。プログラムを記憶した記録媒体1001がドライブ装置1000にセットされると、プログラムが記録媒体1001からドライブ装置1000を介して補助記憶装置1002にインストールされる。但し、プログラムのインストールは必ずしも記録媒体1001より行う必要はなく、ネットワークを介して他のコンピュータよりダウンロードするようにしてもよい。補助記憶装置1002は、インストールされたプログラムを格納すると共に、必要なファイルやデータ等を格納する。
【0096】
メモリ装置1003は、プログラムの起動指示があった場合に、補助記憶装置1002からプログラムを読み出して格納する。CPU1004は、メモリ装置1003に格納されたプログラムに従って、当該装置に係る機能を実現する。インタフェース装置1005は、ネットワークや量子プロセッサ200等に接続するためのインタフェースとして用いられる。表示装置1006はプログラムによるGUI(Graphical User Interface)等を表示する。入力装置1007はキーボード及びマウス、ボタン、又はタッチパネル等で構成され、様々な操作指示を入力させるために用いられる。出力装置1008は演算結果を出力する。
【0097】
(実施の形態の効果)
以上説明したとおり、本実施の形態で説明した技術により、量子計算において、量子回路の実行中に対称性検証法を適用できる。また、ゲート操作回数が、スタビライザ生成元の数に依存しないので、従来の量子エラー検出法に比べてエラー削減のためのコストを低くすることができる。
【0098】
以上の実施形態に関し、更に以下の付記を開示する。
【0099】
<付記>
(付記項1)
補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算部と、
前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算部と
を備える量子計算装置。
(付記項2)
前記量子回路は、前記補助量子ビットが0のときに作用する第1対称性演算子を有する第1制御ゲートと、前記補助量子ビットが1のときに作用する第2対称性演算子を有する第2制御ゲートとを含む
付記項1に記載の量子計算装置。
(付記項3)
前記量子回路は、複数の論理量子ゲートを含み、ある論理量子ゲートと別の論理量子ゲートとの間に、前記第1制御ゲート及び前記第2制御ゲートが備えられる
付記項2に記載の量子計算装置。
(付記項4)
前記期待値計算部は、複数の前記補助量子ビットの測定結果の積である第1の積の平均値aと、前記第1の積と前記物理量の測定結果との積である第2の積の平均値bとを計算し、b/aを、前記物理量の期待値として算出する
付記項1ないし3のうちいずれか1項に記載の量子計算装置。
(付記項5)
補助量子ビットを制御量子ビットとして使用し、対称性演算子をターゲットとして使用する制御ゲートを含む量子回路を複数回実行することにより、物理量の測定結果と前記補助量子ビットの測定結果とを取得する量子計算ステップと、
前記物理量の測定結果と前記補助量子ビットの測定結果とを用いて、エラーが削減された前記物理量の期待値を算出する期待値計算ステップと
を備える量子計算方法。
(付記項6)
コンピュータを、付記項1ないし4のうちいずれか1項に記載の量子計算装置における各部として機能させるためのプログラムを記憶した非一時的記憶媒体。
【0100】
以上、本実施の形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0101】
100 制御装置
200 量子プロセッサ
300 量子計算装置
310 量子状態準備部
320 量子計算部
330 期待値計算部
1000 ドライブ装置
1001 記録媒体
1002 補助記憶装置
1003 メモリ装置
1004 CPU
1005 インタフェース装置
1006 表示装置
1007 入力装置
1008 出力装置
図1
図2
図3
図4
図5
図6
図7