ホーム > 特許ランキング > インテル・コーポレーション
知財求人 - 知財ポータルサイト「IP Force」
特開2025-9704光学コンポーネントのアライメントを促進するための方法及び装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025009704
(43)【公開日】2025-01-20
(54)【発明の名称】光学コンポーネントのアライメントを促進するための方法及び装置
(51)【国際特許分類】
G02B 6/32 20060101AFI20250109BHJP
G02B 6/30 20060101ALI20250109BHJP
【ＦＩ】
G02B6/32
G02B6/30
【審査請求】未請求
【請求項の数】21
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023195484
(22)【出願日】2023-11-16
(31)【優先権主張番号】18/343,587
(32)【優先日】2023-06-28
(33)【優先権主張国・地域又は機関】US
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】591003943
【氏名又は名称】インテル・コーポレーション
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ワイヤポット スッタワッスントーン
(72)【発明者】
【氏名】ヨウン セオク オー
(72)【発明者】
【氏名】アッガチャイ ソークサイ
(72)【発明者】
【氏名】ナタホル ジャルポンヴァニッチ
【テーマコード（参考）】
2H137
【Ｆターム（参考）】
2H137AB06
2H137AB08
2H137AB12
2H137BA18
2H137BA53
2H137BB02
2H137BB12
2H137BC02
2H137CB06
2H137CB22
2H137CB26
2H137CB32
2H137CB33
2H137CC01
2H137GA01
(57)【要約】 （修正有）
【課題】光学コンポーネントのアライメントを促進するためのシステム、装置、製品及び方法が開示される。
【解決手段】例示的な装置は、マルチコア光ファイバに対してレンズが移動されながら、マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングするための機械可読命令のインスタンス化又は実行のうちの少なくとも１つのためのプログラマブル回路構成を含む。光パワー出力は、フォトニック集積回路から放出されレンズを通過する光に基づく。プログラマブル回路構成は、光パワー出力に基づいてフォトニック集積回路に対するレンズについての最終位置を決定する。
【選択図】図１
【解決手段】例示的な装置は、マルチコア光ファイバに対してレンズが移動されながら、マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングするための機械可読命令のインスタンス化又は実行のうちの少なくとも１つのためのプログラマブル回路構成を含む。光パワー出力は、フォトニック集積回路から放出されレンズを通過する光に基づく。プログラマブル回路構成は、光パワー出力に基づいてフォトニック集積回路に対するレンズについての最終位置を決定する。
【選択図】図１
【特許請求の範囲】
【請求項1】
インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
【請求項2】
前記マルチコア光ファイバは参照ファイバブロックに関連付けられ、前記プログラマブル回路構成は、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定するためのものである、請求項１に記載の装置。
【請求項3】
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて前記参照ファイバブロックについての前記較正位置を決定するためのものであり、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、請求項２に記載の装置。
【請求項4】
前記プログラマブル回路構成は：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う、
請求項１に記載の装置。
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う、
請求項１に記載の装置。
【請求項5】
前記プログラマブル回路構成は：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
請求項４に記載の装置。
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
請求項４に記載の装置。
【請求項6】
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記プログラマブル回路構成は：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する、
請求項５に記載の装置。
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する、
請求項５に記載の装置。
【請求項7】
前記プログラマブル回路構成は、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する、請求項４に記載の装置。
【請求項8】
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記レンズの取り付けを促進するために、前記レンズを前記最終位置へ移動させる、請求項１から７のいずれか一項に記載の装置。
【請求項9】
前記マルチコア光ファイバを更に備える、請求項１から７のいずれか一項に記載の装置。
【請求項10】
前記コアの線形アレイは、前記マルチコア光ファイバの断面にわたって第１方向に延在する第１線形アレイであり、前記マルチコア光ファイバは、前記第１方向を横切る第２方向に延在するコアの第２線形アレイを含む、請求項９に記載の装置。
【請求項11】
前記コアの線形アレイにおける前記コアの隣接するものは、３５μｍ又はより小さい間隔を空けている、請求項９に記載の装置。
【請求項12】
プログラマブル回路構成により実行された場合、
前記プログラマブル回路構成に少なくとも：
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を備える、プログラム。
前記プログラマブル回路構成に少なくとも：
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を備える、プログラム。
【請求項13】
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記命令は、前記プログラマブル回路構成に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定することを行わせる、請求項１２に記載のプログラム。
【請求項14】
前記命令は、前記プログラマブル回路構成に、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定することを行わせ、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、請求項１３に記載のプログラム。
【請求項15】
前記命令は、前記プログラマブル回路構成に：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる、請求項１２に記載のプログラム。
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる、請求項１２に記載のプログラム。
【請求項16】
前記命令は、前記プログラマブル回路構成に：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
請求項１５に記載のプログラム。
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
請求項１５に記載のプログラム。
【請求項17】
前記命令は、前記プログラマブル回路構成に、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間することを行わせる、請求項１５に記載のプログラム。
【請求項18】
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングする段階、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法。
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法。
【請求項19】
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記方法は更に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定する段階を備える、請求項１８に記載の方法。
【請求項20】
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定する段階；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義する段階、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える、請求項１８又は１９に記載の方法。
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義する段階、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える、請求項１８又は１９に記載の方法。
【請求項21】
請求項１２から１７のいずれか一項に記載のプログラムを記憶する、機械可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、概して光学デバイスに、より具体的には、光学コンポーネントのアライメントを促進するための方法及び装置に関する。
【背景技術】
【0002】
集積回路（ＩＣ）チップ及び／又は半導体ダイは、多くの場合、パッケージ基板を介して、マザーボード及び他のタイプのプリント回路基板（ＰＣＢ）などの、より大きい回路基板に接続される。技術の発展に伴い、ＩＣチップでは、インターコネクトの密度の増加がみられる。近年、ＩＣチップは、光を介して情報の伝送を可能にする光学コンポーネントを用いて実装されている。そのようなＩＣチップは、フォトニックＩＣ（ＰＩＣ）と称される場合がある。ＰＩＣは多くの場合、光を放出するための光源（レーザなど）、及び、その光を異なる位置に運ぶ導波路（光ファイバなど）にその光を誘導又は収束するための光学要素（レンズなど）を含む。信号伝送の品質及び／又は信頼性は、レーザ、レンズ、及び光ファイバのアライメントに依存する。
【図面の簡単な説明】
【0003】
【図1】フォトニック集積回路（ＰＩＣ）上の光源（例えば、レーザ）に対する光学コンポーネントのアライメントを促進するための例示的な光アライメントシステムを示す。
【0004】
【0005】
【0006】
【図5】図１及び／又は図２の例示的なマルチコアファイバにおけるコア位置、コアの各々を通じて検出されるピークパワー出力、及び、検出されたピークパワー出力に関連付けられたレンズ位置の間の関係を示すグラフである。
【0007】
【0008】
【図9】図８のアライメントコントローラ回路構成１１８を実装するために例示的なプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作を表すフローチャートである。
【図10】図８のアライメントコントローラ回路構成１１８を実装するために例示的なプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作を表すフローチャートである。
【図11】図８のアライメントコントローラ回路構成１１８を実装するために例示的なプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作を表すフローチャートである。
【0009】
【0010】
【0011】
【0012】
概して、同一又は類似の部分を参照するために、図面及び添付の書面の説明を通じて、同一の参照番号が使用される。図は必ずしも縮尺通りでない。
【0013】
本明細書において使用される場合、別段の定めが無い限り、「上」という用語は、地球に対する２つの部分の関係を説明する。第２部分が地球と第１部分との間に少なくとも１つの部分を有する場合、第１部分は第２部分の上にある。同様に、本明細書において使用される場合、第１部分が第２部分よりも地球に近い場合、第１部分は第２部分の「下」にある。上に記載された通り、第１部分は、第２部分の上又は下にあり得、その間の他の部分を伴う、その間の他の部分を伴わない、第１及び第２部分が接触していることを伴う、又は、第１及び第２部分が互いに直接接触していることを伴わない、のうちの１又は複数である。
【0014】
本特許において使用される場合、任意の部分（例えば、層、フィルム、エリア、領域、又はプレート）が任意の方式で別の部分上にある（例えば、上に位置決めされる、上に位置する、上に配置される、又は上に形成される、など）という説明は、参照された部分が、他の部分と接触していること、又は、参照された部分が他の部分の上にあり、その間に配置された１又は複数の中間部分を伴うことのいずれかであることを示す。
【0015】
本明細書において使用される場合、別段の定めが無い限り、接続の参照（例えば、取り付けられる、結合される、接続される、及び連結される）は、接続の参照によって参照される要素の間の中間のメンバ、及び／又は、それらの要素の間の相対的な移動を含み得る。このように、接続についての言及は、２つの要素が直接接続されていること、及び／又は互いに固定された関係にあることを必ずしも暗示するものではない。本明細書において使用される場合、いずれかの部分が他の部分と「接触」しているという表現は、２つの部分の間に中間部分が存在しないことを意味すると定義されている。
【0016】
特に明記しない限り、「第１」、「第２」、「第３」などの記述子は、本明細書では、優先順位、物理的順序、リスト内の配置及び／又は何らかの方法での順序付けのいかなる意味も否定するか又は他の態様で示すことなく使用されるが、開示された例を理解しやすくするために、要素を区別するためのラベル及び／又は任意の名称として使用されるにすぎない。いくつかの例において、「第１」という記述子は、詳細な説明における要素を参照するために使用され得るが、請求項において同一の要素が「第２」又は「第３」などの異なる記述子を用いて参照され得る。そのような事例において、そのような記述子は単に、（例えば、請求項において）説明の文脈の中でそれらの要素を別に識別するために使用される（さもなければ、それらの要素は、例えば同一の名称を共有し得る）ことが理解されるべきである。
【0017】
本明細書において使用される場合、「およそ」及び「約」は、現実世界の適用において発生する潜在的な変動の存在を認識するために、それらの対象／値を修飾する。例えば、「およそ」及び「約」は、当業者によって理解されるように、製造許容差及び／又は他の現実世界の不完全性に起因する、厳密でないことがあり得る寸法を修飾し得る。例えば、「およそ」及び「約」は、下の説明において別段の定めが無い限り、そのような寸法が、±１０％の許容差範囲内であり得ることを示し得る。
【0018】
本明細書において使用される場合、「実質的にリアルタイム」とは、ほぼ瞬時に発生することを指すが、コンピューティング時間、伝送など、現実世界の遅延があり得ることが、認識される。従って、別段の定めが無い限り、「実質的にリアルタイム」とは、リアルタイム＋１秒を指す。
【0019】
本明細書において使用される場合、「通信する」という語句（その変形を含む）は、直接通信、及び／又は、１又は複数の中間コンポーネントを通じた間接通信を包含し、直接の物理的（例えば、有線）通信及び／又は定常的通信を必要とせず、追加的に、周期的間隔、スケジュールされた間隔、非周期的間隔、及び／又は、１回のイベントの選択的通信を含む。
【0020】
本明細書において使用される場合、「プログラマブル回路構成」は、（ｉ）特定の動作を遂行する構造を有し、１又は複数の半導体ベースのロジックデバイス（例えば、１又は複数のトランジスタによって実装される電気ハードウェア）を含む１又は複数の特殊目的用電気回路（例えば、特定用途向け回路（ＡＳＩＣ））、及び／又は、（ｉｉ）特定の機能及び／又は動作を遂行するための命令でプログラム可能であり、１又は複数の半導体ベースのロジックデバイス（例えば、１又は複数のトランジスタによって実装される電気ハードウェア）を含む、１又は複数の汎用半導体ベースの電気回路を含むものとして定義される。プログラマブル回路構成の例は、１又は複数の動作及び／又は機能を遂行するために第１命令を実行し得る中央プロセッサユニット（ＣＰＵ）、ＦＰＧＡの構成及び／又は構造に、第１命令に対応する１又は複数の動作及び／又は機能をインスタンス化させるための第２命令でプログラムされ得るフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、１又は複数の動作及び／又は機能を遂行するための第１命令を実行し得るグラフィックスプロセッサユニット（ＧＰＵ）、１又は複数の動作及び／又は機能を遂行するための第１命令を実行し得るデジタル信号プロセッサ（ＤＳＰ）、ＸＰＵ、ネットワーク処理ユニット（ＮＰＵ）、１又は複数の動作及び／又は機能を遂行するための第１命令を実行し得る１又は複数のマイクロコントローラ、及び／又は、特定用途向け集積回路（ＡＳＩＣ）などの集積回路などのプログラマブルマイクロプロセッサを含む。例えば、ＸＰＵは、複数のタイプのプログラマブル回路構成（例えば、１又は複数のＦＰＧＡ、１又は複数のＣＰＵ、１又は複数のＧＰＵ、１又は複数のＮＰＵ、１又は複数のＤＳＰなど、及び／又は、それらの任意の組み合わせ）を含むヘテロジニアスなコンピューティングシステム、及び、オーケストレーション技術（例えば、コンピューティングタスクを遂行するために好適及び利用可能である複数のタイプのプログラマブル回路構成のうちどれか１つにコンピューティングタスクを割り振り得るアプリケーションプログラミングインタフェース（ＡＰＩ））によって実装され得る。
【0021】
本明細書において使用される場合、集積回路／回路構成は、トランジスタ、キャパシタ、インダクタ、抵抗器、電流経路、ダイオードなどの１又は複数の回路要素を含む、１又は複数の半導体パッケージとして定義される。例えば、集積回路は、ＡＳＩＣ、ＦＰＧＡ、チップ、マイクロチップ、プログラマブル回路構成、複数の回路要素を結合する半導体基板、システムオンチップ（ＳｏＣ）などのうちの１又は複数として実装され得る。
【発明を実施するための形態】
【0022】
多くのフォトニック集積回路（ＰＩＣ）は、１又は複数の他の光学デバイスに通信される伝送信号として機能する光を放出する１又は複数の光源（例えば、光トランスミッタ、レーザ）を含む。多くの場合、ＰＩＣによって放出される光は、放出された光を他の光学デバイスに関連付けられた対応する光学レシーバへ搬送又は伝播する１又は複数の光ファイバ又は導波路を含むファイバアレイユニット（ＦＡＵ）へ誘導される。光ファイバに沿って伝送される光信号の品質又は強度（例えば、パワー）は、ＰＩＣ上のレーザ（例えば、光源）、及び、光を光ファイバ内に収束させるために光の経路に位置するレンズ（例えば、マイクロレンズ、及び／又は、他の同様の光学要素）のアライメントに依存する。光信号の品質又は強度はまた、レーザ及び仲介するレンズとの光ファイバのアライメントに依存する。従って、光ファイバとのレーザの光結合を強化する（例えば、最適化又は最大化する）ために、レンズ及び光ファイバの両方は、互いに対して、及び、レーザに対してアラインされる必要がある。これら３つのコンポーネントをアラインする典型的な手順は、３つのＸＹＺ方向すべてにおいてレンズ及び光ファイバの両方を移動させること、及び、様々な位置におけるファイバを通る光信号のパワーを比較して、レンズ及びファイバの両方についての最適な位置（例えば、光信号のパワーが最高になる位置）を決定することを伴う。レーザに対して、及び互いに対してレンズ及びファイバの両方を移動させて、両方の要素についての最適な位置を発見するには、莫大な量の時間がかかることがあり得、それにより、光学デバイスを生産するコストが追加される。
【0023】
より具体的には、レーザとのレンズ及び光ファイバの光学アライメントは、多段階プロセスであり、まず、参照ファイバブロックについての較正位置が、参照ファイバブロック較正プロセス（又は単純に、略して「ファイバ較正プロセス」）を通じて決定される。参照ファイバブロックは、（レーザ及び取り付けられたレンズを有する）ＰＩＣを含む光学デバイスにおいて使用される最終的な光ファイバとは区別される、別個の光ファイバである。すなわち、参照ファイバブロックは、最終製品においてＰＩＣに光学的に結合されたＦＡＵから区別される。むしろ、その名称が示唆するように、参照ファイバブロックは、ＰＩＣのレーザとのレンズのアライメントを促進するために参照として使用される光ファイバである。しかしながら、上に記載されるように、レンズアライメントを完了できる前に、参照ファイバブロックについての較正位置を決定するためにファイバ較正プロセスが遂行される。既存のファイバ較正プロセス技術は、互いに対する、及び、ＰＩＣのレーザに対する、レンズ及び参照ファイバブロックの両方の移動を伴う。参照ファイバブロックを通る信号の光パワーは、光パワーが最高である位置を識別するために様々な位置についてモニタリング及び記録される。このプロセスは、ＰＩＣの異なるサンプル／インスタンス、及び、レンズの異なるサンプル／インスタンスを用いて複数回にわたって反復され得る。参照ファイバブロックについての較正位置はその後、各サンプルに関連して検出されるピークパワーと関連付けられた位置の平均として決定され得る。
【0024】
ファイバ較正プロセスから決定された較正位置は、レーザに対する（例えば、及び／又は、レーザを含むＰＩＣ上の１又は複数の基準マーカに対する）３つのＸＹＺ方向すべてにおける参照ファイバブロックの適切な（例えば、最適な）位置を画定する。従って、３つのＸＹＺ方向に沿って画定された較正位置は、（概して光の経路の方向においてレーザから離れるように延在する）長手／深さ軸に沿った深さ位置（距離位置）、（概して長手／深さ軸に垂直に延在する）横／水平軸に沿った横／水平位置、（概して長手／深さ軸及び横／水平軸の両方に垂直に延在する）鉛直軸に沿った鉛直位置を含む。この文脈において使用される異なる軸（例えば、横、水平、鉛直など）を区別するために使用される用語は、説明の便宜のためのものであり、レーザから独立した現実世界における任意の特定の向きに固定されることは意図されない。すなわち、本明細書において使用される場合、長手軸は、周囲の現実世界の環境に対する光の経路の方向に関わらず、概してそこから放出される光の経路の方向においてレーザから離れる方を向く。同様に、本明細書において使用される場合、横／水平及び鉛直軸は、周囲の現実世界の環境に対するそれらの向きに関わらず、長手軸及び互いに対して垂直である又は直交する。
【0025】
既知の較正技術について上で説明されるように、ファイバ較正プロセス中の複数のサンプルの平均をとることにより、レーザからの距離に対応する、長手軸又は深さ軸に沿った参照ファイバブロックについての最適な位置の比較的正確な決定を可能にする。なぜなら、距離はサンプル間の変動の影響を受けないからである。しかしながら、異なるサンプルの平均をとることは必ずしも、横／水平軸及び鉛直軸に沿った参照ファイバブロックについての適切な（例えば、最適な）位置をもたらさない。なぜなら、サンプル間の変動は、これらの軸に沿って、比較的大きい影響を有し得るからである。例えば、サンプル間の変動は、（ｉ）レーザダイ（例えば、ＰＩＣ）がどのように切断又はエッチングされたかに基づく、端面発光レーザについてのビームピッチ角度の差、（ｉｉ）基板の平行性の差、（ｉｉｉ）レーザ及び／又はレンズの光学特性の差、（ｉｖ）異なるサンプルのコンポーネントを位置付けるときに使用されるマシンビジョンシステムの出力の差などから生じ得る。従って、試験されたサンプル間の平均位置が、それらのサンプルについて許容可能であると想定しても、平均が、光学アライメントが必要である光学デバイスの後続のユニットに好適であるという保証はない。
【0026】
ファイバ較正プロセスが完了した後に、レーザに対するレンズについての最終位置を決定するためにレンズアライメントプロセスが実装される。レンズアライメントプロセスは、レーザに光学的に結合されるＦＡＵが、参照ファイバブロックの較正位置に対応する（レーザに対する）固定されたＸＹＺ位置にあると想定する。従って、参照ファイバブロックを固定位置（ファイバ較正プロセス中に決定される較正位置）に固定することによって、参照ファイバブロックは、レンズアライメントプロセス中に移動される必要がない。代わりに、レンズについて試験された様々な位置についての参照ファイバブロックを通じて検出された最高パワー（例えば、ピークパワー）に基づいて最終レンズ位置が決定されるまで、レンズのみがレーザ及び参照ファイバブロックに対して移動又は走査される。最終レンズ位置が決定されると、レンズはその位置においてＰＩＣに取り付けられる。このポイントにおいて、（レンズが取り付けられた）ＰＩＣは、参照ファイバブロックから取り外され、その後、最終光ファイバ（例えば、ＦＡＵ）をレーザ及び関連付けられた（取り付けられた）レンズとアラインするために、更に処理され得る。
【0027】
一部の事例において、同一の参照ファイバブロックは、ＰＩＣの異なるインスタンス（例えば、異なる生産ユニット）に関連付けられた異なるレンズについて、レンズアライメントプロセスにおいて、同一の較正位置（例えば、固定されたＸＹＺ位置）において繰り返し使用される。従って、参照ファイバブロックについての較正位置が決定されると、参照ファイバブロックを通る光信号について検出されるピークパワーに関連付けられた最終位置を識別するために、レンズのみを移動させる必要がある。しかしながら、上で説明されたように、これは問題であり得る。なぜなら、以前にアラインされたＰＩＣ及びレンズに対するＰＩＣ及びレンズの後続のユニットにおける差に起因して、参照ファイバブロックについての較正位置は、光ファイバについての最適な位置に対応しないことがあり得るからである。
【0028】
既存の参照ファイバブロックは、光が伝播し得る単一の経路、導波路、又はチャネルを画定するシングルコアを含む単一の単位光ファイバを用いて実装される。本明細書に開示される例は、マルチコアファイバに沿って延在する複数の異なるコアを含むマルチコア光ファイバ（又は、略してマルチコアファイバ）を用いて実装される参照ファイバブロックを伴う。異なるコアは、光がマルチコアファイバに沿って伝播し得る異なる経路、導波路、又はチャネルに対応する。いくつかの例において、異なるコアは、比較的小さいピッチ（例えば、５０μｍ又はより小さい、３５μｍ又はより小さいなど）又は空間でマルチコアファイバの断面に分散する。マルチコアファイバが概してコンポーネントについての長手軸とアラインされる（概して光の経路とアラインされる）限り、マルチコアファイバ内のコアの異なる位置は、横軸及び鉛直軸に沿った異なる位置に対応する。結果として、異なるコアから送達される光パワーは、異なる横位置及び鉛直位置に関連付けられた光パワーに対応する。従って、下で更に詳細に開示されるように、（マルチコアファイバを用いて実装される）参照ファイバブロックの較正位置は、参照ファイバブロックについての異なる位置を試験するために横方向及び鉛直方向にファイバを移動させる必要無しに決定され得る。すなわち、参照ファイバブロックが第１方向（例えば、長手方向）に移動され得る間に、参照ファイバブロックは、第１方向を横切る任意の方向における参照ファイバブロックの移動無しで較正される。これは、３つのＸＹＺ方向すべてにおけるファイバの移動を必要とする既存の較正技術と比べて、較正位置を決定するために要する時間の量を著しく低減させ得る。更に、いくつかの例において、ファイバ較正プロセスは、単一のサンプル（単一のＰＩＣ及びレンズ）に対して完了され、平均される複数のサンプルにわたってプロセスを反復する必要はなく、それにより、必要な時間を更に低減する。なお更に、いくつかの例において、本明細書に開示される例示的な参照ファイバブロック内の複数の異なるコアは、レンズアライメントプロセス中の異なるユニット又はサンプル間の、光学コンポーネント（例えば、レーザ及びレンズ）の特性の変動を補償するために使用され得る。結果として、本明細書に開示される例は、ファイバ較正プロセスについての時間を低減するだけでなく、レンズアライメントプロセスの精度も改善し、それにより、既知の手法に比べて、より少ない時間で、より高い品質の光信号（例えば、より高い光結合）を用いて最終製品を生産する。
【0029】
図１は、フォトニック集積回路（ＰＩＣ）１０４（例えば、フォトニックダイ）上のレーザ（例えば、光エミッタ、光トランスミッタ、光源）１０２に対する光学コンポーネントのアライメントを促進するための例示的な光アライメントシステム１００を示す。この例において、ＰＩＣ１０４は、光信号（例えば、光１０６のビーム）を生成するための少なくとも１つのレーザ１０２を含む半導体（例えば、シリコン）ダイである。いくつかの例において、ＰＩＣ１０４は、１より多くのレーザ１０２を含む。追加的に、いくつかの例において、ＰＩＣ１０４は、光信号を検出及び／又は受信するための１又は複数の光レシーバを含む。いくつかの例において、ＰＩＣ１０４は、少なくとも１つのレーザ１０２と併せて回路において電気に結合される１又は複数の電子コンポーネント（例えば、トランジスタ、キャパシタ、抵抗器、インダクタなど）を含む。
【0030】
図１において表されるように、レンズ１０８などの光学要素は、参照ファイバブロック１１０に向かって光を誘導及び／又は収束するために、レーザ１０２からの光１０６の経路においてＰＩＣ１０４に隣接して位置付けられる。この例において、参照ファイバブロック１１０は、複数の光学コア１１４を含むマルチコアファイバ１１２を用いて実装される。本明細書において使用される場合、光学コア（又は単純にコア）は、光が伝播し得る導波路又はチャネルを指す。対照的に、本明細書において使用される場合、光ファイバ（又は単純にファイバ）は、光学コアを含むケーブル又は他のハウジングを指す。従って、マルチコア光ファイバ（又は、単純に、マルチコアファイバ）は、独立に光を伝播し得る別個のチャネル又は導波路に対応する複数の異なるコアを含む光ファイバである。図１の図示される例において、７個の異なるコア１１４がマルチコアファイバ１１２において示される。しかしながら、図２～図４に関連して下で更に詳細に説明されるように、任意の他の好適な数のコア１１４がマルチコアファイバ１１２において実装され得る。
【0031】
図示される例において、参照ファイバブロック１１０の各光学チャネル（例えば、マルチコアファイバ１１２の各コア１１４）は、次にアライメントコントローラ回路構成１１８に通信可能に結合される対応する光パワーメータ１１６に光学的に結合される。光パワーメータ１１６は、コア１１４の各々を通じて伝送される光信号のパワーを測定及び／又は検出する。いくつかの例において、マルチコアファイバ１１２において、コア１１４より、パワーメータ１１６の方が少ない。そのような例において、１より多くの（又はすべての）コア１１４は、１又は複数のスイッチを有する単一のメータ１１６に光学的に結合され、単一のメータ１１６が、対応するコア１１４の個々を介して送達される信号のパワーをモニタリングすることを可能にする。
【0032】
パワーメータ１１６の出力に基づいて、アライメントコントローラ回路構成１１８は、レーザ１０２及びコア１１４の間の結合損失を決定し得る。一般に、レーザ１０２及びレンズ１０８とのアライメントがより近いコア１１４は、レーザ１０２及びレンズ１０８とのアライメントから外れたコア１１４と比べて、より小さい結合損失（例えば、より大きい光パワー）に関連付けられる。結果として、アライメントコントローラ回路構成１１８は、モニタリングされているすべてのコア１１４にわたって検出されるピークパワー（例えば、最小の結合損失）に基づいて、比較的迅速にコアが光１０６を受信及び伝播するために最適な位置についての近似値を識別し得る。また、これは、光１０６の経路を横切る方向に参照ファイバブロック１１０を移動させる必要無しに行われ得る。すなわち、（レーザ１０２における原点１２２を用いて図１に示される座標系におけるＺ軸１２０によって表される）鉛直軸に沿って参照ファイバブロック１１０を移動させる必要はなく、横軸又は水平軸に沿って（座標系のＸ軸２１４（図２に示される）に対応する図１の観点から図面の中及び外に）参照ファイバブロック１１０を移動させる必要はない。他の例において、原点１２２は、Ｙ軸１２４に沿って異なる位置（例えば、レーザ１０２の代わりにレンズ１０８）において画定され得る。
【0033】
アライメントコントローラ回路構成１１８によって検出されるピークパワーに関連付けられた参照ファイバブロック１１０上の場所は、鉛直及び横方向に参照ファイバブロック１１０を移動させることなく決定され得るが、参照ファイバブロック１１０はなお、参照ファイバブロック１１０についての較正位置を完全に画定するために、（図１の座標系のＹ軸１２４に対応する）長手又は深さ方向に移動される必要があり得る。従って、いくつかの例において、アライメントコントローラ回路構成１１８は、Ｙ軸１２４に沿って（例えば、長手軸に沿って）参照ファイバブロック１１０を移動させることが可能なファイバポジショナ１２６に動作可能に結合される。いくつかの例において、ファイバポジショナ１２６はまた、（例えば、ファイバ較正プロセスの実装の前の最初の位置決めのために、及び／又は、ファイバ較正プロセスの完了後に決定される最終較正位置へ参照ファイバブロックを移動させるために）Ｘ軸２１４及びＺ軸１２０に沿って参照ファイバブロック１１０を移動させることが可能である。しかしながら、上で言及されたように、参照ファイバブロック１１０が位置決めされると、いくつかの例において、参照ファイバブロック１１０についての較正位置を決定するために、ファイバ較正プロセス中にＸ軸２１４又はＺ軸１２０のいずれかに沿って参照ファイバブロック１１０を移動させる必要はない。
【0034】
参照ファイバブロック１１０は、ファイバ較正プロセス中に、Ｘ方向及びＺ方向において固定されたままであり得るが、レンズ１０８はなお、異なるコア１１４を通じて検出されたピークパワーを識別するために、レーザ１０２に対して、及び、参照ファイバブロック１１０に対して移動する必要がある。従って、いくつかの例において、アライメントコントローラ回路構成１１８は、３つのＸＹＺ方向すべてにおいてレンズ１０８を移動させることが可能であるレンズポジショナ１２８に動作可能に結合される。加えて、ファイバ較正プロセス中にレンズ１０８を移動させるために、レンズポジショナ１２８はまた、ファイバ較正プロセスの完了後に実装されるレンズアライメントプロセス中にレンズ１０８を移動させ得る。すなわち、上で説明されるように、参照ファイバブロック１１０の較正位置は、その後にレンズアライメントプロセス中にレンズ１０８をレーザ１０２とアラインするために（ファイバ較正プロセスを通じて決定されるように）参照ファイバブロック１１０が固定される３つのＸＹＺ方向すべてにおける固定位置である。更に、他のレンズ１０８を他のＰＩＣ１０４（例えば、同一の光学デバイスの別個の生成ユニット）のレーザ１０２とアラインするために、後続のレンズアライメントプロセスにおいて同一の較正位置が使用される。いくつかの例において、レンズポジショナ１２８は、レンズ取り付け機構（例えば、接着剤ディスペンサ）を含む、及び／又は、それと併せて動作し、レンズアライメントプロセスによって決定される最終レンズ位置にレンズ１０８が位置付けられるとき、ＰＩＣ１０４へのレンズの取り付けを促進する。
【0035】
図２は、図１の例示的な光アライメントシステムの例示的なマルチコアファイバ１１２の断面図である。図示される例に示されるように、マルチコアファイバ１１２のマルチコア１１４は２つの次元において分散される。より具体的には、この例において、コア１１４は、ファイバ１１２の中心で互いに交差（ｉｎｔｅｒｓｅｃｔ）又は交叉（ｃｒｏｓｓ）する２つの線形アレイ２０２、２０４に沿って分散される。従って、この例において、線形アレイ２０２、２０４は、十字又はＴ字形を画定する。この例において、第１線形アレイ２０２は、Ｚ軸１２０（例えば、鉛直軸）とアラインされ、第２線形アレイ２０４は、Ｘ軸２１４（例えば、横軸又は水平軸）とアラインされる。説明の目的で、第１線形アレイ２０２におけるコア１１４は、Ｚ軸コア位置２０６を表す番号でラベル付けされている。同様に、第２線形アレイ２０４におけるコア１１４は、Ｘ軸コア位置２０８を表す数でラベル付けされている。この例において、コア１１４の２つの線形アレイ２０２、２０４は、両方のアレイの中心（Ｘ軸２１４及びＺ軸１２０の両方における０のコア位置）で共通コア１１４を共有する。他の例において、２つの線形アレイ２０２、２０４は、共通コア１１４を共有することなく互いに交差又は交叉し得る。この例において、線形アレイ２０２、２０４の両方は、同一の数のコアを有する。しかしながら、他の例において、各線形アレイ２０２、２０４におけるコアの数は、互いに異なり得る。更に、いくつかの例において、線形アレイ２０２、２０４の一方又は両方は、図示される例に示される数より少ない又は多いコア１１４を有し得る。
【0036】
コア１１４の任意の他の好適な配列が可能である。例えば、図３は、Ｘ軸２１４及びＺ軸１２０に対して角度を有する線形アレイ３０２、３０４を含むコア１１４の異なる例示的な配列を有する別の例示的なマルチコアファイバ３００を示す。いくつかの例において、（例えば、Ｘ字形で）角度がついたアレイのみが含まれるように、鉛直及び水平アレイは省略され得る。図４は、コア１１４の複数の鉛直アレイ及びコア１１４の複数の水平アレイを含む２次元グリッドに対応するコア１１４の異なる例示的な配列を有する別の例示的なマルチコアファイバ４００を示す。
【0037】
個々のコア１１４は任意の好適なサイズであり得る。いくつかの例において、コア１１４は、およそ９μｍの直径２１０を有する。いくつかの例において、コア１１４のうち隣接するものは、比較的小さいピッチ又は空間２１２を伴って位置付けられる。例えば、いくつかの例において、ピッチ２１２は、７５μｍより小さい（例えば、５０μｍ又はより小さい、４０μｍ又はより小さい、３５μｍ又はより小さい、３０μｍ又はより小さい、など）。レーザ１０２及びマルチコアファイバ１１２の間の光結合がＸＺ面の異なる位置で測定され得る粒度を増加させるために、コア１１４は、共に比較的近くに位置付けられる。すなわち、各コア１１４は、光が進行するための、及び、図１に示される対応するパワーメータ１１６を介して測定されるための、別個のチャネル又は信号経路として機能する。シングルコアを有する光ファイバを使用する既知の手法と比べて、参照ファイバブロック１１０の移動を低減する方式で、参照ファイバブロック１１０についての較正位置を決定するために、コア１１４のうち異なるものを通じて送達される光結合（例えば、信号パワー）の測定が、ファイバ較正プロセスにおいて使用される。特に、マルチコアファイバ１１２における異なるコア１１４は、ＸＺ面におけるシングルコアファイバの異なる位置として効果的に機能し、ＸＺ面における最適な位置の近似を可能にし、その面における参照ファイバブロック１１０の移動を必要としない。
【0038】
更に、コア１１４のうち異なるものを通じて送達される光結合（例えば、信号パワー）の測定はまた、既知の手法を使用して可能になるものと比べて、レンズアライメントプロセス中のレンズ１０８の最終位置をより正確に決定するように機能する。具体的には、下で更に詳細に説明されるように、レンズアライメントプロセス中のコア１１４の異なるものを通じた光パワーの測定は、レンズについての最適な位置が補間を通じて決定され得る複数のデータポイントを提供する。更に、マルチコア１１４は、ＰＩＣ１０４及びレンズ１０８の異なるユニット（例えば、異なるインスタンス）についての光学コンポーネントにおける変動をレンズアライメントプロセスが補償することを可能にする。
【0039】
いくつかの例において、ファイバ較正プロセスの目的は、参照ファイバブロック１１０を通じて送達される最高の光パワーをもたらす、参照ファイバブロック１１０についてのＹ軸１２４上の位置に対応する参照ファイバブロック１１０についての最適なＹ位置を発見することである。下で更に説明されるように、これは、ＸＺ面における参照ファイバブロック１１０の移動を必要とすることなく決定される。最適なＹ位置が決定されると、参照ファイバブロック１１０は、参照ファイバブロック１１０についての最終較正位置に対応する最適なＹ位置における最適なＸＺ位置に移動される。いくつかの例において、最適なＸＺ位置はまた、ＸＺ面における参照ファイバブロック１１０の移動を必要とすることなく決定される（ただし、この最適なＸＺ位置が決定された後、参照ファイバブロック１１０は、ＸＺ面における位置に移動させられ得る）。いくつかの例において、参照ファイバブロック１１０を最適なＸＺ位置へ移動させることは、マルチコアファイバ１１２におけるコア１１４の１つが、最適なＸＺ位置にセンタリングされる、又は、それとアラインされることを意味する。いくつかの例において、マルチコアファイバ１１２の中心におけるコア１１４（例えば、図２におけるＸ軸２１４及びＺ軸１２０の両方における０位置におけるコア１１４）は、最適なＸＺ位置にセンタリングされる、又は、それとアラインされる。しかしながら、他の例において、参照ファイバブロック１１０は、最適なＸＺ位置に対して、マルチコアファイバ１１２の中心にない異なるコア１１４にセンタリングする又はアラインすることによって、最適なＸＺ位置に移動させられ得る。
【0040】
参照ファイバブロック１１０についての異なるＹ位置が、ファイバ較正プロセス中に試験されるとき、レンズ１０８についてのＹ位置は、変更される必要があり、それにより、レンズ１０８を通過する光１０６の倍率（ｍａｇｎｉｆｉｃａｔｉｏｎ）（Ｍ）の変更を生じさせる。ファイバ光学システムでは、レーザ１０２からのビームスポットサイズ（物体）が、光１０６を伝播する光ファイバについてのモードサイズ（像）と一致するように拡大されるように、レンズ倍率が設定される。理論的には、参照ファイバブロック１１０及びレンズ１０８についての最適なＹ位置は、レンズ倍率が、レーザ１０２の開口数と光ファイバの開口数との比率に等しいとき（例えば、Ｍ＝ＮＡ＿Ｌａｓｅｒ／ＮＡ＿Ｆｉｂｅｒであるとき）に対応する。しかしながら、最適なＹ位置は、直接決定できない。むしろ、いくつかの例において、参照ファイバブロック１１０は、特定のＹ位置へ移動させられ、コア１１４のうちの異なるものについて検出されたピークパワーを識別するために異なるコア１１４を介して光パワー出力をモニタリングする間、レンズ１０８は、マルチコアファイバ１１２におけるマルチコア１１４に対して、走査される、又は移動させられる。各コア１１４について検出された各ピークパワーにおけるレンズ１０８のＸＺ位置は記録され、プロセスは、参照ファイバブロック１１０の異なるＹ位置について反復される。検出されたピークパワーに関連付けられたレンズ位置は、本明細書においてピークパワーレンズ位置と称される。単一のプロセスにおいてＸ方向及びＺ方向の両方におけるピークパワーレンズ位置を決定することは可能であるが、いくつかの例において、ＸＺ位置は、Ｘ軸２１４に沿ったピークパワーレンズ位置及びＺ軸１２０に沿ったピークパワーレンズ位置を別々に決定することによって決定される。
【0041】
ライン状に（例えば、線形アレイ２０２、２０４、３０２、３０４のうちの１つに沿って）配列された異なるコア１１４に関連付けられたピークパワーにおけるレンズ１０８のＸＺ位置は、コア１１４のＸＺ位置の変化に対して線形に変化する。従って、コア１１４のＸＺ位置が、対応するピークパワーレンズ位置に対してプロットされる場合、プロットは、図５の例示的なグラフ５００に示されるラインを画定する。特に図５のグラフ５００は、Ｙ軸１２４に沿った位置又は距離に対応するレンズ１０８からの参照ファイバブロック１１０の３つの異なる距離（例えば、レンズＦＡＵ距離）に対応する３つのライン５０２、５０４、５０６を示す。第１ライン５０２は、レンズ１０８から１０７７μｍの距離にある参照ファイバブロック１１０に対応し、第２ライン５０４は、レンズ１０８から６３９μｍの距離にある参照ファイバブロック１１０に対応し、第３ライン５０６は、レンズから４７８μｍの距離にある参照ファイバブロック１１０に対応する。これらの距離は、レーザ１０２及びレンズ１０８の間の距離を追加することによって、レーザ１０２の原点１２２に対するＹ軸１２４のＹ位置に変換され得る。グラフ５００における３つのライン５０２、５０４、５０６は、５個の異なるコア１１４のＺ位置に関連付けられたピークパワーにおけるレンズ１０８の異なるＺ位置のプロットに従う（Ｘ位置は、この例において固定されると想定される）。示されるように、コア１１４についてのＺ位置は、３つのライン５０２、５０４、５０６すべてにわたって一定である（例えば、ファイバコア＃２は常に７０μｍにあり、ファイバコア＃１は常に３５μｍにある、など）。なぜなら、参照ファイバブロック１１０は、このプロセス中にＸＺ方向に移動しないからである。しかしながら、レンズ１０８のＺ位置は、Ｙ位置が変化するにつれて、任意の特定のコア１１４に対して変化する。ライン５０２、５０４、５０６の勾配は、光学系のＭ＋１に関連するので、本明細書において、勾配Ｍ＋１値と称される。より具体的には、単一レンズシステム（物体－レンズ－像）において、物体位置（例えば、レーザ１０２の位置）に対する、像オフセット距離（例えば、ファイバコアがＹ軸１２４からオフセットする距離（例えば、Ｘ及びＺ方向における距離））及びレンズオフセット距離（例えば、レンズ１０８がＹ軸１２４からオフセットする距離）の間の感度は、Ｍ＋１に等しい。Ｍ＋１と同様に、本明細書において使用される場合、勾配Ｍ＋１値は、２つのコア１１４の間のＸＺ位置（又は、軸１２０、２１４を独立に分析する場合、Ｘ又はＺのみ）における変化と、２つのコア１１４について検出されたピークパワーにおけるレンズ１０８のＸＺ位置（又は、Ｘ又はＺのみ）の変化との比率として定義され得る。換言すると、勾配Ｍ＋１値は、２つのコア１１４の間の距離と、２つのコア１１４に関連付けられたピークパワーレンズ位置の間の距離との比率である。
【0042】
図５のグラフ５００において、ピークパワー値は、線形アレイ２０２に沿って各コア１１４に関してプロットされる。しかしながら、いくつかの例において、ライン５０２、５０４、５０６の勾配（例えば、勾配Ｍ＋１値）は、２つのコア１１４のみに関連付けられたピークパワーレンズ位置に基づいて決定され得る。いくつかの例において、勾配Ｍ＋１値は、コアの線形アレイのいずれかの端における２つの最も外側のコア１１４（例えば、図２のＺ軸１２０に沿った－３及び３のＺ位置におけるコア１１４、及び／又は、図２におけるＸ軸２１４に沿った－３及び３のＸ位置におけるコア１１４）に基づいて決定される。２つのコア１１４に関連付けられたレンズ位置は、参照ファイバブロック１１０がセットされる対応するＹ位置（例えば、参照ファイバブロック１１０及びレンズ１０８の間の対応する距離）における勾配Ｍ＋１値を決定するのに十分であるが、線形アレイに沿った各コア１１４について検出されるピーク値はなお、参照ファイバブロック１１０についての最適なＹ位置を決定するために使用される。従って、いくつかの例において、光学出力パワーをモニタリングしながら、レンズ１０８はなお、各コア１１４に対して走査又は移動される。
【0043】
ピークパワーが検出される場所を発見するために各コア１１４の個々に対してレンズ１０８を移動させることは、多くの時間がかかり得る。いくつかの例において、このプロセスの時間長は、コアの線形アレイに沿った２つのコアについてのピークパワーレンズ位置を決定し、その後、２つのコアに関連付けられた２つのピークパワーレンズ位置を通過するラインに対応するレンズ１０８についてのベクトル又は経路を画定することによって短縮される。いくつかの例において、２つのコア１１４は、上で説明された勾配Ｍ＋１値を決定するために使用される同一の２つのコア１１４に対応する。ベクトル又はレンズ経路がコア１１４の間で画定される（及び、対応する線形アレイに沿ったすべての他のコア１１４に交叉する）と、レンズ１０８は、ベクトル又は経路に沿って移動又は走査され、線形アレイにおける各コア１１４において検出されるピークパワーは記録される。コアが線形のラインに沿って配列され、レンズ経路がその線形の経路に沿った２つのコアについてのピークパワーレンズ位置に基づいて画定される限り、画定されたレンズ経路は、各コアについてのピークパワーの位置を通過するはずなので、線形アレイにおけるすべてのコア１１４についてのピークパワーを探すためにレンズ１０８が移動させられる必要はない。
【0044】
上で説明されたように、いくつかの例において、計算を単純化するために、Ｘ軸２１４は、Ｚ軸１２０から独立して分析される。一部のそのような例において、レーザ（例えば、レーザ１０２）の出力ビームは楕円形であり得るので、Ｘ軸２１４及びＺ軸１２０の両方に沿った異なるコア１１４についてのピークパワーにおけるレンズ１０８位置が分析される。すなわち、レーザ１０２の開口数は、Ｘ軸２１４及びＺ軸１２０の間で異なり得る。結果として、Ｘ軸２１４の分析に基づいて決定される参照ファイバブロック１１０についての最適なＹ位置が、Ｚ軸１２０の分析に基づいて決定される最適なＹ位置と異なることが可能である。一部のそのような例において、参照ファイバブロック１１０についての最終最適Ｙ位置に到達するために、２つの異なる最適なＹ位置は平均される。
【0045】
参照ファイバブロック１１０についての最適なＹ位置を決定するために、異なるＹ位置に対応する複数の異なる勾配Ｍ＋１値の各々について検出された最高ピークパワーが識別される。上で説明されたように、レンズ１０８が走査される線形アレイにおける各コア１１４について別個のピークパワーが記録される。従って、この文脈において、最高ピークパワーとは、レンズ１０８が走査されたコア１１４の各々に対応する異なるピークパワーのうち最高のものを指す。（Ｙ位置に関連付けられた）異なる勾配Ｍ＋１値における様々な最高のピーク値のプロットは、図６のグラフ６００の上部に表されるように、極大値を有する下に開いた放物線又は曲線６０２を形成する。図６のグラフ６００において、一番左のプロット６０４は、およそ３．３の勾配Ｍ＋１値を伴う図５のグラフ５００における第３ライン５０６に対応する。図６のグラフ６００における一番右のプロット６０６は、およそ７．５の勾配Ｍ＋１値を伴う図５のグラフ５００における第１ライン５０２に対応する。図６のグラフ６００における一番上のプロット６０８は、およそ４．４の勾配Ｍ＋１値を伴う図５のグラフ５００における第２ライン５０４に対応する。いくつかの例において、曲線６０２は、最高ピーク値のプロットにフィットするように計算され、その後、曲線６０２上の最大ポイントに対応する勾配Ｍ＋１値が識別される。このポイントにおける勾配Ｍ＋１値はその後、ファイバ較正プロセス中に分析される各Ｙ位置について計算される異なる勾配Ｍ＋１値のプロットにフィットするように計算される、ライン６１０に沿ったグラフ６００の下部分における対応するレンズ－ＦＡＵ距離を識別するために使用される。結果としてのレンズ－ＦＡＵ距離は、参照ファイバブロック１１０の較正位置についての最適なＹ位置に対応する。図５及び図６のグラフ５００、６００は、Ｚ軸１２０に沿って遂行される分析に固有である。上で説明されたように、分析は、Ｘ軸に沿って反復され得、その結果、わずかに異なる最適なＹ位置をもたらし得る。そのような状況において、参照ファイバブロック１１０の較正位置についての最終最適Ｙ位置を定義するために、２つの異なる最適なＹ位置は平均化され得る。
【0046】
最終最適Ｙ位置が決定されると、参照ファイバブロック１１０は、その位置に移動され、その後、各コア１１４を通じて信号出力パワーをモニタリングしながら、マルチコアファイバ１１２のコア１１４に沿ってレンズ１０８が走査される。最高ピークパワーが検出される特定のコア１１４の位置は、参照ファイバブロック１１０についての較正されたＸＺ位置として識別される。いくつかの例において、参照ファイバブロック１１０は、ＸＺ面において移動され、較正されたＸＹ位置に中心コア１１４を位置付け、３つのＸＹＺ方向すべてにおけるその最終較正位置に参照ファイバブロック１１０を位置付ける。いくつかの例において、中心コア１１４以外の異なるコア１１４は、較正されたＸＹＺ位置に移動される。上で説明されたように、参照ファイバブロック１１０に使用されるマルチファイバコア１１２にマルチコア１１４を含めることによって、ファイバ較正プロセス中に参照ファイバブロック１１０がＸＺ方向に移動される必要を無くす（ただし、較正位置が決定されると、位置に移動され得る）。結果として、ファイバ較正プロセスは、レンズ１０８の移動に加えて、３つのＸＹＺ方向すべてにおいて移動される必要があるシングルコアファイバを伴う既存の手法より著しく速く完了できる。
【0047】
参照ファイバブロック１１０についての較正位置が決定され、ブロックがその位置へ移動されると、レンズアライメントプロセスに移動することが可能となる。いくつかの例において、レンズアライメントプロセスを通じて最終レンズ位置を決定するためのプロセスは、ファイバ較正プロセスについて上で説明されたプロセスと同様である。特に、レンズアライメント中に、２つのコア１１４を通じて光パワーがモニタリングされながら、レンズ１０８は、コアの線形アレイ（例えば、線形アレイ２０２、２０４）に沿って、異なる位置に位置する２つのコア１１４に対して移動又は走査される。各コア１１４を通じて検出されたピークパワーに関連付けられたレンズ１０８の場所は、コアの線形アレイに沿ったベクトル又はレンズ経路を定義するために記録及び使用される。その後、アライメントコントローラ回路構成１１８は、線形アレイにおけるすべてのコア１１４にわたって走査されるレンズ経路に沿ってレンズ１０８を移動する。最高ピークパワーが検出されるレンズ経路に沿った場所は、レンズ１０８についての最終レンズ位置として識別及び記憶される。
【0048】
上のレンズアライメントプロセスは、ファイバ較正プロセスにおいて使用されるレンズ１０８についての最適なレンズ位置を発見するのに好適であり得るが、レンズアライメントプロセスは、光学コンポーネントの変動に起因して、ＰＩＣ１０４上又は完全に異なるＰＩＣ１０４（例えば、完全に別個の生産ユニット）上の異なるレーザ１０２とアラインされる後続のレンズ１０８についての最適なレンズ位置を識別しないことがあり得る。
【0049】
特定の例として、異なるレーザ１０２間で生じ得る１つの変動は、ＰＩＣ１０４から放出する光のビームの角度（例えば、主光線角度）である。同一のレンズ１０８が同一位置において使用されると想定すると、異なるレーザ１０２間のビーム角度の変動は、光ファイバコア（例えば、コア１１４）上の入射光の角度の変動をもたらす。しかしながら、スネルの法則の条件を満たしコア１１４を通じた光の伝播を最大化するコア１１４の入射光の特定の角度がある。従って、特定の角度からの任意の逸脱は、より高い結合損失（例えば、より低いパワー）をもたらす。従って、この例において、レンズ１０８は、光のビームの角度の変動に対応してピークパワーを達成するために、位置をシフトする必要がある。参照ファイバブロック１１０の例示的なマルチコアファイバ１１２における複数の異なるコア１１４は、図７のグラフ７００の下部に示されるようにレンズ１０８が走査される参照ファイバブロック１１０の各コア１１４において検出されるピークパワーのプロットに基づいて、光のビームの角度の変動を補償する最適なレンズ位置を補間するために使用され得る。
【0050】
特に、図７のグラフ７００の下部は、（例えば、ＰＩＣ１０４の３つの異なるインスタンスに関連付けられた）レーザ１０２からの光の３つの異なる角度に対応する異なるコア位置において検出されるピークパワー（例えば、結合損失）のプロットにフィットされた３つのライン（例えば、放物線、曲線）７０２、７０４、７０６を含む。第１ライン７０２は、－１２．８度の光についての主光線角度に関連付けられ、第２ライン７０４は、－７．８度の光についての主光線角度に関連付けられ、第３ライン７０６は、－２．８度の光についての主光線角度に関連付けられる。図示される例に示されるように、第２ライン７０４の最大ポイント（例えば、最高ピークパワー）は、中心（位置０）コア１１４とおよそアラインする。そのため、ピークパワーは、コア１１４にわたるレンズ１０８の走査中に直接検出される。しかしながら、第１及び第３ライン７０２、７０６の最大ポイントは、コア１１４の隣接するものの間の場所にシフトされる（例えば、第１ライン７０２は、グラフ７００において左にシフトされ、第３ライン７０６は、右にシフトされる）。いくつかの例において、最終レンズ位置は、グラフ７００の上部に示されるように、ライン７０８、７１０、７１２（図７においてすべて重複する）フィットから、各コア１１４について識別されたピークパワーレンズ位置のプロットに補間され得る。具体的には、レンズ１０８についての最終位置に対応する補間のポイントは、グラフ７００の下部におけるライン７０２、７０６上の最大ポイントに対応する。従って、この例において、（第１ライン７０２に関連付けられた）－１２．８度の主光線角度を有する光についての最終レンズ位置は、およそ－２．５μｍである。（第２ライン７０４に関連付けられた）－７．８度の主光線角度を有する光の最終レンズ位置は、およそ１．５μｍである。（第３ライン７０４に関連付けられた）－２．８度の主光線角度を有する光についての最終レンズ位置は、およそ６μｍである。なお、これらの最終レンズ位置は、Ｚ軸１２０に固有である。プロセスは、Ｘ軸に沿って最終レンズ位置を補間するために反復され得る。補間のこのプロセスは、シングルコアのみを含む参照ファイバブロックを伴う既知のレンズアライメント技術を使用して、可能でない。そのため、本明細書において開示される例は、異なる生産ユニット間の変動を補償するためにレンズアライメントの精度を改善し得る。
【0051】
図８は、参照ファイバブロック１１０の位置を較正し（例えば、上で説明されたファイバ較正プロセスを実装し）、その後、レンズ１０８についての最終レンズ位置を決定する（例えば、上で説明されたレンズアライメントプロセスを実装する）ための図１のアライメントコントローラ回路構成１１８の例示的な実装のブロック図である。図８の例示的なアライメントコントローラ回路構成１１８は、例示的な通信インタフェース回路構成８０２、例示的なファイバ位置コントローラ回路構成８０４、例示的なレンズ位置コントローラ回路構成８０６、例示的な光パワーアナライザ回路構成８０８、例示的なアライメントアナライザ回路構成８１０、及び例示的なメモリ８１２を含む。図８のアライメントコントローラ回路構成１１８は、第１命令を実行する中央プロセッサユニット（ＣＰＵ）などのプログラマブル回路構成によってインスタンス化され得る（例えば、そのインスタンスを作成する、任意の時間長にわたって生じさせる、具現化する、実装する、など）。追加的又は代替的に、図８のアライメントコントローラ回路構成１１８は、第１命令に対応する動作を遂行するために第２命令の実行に応答して構造化及び／又は構成される（ｉ）特定用途向け集積回路（ＡＳＩＣ）及び／又は（ｉｉ）フィールドプログラマブルゲートアレイ（ＦＰＧＡ）によってインスタンス化され得る（例えば、そのインスタンスを作成する、任意の時間長にわたって生じさせる、具現化する、実装する、など）。従って、図８の回路構成の一部又は全部は、同じ時間又は異なる時間にインスタンス化され得ることが理解されるべきである。図８の回路構成の一部又は全部は、例えば、ハードウェア上で同時に、及び／又は、ハードウェア上で連続的に実行する１又は複数のスレッドにおいてインスタンス化され得る。また、いくつかの例において、図８の回路構成の一部又は全部は、１又は複数の仮想マシン及び／又はコンテナを実装するために、命令を実行するマイクロプロセッサ回路構成、及び／又は、動作を遂行するＦＰＧＡ回路構成によって実装され得る。
【0052】
図８の例示的なアライメントコントローラ回路構成１１８は、１又は複数の外部コンポーネント及び／又はデバイスとの通信を可能にする例示的な通信インタフェース回路構成８０２を含む。例えば、通信インタフェース回路構成８０２は、図１のマルチコアファイバ１１２のコア１１４に結合された光パワーメータ１１６からセンサフィードバックデータを受信する。更に、いくつかの例において、通信インタフェース回路構成８０２は、ファイバポジショナ１２６及びレンズポジショナ１２８との通信を可能にする。いくつかの例において、通信インタフェース回路構成８０２は、通信インタフェース命令を実行する、及び／又は、図９～図１３のフローチャートによって表されるものなどの動作を遂行するよう構成されるプログラマブル回路構成によってインスタンス化される。
【0053】
いくつかの例において、アライメントコントローラ回路構成１１８は、通信のための手段を含む。例えば、通信のための手段は、通信インタフェース回路構成８０２によって実装され得る。いくつかの例において、通信インタフェース回路構成８０２は、図１４の例示的なプログラマブル回路構成１４１２などのプログラマブル回路構成によってインスタンス化され得る。いくつかの例において、通信インタフェース回路構成８０２は、機械可読命令に対応する動作を遂行するよう構成及び／又は構築された、図１６のＡＳＩＣ、ＸＰＵ、又はＦＰＧＡ回路構成１６００によって実装され得るハードウェア論理回路構成によってインスタンス化され得る。追加的又は代替的に、通信インタフェース回路構成８０２は、ハードウェア、ソフトウェア、及び／又はファームウェアの任意の他の組み合わせによってインスタンス化され得る。例えば、通信インタフェース回路構成８０２は、ソフトウェア又はファームウェア無しに、機械可読命令の一部又は全部を遂行するよう、及び／又は、実行機械可読命令に対応する動作の一部又は全部を実行するよう構成及び／又は構造された少なくとも１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、ＸＰＵ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得るが、他の構造も同様に適切である。
【0054】
図８の例示的なアライメントコントローラ回路構成１１８は、ファイバポジショナ１２６の動作を制御及び／又は誘導するための、例示的なファイバ位置コントローラ回路構成８０４を含む。いくつかの例において、ファイバ位置コントローラ回路構成８０４は、ファイバ位置コントローラ命令を実行する、及び／又は、図９～図１３のフローチャートによって表されるものなどの動作を遂行するよう構成されるプログラマブル回路構成によってインスタンス化される。
【0055】
いくつかの例において、アライメントコントローラ回路構成１１８は、参照ファイバブロック１１０の移動を制御するための手段（例えば、マルチコア光ファイバの移動を制御するための手段）を含む。例えば、移動を制御するための意味は、ファイバ位置コントローラ回路構成８０４によって実装され得る。いくつかの例において、ファイバ位置コントローラ回路構成８０４は、図１４の例示的なプログラマブル回路構成１４１２などのプログラマブル回路構成によってインスタンス化され得る。例えば、ファイバ位置コントローラ回路構成８０４は、少なくとも図９のブロック９０４、及び、図１０のブロック１００４及び１０２４によって実装されるものなどの機械実行可能命令を実行する図１５の例示的なマイクロプロセッサ１５００によってインスタンス化され得る。いくつかの例において、ファイバ位置コントローラ回路構成８０４は、機械可読命令に対応する動作を遂行するために構成及び／又は構築された、図１６のＡＳＩＣ、ＸＰＵ、又はＦＰＧＡ回路構成１６００によって実装され得るハードウェア論理回路構成によってインスタンス化され得る。追加的又は代替的に、ファイバ位置コントローラ回路構成８０４は、ハードウェア、ソフトウェア、及び／又はファームウェアの任意の他の組み合わせによってインスタンス化され得る。例えば、ファイバ位置コントローラ回路構成８０４は、ソフトウェア又はファームウェア無しに、機械可読命令の一部又は全部を遂行するよう、及び／又は、実行機械可読命令に対応する動作の一部又は全部を実行するよう構成及び／又は構造された少なくとも１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、ＸＰＵ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得るが、他の構造も同様に適切である。
【0056】
図８の例示的なアライメントコントローラ回路構成１１８は、レンズポジショナ１２８の動作を制御及び／又は誘導するための例示的なレンズ位置コントローラ回路構成８０６を含む。いくつかの例において、レンズ位置コントローラ回路構成８０６は、レンズ位置コントローラ命令を実行する、及び／又は、図９～図１３のフローチャートによって表されるものなどの動作を遂行するよう構成されるプログラマブル回路構成によってインスタンス化される。
【0057】
いくつかの例において、アライメントコントローラ回路構成１１８は、レンズ１０８の移動を制御するための手段を含む。例えば、移動を制御するための手段は、レンズ位置コントローラ回路構成８０６によって実装され得る。いくつかの例において、レンズ位置コントローラ回路構成８０６は、図１４の例示的なプログラマブル回路構成１４１２などのプログラマブル回路構成によってインスタンス化され得る。例えば、レンズ位置コントローラ回路構成８０６は、少なくとも図９のブロック９０８、図１０のブロック１０１０、１０２６、図１２のブロック１２０２、及び図１３のブロック１３０４によって実装されるものなどの機械実行可能命令を実行する図１５の例示的なマイクロプロセッサ１５００によってインスタンス化され得る。いくつかの例において、レンズ位置コントローラ回路構成８０６は、機械可読命令に対応する動作を遂行するために構成及び／又は構築された、図１６のＡＳＩＣ、ＸＰＵ、又はＦＰＧＡ回路構成１６００によって実装され得るハードウェア論理回路構成によってインスタンス化され得る。追加的又は代替的に、レンズ位置コントローラ回路構成８０６は、ハードウェア、ソフトウェア、及び／又はファームウェアの任意の他の組み合わせによってインスタンス化され得る。例えば、レンズ位置コントローラ回路構成８０６は、ソフトウェア又はファームウェア無しに、機械可読命令の一部又は全部を実行するよう、及び／又は、実行機械可読命令に対応する動作の一部又は全部を遂行するよう構成及び／又は構造された少なくとも１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、ＸＰＵ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得るが、他の構造も同様に適切である。
【0058】
図８の例示的なアライメントコントローラ回路構成１１８は、（通信インタフェース回路構成８０２を介して取得される）光パワーメータ１１６からのセンサフィードバックデータをモニタリング及び／又は分析するための例示的な光パワーアナライザ回路構成８０８を含む。いくつかの例において、光パワーアナライザ回路構成８０８は、特定のコア１１４を通じて検出されるピークパワー（例えば、最低結合損失）を決定及び／又は識別する。いくつかの例において、光パワーアナライザ回路構成８０８は、光パワーアナライザ命令を実行する、及び／又は、図９～図１３のフローチャートによって表されるものなどの動作を遂行するよう構成されるプログラマブル回路構成によってインスタンス化される。
【0059】
いくつかの例において、アライメントコントローラ回路構成１１８は、光ファイバコアを通じて光パワーをモニタリングするための手段を含む。例えば、モニタリングのための手段は、光パワーアナライザ回路構成８０８によって実装され得る。いくつかの例において、光パワーアナライザ回路構成８０８は、図１４の例示的なプログラマブル回路構成１４１２などのプログラマブル回路構成によってインスタンス化され得る。例えば、光パワーアナライザ回路構成８０８は、少なくとも図１０のブロック１０１２、図１２のブロック１２０４、及び図１３のブロック１３０６によって実装されるものなどの機械実行可能命令を実行する図１５の例示的なマイクロプロセッサ１５００によってインスタンス化され得る。いくつかの例において、光パワーアナライザ回路構成８０８は、機械可読命令に対応する動作を遂行するために構成及び／又は構築された、図１６のＡＳＩＣ、ＸＰＵ、又はＦＰＧＡ回路構成１６００によって実装され得るハードウェア論理回路構成によってインスタンス化され得る。追加的又は代替的に、光パワーアナライザ回路構成８０８は、ハードウェア、ソフトウェア、及び／又はファームウェアの任意の他の組み合わせによってインスタンス化され得る。例えば、光パワーアナライザ回路構成８０８は、ソフトウェア又はファームウェア無しに、機械可読命令の一部又は全部を実行するよう、及び／又は、実行機械可読命令に対応する動作の一部又は全部を遂行するよう構成及び／又は構造された少なくとも１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、ＸＰＵ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得るが、他の構造も同様に適切である。
【0060】
図８の例示的なアライメントコントローラ回路構成１１８は、ファイバ較正プロセス及びレンズアライメントプロセスを含む光学アライメント手順を実装及び／又は誘導するための例示的なアライメントアナライザ回路構成８１０を含む。すなわち、いくつかの例において、アライメントアナライザ回路構成８１０は、ファイバ較正プロセス中に参照ファイバブロック１１０が（ファイバ位置コントローラ回路構成８０４を介して制御されながら）セットされる異なるＹ位置を決定及び／又は定義する。更に、例示的なアライメントアナライザ回路構成８１０は、ファイバ較正プロセスについて選択された異なるＹ位置における（光パワーアナライザ回路構成８０８を介してモニタリング及び提供される）コア１１４のパワー出力の分析に基づいて、参照ファイバブロック１１０（例えば、較正位置）についての最適なＹ位置（及び最適なＸ位置及びＺ位置）を決定する。同様に、いくつかの例において、アライメントアナライザ回路構成８１０は、コア１１４のパワー出力の分析に基づいて、レンズアライメントプロセス中にレンズ１０８についての最適なＸＹＺ位置（例えば、最終レンズ位置）を決定する。例えば、いくつかの例において、アライメントアナライザ回路構成８１０は、（光パワーアナライザ回路構成８０８に加えて、又はその代わりに）任意の特定のコア１１４について検出されたピークパワーを決定し、及び／又は、コア１１４のうち複数の異なるものの間の最高ピークパワーを決定する。追加的に、いくつかの例において、アライメントアナライザ回路構成８１０は、レンズ１０８が移動する位置、及び／又は、レンズ１０８が移動するベクトル又は経路（移動を実装するためにレンズ位置コントローラ回路構成８０６に提供され得る）を決定及び／又は定義する。更に、例示的なアライメントアナライザ回路構成８１０は、各コア１１４についてのピークパワーが検出されたときの、レンズ１０８の位置における変化に対する、コア１１４の位置における相対的変化に基づいて勾配Ｍ＋１値を決定し得る。いくつかの例において、アライメントアナライザ回路構成８１０は、異なるコア１１４において検出されたピークパワー、コア１１４の位置、及び／又は、各ピークパワーが検出されたときのレンズ１０８の位置を分析し、最大パワーに関連付けられたレンズ１０８及び／又はコア１１４についての場所又は位置を補間し、レーザ１０２、レンズ１０８、及びコア１１４の間の光結合を改善する。いくつかの例において、アライメントアナライザ回路構成８１０は、アライメントアナライザ命令を実行する、及び／又は、図９～図１３のフローチャートによって表されるものなどの動作を遂行するよう構成されるプログラマブル回路構成によってインスタンス化される。
【0061】
いくつかの例において、アライメントコントローラ回路構成１１８は、レンズ１０８又は参照ファイバブロック１１０のうちの少なくとも１つについて位置を決定するための手段を含む。例えば、決定のための手段は、アライメントアナライザ回路構成８１０によって実装され得る。いくつかの例において、アライメントアナライザ回路構成８１０は、図１４の例示的なプログラマブル回路構成１４１２などのプログラマブル回路構成によってインスタンス化され得る。例えば、アライメントアナライザ回路構成８１０は、少なくとも図９のブロック９０２及び９０６、図１０のブロック１００４、１００６、１００８、１０１４、１０１６、１０１８、１０２０、及び１０２２、図１１のブロック１１０４及び１１０６、図１２のブロック１２０６、及び、図１３のブロック１３０２及び１３０８によって実装されるものなどの機械実行可能命令を実行する図１５の例示的なマイクロプロセッサ１５００によってインスタンス化され得る。いくつかの例において、アライメントアナライザ回路構成８１０は、機械可読命令に対応する動作を遂行するために構成及び／又は構築された、図１６のＡＳＩＣ、ＸＰＵ、又はＦＰＧＡ回路構成１６００によって実装され得るハードウェア論理回路構成によってインスタンス化され得る。追加的又は代替的に、アライメントアナライザ回路構成８１０は、ハードウェア、ソフトウェア、及び／又はファームウェアの任意の他の組み合わせによってインスタンス化され得る。例えば、アライメントアナライザ回路構成８１０は、ソフトウェア又はファームウェア無しに、機械可読命令の一部又は全部を実行するよう、及び／又は、実行機械可読命令に対応する動作の一部又は全部を遂行するよう構成及び／又は構造された少なくとも１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、ＸＰＵ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得るが、他の構造も同様に適切である。
【0062】
図８の例示的なアライメントコントローラ回路構成１１８は、光パワーアナライザ回路構成８０８及び／又はアライメントアナライザ回路構成８１０によって決定される、コア１１４の光学出力についてのピーク値を記憶するための例示的なメモリ８１２を含む。更に、例示的なメモリ８１２は、ファイバ較正プロセス及び／又はレンズアライメントプロセスにおいて使用するためにアライメントアナライザ回路構成８１０によって生成及び／又は決定される他の値を記憶し得る（例えば、検出されたピークパワーに関連付けられたコア１１４及び／又はレンズ１０８の位置、勾配Ｍ＋１値、参照ファイバブロック１１０及びレンズ１０８についての最適なＸＹＺ位置など）。例示的なメモリ８１２は、例えば、フラッシュメモリ、磁気媒体、光学媒体、ソリッドステートメモリ、ハードドライブ、サブドライブなど、データを記憶するための任意のメモリ、記憶デバイス、及び／又は記憶ディスクによって実装される。更に、例示的なメモリ８１２に記憶されたデータは、例えば、バイナリデータ、カンマ区切りデータ、タブ区切りデータ、構造化クエリ言語（ＳＱＬ）構造など、任意のデータフォーマットであり得る。図示される例において、メモリ８１２は、単一コンポーネントとして示されるが、本明細書に説明される例示的なメモリ８１２及び／又は任意の他のデータ記憶デバイスは、任意の数及び／又はタイプのメモリによって実装され得る。
【0063】
図１のアライメントコントローラ回路構成１１８を実装する例示的な方式が図８に示されるが、図８に示される要素、プロセス、及び／又はデバイスのうちの１又は複数は組み合わされ、分割され、再配列され、省略され、除去され、及び／又は、任意の他の方式で実装され得る。更に、図８の例示的な通信インタフェース回路構成８０２、例示的なファイバ位置コントローラ回路構成８０４、例示的なレンズ位置コントローラ回路構成８０６、例示的な光パワーアナライザ回路構成８０８、例示的なアライメントアナライザ回路構成８１０、及び／又は、より一般に、例示的なアライメントコントローラ回路構成１１８は、ハードウェア単独によって、又は、ソフトウェア及び／又はファームウェアと組み合わせたハードウェアによって実装され得る。従って、例えば、例示的な通信インタフェース回路構成８０２、例示的なファイバ位置コントローラ回路構成８０４、例示的なレンズ位置コントローラ回路構成８０６、例示的な光パワーアナライザ回路構成８０８、例示的なアライメントアナライザ回路構成８１０、及び／又は、より一般に、例示的なアライメントコントローラ回路構成１１８のいずれかは、機械可読命令と組み合わせたプログラマブル回路構成（例えば、ファームウェア又はソフトウェア）、プロセッサ回路構成、アナログ回路、デジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルマイクロコントローラ、グラフィックス処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ、プログラマブルロジックデバイス（ＰＬＤ）、及び／又は、ＦＰＧＡなどのフィールドプログラマブルロジックデバイス（ＦＰＬＤ）によって実装され得る。なお更に、図８の例示的なアライメントコントローラ回路構成１１８は、図８に示されるものに加えて、又はその代わりに、１又は複数の要素、プロセス、及び／又は、デバイスを含み得、及び／又は、示される要素、プロセス、及びデバイスのいずれか１つ、又は全部を含み得る。
【0064】
図８のアライメントコントローラ回路構成１１８を実装及び／又はインスタンス化するためにプログラマブル回路構成によって遂行され得る例示的な機械可読命令を表す、及び／又は、図８のアライメントコントローラ回路構成１１８を実装及び／又はインスタンス化するためにプログラマブル回路構成によって実行され得る例示的な動作を表すフローチャートが図９～図１３に示される。機械可読命令は、図１４に関連して下で説明される例示的なプロセッサプラットフォーム１４００に示されるプログラマブル回路構成１４１２などのプログラマブル回路構成によって遂行するための１又は複数の実行可能プログラム又は１又は複数の実行可能プログラム又の一部であり得る、及び／又は、図１５及び／又は図１６に関連して下で説明される例示的なプログラマブル回路構成（例えば、ＦＰＧＡ）によって実行される１又は複数の機能又は機能の一部であり得る。いくつかの例において、機械可読命令は、動作、タスクなどが、現実世界において自動化方式で行われる及び／又は遂行されるようにする。本明細書において使用される場合、「自動化」とは、人間が関与しないことを意味する。
【0065】
プログラムは、キャッシュメモリ、磁気記憶デバイス又はディスク（例えば、フロッピディスク、ハードディスクドライブ（ＨＤＤ）など）、光学記憶デバイス又はディスク（例えば、ブルーレイディスク、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）、独立ディスクの冗長アレイ（ＲＡＩＤ）、レジスタ、ＲＯＭ、ソリッドステートドライブ（ＳＳＤ）、ＳＳＤメモリ、不揮発性メモリ（例えば、電気消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、フラッシュメモリなど）、揮発性メモリ（例えば、任意のタイプのランダムアクセスメモリ（ＲＡＭ）など）、及び／又は、任意の他の記憶デバイス又は記憶ディスクなどの、１又は複数の非一時的コンピュータ可読及び／又は機械可読記憶媒体に記憶される命令（例えば、ソフトウェア及び／又はファームウェア）において具現化され得る。非一時的コンピュータ可読及び／又は機械可読媒体の命令は、１又は複数のハードウェアデバイスに位置するプログラマブル回路構成によってプログラム及び／又は実行され得るが、プログラム全体及び／又はその一部は代替的に、プログラマブル回路構成以外の１又は複数のハードウェアデバイスによって実行及び／又はインスタンス化され得、及び／又は、専用ハードウェアにおいて具現化され得る。機械可読命令は、複数のハードウェアデバイスにわたって分散されてもよく、及び／又は２つ以上のハードウェアデバイス（例えば、サーバ及びクライアントハードウェアデバイス）によって実行されてもよい。例えば、クライアントハードウェアデバイスは、エンドポイントクライアントハードウェアデバイス（例えば、人間及び／又は機械ユーザに関連付けられたハードウェアデバイス）、又は、中間クライアントハードウェアデバイスゲートウェイ（例えば、サーバ及びエンドポイントクライアントハードウェアデバイスの間の通信を促進し得る無線アクセスネットワーク（ＲＡＮ））によって実装され得る。同様に、非一時的コンピュータ可読記憶媒体は、１又は複数の媒体を含み得る。更に、例示的なプログラムが、図９～１３に示されるフローチャートを参照して説明されるが、例示的なアライメントコントローラ回路構成１１８を実装する多くの他の方法が代替的に使用され得る。例えば、フローチャートのブロックの実行の順序は、変更され得る、及び／又は、説明されるブロックの一部は、変更、除去、又は組み合わされ得る。追加的又は代替的に、フローチャートのブロックのいずれか又は全部は、ソフトウェア又はファームウェアを実行することなく対応する動作を遂行するよう構築された１又は複数のハードウェア回路（例えば、プロセッサ回路構成、ディスクリート及び／又は集積アナログ及び／又はデジタル回路構成、ＦＰＧＡ、ＡＳＩＣ、コンパレータ、演算増幅器（オペアンプ）、論理回路など）によって実装され得る。プログラマブル回路構成は、異なるネットワーク場所に分散され得るか、及び／又は、１又は複数のハードウェアデバイス（例えば、シングルコアプロセッサ（例えば、シングルコアＣＰＵ）、マルチコアプロセッサ（例えば、マルチコアＣＰＵ、ＸＰＵなど））のローカルにあり得る。例えば、プログラマブル回路構成は、同一パッケージ（例えば、同一の集積回路（ＩＣ）パッケージ又は２又はより多くの別個のハウジング）に位置するＣＰＵ及び／又はＦＰＧＡ、単一の機械における１又は複数のプロセッサ、サーバラックの複数のサーバに分散される複数のプロセッサ、１又は複数のサーバラックに分散される複数のプロセッサなど、及び／又は、それらの任意の組み合わせであり得る。
【0066】
本明細書に説明された機械可読命令は、圧縮フォーマット、暗号化フォーマット、フラグメンテーションフォーマット、コンパイルフォーマット、実行可能なフォーマット、パッケージフォーマット等のうちの１又は複数で格納されてよい。本明細書に説明される機械可読命令は、データ（例えば、コンピュータ可読データ、機械可読データ、１又は複数のビット（例えば、１又は複数のコンピュータ可読ビット、１又は複数の機械可読ビットなど）、ビットストリーム（例えば、コンピュータ可読ビットストリーム、機械可読ビットストリームなど）など）、又は、機械実行可能命令を作成、製造、及び／又は、生成するために利用され得るデータ構造（例えば、命令の一部、コード、コードの表現など）として記憶され得る。例えば、機械可読命令は、ネットワーク又はネットワークの集合（例えば、クラウド、エッジデバイスなど）の同一又は異なる位置に位置する、１又は複数の記憶デバイス、ディスク、及び／又は、コンピューティングデバイス（例えば、サーバ）上に断片化及び記憶され得る。機械可読命令は、それらをコンピューティングデバイス及び／又は他のマシンによって直接読み取り可能、解釈可能及び／又は実行可能にするために、インストール、修正、適応、更新、結合、補足、構成、復号、解凍、アンパッキング、配信、再割り当て、コンパイルなどのうちの１又は複数を必要とすることがある。例えば、機械可読命令は、別個のコンピューティングデバイス上に個々に圧縮、暗号化、及び／又は記憶される複数の部分に記憶され得、ここで、当該部分は、復号、解凍、及び／又は、組み合わされるとき、本明細書に説明されるものなどのプログラムを共に形成し得る１又は複数の機能及び／又は動作を実装するコンピュータ実行可能及び／又は機械実行可能命令のセットを形成する。
【0067】
別の例において、機械可読命令は、プログラマブル回路構成によって読み出され得る状態で記憶され得るが、特定のコンピューティングデバイス又は他のデバイス上で機械可読命令を実行するために、ライブラリ（例えば、ダイナミックリンクライブラリ（ＤＬＬ）、ソフトウェア開発キット（ＳＤＫ）、アプリケーションプログラミングインタフェース（ＡＰＩ）など）の追加を必要とし得る。別の例においては、機械可読命令及び／又は対応するプログラムが全体的に又は部分的に実行可能になる前に、機械可読命令は構成（例えば、格納された設定、データ入力、記録されたネットワークアドレス等）される必要があってよい。従って、本明細書において使用される場合、機械可読、コンピュータ可読及び／又は機械可読媒体は、機械可読命令及び／又はプログラムの特定のフォーマット又は状態に関わらず、命令及び／又はプログラムを含み得る。
【0068】
本明細書に説明された機械可読命令は、任意の過去、現在又は将来の命令言語、スクリプト言語、プログラミング言語等により表されてよい。例えば、機械可読命令は、以下の言語、すなわち、Ｃ、Ｃ＋＋、Ｊａｖａ（登録商標）、Ｃ＃、Ｐｅｒｌ、Ｐｙｔｈｏｎ（登録商標）、ＪａｖａＳｃｒｉｐｔ（登録商標）、ハイパーテキストマークアップ言語（ＨＴＭＬ）、構造化クエリ言語（ＳＱＬ）、Ｓｗｉｆｔ（登録商標）等のうちのいずれかを用いて表されてよい。
【0069】
上で言及したように、図９～図１３の例示的な動作は、１又は複数の非一時的コンピュータ可読及び／又は機械可読媒体に記憶される実行可能命令（例えば、コンピュータ可読及び／又は機械可読命令）を使用して実装され得る。本明細書において使用される場合、非一時的コンピュータ可読媒体、非一時的コンピュータ可読記憶媒体、非一時的機械可読媒体、及び／又は非一時的機械可読記憶媒体という用語は、任意のタイプのコンピュータ可読記憶デバイス及び／又は記憶ディスクを含むように、及び、伝播信号を除外し伝送媒体を除外するように明示的に定義される。そのような非一時的コンピュータ可読媒体、非一時的コンピュータ可読記憶媒体、非一時的機械可読媒体、及び／又は非一時的機械可読記憶媒体の例は、光学記憶デバイス、磁気記憶デバイス、ＨＤＤ、フラッシュメモリ、リードオンリメモリ（ＲＯＭ）、ＣＤ、ＤＶＤ、キャッシュ、任意の時間長（例えば、長期間、永久的、短期間、一時的なバッファリング、及び／又は、情報のキャッシュ）にわたって情報が記憶される任意のタイプのＲＡＭ、レジスタ及び／又は任意の他の記憶デバイス又は記憶ディスクを含む。本明細書において使用される場合、「非一時的コンピュータ可読記憶デバイス」及び「非一時的機械可読記憶デバイス」という用語は、ある期間にわたって情報を保持するための任意の物理（機械、磁気、及び／又は電気）ハードウェアを含むが、伝播信号を除外し伝送媒体を除外するように定義される。非一時的コンピュータ可読記憶デバイス及び／又は非一時的機械可読記憶デバイスの例は、任意のタイプのランダムアクセスメモリ、任意のタイプのリードオンリメモリ、ソリッドステートメモリ、フラッシュメモリ、光学ディスク、磁気ディスク、ディスクドライブ、及び／又は、独立ディスクの冗長アレイ（ＲＡＩＤ）システムを含む。本明細書において使用される場合、「デバイス」という用語は、コンピュータ可読命令、機械可読命令などによって構成されてもされなくてもよい、及び／又は、コンピュータ可読命令、機械可読命令などを実行するために製造されてもされなくてもよい、機械及び／又は電気機器、ハードウェア、及び／又は、回路構成などの物理構造を指す。
【0070】
「含む（ｉｎｃｌｕｄｉｎｇ）」及び「備える（ｃｏｍｐｒｉｓｉｎｇ）」（及びそれらのすべての形態及び時制）は本明細書においてオープンエンド用語として用いられる。したがって、請求項が、任意の形態の「含む（ｉｎｃｌｕｄｅ）」又は「備える（ｃｏｍｐｒｉｓｅ）」（例えば、「備える（ｃｏｍｐｒｉｓｅｓ）、「含む（ｉｎｃｌｕｄｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」など）をプリアンブルとして又は任意の種類の請求項の列挙の中で使用する場合はいつでも、追加の要素、用語などが、対応する請求項又は列挙の範囲から外れることなく存在してもよいことを理解されたい。本明細書において使用される場合、「少なくとも」という語句が、例えば請求項のプリアンブルにおける移行句として使用されるとき、「含む」及び「備える」という用語がオープンエンドであるのと同じような方式でオープンエンドである。「及び／又は」という用語が、例えば、Ａ、Ｂ、及び／又はＣなどの形式で使用されるとき、（１）Ａ単独、（２）Ｂ単独、（３）Ｃ単独、（４）Ａ及びＢ、（５）Ａ及びＣ、（６）Ｂ及びＣ、又は、（７）Ａ及びＢ及びＣなど、Ａ、Ｂ、Ｃの任意の組み合わせ又はサブセットを指す。構造、コンポーネント、アイテム、物体、及び／又は、ものを説明する文脈で本明細書において使用される場合、「Ａ及びＢのうちの少なくとも１つ」という語句は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、又は、（３）少なくとも１つのＡ及び少なくとも１つのＢのいずれかを含む実装を指すことが意図される。同様に、構造、コンポーネント、アイテム、物体、及び／又は、ものを説明する文脈で本明細書において使用される場合、「Ａ又はＢのうちの少なくとも１つ」という語句は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、又は（３）少なくとも１つのＡ及び少なくとも１つのＢのいずれかを含む実装を指すことが意図される。プロセス、命令、動作、アクティビティ、及び／又は段階の遂行又は実行を説明する文脈で本明細書において使用される場合、「Ａ及びＢのうちの少なくとも１つ」という語句は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、又は、（３）少なくとも１つのＡ及び少なくとも１つのＢのいずれかを含む実装を指すことが意図される。同様に、プロセス、命令、動作、アクティビティ、及び／又は段階の遂行又は実行を説明する文脈で本明細書において使用される場合、「Ａ又はＢのうちの少なくとも１つ」という語句は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、又は、（３）少なくとも１つのＡ及び少なくとも１つのＢのいずれかを含む実装を指すことが意図される。
【0071】
本明細書において使用される場合、単一の言及（例えば、「１つの（ａ）」、「１つの（ａｎ）」、「第１（ｆｉｒｓｔ）」、第２（ｓｅｃｏｎｄ）」等）は、複数を除外しない。本明細書において使用される場合、「１つの（ａ）」もしくは「１つの（ａｎ）」オブジェクトという用語は、そのオブジェクトのうちの１又は複数を指す。「１つの（ａ）」（又は「１つの（ａｎ）」）、「１又は複数（ｏｎｅ ｏｒ ｍｏｒｅ）」、及び「少なくとも１つ（ａｔ ｌｅａｓｔ ｏｎｅ）」という用語は、本明細書では互換的に使用される。更に、個々に列挙されるが、複数の手段、要素、又は動作は、例えば、同一のエンティティ又は物体によって実装され得る。追加的に、異なる実施例又は異なる請求項内に個々の特徴が含まれてよいものの、これらは可能性として組み合わされて、異なる実施例又は異なる請求項内にこれらが含まれることは、特徴の組み合わせが実現可能ではない、及び／又は、有利ではないことを示唆するものではない。
【0072】
図９は、ファイバ較正プロセス、及び、その後、レンズアライメントプロセスを実装して、レンズ（例えば、レンズ１０８）を、関連付けられたＰＩＣ（例えば、ＰＩＣ１０４）に取り付けられる最終位置に位置付けるためにプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作９００を表すフローチャートである。図９の例示的な機械可読命令及び／又は例示的な動作９００は、ブロック９０２で開始し、このとき、例示的なアライメントコントローラ回路構成１１８は、参照ファイバブロック（例えば、参照ファイバブロック１１０）についての較正位置を（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）決定する。換言すると、例示的なアライメントコントローラ回路構成１１８は、本明細書に開示される教示による例示的なファイバ較正プロセスを実装する。ブロック９０２の例示的な実装は、図１０に関連して、下で更に詳細に提供される。その後、ブロック９０４において、例示的なファイバ位置コントローラ回路構成８０４は、（ファイバポジショナ１２６を使用して）参照ファイバブロック１１０を較正位置へ移動する。
【0073】
ブロック９０６において、例示的なアライメントコントローラ回路構成１１８は、（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）レンズ１０８についての最終位置を決定する。換言すると、例示的なアライメントコントローラ回路構成１１８は、本明細書に開示される教示による例示的なレンズアライメントプロセスを実装する。ブロック９０６の例示的な実装が図１１に関連して下で提供される。その後、ブロック９０８において、例示的なレンズ位置コントローラ回路構成８０６は、（レンズポジショナ１２８を使用して）レンズ１０８を最終位置に移動し、レンズ１０８がＰＩＣ１０４に取り付けられることを可能にする。ブロック９１０において、例示的なアライメントコントローラ回路構成１１８は、（例えば、ＰＩＣ１０４上の別のレーザ１０２に関連して、及び／又は、別個のＰＩＣ１０４に関連して）アライン及び取り付けられる別のレンズ１０８があるかどうかを判定する。ある場合、制御はブロック９０６に戻り、新しいレンズ１０８についてレンズアライメントプロセスを反復する。従って、ファイバ較正プロセスを複数回にわたって反復される必要はないが、較正位置における参照ファイバブロック１１０は、異なるレンズのレンズアライメントに使用され得る。更に、上で詳細に説明され、図１２に関連して下で更に説明されるように、本明細書において開示される例示的なレンズアライメントプロセスは、光結合の改善のために、異なるレンズ及び／又は他の光学コンポーネントの光学特性の変動を補償し得る。ブロック９１０において、アライン及び取り付けられるレンズがそれ以上ない場合、図９の例示的な動作９００は終了する。
【0074】
図１０は、図９のブロック９０２を実装するためにプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作１０００を表すフローチャートである。換言すると、図１０の例示的な動作１０００は、参照ファイバブロック１１０についての較正位置を決定するための例示的なファイバ較正プロセスを実装する。図１０の例示的な機械可読命令及び／又は例示的な動作１０００は、ブロック１００２で開始し、ここで、例示的なファイバ位置コントローラ回路構成８０４は、レーザ１０２に対する設定深さ位置（例えば、特定のＹ位置）にレーザ１０２とアラインされた参照ファイバブロック１１０のマルチコアファイバ１１２を（ファイバポジショナ１２６を使用して）位置付ける。いくつかの例において、参照ファイバブロック１１０は、マルチコアファイバ１１２の中心コア１１４をレーザ１０２にセンタリングする（例えば、中心コア１１４をＹ軸１２４にセンタリング）ことによって、レーザ１０２にアラインされる。しかしながら、他の例において、異なるコア１１４はレーザ１０２にセンタリングされ得る。他の例において、コア１１４はレーザ１０２にセンタリングされない。
【0075】
ブロック１００４において、例示的なアライメントコントローラ回路構成１１８は、（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）マルチコアファイバ１１２におけるコアの線形アレイ（例えば、線形アレイ２０２、２０４）における第１コア１１４に関連付けられた第１ピークパワーレンズ位置を決定し、線形アレイは、対象の軸に沿って延在する。いくつかの例において、対象の軸は、Ｘ軸２１４又はＺ軸１２０のいずれかに対応する。他の例において、対象の軸は、長手又はＹ軸１２４に垂直な一部の他の軸（例えば、Ｘ軸２１４及びＺ軸１２０に対して角度を有する軸）に対応する。ブロック１００４の実装に関する更なる詳細は、図１２におけるフローチャートに関連して下で提供される。ブロック１００６において、例示的なアライメントコントローラ回路構成１１８は、（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）コアの線形アレイにおける第２コア１１４に関連付けられた第２ピークパワーレンズ位置を決定する。いくつかの例において、ブロック１００６の実装は、プロセスが異なる（例えば、第２）コア１１４に関連して遂行されることを除いて、ブロック１００４と同一のプロセスに従う。従って、ブロック１００４と同様に、ブロック１００６の実装に関する更なる詳細はまた、図１２におけるフローチャートに関連して下で提供される。
【0076】
ブロック１００８において、例示的なアライメントアナライザ回路構成８１０は、第１及び第２ピークパワーレンズ位置の両方を通過するベクトルを定義する。第１ピークパワーレンズ位置及び第２ピークパワーレンズ位置の両方が線形アレイ上にある限り、ベクトルは、線形アレイにおける他のコア１１４を通過する。ブロック１０１０において、例示的なレンズ位置コントローラ回路構成８０６は、ベクトルによって定義された経路に沿って、（レンズポジショナ１２８を使用して）レンズを移動する。ブロック１０１２において、例示的な光パワーアナライザ回路構成８０８は、レンズが移動されている間に、線形アレイにおける各コア１１４を通じて光パワーをモニタリングする。ブロック１０１４において、アライメントアナライザ回路構成８１０は、線形アレイに沿って各コア１１４について検出されたピークパワー、及び、関連付けられたピークパワーレンズ位置（例えば、各ピークパワーが検出されたレンズ１０８の位置）を識別及び（例えば、メモリ８１２）に記憶する。ブロック１０１６において、例示的なアライメントアナライザ回路構成８１０は、（ブロック１００２において設定される）参照ファイバブロック１１０の特定の深さ位置において、コア１１４の線形アレイについての勾配Ｍ＋１値を決定する。換言すると例示的なアライメントアナライザ回路構成８１０は、線形アレイに沿った２つのコア１１４の間の距離（例えば、ファイバコアオフセット距離における変化）と、２つのコア１１４に関連付けられたピークパワーレンズ位置の間の距離（例えば、レンズオフセット距離における変化）との比率を決定する。この決定は、図５のグラフ５００におけるライン５０２、５０４、５０６の勾配を決定することに類似する。
【0077】
ブロック１０１８において、例示的なアライメントアナライザ回路構成８１０は、異なる対象の軸についてプロセスを反復するかどうかを決定する。例えば、いくつかの例において、Ｘ軸２１４が第１の対象の軸である場合、プロセスは、Ｚ軸１２０について反復され得る。いくつかの例において、最初の対象の軸が、（例えば、図３の角度を有する線形アレイ３０２、３０４の１つに沿って）Ｘ軸２１４及びＺ軸１２０の両方に関して角度を有する場合、プロセスの単一の反復においてＸ方向及びＺ方向の両方を分析することが可能であり得る。ブロック１０１８において、例示的なアライメントアナライザ回路構成８１０が、異なる軸についてのプロセスを反復することを決定する場合、制御はブロック１００４に戻る。さもなければ、制御はブロック１０２０に進む。
【0078】
ブロック１０２０において、例示的なアライメントアナライザ回路構成８１０は、異なる深さ位置（例えば、異なるＹ位置）についてプロセスを反復するかどうかを決定する。反復する場合、制御はブロック１００２に戻り、参照ファイバブロック１１０を異なる深さ位置に移動する。なお、いくつかの例において、Ｙ軸１２４に沿ったこの移動は、ファイバ較正プロセス中の参照ファイバブロック１１０の移動のみである。すなわち、参照ファイバブロック１１０は、ＸＺ面において移動される必要がない。異なる深さ位置が試験されない場合、プロセスはブロック１０２２に進み、ここで、例示的なアライメントアナライザ回路構成８１０は、パワーが最大である勾配Ｍ＋１値に対応する較正深さ位置を決定する。この決定は、図６におけるグラフ６００の上部における曲線６０２上の最大ポイントに対応する図６におけるグラフ６００の下部におけるライン６１０上のポイントに関連付けられたＹ位置を発見することに類似する。上で説明されたように、いくつかの例において、この分析は、Ｘ軸２１４及びＺ軸１２０について別個に行われる。従って、いくつかの例において、最終較正深さ位置に到達するために、別個の較正深さ位置が平均される。
【0079】
較正深さ位置（例えば、較正されたＹ位置）が決定されると（ブロック１０２２）、横方向及び鉛直方向（Ｘ方向及びＺ方向）における較正位置が決定され得る。従って、ブロック１０２４において、例示的なファイバ位置コントローラ回路構成８０４は、参照ファイバブロック１１０を較正深さ位置へ移動する。ブロック１０２６において、例示的なレンズ位置コントローラ回路構成８０６は、マルチコアファイバ１１２のコア１１４にわたってレンズ１０８を走査し、例示的なアライメントアナライザ回路構成が、検出された最高ピークパワーに関連付けられたコア１１４を識別することを可能にする。ブロック１０２８において、例示的なアライメントアナライザ回路構成８１０は、最高ピークパワーに基づいて、較正鉛直位置及び較正横位置を決定する。深さ、横、及び鉛直方向の各々における較正位置が決定されると、図１０の例示的な動作１０００は終了し、図９のプロセスの完了に戻る。
【0080】
図１１は、図９のブロック９０６を実装するためにプログラマブル回路構成によって実行、インスタンス化、及び／又は遂行され得る例示的な機械可読命令及び／又は例示的な動作１１００を表すフローチャートである。換言すると、図１１の例示的な動作１１００は、レンズ１０８についての最終位置を決定するために、例示的なレンズアライメントプロセスを実装する。図１１の例示的な機械可読命令及び／又は例示的な動作１１００は、ブロック１１０２で開始し、ここで、例示的なアライメントコントローラ回路構成１１８は（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）、マルチコアファイバ１１２におけるコアの第１線形アレイ（例えば、線形アレイ２０２、２０４）における第１コア１１４に関連付けられた第１ピークパワーレンズ位置を決定し、第１線形アレイは、第１の対象の軸に沿って延在する。いくつかの例において、第１の対象の軸は、Ｘ軸２１４又はＺ軸１２０のいずれかに対応する。他の例において、対象の軸は、長手又はＹ軸１２４に垂直な一部の他の軸（例えば、Ｘ軸２１４及びＺ軸１２０に対して角度を有する軸）に対応する。いくつかの例において、ブロック１１０２の実装は、図１０のブロック１００４及び１００６と同一のプロセスに従う。従って、図１０のブロック１００４及び１００６と同様に、ブロック１１０２の実装に関する更なる詳細が、図１２におけるフローチャートに関連して下で提供される。ブロック１１０４において、例示的なアライメントコントローラ回路構成１１８は、（例えば、例示的なアライメントアナライザ回路構成８１０を使用して）コアの第１線形アレイにおける第２コア１１４に関連付けられた第２ピークパワーレンズ位置を決定する。いくつかの例において、ブロック１１０４の実装は、図１２に関連して下で更に詳細に説明されるブロック１１０２と同一のプロセスに従う。ブロック１１０６において、例示的なアライメントコントローラ回路構成１１８（例えば、例示的なアライメントアナライザ回路構成８１０）は、第１の対象の軸に沿ってレンズについての最終位置を決定する。ブロック１１０６の例示的な実装は、図１３に関連して下で更に詳細に提供される。
【0081】
ブロック１１０８、１１１０、１１１２は、一般に、ブロック１１０２、１１０４、１１０６のプロセスを反復するが、ブロック１１０８、１１１０、１１１２が第２の対象の軸に沿って延在するコアの第２線形アレイを伴うことを除く。例えば、いくつかの例において、第１の対象の軸は、Ｘ軸２１４に対応し、第２の対象の軸はＺ軸１２０に対応する。そのような例において、（ブロック１１０６及び１１１２において）２つの軸に沿って画定されるレンズ１０８の最終位置は、レンズ１０８についての最終ＸＺ位置を画定する。その後、図１１の例示的な動作１１００は終了し、図９のプロセスの完了に戻る。
【0082】
図１２は、図１０のブロック１００４、１００６、及び／又は、図１１のブロック１１０２、１１０４、１１０８、１１１０のいずれか１つを実装するためにプログラマブル回路構成によって実行、インスタンス化、及び／又は、遂行され得る、例示的な機械可読命令及び／又は例示的な動作１２００を表すフローチャートである。換言すると、図１１の例示的な動作１１００は、マルチコアファイバ１１２におけるコアの線形アレイにおける対象のコア１１４に関連付けられたピークパワーレンズ位置を決定するために、プログラマブル回路構成によって、実行、インスタンス化、及び／又は遂行され得、線形アレイは、対象の軸に沿って延在する。図１２の例示的な機械可読命令及び／又は例示的な動作１２００は、ブロック１２０２において開始し、ここで、例示的なレンズ位置コントローラ回路構成８０６は、対象のコア１１４に対して、（レンズポジショナ１２８を使用して）レンズ１０８を移動する。ブロック１２０４において、レンズ１０８が移動している間に、例示的な光パワーアナライザ回路構成８０８は、対象のコア１１４を通じて光パワーをモニタリングする。ブロック１２０６において、例示的なアライメントアナライザ回路構成８１０は、対象のコア１１４についてのピークパワーに関連付けられたレンズ１０８の横及び鉛直位置を識別する。換言すると、例示的なアライメントアナライザ回路構成８１０は、対象のコア１１４に関連付けられたピークパワーレンズ位置を決定する。ブロック１２０８において、例示的なメモリ８１２は、レンズ１０８の識別された横及び鉛直位置を記憶する。その後、図１２の例示的な動作１２００は終了し、図１０及び／又は図１１のプロセスの完了に戻る。
【0083】
図１３は、図１１のブロック１１０６及び１１１２を実装するためにプログラマブル回路構成によって実行、インスタンス化、及び／又は、遂行され得る、例示的な機械可読命令及び／又は例示的な動作１３００を表すフローチャートである。換言すると、図１１の例示的な動作１１００は、対象の軸（例えば、ブロック１１０６に関連する第１軸、及び、ブロック１１１２に関連する第２軸）に沿ってレンズについての最終位置を決定するために、プログラマブル回路構成によって実行、インスタンス化、及び／又は、遂行され得る。図１３の例示的な機械可読命令及び／又は例示的な動作１３００は、ブロック１３０２で開始し、例示的なアライメントアナライザ回路構成８１０は、第１及び第２ピークパワーレンズ位置の両方を通過するベクトルを定義する。ブロック１３０４において、例示的なレンズ位置コントローラ回路構成８０６は、ベクトルによって定義された経路に沿って、（レンズポジショナ１２８を使用して）レンズ１０８を移動する。ブロック１３０６において、例示的な光パワーアナライザ回路構成８０８は、レンズ１０８が移動されている間に、線形アレイにおける各コア１１４を通じて光パワーをモニタリングする。ブロック１３０８において、アライメントアナライザ回路構成８１０は、パワーが最大である場所に対応する、対象の軸に沿ったレンズについての最終位置を決定し、（例えばメモリ８１２に）記憶する。いくつかの例において、この決定は、コア１１４の隣接するものについて検出されたピークパワー間を補間することを含む。具体的には、この決定は、図７におけるグラフ７００の下部における対応する曲線７０２、７０４、７０６上の最大ポイントに対応する図７におけるグラフ７００の上部におけるライン７０８、７１０、７１２上のポイントに関連付けられたピークパワーレンズ位置を発見することに類似する。その後、図１３の例示的な動作１３００は終了し、図１１のプロセスの完了に戻る。
【0084】
図１４は、図８のアライメントコントローラ回路構成１１８を実装するために、図９～図１３の例示的な機械可読命令及び／又は例示的な動作を実行及び／又はインスタンス化するように構築された例示的なプログラマブル回路構成プラットフォーム１４００のブロック図である。プログラマブル回路構成プラットフォーム１４００は、例えば、サーバ、パーソナルコンピュータ、ワークステーション、自己学習機械（例えば、ニューラルネットワーク）、モバイルデバイス（例えば、携帯電話、スマートフォン、ｉＰａｄ（登録商標）などのタブレット）、パーソナルデジタルアシスタント（ＰＤＡ（登録商標））、インターネット機器、又は、任意の他のタイプのコンピューティング及び／又は電子デバイスであり得る。
【0085】
図示される例のプログラマブル回路構成プラットフォーム１４００は、プログラマブル回路構成１４１２を含む。図示される例のプログラマブル回路構成１４１２はハードウェアである。例えば、プログラマブル回路構成１４１２は、任意の望ましいファミリ又は製造元からの１又は複数の集積回路、論理回路、ＦＰＧＡ、マイクロプロセッサ、ＣＰＵ、ＧＰＵ、ＤＳＰ、及び／又はマイクロコントローラによって実装され得る。プログラマブル回路構成１４１２は、１又は複数の半導体ベース（例えば、シリコンベース）のデバイスによって実装され得る。この例において、プログラマブル回路構成１４１２は、例示的な通信インタフェース回路構成８０２、例示的なファイバ位置コントローラ回路構成８０４、例示的なレンズ位置コントローラ回路構成８０６、例示的な光パワーアナライザ回路構成８０８、及び例示的なアライメントアナライザ回路構成８１０を実装する。
【0086】
図示される例のプログラマブル回路構成１４１２は、ローカルメモリ１４１３（例えば、キャッシュ、レジスタなど）を含む。図示される例のプログラマブル回路構成１４１２は、揮発性メモリ１４１４及び不揮発性メモリ１４１６を含むメインメモリ１４１４、１４１６とバス１４１８によって通信する。揮発性メモリ１４１４は、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ＲＡＭＢＵＳ（登録商標）ダイナミックランダムアクセスメモリ（ＲＤＲＡＭ（登録商標））及び／又は任意の他の種類のＲＡＭデバイスによって実装することができる。不揮発性メモリ１４１６は、フラッシュメモリ及び／又は任意の他の所望のタイプのメモリデバイスで実装されてよい。図示される例のメインメモリ１４１４、１４１６へのアクセスは、メモリコントローラ１４１７によって制御される。いくつかの例において、メモリコントローラ１４１７は、メインメモリ１４１４、１４１６との間で行き来するデータの流れを管理するために、任意の望ましいファミリ又は製造元からの１又は複数の集積回路、論理回路、マイクロコントローラ、又は、任意の他のタイプの回路構成によって実装され得る。
【0087】
図示される例のプログラマブル回路構成プラットフォーム１４００はまた、インタフェース回路構成１４２０を含む。インタフェース回路構成１４２０は、イーサネット（登録商標）インタフェース、ユニバーサルシリアルバス（ＵＳＢ）インタフェース、Ｂｌｕｅｔｏｏｔｈ（登録商標）インタフェース、近距離無線通信（ＮＦＣ）インタフェース、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）インタフェース、及び／又は、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）インタフェースなど、任意のタイプのインタフェース規格によるハードウェアによって実装され得る。
【0088】
図示される例では、１又は複数の入力デバイス１４２２がインタフェース回路構成１４２０に接続されている。入力デバイス１４２２は、ユーザ（例えば、人間のユーザ、機械ユーザなど）が、データ及び／又はコマンドをプログラマブル回路構成１４１２に入力することを可能にする。入力デバイス１４２２は、例えば、オーディオセンサ、マイクロフォン、カメラ（静止画又は動画）、キーボード、ボタン、マウス、タッチスクリーン、トラックパッド、トラックボール、アイソポイントデバイス、及び／又は、音声認識システムによって実装され得る。
【0089】
１又は複数の出力デバイス１４２４もまた、図示される例のインタフェース回路構成１４２０に接続されている。出力デバイス１４２４は、例えば、ディスプレイデバイス（例えば、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、液晶ディスプレイ（ＬＣＤ）、陰極線管（ＣＲＴ）ディスプレイ、面内切り替え（ＩＰＳ）ディスプレイ、タッチスクリーンなど）、触覚出力デバイス、プリンタ、及び／又は、スピーカによって実装され得る。図示される例のインタフェース回路構成１４２０は、従って、典型的には、グラフィックスドライバカード、グラフィックスドライバチップ、及び／又は、ＧＰＵなどのグラフィックスプロセッサ回路構成を含む。
【0090】
図示される例のインタフェース回路構成１４２０はまた、ネットワーク１４２６による外部機器（例えば、任意の種類のコンピューティングデバイス）とのデータ交換を容易にするために、送信機、受信機、トランシーバ、モデム、住居用ゲートウェイ、無線アクセスポイント及び／又はネットワークインタフェースなどの通信デバイスを含む。通信は、例えば、イーサネット接続、デジタル加入者線（ＤＳＬ）接続、電話線接続、同軸ケーブルシステム、衛星システム、見通し線外無線通信システム、見通し線無線通信システム、セルラ電話システム、光学接続などによるものであり得る。
【0091】
図示される例のプログラマブル回路構成プラットフォーム１４００はまた、ファームウェア、ソフトウェア、及び／又はデータを記憶するための１又は複数の大容量記憶ディスク又はデバイス１４２８を含む。そのような大容量記憶ディスク又はデバイス１４２８の例は、磁気記憶デバイス（例えば、フロッピディスク、ドライブ、ＨＤＤなど）、光学記憶デバイス（例えば、ブルーレイディスク、ＣＤ、ＤＶＤなど）、ＲＡＩＤシステム、及び／又は、フラッシュメモリデバイス及び／又はＳＳＤなどのソリッドステート記憶ディスク又はデバイスを含む。
【0092】
図９～図１３の機械可読命令によって実装され得る機械可読命令１４３２は、大容量記憶デバイス１４２８、揮発性メモリ１４１４、不揮発性メモリ１４１６、及び／又は、取り外し可能であり得るＣＤ又はＤＶＤなどの少なくとも１つの非一時的コンピュータ可読記憶媒体に記憶され得る。
【0093】
図１５は、図１４のプログラマブル回路構成１４１２の例示的な実装のブロック図である。この例において、図１４のプログラマブル回路構成１４１２はマイクロプロセッサ１５００によって実装される。例えば、マイクロプロセッサ１５００は、汎用マイクロプロセッサ（例えば、汎用マイクロプロセッサ回路構成）であり得る。マイクロプロセッサ１５００は、図９～図１３のフローチャートの機械可読命令の一部又は全部を実行し、論理回路として図８の回路構成を効果的にインスタンス化し、それらの機械可読命令に対応する動作を遂行する。いくつかのそのような例において、図８の回路構成は、機械可読命令と組み合わせたマイクロプロセッサ１５００のハードウェア回路によってインスタンス化される。例えば、マイクロプロセッサ１５００は、ＣＰＵ、ＤＳＰ、ＧＰＵ、ＸＰＵなどのマルチコアハードウェア回路構成によって実装され得る。任意の数の例示的なコア１５０２（例えば、１つのコア）を含み得るが、この例のマイクロプロセッサ１５００は、Ｎ個のコアを含むマルチコア半導体デバイスである。マイクロプロセッサ１５００のコア１５０２は独立して動作してもよく、又は機械可読命令を実行するために協働してもよい。例えば、ファームウェアプログラム、組み込みソフトウェアプログラム又はソフトウェアプログラムに対応するマシンコードは、コア１５０２のうちの１つによって実行されてもよいし、複数のコア１５０２によって同じ時間又は異なる時間に実行されてもよい。いくつかの例において、ファームウェアプログラム、組み込みソフトウェアプログラム又はソフトウェアプログラムに対応するマシンコードは、スレッドに分割され、２つ以上のコア１５０２によって並列に実行される。ソフトウェアプログラムは、図９～図１３のフローチャートによって表される機械可読命令及び／又は動作の一部又は全部に対応してもよい。
【0094】
コア１５０２は、第１の例示的なバス１５０４によって通信し得る。いくつかの例において、第１バス１５０４は、コア１５０２の１つに関連付けられた通信を達成するために、通信バスによって実装され得る。例えば、第１バス１５０４は、インター集積回路（Ｉ２Ｃ）バス、シリアルペリフェラルインタフェース（ＳＰＩ）バス、ＰＣＩバス、又はＰＣＩｅバスのうちの少なくとも１つによって実装され得る。追加的又は代替的に、第１バス１５０４は、任意の他のタイプのコンピューティング又は電気バスによって実装され得る。コア１５０２は、例示的なインタフェース回路構成１５０６によって１又は複数の外部デバイスからデータ、命令及び／又は信号を取得してもよい。コア１５０２は、インタフェース回路構成１５０６によって、データ、命令、及び／又は信号を１又は複数の外部デバイスへ出力し得る。この例のコア１５０２は、例示的なローカルメモリ１５２０（例えば、Ｌ１データキャッシュ及びＬ１命令キャッシュに分割され得るレベル１（Ｌ１）キャッシュ）を含むが、マイクロプロセッサ１５００はまた、データ及び／又は命令への高速アクセスのための、コアによって共有され得る例示的な共有メモリ１５１０（例えば、レベル２（Ｌ２キャッシュ））を含む。データ及び／又は命令は、共有メモリ１５１０への記述及び／又は共有メモリ１５１０からの読み出しによって、（例えば、共有）転送されてもよい。各コア１５０２のローカルメモリ１５２０及び共有メモリ１５１０は、複数レベルのキャッシュメモリ及びメインメモリ（例えば、図１４のメインメモリ１４１４、１４１６）を含む記憶デバイスの階層の一部であってもよい。典型的には、階層内の高レベルのメモリは、低レベルのメモリよりも低いアクセス時間を示し、記憶容量がより小さい。様々なレベルのキャッシュ階層の変更は、キャッシュコヒーレンシポリシーによって管理（例えば、調整）される。
【0095】
各コア１５０２は、ＣＰＵ、ＤＳＰ、ＧＰＵなど、又は任意の他の種類のハードウェア回路構成と呼ばれる場合がある。各コア１５０２は、制御ユニット回路構成１５１４、算術及びロジック（ＡＬ）回路構成（ＡＬＵと称される場合もある）１５１６、複数のレジスタ１５１８、ローカルメモリ１５２０、及び第２の例示的なバス１５２２を含む。他の構造が存在し得る。例えば、各コア１５０２は、ベクトルユニット回路構成、単一命令複数データ（ＳＩＭＤ）ユニット回路構成、ロード／ストアユニット（ＬＳＵ）回路構成、分岐／ジャンプユニット回路構成、浮動小数点ユニット（ＦＰＵ）回路構成などを含んでもよい。制御ユニット回路構成１５１４は、対応するコア１５０２内のデータ移動を制御（例えば、調整）するよう構築された半導体ベースの回路を含む。ＡＬ回路構成１５１６は、対応するコア１５０２内のデータに対して１又は複数の数学的演算及び／又は論理演算を遂行するように構築された半導体ベースの回路を含む。いくつかの例のＡＬ回路構成１５１６は、整数ベースの演算を遂行する。他の例において、ＡＬ回路構成１５１６はまた、浮動小数点演算を遂行する。更に他の例において、ＡＬ回路構成１５１６は、整数ベースの演算を遂行する第１ＡＬ回路構成、及び、浮動小数点演算を遂行する第２ＡＬ回路構成を含み得る。いくつかの例において、ＡＬ回路構成１５１６は、算術論理ユニット（ＡＬＵ）と称され得る。
【0096】
レジスタ１５１８は、対応するコア１５０２のＡＬ回路構成１５１６によって遂行される演算のうちの１又は複数の結果などのデータ及び／又は命令を記憶するための半導体ベースの構造である。例えば、レジスタ１５１８は、ベクトルレジスタ、ＳＩＭＤレジスタ、汎用レジスタ、フラグレジスタ、セグメントレジスタ、機械固有レジスタ、命令ポインタレジスタ、制御レジスタ、デバッグレジスタ、メモリ管理レジスタ、機械チェックレジスタなどを含み得る。レジスタ１５１８は、図１５に示されるバンクに配列され得る。代替的に、レジスタ１５１８は、アクセス時間を短縮するためにコア１５０２中に分散されることなどによって、任意の他の配列、フォーマット、又は構造に整理され得る。第２バス１５２２は、Ｉ２Ｃバス、ＳＰＩバス、ＰＣＩバス、又はＰＣＩｅバスのうちの少なくとも１つによって実装され得る。
【0097】
各コア１５０２及び／又は、より一般的にはマイクロプロセッサ１５００は、上記で示して説明したものに対する追加の構造及び／又は代替の構造を含んでもよい。例えば、１又は複数のクロック回路、１又は複数の電源、１又は複数の電源ゲート、１又は複数のキャッシュホームエージェント（ＣＨＡ）、１又は複数の収束／共通メッシュストップ（ＣＭＳ）、１又は複数のシフタ（例えば、バレルシフタ）、及び／又は他の回路構成が存在してもよい。マイクロプロセッサ１５００は、１又は複数のパッケージに含まれる１又は複数の集積回路（ＩＣ）において上で説明された構造を実装するために、多くのトランジスタインターコネクトを含むように組み立てられた半導体デバイスである。
【0098】
マイクロプロセッサ１５００は、１又は複数のアクセラレータ（例えば、アクセラレーション回路構成、ハードウェアアクセラレータなど）を含み得る、及び／又は、それと連携し得る。いくつかの例において、アクセラレータは、汎用プロセッサによって行われ得るものより迅速及び／又は効率的に特定のタスクを遂行するために論理回路構成によって実装される。アクセラレータの例としては、本明細書で論じられるものなどのＡＳＩＣ及びＦＰＧＡが挙げられる。ＧＰＵ、ＤＳＰ、及び／又は他のプログラマブルデバイスはまた、アクセラレータであり得る。アクセラレータは、マイクロプロセッサ１５００と同一のチップパッケージにおける、及び／又は、マイクロプロセッサ１５００とは別個の１又は複数のパッケージにおけるオンボードのマイクロプロセッサ１５００であり得る。
【0099】
図１６は、図１４のプログラマブル回路構成１４１２の別の例示的な実装のブロック図である。この例において、プログラマブル回路構成１４１２は、ＦＰＧＡ回路構成１６００によって実装される。例えば、ＦＰＧＡ回路構成１６００は、ＦＰＧＡによって実装され得る。ＦＰＧＡ回路構成１６００は、例えば、それが無ければ対応する機械可読命令を実行する図１５の例示的なマイクロプロセッサ１５００によって遂行され得る動作を遂行するために使用され得る。しかしながら、ＦＰＧＡ回路構成１６００は、構成されると、ハードウェアにおける機械可読命令に対応する動作及び／又は機能をインスタンス化し、従って、多くの場合、対応するソフトウェアを実行する汎用マイクロプロセッサによって遂行され得るものより速く動作／機能を実行し得る。
【0100】
より具体的には、上で説明される図１５のマイクロプロセッサ１５００（図９～１３のフローチャートによって表される機械可読命令の一部又は全部を実行するためにプログラムされ得るが、一度組み立てられると相互接続及び論理回路構成が固定される汎用デバイスである）とは対照的に、図１６の例のＦＰＧＡ回路構成１６００は、例えば、図９～１３のフローチャートによって表される機械可読命令に対応する動作／機能の一部又は全部をインスタンス化するために、組み立て後に異なる方式で構成、構築、プログラム、及び／又は、相互接続され得る相互接続及び論理回路構成を含む。特に、ＦＰＧＡ回路構成１６００は、論理ゲート、相互接続、及びスイッチのアレイと考えられ得る。スイッチは、論理ゲートが相互接続によって相互接続される態様を変更するようにプログラムすることができ、（ＦＰＧＡ回路構成１６００が再プログラムされない限り）１又は複数の専用論理回路を効果的に形成する。構成された論理回路は、論理ゲートが入力回路構成によって受信されたデータに対して異なる動作を遂行するために異なる方法で協働することを可能にする。それらの動作は、図９～図１３のフローチャートによって表される命令（例えば、ソフトウェア及び／又はファームウェア）の一部又は全部に対応し得る。そのため、ＦＰＧＡ回路構成１６００は、ＡＳＩＣと同様の専用方式で、それらのソフトウェア命令に対応する動作／機能を遂行するために、専用論理回路として図９～図１３のフローチャートの機械可読命令に対応する動作／機能の一部又は全部を効果的にインスタンス化するよう構成及び／又は構築され得る。したがって、ＦＰＧＡ回路構成１６００は、汎用マイクロプロセッサが実行し得るより速く図９～図１３の機械可読命令の一部又は全部に対応する動作／機能を遂行し得る。
【0101】
図１６の例において、ＦＰＧＡ回路構成１６００は、バイナリファイルに基づいてプログラムされる（及び／又は、１又は複数の回数にわたって再プログラム）ことに応答して、構成及び／又は構築される。いくつかの例において、バイナリファイルは、Ｌｕｃｉｄ、超高速集積回路（ＶＨＳＩＣ）ハードウェア記述言語（ＶＨＤＬ）、又はＶｅｒｉｌｏｇなどのハードウェア記述言語（ＨＤＬ）における命令に基づいてコンパイル及び／又は生成され得る。例えば、ユーザ（例えば、人間のユーザ、機械ユーザなど）は、ＨＤＬにおいて１又は複数の動作／機能に対応するコード又はプログラムを書き得る。コード／プログラムは、必要に応じて低水準言語に翻訳され得る。コード／プログラム（例えば、低水準言語のコード／プログラム）は、（例えば、コンパイラ、ソフトウェアアプリケーションなどによって）バイナリファイルに変換され得る。いくつかの例において、図１６のＦＰＧＡ回路構成１６００は、バイナリファイルにアクセス及び／又はロードし得、その結果、図１６のＦＰＧＡ回路構成１６００は、１又は複数の動作／機能を遂行するように構成及び／又は構築される。例えば、バイナリファイルは、図１６のＦＰＧＡ回路構成１６００の構成及び／又は構造又はその一部を生じさせるために、ビットストリーム（例えば、１又は複数のコンピュータ可読ビット、１又は複数の機械可読ビットなど）、データ（例えば、コンピュータ可読データ、機械可読データなど）、及び／又は、図１６のＦＰＧＡ回路構成１６００からアクセス可能である機械可読命令によって実装され得る。
【0102】
いくつかの例において、バイナリファイルは、ＦＰＧＡをプログラムするために利用される均一なソフトウェアプラットフォームからコンパイルされ、生成され、変換され、及び／又は、さもなければ出力される。例えば、均一なソフトウェアプラットフォームは、高水準言語（例えば、Ｃ、Ｃ＋＋、Ｐｙｔｈｏｎなど）における１又は複数の動作／機能に対応する第１命令（例えば、コード又はプログラム）を、ＨＤＬにおける１又は複数の動作／機能に対応する第２命令に翻訳し得る。一部のそのような例において、バイナリファイルが、第２命令に基づいて、均一なソフトウェアプラットフォームからコンパイル、生成、及び／又は、さもなければ出力される。いくつかの例において、図１６のＦＰＧＡ回路構成１６００は、バイナリファイルにアクセス及び／又はロードし得、その結果、図１６のＦＰＧＡ回路構成１６００は、１又は複数の動作／機能を遂行するように構成及び／又は構築される。例えば、バイナリファイルは、図１６のＦＰＧＡ回路構成１６００の構成及び／又は構造又はその一部を生じさせるために、ビットストリーム（例えば、１又は複数のコンピュータ可読ビット、１又は複数の機械可読ビットなど）、データ（例えば、コンピュータ可読データ、機械可読データなど）、及び／又は、図１６のＦＰＧＡ回路構成１６００からアクセス可能である機械可読命令によって実装され得る。
【0103】
図１６のＦＰＧＡ回路構成１６００は、例示的な構成回路構成１６０４及び／又は外部ハードウェア１６０６との間でデータを取得及び／又は出力するために、例示的な入力／出力（Ｉ／Ｏ）回路構成１６０２を含む。例えば、構成回路構成１６０４は、ＦＰＧＡ回路構成１６００又はその一部を構成するために、ビットストリーム、データ、及び／又は機械可読命令によって実装され得るバイナリファイルを取得し得るインタフェース回路構成によって実装され得る。いくつかのそのような例において、構成回路構成１６０４は、ユーザ、機械（例えば、バイナリファイルを生成するための人工知能／機械学習（ＡＩ／ＭＬ）モデルを実装し得るハードウェア回路構成（例えば、プログラマブル又は専用回路構成）など、及び／又は、それらの任意の組み合わせ）から、バイナリファイルを取得し得る。いくつかの例において、外部ハードウェア１６０６は、外部ハードウェア回路構成によって実装され得る。例えば、外部ハードウェア１６０６は、図１５のマイクロプロセッサ１５００によって実装され得る。
【0104】
ＦＰＧＡ回路構成１６００はまた、例示的な論理ゲート回路構成１６０８、複数の例示的な構成可能相互接続１６１０、及び、例示的な記憶回路構成１６１２のアレイを含む。論理ゲート回路構成１６０８及び構成可能相互接続１６１０は図９～図１３の機械可読命令及び／又は他の望ましい動作の少なくとも一部に対応し得る１又は複数の動作／機能をインスタンス化するように構成可能である。図１６に示される論理ゲート回路構成１６０８は、ブロック又はグループ単位で組み立てられる。各ブロックは、論理回路内に構成されてもよい半導体ベースの電気構造を含む。いくつかの例において、電気構造は、論理回路の基本的な構成ブロックを提供する論理ゲート（例えば、Ａｎｄゲート、Ｏｒゲート、Ｎｏｒゲートなど）を含む。電気制御可能スイッチ（例えば、トランジスタ）は、論理ゲート回路構成１６０８の各々に存在し、電気構造及び／又は論理ゲートの構成が回路を形成して望ましい動作／機能を遂行することを可能にする。論理ゲート回路構成１６０８は、ルックアップテーブル（ＬＵＴ）、レジスタ（例えば、フリップフロップもしくはラッチ）、マルチプレクサなどの他の電気構造を含んでもよい。
【0105】
図示される例の構成可能相互接続１６１０は、望ましい論理回路をプログラムするように論理ゲート回路構成１６０８のうちの１又は複数の間の１又は複数の接続をアクティブ化又は非アクティブ化するために、（例えば、ＨＤＬ命令言語を使用して）プログラムすることによって状態が変更され得る電気制御可能スイッチ（例えば、トランジスタ）を含み得る導電性経路、トレース、ビア、又は同様のものである。
【0106】
図示される例の記憶回路構成１６１２は、対応する論理ゲートによって遂行される動作のうちの１又は複数の結果を記憶するように構築される。記憶回路構成１６１２は、レジスタなどによって実装されてもよい。図示される例では、記憶回路構成１６１２は、アクセスを容易にし、かつ実行速度を高めるために論理ゲート回路構成１６０８の間に分散される。
【0107】
図１６の例示的なＦＰＧＡ回路構成１６００はまた、例示的な専用動作回路構成１６１４を含む。この例では、専用動作回路構成１６１４は、フィールドでそれらの機能をプログラムする必要性を回避するように一般的に使用される機能を実装するために呼び出されてもよい特殊目的用回路構成１６１６を含む。このような特殊目的用回路構成１６１６の例は、メモリ（例えば、ＤＲＡＭ）コントローラ回路構成、ＰＣＩｅコントローラ回路構成、クロック回路構成、トランシーバ回路構成、メモリ、及び乗算器－累算器回路構成を含む。他の種類の特殊目的用回路構成が存在してもよい。いくつかの例において、ＦＰＧＡ回路構成１６００はまた、例示的なＣＰＵ１６２０及び／又は例示的なＤＳＰ１６２２などの例示的な汎用プログラマブル回路構成１６１８を含んでもよい。ＧＰＵ、ＸＰＵなど、他の動作を遂行するためにプログラムされ得る他の汎用プログラマブル回路構成１６１８が追加的又は代替的に存在し得る。
【0108】
図１５及び図１６は、図１４のプログラマブル回路構成１４１２の２つの例示的な実装を示すが、多くの他のアプローチが想定される。例えば、ＦＰＧＡ回路構成は、図１５の例示的なＣＰＵ１６２０のうちの１又は複数などのオンボードＣＰＵを含み得る。したがって、図１４のプログラマブル回路構成１４１２は、少なくとも図１５の例示的なマイクロプロセッサ１５００及び図１６の例示的なＦＰＧＡ回路構成１６００を組み合わせることによって追加的に実装され得る。いくつかのそのようなハイブリッドの例において、図１５の１又は複数のコア１５０２は、第１の動作／機能を遂行するために図９～図１３のフローチャートによって表される機械可読命令の第１部分を実行し得、図１６のＦＰＧＡ回路構成１６００は、図９～図１３のフローチャートによって表される機械可読命令の第２部分に対応する第２動作／機能を遂行するよう構成及び／又は構築され得、及び／又は、ＡＳＩＣは、図９～図１３にフローチャートによって表される機械可読命令の第３部分に対応する第３動作／機能を遂行するよう構成及び／又は構築され得る。
【0109】
図８の回路構成の一部又は全部は、従って、同じ時間又は異なる時間にインスタンス化され得ることが理解されるべきである。例えば、図１５のマイクロプロセッサ１５００の同一及び／又は異なる部分は、同じ時間及び／又は異なる時間に機械可読命令の一部を実行するためにプログラムされ得る。いくつかの例において、図１６のＦＰＧＡ回路構成１６００の同一及び／又は異なる部分は、同じ時間及び／又は異なる時間において機械可読命令の一部に対応する動作／機能を遂行するように構成及び／又は構築され得る。
【0110】
いくつかの例において、図８の回路構成の一部又は全部は、例えば、同時に及び／又は連続して実行する１又は複数のスレッドにおいてインスタンス化され得る。例えば、図１５のマイクロプロセッサ１５００は、同時に及び／又は連続的に実行する１又は複数のスレッドにおいて機械可読命令を実行し得る。いくつかの例において、図１６のＦＰＧＡ回路構成１６００は、同時及び／又は連続的に動作／機能を実行するよう構成及び／又は構築され得る。また、いくつかの例において、図８の回路構成の一部又は全部は、図１５のマイクロプロセッサ１５００内で実行する１又は複数の仮想マシン及び／又はコンテナ内で実装され得る。
【0111】
いくつかの例において、図１４のプログラマブル回路構成１４１２は、１又は複数のパッケージにあり得る。例えば、図１５のマイクロプロセッサ１５００、及び／又は、図１６のＦＰＧＡ回路構成１６００は１又は複数のパッケージであり得る。いくつかの例において、ＸＰＵは、１又は複数のパッケージにあり得る、図１４のプログラマブル回路構成１４１２によって実装され得る。例えば、ＸＰＵは、１パッケージにおけるＣＰＵ（例えば、図１５のマイクロプロセッサ１５００、図１６のＣＰＵ１６２０など）、別のパッケージにおけるＤＳＰ（例えば、図１６のＤＳＰ１６２２）、更なる別のパッケージにおけるＧＰＵ、及び、なお更に別のパッケージにおけるＦＰＧＡ（例えば、図１６のＦＰＧＡ回路構成１６００）を含み得る。
【0112】
上記から、較正される参照ファイバブロックをどれだけ移動する必要があるかを低減することによって、既存の較正技術よりはるかに小さい時間でファイバ較正プロセスを完了することを可能にする例示的なシステム、装置、製品、及び、方法が開示されていることが理解される。具体的には、いくつかの例において、（例えば、横（Ｘ）軸及び鉛直（Ｚ）軸に沿って参照ファイバブロックを移動することなく）ＸＹＺ座標系の３つの軸の１つのみに沿って参照ファイバブロックを移動しながら、ファイバ較正プロセスが達成され得る。これは、コアの１又は複数の線形アレイを有するマルチコア光ファイバを用いて参照ファイバブロックを実装することによって可能となる。本明細書において開示される例はまた、既存のレンズアライメントプロセスを用いて可能でない手段で、異なる生産ユニットの光学コンポーネントの変動を補償することを可能にすることによって、（ファイバ較正プロセスの後の）レンズアライメントプロセスを改善する。具体的には、参照ファイバブロックにおけるマルチコアの線形アレイは、異なる生産ユニット間のレンズ、レーザ、及び／又は他の要素における変動に関わらず、レンズについての有利な（例えば、最適な）位置を補間することを可能にする複数のデータポイントを提供する。開示されるシステム、装置、製品、及び方法は、従って、コンピュータ又は他の電子及び／又は機械デバイスなどの機械の動作における１又は複数の改善に関連する。
【0113】
その更なる例及び組み合わせは、以下を含む。
【0114】
例１は、インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置を含む。
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置を含む。
【0115】
例２は、例１の装置を含み、前記マルチコア光ファイバは参照ファイバブロックに関連付けられ、前記プログラマブル回路構成は、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定するためのものである。
【0116】
例３は、例２の装置を含み、前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて前記参照ファイバブロックについての前記較正位置を決定するためのものであり、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する。
【0117】
例４は、例１の装置を含み、前記プログラマブル回路構成は：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う。
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う。
【0118】
例５は、例４の装置を含み、前記プログラマブル回路構成は：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される。
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される。
【0119】
例６は、例５の装置を含み、前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記プログラマブル回路構成は：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する。
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する。
【0120】
例７は、例４の装置を含み、前記プログラマブル回路構成は、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する。
【0121】
例８は、例１の装置を含み、前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記レンズの取り付けを促進するために、前記レンズを前記最終位置へ移動させる。
【0122】
例９は、マルチコア光ファイバを更に備える、例１の装置を含む。
【0123】
例１０は、例９の装置を含み、前記コアの線形アレイは、前記マルチコア光ファイバの断面にわたって第１方向に延在する第１線形アレイであり、前記マルチコア光ファイバは、前記第１方向を横切る第２方向に延在するコアの第２線形アレイを含む。
【0124】
例１１は、例９の装置を含み、コアの線形アレイにおけるコアの隣接するものは、３５μｍ又はより小さい間隔を空けている。
【0125】
例１２は、プログラマブル回路構成に少なくとも：
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を含む非一時的機械可読記憶媒体を含む。
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を含む非一時的機械可読記憶媒体を含む。
【0126】
例１３は、例１２の非一時的機械可読記憶媒体を含み、前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記命令は、前記プログラマブル回路構成に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定することを行わせる。
【0127】
例１４は、例１３の非一時的機械可読記憶媒体を含み、前記命令は、前記プログラマブル回路構成に、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定することを行わせ、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する。
【0128】
例１５は、例１２の非一時的機械可読記憶媒体を含み、前記命令は、前記プログラマブル回路構成に：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる。
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる。
【0129】
例１６は、例１５の非一時的機械可読記憶媒体を含み、前記命令は、前記プログラマブル回路構成に：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される。
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される。
【0130】
例１７は、例１６の非一時的機械可読記憶媒体を含み、前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記命令は、前記プログラマブル回路構成に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定すること；
前記他の経路についての他の最高ピークパワーを決定すること、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定すること；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定すること
を行わせる。
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定すること；
前記他の経路についての他の最高ピークパワーを決定すること、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定すること；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定すること
を行わせる。
【0131】
例１８は、例１５の非一時的機械可読記憶媒体を含み、前記命令は、前記プログラマブル回路構成に、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間することを行わせる。
【0132】
例１９は、マルチコア光ファイバに対してレンズが移動されながら、マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングする段階、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法を含む。
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法を含む。
【0133】
例２０は、例１９の方法を含み、前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記方法は更に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定する段階を備える。
【0134】
例２１は、例２０の方法を含み、前記フォトニック集積回路に対する、前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出された異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定する段階を更に備え、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する。
【0135】
例２２は、例１９の方法を含み、前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定する段階；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える。
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える。
【0136】
例２３は、例２２の方法を含み、ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定する段階；及び
前記経路についての最高ピークパワーを決定する段階、前記最高ピークパワーは、前記光パワー出力について検出される最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
を更に備える。
前記経路についての最高ピークパワーを決定する段階、前記最高ピークパワーは、前記光パワー出力について検出される最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
を更に備える。
【0137】
例２４は、例２３の方法を含み、前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記方法は更に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定する段階；
前記他の経路についての他の最高ピークパワーを決定する段階、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定する段階；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する段階、
を備える。
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定する段階；
前記他の経路についての他の最高ピークパワーを決定する段階、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定する段階；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する段階、
を備える。
【0138】
例２５は、例２２の方法を含み、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する段階を更に備える。
【0139】
例２６は、インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバの異なるコアを通じて検出される異なるピークパワーを決定すること、前記異なるコアの各々は、ＸＹＺ座標系の第１軸に沿って延在し、前記コアは、前記ＸＹＺ座標系の第２軸及び第３軸に対応する２次元に分散され、前記第１軸は前記第２及び前記第３軸に直交し、前記第２軸は前記第３軸に直交し、前記異なるピークパワーは、レンズを通過するフォトニック集積回路からの光に基づいて前記異なるコアを通じて検出され、前記異なるピークパワーは、前記第１軸、前記第２軸、又は前記第３軸の１つだけに沿った前記マルチコアファイバの移動に基づく；及び
前記異なるピークパワーに基づいて、前記フォトニック集積回路に対して前記レンズについての最終位置を決定すること
のための前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置を含む。
機械可読命令；及び
マルチコア光ファイバの異なるコアを通じて検出される異なるピークパワーを決定すること、前記異なるコアの各々は、ＸＹＺ座標系の第１軸に沿って延在し、前記コアは、前記ＸＹＺ座標系の第２軸及び第３軸に対応する２次元に分散され、前記第１軸は前記第２及び前記第３軸に直交し、前記第２軸は前記第３軸に直交し、前記異なるピークパワーは、レンズを通過するフォトニック集積回路からの光に基づいて前記異なるコアを通じて検出され、前記異なるピークパワーは、前記第１軸、前記第２軸、又は前記第３軸の１つだけに沿った前記マルチコアファイバの移動に基づく；及び
前記異なるピークパワーに基づいて、前記フォトニック集積回路に対して前記レンズについての最終位置を決定すること
のための前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置を含む。
【0140】
例２７は、例２６の装置を含み、前記異なるピークパワーは、前記第１軸のみに沿った前記マルチコアファイバの移動に基づく。
【0141】
例２８は、例２７の装置を含み、前記異なるピークパワーの異なるセットは、前記第１軸に沿って異なる固定位置において、前記マルチコアファイバに対してレンズを移動しながら検出される。
【0142】
以下の請求項は、本明細書において、この参照によってこの詳細な説明に組み込まれる。特定の例示的なシステム、装置、製品及び方法が本明細書において開示されているが、この特許の包含の範囲は、これに限定されない。反対に、この特許は、この特許請求の範囲内にわずかでも属するシステム、装置、製品、及び方法のすべてを包含する。
［他の可能な項目］
（項目１）
インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
（項目２）
前記マルチコア光ファイバは参照ファイバブロックに関連付けられ、前記プログラマブル回路構成は、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定するためのものである、項目１に記載の装置。
（項目３）
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて前記参照ファイバブロックについての前記較正位置を決定するためのものであり、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目２に記載の装置。
（項目４）
前記プログラマブル回路構成は：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う、
項目１に記載の装置。
（項目５）
前記プログラマブル回路構成は：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
項目４に記載の装置。
（項目６）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記プログラマブル回路構成は：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する、
項目５に記載の装置。
（項目７）
前記プログラマブル回路構成は、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する、項目４に記載の装置。
（項目８）
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記レンズの取り付けを促進するために、前記レンズを前記最終位置へ移動させる、項目１に記載の装置。
（項目９）
前記マルチコア光ファイバを更に備える、項目１に記載の装置。
（項目１０）
前記コアの線形アレイは、前記マルチコア光ファイバの断面にわたって第１方向に延在する第１線形アレイであり、前記マルチコア光ファイバは、前記第１方向を横切る第２方向に延在するコアの第２線形アレイを含む、項目９に記載の装置。
（項目１１）
前記コアの線形アレイにおける前記コアの隣接するものは、３５μｍ又はより小さい間隔を空けている、項目９に記載の装置。
（項目１２）
プログラマブル回路構成に少なくとも：
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を含む非一時的機械可読記憶媒体。
（項目１３）
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記命令は、前記プログラマブル回路構成に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定することを行わせる、項目１２に記載の非一時的機械可読記憶媒体。
（項目１４）
前記命令は、前記プログラマブル回路構成に、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定することを行わせ、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目１３に記載の非一時的機械可読記憶媒体。
（項目１５）
前記命令は、前記プログラマブル回路構成に：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる、項目１２に記載の非一時的機械可読記憶媒体。
（項目１６）
前記命令は、前記プログラマブル回路構成に：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
項目１５に記載の非一時的機械可読記憶媒体。
（項目１７）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記命令は、前記プログラマブル回路構成に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定すること；
前記他の経路についての他の最高ピークパワーを決定すること、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定すること；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定すること
を行わせる、項目１６に記載の非一時的機械可読記憶媒体。
（項目１８）
前記命令は、前記プログラマブル回路構成に、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間することを行わせる、項目１５に記載の非一時的機械可読記憶媒体。
（項目１９）
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングする段階、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法。
（項目２０）
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記方法は更に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定する段階を備える、項目１９に記載の方法。
（項目２１）
前記フォトニック集積回路に対する、前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出された異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定する段階を更に備える、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目２０に記載の方法。
（項目２２）
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定する段階；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義する段階、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える、項目１９に記載の方法。
（項目２３）
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定する段階；及び
前記経路についての最高ピークパワーを決定する段階、前記最高ピークパワーは、前記光パワー出力について検出される最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
を更に備える、項目２２に記載の方法。
（項目２４）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記方法は更に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定する段階；
前記他の経路についての他の最高ピークパワーを決定する段階、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定する段階；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する段階、
を備える、項目２３に記載の方法。
（項目２５）
前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する段階を更に備える、項目２２に記載の方法。
（項目２６）
インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバの異なるコアを通じて検出される異なるピークパワーを決定すること、前記異なるコアの各々は、ＸＹＺ座標系の第１軸に沿って延在し、前記コアは、前記ＸＹＺ座標系の第２軸及び第３軸に対応する２次元に分散され、前記第１軸は前記第２及び前記第３軸に直交し、前記第２軸は前記第３軸に直交し、前記異なるピークパワーは、レンズを通過するフォトニック集積回路からの光に基づいて前記異なるコアを通じて検出され、前記異なるピークパワーは、前記第１軸、前記第２軸、又は前記第３軸の１つだけに沿った前記マルチコアファイバの移動に基づく；及び
前記異なるピークパワーに基づいて、前記フォトニック集積回路に対して前記レンズについての最終位置を決定すること
のための前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
（項目２７）
前記異なるピークパワーは、前記第１軸のみに沿った前記マルチコアファイバの移動に基づく、項目２６に記載の装置。
（項目２８）
前記異なるピークパワーの異なるセットは、前記第１軸に沿って異なる固定位置において、前記マルチコアファイバに対してレンズを移動しながら検出される、項目２７に記載の装置。
［他の可能な項目］
（項目１）
インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
のために機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
（項目２）
前記マルチコア光ファイバは参照ファイバブロックに関連付けられ、前記プログラマブル回路構成は、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定するためのものである、項目１に記載の装置。
（項目３）
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて前記参照ファイバブロックについての前記較正位置を決定するためのものであり、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目２に記載の装置。
（項目４）
前記プログラマブル回路構成は：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定し；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定し；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義し、前記レンズの移動は前記ベクトルによって定義された経路に従う、
項目１に記載の装置。
（項目５）
前記プログラマブル回路構成は：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定し；及び
前記経路についての最高ピークパワーを決定し、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
項目４に記載の装置。
（項目６）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記プログラマブル回路構成は：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定し；
前記他の経路についての他の最高ピークパワーを決定し、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定し；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する、
項目５に記載の装置。
（項目７）
前記プログラマブル回路構成は、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する、項目４に記載の装置。
（項目８）
前記プログラマブル回路構成は、前記フォトニック集積回路に対する前記レンズの取り付けを促進するために、前記レンズを前記最終位置へ移動させる、項目１に記載の装置。
（項目９）
前記マルチコア光ファイバを更に備える、項目１に記載の装置。
（項目１０）
前記コアの線形アレイは、前記マルチコア光ファイバの断面にわたって第１方向に延在する第１線形アレイであり、前記マルチコア光ファイバは、前記第１方向を横切る第２方向に延在するコアの第２線形アレイを含む、項目９に記載の装置。
（項目１１）
前記コアの線形アレイにおける前記コアの隣接するものは、３５μｍ又はより小さい間隔を空けている、項目９に記載の装置。
（項目１２）
プログラマブル回路構成に少なくとも：
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングすること、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を決定すること
を行わせるための命令を含む非一時的機械可読記憶媒体。
（項目１３）
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記命令は、前記プログラマブル回路構成に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定することを行わせる、項目１２に記載の非一時的機械可読記憶媒体。
（項目１４）
前記命令は、前記プログラマブル回路構成に、前記フォトニック集積回路に対する前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出される異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定することを行わせ、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目１３に記載の非一時的機械可読記憶媒体。
（項目１５）
前記命令は、前記プログラマブル回路構成に：
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定すること；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定すること；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて前記コアの線形アレイに沿ってベクトルを定義すること、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を行わせる、項目１２に記載の非一時的機械可読記憶媒体。
（項目１６）
前記命令は、前記プログラマブル回路構成に：
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定すること；及び
前記経路についての最高ピークパワーを決定すること、前記最高ピークパワーは、前記光パワー出力について検出された最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
項目１５に記載の非一時的機械可読記憶媒体。
（項目１７）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記命令は、前記プログラマブル回路構成に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定すること；
前記他の経路についての他の最高ピークパワーを決定すること、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定すること；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定すること
を行わせる、項目１６に記載の非一時的機械可読記憶媒体。
（項目１８）
前記命令は、前記プログラマブル回路構成に、前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間することを行わせる、項目１５に記載の非一時的機械可読記憶媒体。
（項目１９）
マルチコア光ファイバに対してレンズが移動されながら、前記マルチコア光ファイバにおけるコアの線形アレイにおける異なるコアの光パワー出力をモニタリングする段階、前記光パワー出力は、フォトニック集積回路から放出され前記レンズを通過する光に基づく；及び
前記光パワー出力に基づいて、前記フォトニック集積回路に対する前記レンズについての最終位置を固定する段階
を備える方法。
（項目２０）
前記マルチコア光ファイバは、参照ファイバブロックに関連付けられ、前記方法は更に、第１方向における前記参照ファイバブロックの移動に基づいて、前記第１方向を横切る任意の方向における前記参照ファイバブロックの移動無しに、前記参照ファイバブロックについての較正位置を決定する段階を備える、項目１９に記載の方法。
（項目２１）
前記フォトニック集積回路に対する、前記参照ファイバブロックについての異なる深さ位置における前記コアの線形アレイに沿って検出された異なるピークパワー出力に基づいて、前記参照ファイバブロックについての前記較正位置を決定する段階を更に備える、前記異なる深さ位置は、前記第１方向に沿った異なるポイントに対応する、項目２０に記載の方法。
（項目２２）
前記コアの線形アレイにおける第１コアに関連付けられた第１ピークパワーに対応する第１レンズ位置を決定する段階；
前記コアの線形アレイにおける第２コアに関連付けられた第２ピークパワーに対応する第２レンズ位置を決定する段階；及び
前記第１レンズ位置及び前記第２レンズ位置に基づいて、前記コアの線形アレイに沿ってベクトルを定義する段階、前記レンズの移動は、前記ベクトルによって定義される経路に従う、
を更に備える、項目１９に記載の方法。
（項目２３）
ファイバコアオフセット距離における変化と、レンズオフセット距離における変化との比率を決定する段階；及び
前記経路についての最高ピークパワーを決定する段階、前記最高ピークパワーは、前記光パワー出力について検出される最高値に対応し、前記レンズについての前記最終位置は、前記比率及び前記最高ピークパワーに基づいて決定される、
を更に備える、項目２２に記載の方法。
（項目２４）
前記比率は第１比率であり、前記最高ピークパワーは第１最高ピークパワーであり、前記方法は更に：
前記レンズの他の経路に沿った他のファイバコアオフセット距離における変化と、前記他の経路の対応するものに沿った他のレンズオフセット距離における変化との他の比率を決定する段階；
前記他の経路についての他の最高ピークパワーを決定する段階、前記第１比率及び前記第１最高ピークパワーは、前記フォトニック集積回路からの第１距離における前記マルチコア光ファイバに関連付けられ、前記他の比率及び前記他の最高ピークパワーは、前記フォトニック集積回路からの他の距離における前記マルチコア光ファイバに関連付けられ、前記他の距離は前記第１距離と異なる；
前記第１比率及び前記他の比率に基づいて、及び、前記第１最高ピークパワー及び前記他の最高ピークパワーに基づいて、前記マルチコア光ファイバについての較正深さ位置を決定する段階；及び
前記マルチコア光ファイバが前記較正深さ位置に固定されるとき、前記レンズについての前記最終位置を決定する段階、
を備える、項目２３に記載の方法。
（項目２５）
前記第１ピークパワー及び前記第２ピークパワーのプロットにフィットする曲線上の最大ポイントに基づいて、前記第１レンズ位置及び前記第２レンズ位置の間の前記レンズについての前記最終位置を補間する段階を更に備える、項目２２に記載の方法。
（項目２６）
インタフェース回路構成；
機械可読命令；及び
マルチコア光ファイバの異なるコアを通じて検出される異なるピークパワーを決定すること、前記異なるコアの各々は、ＸＹＺ座標系の第１軸に沿って延在し、前記コアは、前記ＸＹＺ座標系の第２軸及び第３軸に対応する２次元に分散され、前記第１軸は前記第２及び前記第３軸に直交し、前記第２軸は前記第３軸に直交し、前記異なるピークパワーは、レンズを通過するフォトニック集積回路からの光に基づいて前記異なるコアを通じて検出され、前記異なるピークパワーは、前記第１軸、前記第２軸、又は前記第３軸の１つだけに沿った前記マルチコアファイバの移動に基づく；及び
前記異なるピークパワーに基づいて、前記フォトニック集積回路に対して前記レンズについての最終位置を決定すること
のための前記機械可読命令をインスタンス化すること又は実行することのうちの少なくとも１つのためのプログラマブル回路構成
を備える装置。
（項目２７）
前記異なるピークパワーは、前記第１軸のみに沿った前記マルチコアファイバの移動に基づく、項目２６に記載の装置。
（項目２８）
前記異なるピークパワーの異なるセットは、前記第１軸に沿って異なる固定位置において、前記マルチコアファイバに対してレンズを移動しながら検出される、項目２７に記載の装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【外国語明細書】