特許 6990317 撮像ユニット及び撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2021-12-07

(45)【発行日】2022-01-12

(54)【発明の名称】撮像ユニット及び撮像装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20220104BHJP

   H04N 5/335 20110101ALI20220104BHJP

【ＦＩ】

H01L27/146 D

H04N5/335

【請求項の数】 7

(21)【出願番号】P 2020539394

(86)(22)【出願日】2019-08-22

(86)【国際出願番号】 JP2019032894

(87)【国際公開番号】W WO2020045241

(87)【国際公開日】2020-03-05

【審査請求日】2021-01-13

(31)【優先権主張番号】P 2018163210

(32)【優先日】2018-08-31

(33)【優先権主張国・地域又は機関】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】306037311

【氏名又は名称】富士フイルム株式会社

(74)【代理人】

【識別番号】110002505

【氏名又は名称】特許業務法人航栄特許事務所

(72)【発明者】

【氏名】真弓 和也

【審査官】田邊 顕人

(56)【参考文献】

【文献】特開２００６－２６９７８４（ＪＰ，Ａ）

【文献】特開２０１５－０３２６５３（ＪＰ，Ａ）

【文献】国際公開第２０１６／１３２８８３（ＷＯ，Ａ１）

【文献】特開２０１２－０９５１７７（ＪＰ，Ａ）

【文献】特開２００３－２４３６３７（ＪＰ，Ａ）

【文献】特開２００４－３３５６２８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３４５８６２（ＵＳ，Ａ１）

【文献】特開２００３－０６８９３１（ＪＰ，Ａ）

【文献】特開２０１４－１４５６２３（ＪＰ，Ａ）

【文献】特開２０１４－０１７３３４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０２５２６３４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２７／１４６

Ｈ０４Ｎ ５／３３５

(57)【特許請求の範囲】

【請求項1】

撮像素子チップと、
前記撮像素子チップが載置されたパッケージ基板と、
前記撮像素子チップの受光面とは反対側の裏面と、前記パッケージ基板の前記撮像素子チップの載置面とを接着する接着部材と、
前記パッケージ基板の前記載置面と反対側の裏面に接着された回路基板と、を備え、
前記接着部材は、前記撮像素子チップの中心部分と接着する中心接着部と、前記撮像素子チップの前記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されており、
前記周辺接着部は、その外周縁が前記撮像素子チップの周縁に対応する環状の領域に形成されている撮像ユニット。

【請求項2】

請求項１記載の撮像ユニットであって、
前記撮像素子チップの中心を基準としたときの前記受光面の周縁の位置における像高を基準像高とした場合に、前記中心接着部は、前記基準像高の４５％の像高となる位置よりも内側の領域にあり、前記周辺接着部は、前記基準像高の８５％の像高となる位置から前記撮像素子チップの前記周縁までの領域にある撮像ユニット。

【請求項3】

請求項１又は２記載の撮像ユニットであって、
前記撮像素子チップの中心を基準としたときの前記受光面の周縁の位置における像高を基準像高とした場合に、前記中心接着部及び前記周辺接着部は、前記基準像高の５０％の像高となる位置から基準像高の８０％の像高となる位置の間には設けられていない、撮像ユニット。

【請求項4】

撮像素子チップと、
前記撮像素子チップが載置されたパッケージ基板と、
前記撮像素子チップの受光面とは反対側の裏面と、前記パッケージ基板の前記撮像素子チップの載置面とを接着する接着部材と、
前記パッケージ基板の前記載置面と反対側の裏面に接着された回路基板と、を備え、
前記接着部材は、前記撮像素子チップの中心部分と接着する中心接着部と、前記撮像素子チップの前記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されており、
前記周辺接着部は、その外周縁が前記撮像素子チップの周縁と一致する前記撮像素子チップの４つの角部の領域に形成されている撮像ユニット。

【請求項5】

請求項４記載の撮像ユニットであって、
前記撮像素子チップの中心を基準としたときの前記受光面の周縁の位置における像高を基準像高とした場合に、前記中心接着部は、前記基準像高の４５％の像高となる位置よりも内側の領域にあり、前記周辺接着部は、前記撮像素子チップの前記周縁から前記基準像高の５５％の像高となる位置までの領域にある撮像ユニット。

【請求項6】

請求項５記載の撮像ユニットであって、
前記受光面に垂直な方向からみた状態における前記周辺接着部の面積は、前記撮像素子チップの前記周縁から前記基準像高が８５％の像高となる位置までの環状領域の面積と同じである撮像ユニット。

【請求項7】

請求項１～６のいずれか１項記載の撮像ユニットを備える撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像ユニット及び撮像装置に関する。

【背景技術】

【0002】

ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ ＯＸｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の撮像素子の高解像度化に伴い、デジタルスチルカメラ、デジタルビデオカメラ、スマートフォン等の携帯電話機、タブレット端末、又は内視鏡等の撮像機能を有する情報機器の需要が急増している。なお、以上のような撮像機能を有する電子機器を撮像装置と称する。

【0003】

撮像装置は、半導体チップである撮像素子チップと、この撮像素子チップを収容するパッケージと、このパッケージが実装される回路基板と、を含む撮像ユニットを備える。

【0004】

特許文献１には、撮像素子チップの裏面中央部とパッケージ基板とが接着される構成と、撮像素子チップの受光面側の４つのコーナー部とパッケージ基板とが接着される構成と、が開示されている。

【0005】

特許文献２には、撮像素子チップが載置されるパッケージ基板の載置面に凹部が形成され、この凹部内に充填された接着剤によって、撮像素子チップとパッケージ基板とが接着される構成が開示されている。

【先行技術文献】

【特許文献】

【0006】

【文献】日本国特開２０１７－１３９２５８号公報

【文献】日本国特開２００８－０９８２６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

半導体チップを収容するパッケージ基板を回路基板に実装する際には、パッケージ基板と回路基板とを半田によって電気的に接続する工程において、ユニットが高温状態に置かれる。この工程の終了後、ユニットの温度が低下すると、ユニットの構成部品の線膨張係数の違いによって、バイメタル効果による反りが発生する。

【0008】

半導体チップが撮像素子チップである場合には、バイメタル効果による反りによって撮像素子チップの受光面の平坦性が確保できなくなる。このように受光面が反ると、受光面の周辺においては焦点がずれることになり、撮像画質に影響を与える。撮像素子チップのサイズが例えばフルサイズ等のように大きい場合には、バイメタル効果による反りへの対策が特に重要となる。特許文献１、２では、こういった撮像素子チップの反りの課題については認識していない。

【0009】

本発明は、上記事情に鑑みてなされたものであり、撮像素子チップの反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明の撮像ユニットは、撮像素子チップと、上記撮像素子チップが載置されたパッケージ基板と、上記撮像素子チップの受光面とは反対側の裏面と、上記パッケージ基板の上記撮像素子チップの載置面とを接着する接着部材と、上記パッケージ基板の上記載置面と反対側の裏面に接着された回路基板と、を備え、上記接着部材は、上記撮像素子チップの中心部分と接着する中心接着部と、上記撮像素子チップの上記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されているものである。

【発明の効果】

【0012】

本発明によれば、撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。

【図2】図１に示すデジタルカメラ１００における撮像ユニット５０の断面模式図である。

【図3】図１に示すデジタルカメラ１００における撮像ユニット５０を模式的に示す分解斜視図である。

【図4】図２及び図３に示す撮像ユニット５０の撮像素子チップ１を受光面１０とは反対側の裏面側から受光面１０に垂直な方向に見た平面模式図である。

【図5】図４に示す周辺部分１Ｂの形状の第一の変形例を示す図である。

【図6】図４に示す周辺部分１Ｂの形状の第二の変形例を示す図である。

【図7】シミュレーションにおいて撮像素子チップ１の裏面に設定した像高を説明するための模式図である。

【図8】検証例Ａの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図9】検証例Ｂの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図10】検証例Ｃの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図11】検証例Ｄの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図12】検証例Ｅの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図13】検証例Ｆの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。

【図14】比較検証例Ｇ１の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。

【図15】比較検証例Ｇ２の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。

【図16】比較検証例Ｇ３の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。

【図17】比較検証例Ｇ４の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。

【図18】検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４における撮像素子チップ１の像高毎の反り量をシミュレーションした結果を示す図である。

【図19】図１８に示した結果のうちの５０％像高と８０％像高における各検証例の反り量をまとめた図である。

【図20】検証例Ａ、Ｃ、Ｅにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。

【図21】検証例Ｂ、Ｄ、Ｆにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。

【発明を実施するための形態】

【0014】

図１は、本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。

【0015】

図１に示すデジタルカメラ１００は、撮像レンズ４１と、絞り４２と、レンズ駆動部４３と、絞り駆動部４４と、レンズ制御部４５と、を有するレンズ装置４０を備える。

【0016】

レンズ装置４０は、デジタルカメラ１００本体に着脱可能なものであってもよいし、デジタルカメラ１００本体と一体化されたものであってもよい。

【0017】

撮像レンズ４１は光軸方向に移動可能なフォーカスレンズ又はズームレンズ等を含む。

【0018】

レンズ装置４０のレンズ制御部４５は、デジタルカメラ１００のシステム制御部１１と有線又は無線によって通信可能に構成される。

【0019】

レンズ制御部４５は、システム制御部１１からの指令にしたがい、レンズ駆動部４３を介して撮像レンズ４１に含まれるフォーカスレンズを駆動してフォーカスレンズの主点の位置を変更したり、絞り駆動部４４を介して絞り４２の開口量を制御したりする。

【0020】

デジタルカメラ１００は、更に、撮像光学系を通して被写体を撮像するための撮像ユニット５０と、システム制御部１１と、操作部１４と、を備える。

【0021】

撮像ユニット５０は、ＣＣＤ型イメージセンサ又はＣＭＯＳ型イメージセンサ等の撮像素子５１と、撮像素子５１が実装された回路基板５２と、を備える。

【0022】

撮像素子５１は、複数の画素が二次元状に配置された受光面（後述の図３の受光面１０）を有し、撮像光学系によってこの受光面１０に結像される被写体像をこの複数の画素によって電気信号（画素信号）に変換して出力する。

【0023】

システム制御部１１は、撮像素子５１を駆動し、レンズ装置４０の撮像光学系を通して撮像した被写体像を撮像画像信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。

【0024】

システム制御部１１は、デジタルカメラ１００全体を統括制御するものであり、ハードウェア的な構造は、プログラムを実行して処理を行う各種のプロセッサである。

【0025】

各種のプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｓｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＰＬＤ）、又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。これら各種のプロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。

【0026】

システム制御部１１は、各種のプロセッサのうちの１つで構成されてもよいし、同種又は異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡの組み合わせ又はＣＰＵとＦＰＧＡの組み合わせ）で構成されてもよい。

【0027】

更に、このデジタルカメラ１００の電気制御系は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｓｅｓｓ Ｍｅｍｏｒｙ）から構成されるメインメモリ１６と、メインメモリ１６へのデータ記憶及びメインメモリ１６からのデータ読み出しの制御を行うメモリ制御部１５と、撮像ユニット５０から出力される撮像画像信号に対しデジタル信号処理を行ってＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）形式等の各種フォーマットにしたがった撮像画像データを生成するデジタル信号処理部１７と、記憶媒体２１へのデータ記憶及び記憶媒体２１からのデータ読み出しの制御を行う外部メモリ制御部２０と、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ又は液晶ディスプレイ等で構成される表示部２３と、表示部２３の表示を制御する表示制御部２２と、を備える。

【0028】

図２は、図１に示すデジタルカメラ１００における撮像ユニット５０の断面模式図である。図３は、図１に示すデジタルカメラ１００における撮像ユニット５０を模式的に示す分解斜視図である。

【0029】

図２及び図３に示すように、撮像ユニット５０は、撮像素子５１と、撮像素子５１の背面に接着された回路基板５２と、を備える。

【0030】

撮像素子５１は、矩形板状又は円形板状等の板状（図２及び図３の例では矩形板状）の底部２ａと、底部２ａの端部に立設された矩形枠状又は円形枠状等の枠状（図２及び図３の例では矩形枠状）の壁部２ｂと、を有するパッケージ基板２を備える。パッケージ基板２は、壁部２ｂで囲まれる部分に凹部２ｃを有する構成である。

【0031】

撮像素子５１は、更に、パッケージ基板２の凹部２ｃの底面２ｄに固定された撮像素子チップ１と、パッケージ基板２の壁部２ｂの上面に接着剤４により固定され、パッケージ基板２の凹部２ｃを塞いで撮像素子チップ１を封止する樹脂又はガラス等の透光性部材で構成された保護カバー３と、を備える。パッケージ基板２の底面２ｄは撮像素子チップ１が載置される載置面を構成する。

【0032】

撮像素子チップ１は、フォトダイオード等の光電変換素子、及び、光電変換素子に蓄積された電荷を信号に変換して読み出す読み出し回路等が形成された受光面１０を含む半導体チップである。撮像素子チップ１は、平面形状が矩形であり、ダイボンド材として用いられる樹脂等の接着部材５によってパッケージ基板２の底面２ｄに接着されている。撮像素子チップ１の半導体基板は、例えばシリコンによって構成されている。

【0033】

詳細は後述するが、接着部材５は、撮像素子チップ１の中心部分と接着する中心接着部５ａと、撮像素子チップ１におけるこの中心部分から離間した周辺部分と接着する周辺接着部５ｂと、によって構成されている。接着部材５の線膨張係数は、パッケージ基板２及び回路基板５２よりも大きい。

【0034】

パッケージ基板２は、アルミナセラミック等の絶縁材料で構成されたもの、又は、タングステン等の導電性部材からなる導電層とアルミナセラミック等の絶縁材料からなる絶縁層とが積層された多層構造のもの等が用いられる。パッケージ基板２の線膨張係数は、撮像素子チップ１の線膨張係数よりも大きい。

【0035】

パッケージ基板２の凹部２ｃの底面２ｄには、図示省略の多数の端子が形成されており、これら端子と、撮像素子チップ１に形成されている電極パッドとが図示省略の導電性ワイヤ等によって電気的に接続されている。また、パッケージ基板２の保護カバー３が固定される側と反対側の背面２ｅには、パッケージ基板２の凹部２ｃの底面２ｄに形成された各端子と電気的に接続された端子が露出している。

【0036】

回路基板５２は、パッケージ基板２の背面２ｅに、複数の導電性部材７によって接着されて固定されている。パッケージ基板２のこの背面２ｅに露出した上記の複数の端子の各々に、この導電性部材７が接触している。

【0037】

導電性部材７は、接着機能を持つ導電性材料で構成されていればよく、例えば、鉛と錫の合金からなるハンダ又は錫と銅の合金からなるハンダ等が用いられる。

【0038】

回路基板５２は板状の部材である。回路基板５２には、撮像素子チップ１を駆動する回路及び撮像素子チップ１から出力される信号を処理する回路等が形成されている。回路基板５２のパッケージ基板２と固定されている側の面５２ａには、導電性部材７と接触する位置に、これら回路の端子が形成されている。したがって、回路基板５２に含まれる回路の端子と、パッケージ基板２の背面に形成された端子とは、導電性部材７によって電気的に接続されている。

【0039】

回路基板５２は、例えばガラスエポキシ樹脂と銅等を含んで構成されており、その線膨張係数は、パッケージ基板２の線膨張係数よりも大きい。回路基板５２とパッケージ基板２の線膨張係数の差が、上述したバイメタル効果による撮像素子チップ１の反りを招く主要因となる。

【0040】

図４は、図２及び図３に示す撮像ユニット５０の撮像素子チップ１を受光面１０とは反対側の裏面側から受光面１０に垂直な方向に見た平面模式図である。図４には、接着部材５の中心接着部５ａと接着する撮像素子チップ１の中心部分１Ａと、接着部材５の周辺接着部５ｂと接着する撮像素子チップ１の周辺部分１Ｂと、撮像素子チップ１の周縁１Ｃと、撮像素子チップ１の中心１Ｐとが示されている。中心１Ｐは、受光面１０の中心と一致している。

【0041】

中心部分１Ａは、撮像素子チップ１の裏面における中心１Ｐを中心とした矩形状、多角形状、又は円形状等の領域である。図４の例においては、中心部分１Ａは矩形状となっている。中心部分１Ａは、中心１Ｐを通り且つ撮像素子チップ１の長辺に沿う方向に延びる直線に対して線対称であり、且つ、中心１Ｐを通り且つ撮像素子チップ１の短辺に沿う方向に延びる直線に対して線対称の領域であることが望ましい。

【0042】

周辺部分１Ｂは、撮像素子チップ１の裏面における中心部分１Ａから離間した領域であって、周縁１Ｃに隣接する領域である。図４の例では、周辺部分１Ｂは、周縁１Ｃに沿って延びる環状（図４の例では四角の枠状）の領域であり、周辺部分１Ｂの外周縁が周縁１Ｃと一致している。

【0043】

発明者は、検証の結果、撮像ユニット５０における接着部材５を、以上の構成の中心部分１Ａと接着する上記の中心接着部５ａと、以上の構成の周辺部分１Ｂと接着する上記の周辺接着部５ｂと、によって構成することで、上記のバイメタル効果によって生じる撮像素子チップ１の反りを低減できることを見出した。

【0044】

撮像素子チップ１の中心部分１Ａと周辺部分１Ｂが接着部材５によってパッケージ基板２に接着されることで、撮像素子チップ１の裏面には、パッケージ基板２と接着されている接着領域と、パッケージ基板２と接着されていない非接着領域と、パッケージ基板２と接着されている接着領域とが、中心１Ｐから周縁１Ｃに向かって並ぶことになる。

【0045】

撮像素子チップ１の反りは、パッケージ基板２と接着されていることで生じ得る。つまり、接着部材５そのものが反りを生じさせ得る応力の発生原因となる。

【0046】

実際に、撮像素子チップ１における中心１Ｐから所定距離ｒ離れた位置での反り量は、パッケージ基板２と接着された接着領域（中心部分１Ａと周辺部分１Ｂ）においては所定距離ｒの二乗に比例し、パッケージ基板２と接着されていない非接着領域（中心部分１Ａと周辺部分１Ｂ以外の部分）においては所定距離ｒに比例することが、後述する図１８のシミュレーションの結果から明らかになっている。

【0047】

撮像素子チップ１においては、撮像素子チップ１の中心１Ｐを基準としたときの受光面１０の周縁の位置における像高を基準像高とした場合に、基準像高の５０％付近の像高となる位置における反り量と、基準像高の８０％付近の像高となる位置における反り量を小さくすることが、撮像画像の品質低下を防ぐ上で重要となる。

【0048】

したがって、基準像高の５０％付近の像高となる位置から基準像高の８０％付近の像高となる位置の間には接着領域を設けないようにすることで、撮像画像の品質低下を最も効果的に防ぐことができる。具体的には、図４に示す中心部分１Ａは、基準像高の４５％以下の像高となる位置よりも内側（中心１Ｐ側）の領域とすることが好ましく、図４に示す周辺部分１Ｂは、基準像高の８５％以上の像高となる位置から撮像素子チップ１の周縁１Ｃまでの領域とするのが好ましい。

【0049】

また、発明者は、検証の結果、図４に示す周辺部分１Ｂを、中心部分１Ａを取り囲む環状の領域ではなく、撮像素子チップ１の４つの角部とすることでも、バイメタル効果によって生じる撮像素子チップ１の反りを低減できることを見出した。撮像素子チップ１の角部とは、周縁１Ｃの角に隣接し且つこの角から延びる周縁１Ｃの２辺に接する矩形状、多角形状、又は円形状等の領域を言う。

【0050】

図５は、図４に示す周辺部分１Ｂの形状の第一の変形例を示す図である。図５に示す例では、撮像素子チップ１の４つの角部の各々が周辺部分１Ｂとなっている。図５では、撮像素子チップ１の角部が、周縁１Ｃの角を含む矩形状である例を示している。

【0051】

図６は、図４に示す周辺部分１Ｂの形状の第二の変形例を示す図である。図６に示す例では、撮像素子チップ１の４つの角部の各々が周辺部分１Ｂとなっている。図６では、撮像素子チップ１の角部が、周縁１Ｃの角を含むＬ字状である例を示している。

【0052】

図５及び図６に示す変形例においては、周辺部分１Ｂ同士が離間しており、隣接する周辺部分１Ｂ同士の間に非接着領域が存在する。このため、基準像高の８０％の像高となる位置において、接着領域が存在する範囲は、図４に示す例よりも少なくすることができる。したがって、少なくとも、基準像高の５０％付近の像高となる位置には接着領域が存在しないようにすることで、撮像画像の品質低下を最も効果的に防ぐことができる。

【0053】

具体的には、図５及び図６に示す中心部分１Ａは、基準像高の４５％以下の像高となる位置よりも内側の領域とすることが好ましく、図５及び図６に示す周辺部分１Ｂは、基準像高の５５％の像高となる位置から撮像素子チップ１の周縁１Ｃまでの間の領域に設けることが好ましい。

【0054】

また、図５及び図６に示す４つの周辺部分１Ｂの面積の合計値は、図４に示す周辺部分１Ｂの面積と同じにすることが好ましい。上述したように、図４に示す周辺部分１Ｂは、基準像高の８５％以上の像高となる位置から撮像素子チップ１の周縁１Ｃまでの領域であるため、図５及び図６に示す４つの周辺部分１Ｂの面積の合計値は、周縁１Ｃから基準像高の８５％以上の像高となる位置までの領域の面積と同じとすることが好ましい。

【0055】

以下では、撮像ユニット５０における撮像素子チップ１の反り量を、有限要素法を用いたシミュレーションにより検証した結果を説明する。

【0056】

図７は、シミュレーションにおいて撮像素子チップ１の裏面に設定した像高を説明するための模式図である。本シミュレーションにおいては、撮像素子チップ１の中心１Ｐを基準としたときの受光面１０の周縁の位置における像高を基準像高としている。

【0057】

撮像素子チップ１の周縁１Ｃの位置における像高は、基準像高の１０３％となっている。図７に示す矩形枠Ｚ１の位置における像高は、基準像高の９２％となっている。図７に示す矩形枠Ｚ２の位置における像高は、基準像高の８０％となっている。図７に示す矩形枠Ｚ３の位置における像高は、基準像高の６５％となっている。図７に示す矩形枠Ｚ４の位置における像高は、基準像高の４５％となっている。

【0058】

周縁１Ｃ、受光面１０、矩形枠Ｚ１、矩形枠Ｚ２、矩形枠Ｚ３、及び矩形枠Ｚ４の各々の外形は、中心１Ｐを中心とする相似形となっている。撮像素子チップ１の裏面における矩形枠Ｚ４の内側の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ４と矩形枠Ｚ３の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ３と矩形枠Ｚ２の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ２と矩形枠Ｚ１の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ１と周縁１Ｃの間の領域の面積と、は同じになっている。

【0059】

撮像ユニット５０の撮像素子チップ１の裏面における接着部材５と接着する領域の構成として、図４に示した構成に相当する検証例Ａ、Ｂと、図５に示した構成に相当する検証例Ｃ、Ｄと、図６に示した構成に相当する検証例Ｅ、Ｆと、比較検証例Ｇ１～Ｇ４について、撮像素子チップ１の反り量をシミュレーションした。検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４を含む全ての検証例において、接着部材５の材料物性値は同一とした。

【0060】

図８は、検証例Ａの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ａでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、矩形枠Ｚ１と周縁１Ｃとの間の領域を周辺部分１Ｂとしている。

【0061】

図９は、検証例Ｂの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｂにおける中心部分１Ａは、図８の検証例Ａにおける中心部分１Ａを縮小した構成である。検証例Ｂにおける周辺部分１Ｂは、図８の検証例Ａにおける周辺部分１Ｂを拡大した構成である。図９に示した中心部分１Ａと周辺部分１Ｂの面積の合計値は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。

【0062】

検証例Ｂにおける中心部分１Ａの周縁の位置における像高は基準像高の３５％となっている。検証例Ｂにおける周辺部分１Ｂの内周縁の位置における像高は、基準像高の８７％となっている。

【0063】

図１０は、検証例Ｃの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｃでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、撮像素子チップ１の４つの角部（周縁１Ｃの角を含む矩形状の領域）を周辺部分１Ｂとしている。検証例Ｃにおける各周辺部分１Ｂは、基準像高の６３％の像高となる位置よりも周縁１Ｃ側に位置している。図１０に示した４つの周辺部分１Ｂの面積の合計値は、図８の周辺部分１Ｂの面積と同じになっている。

【0064】

図１１は、検証例Ｄの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｄにおける中心部分１Ａは、検証例Ｃにおける中心部分１Ａを縮小した構成である。検証例Ｄにおける周辺部分１Ｂは、検証例Ｃにおける周辺部分１Ｂを拡大した構成である。検証例Ｄにおける各周辺部分１Ｂは、基準像高の５５％の像高となる位置よりも周縁１Ｃ側に位置している。検証例Ｄにおける中心部分１Ａの周縁の位置における像高は基準像高の３５％となっている。図１１に示した４つの周辺部分１Ｂの面積の合計値は、図９の周辺部分１Ｂの面積と同じになっている。

【0065】

図１２は、検証例Ｅの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｅでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、撮像素子チップ１の４つの角部（周縁１Ｃの角を含むＬ字状の領域）を周辺部分１Ｂとしている。検証例Ｅにおける各周辺部分１Ｂは、矩形枠Ｚ３よりも周縁１Ｃ側に位置している。図１２に示した４つの周辺部分１Ｂの面積の合計値は、図８の周辺部分１Ｂの面積と同じになっている。

【0066】

図１３は、検証例Ｆの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｆにおける中心部分１Ａは、検証例Ｅにおける中心部分１Ａを縮小した構成である。検証例Ｆにおける周辺部分１Ｂは、検証例Ｅにおける周辺部分１Ｂを拡大した構成である。検証例Ｆにおける各周辺部分１Ｂは、矩形枠Ｚ３よりも周縁１Ｃ側に位置している。図１３に示した４つの周辺部分１Ｂの面積の合計値は、図９の周辺部分１Ｂの面積と同じになっている。

【0067】

図１４は、比較検証例Ｇ１の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ１では、矩形枠Ｚ３の内側の領域のみを、接着部材５と接着する接着領域１Ｄとしている。図１４に示した接着領域１Ｄの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。

【0068】

図１５は、比較検証例Ｇ２の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ２では、矩形枠Ｚ４と矩形枠Ｚ２との間の領域のみを、接着部材５と接着する接着領域１Ｅとしている。図１５に示した接着領域１Ｅの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。

【0069】

図１６は、比較検証例Ｇ３の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ３では、矩形枠Ｚ３と矩形枠Ｚ１との間の領域のみを、接着部材５と接着する接着領域１Ｆとしている。図１６に示した接着領域１Ｆの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。

【0070】

図１７は、比較検証例Ｇ４の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ４では、矩形枠Ｚ２と周縁１Ｃとの間の領域のみを、接着部材５と接着する接着領域１Ｇとしている。図１７に示した接着領域１Ｇの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。

【0071】

図１８は、検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４における撮像素子チップ１の像高毎の反り量をシミュレーションした結果を示す図である。図１８の横軸は、基準像高を１００％としたときの像高割合を示している。図１８の縦軸は、受光面１０に垂直な方向における中心１Ｐの位置を基準としたときの撮像素子チップ１の反り量を示している。

【0072】

図１８に示すように、中心部分１Ａと周辺部分１Ｂを持つ検証例Ａ～Ｆの撮像ユニット５０は、中心部分１Ａのみを持つ比較検証例Ｇ１の撮像ユニット５０と、枠状の接着領域のみを持つ比較検証例Ｇ２～Ｇ４の撮像ユニット５０と比べると、撮像素子チップ１の反り量が全体的に抑制できていることが分かる。

【0073】

図１９は、図１８に示した結果のうちの５０％像高と８０％像高における各検証例の反り量をまとめた図である。図１９に示すように、中心部分１Ａと周辺部分１Ｂを持つ検証例Ａ～Ｆの撮像ユニット５０は、５０％像高における反り量が許容上限値である２５μｍよりも下回っており、且つ、８０％像高における反り量が許容上限値である５０μｍよりも下回っている。このように、検証例Ａ～Ｆの撮像ユニット５０によれば、撮像画像の品質に影響のある５０％像高における反り量と８０％像高における反り量を両方とも許容上限値以下とすることができ、撮像画像の品質低下を防ぐことができる。

【0074】

図８に示す検証例Ａは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の９２％の像高となる位置から周縁１Ｃまでの領域である。また、図９に示す検証例Ｂは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の８７％の像高となる位置から周縁１Ｃまでの領域である。したがって、図１９に示す検証例Ａ，Ｂの結果から、図４に示す構成においては、中心部分１Ａが基準像高の４５％以下の像高となる位置よりも内側にあり、且つ、周辺部分１Ｂが基準像高の８５％以上の像高となる位置と周縁１Ｃまでの領域であることで、撮像画像の品質低下を効果的に防げることが証明された。

【0075】

また、図１０に示す検証例Ｃは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の６３％の像高となる位置から周縁１Ｃまでの領域にある。また、図１１に示す検証例Ｄは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の５５％の像高となる位置から周縁１Ｃまでの領域にある。また、図１２に示す検証例Ｅは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、且つ、周辺部分１Ｂが基準像高の６５％の像高となる位置よりも周縁１Ｃ側にある。また、図１３に示す検証例Ｆは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の６５％の像高となる位置よりも周縁１Ｃ側にある。

【0076】

したがって、図１９に示す検証例Ｃ～Ｆの結果から、図５及び図６に示す構成においては、中心部分１Ａが基準像高の４５％以下の像高となる位置よりも内側にあり、且つ、周辺部分１Ｂが基準像高の５５％の像高となる位置から周縁１Ｃまでの領域にあることで、撮像画像の品質低下を効果的に防げることが証明された。

【0077】

図２０は、検証例Ａ、Ｃ、Ｅにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。図２１は、検証例Ｂ、Ｄ、Ｆにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。図２０及び図２２においてハッチングを付した領域は、薄いハッチングが付されているものほど、反り量が大きい領域となっている。図２０及び図２２において、上下方向は撮像素子チップ１の直交する２辺のうちの一方の辺に沿う方向であり、左右方向は撮像素子チップ１のこの２辺のうちの他方の辺に沿う方向である。

【0078】

図２０及び図２１に示すように、検証例Ａと検証例Ｂの構成によれば、撮像素子チップ１の上記の２辺の各々に沿った方向における反り量をほぼ均等にすることができる。このため、受光面１０に反りが生じていても、歪みの目立たない高品質の撮像画像を得ることができる。

【0079】

以上説明してきたように、本明細書には以下の事項が開示されている。

【0080】

（１）
撮像素子チップと、
上記撮像素子チップが載置されたパッケージ基板と、
上記撮像素子チップの受光面とは反対側の裏面と、上記パッケージ基板の上記撮像素子チップの載置面とを接着する接着部材と、
上記パッケージ基板の上記載置面と反対側の裏面に接着された回路基板と、を備え、
上記接着部材は、上記撮像素子チップの中心部分と接着する中心接着部と、上記撮像素子チップの上記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されている撮像ユニット。

【0081】

（２）
（１）記載の撮像ユニットであって、
上記周辺部分は、上記撮像素子チップの周縁に沿って延びる環状の領域である撮像ユニット。

【0082】

（３）
（２）記載の撮像ユニットであって、
上記撮像素子チップの中心を基準としたときの上記受光面の周縁の位置における像高を基準像高とした場合に、上記中心部分は、上記基準像高の４５％以下の像高となる位置よりも内側の領域であり、上記周辺部分は、上記基準像高の８５％以上の像高となる位置から上記撮像素子チップの上記周縁までの領域である撮像ユニット。

【0083】

（４）
（１）記載の撮像ユニットであって、
上記周辺部分は、上記撮像素子チップの４つの角部である撮像ユニット。

【0084】

（５）
（４）記載の撮像ユニットであって、
上記撮像素子チップの中心を基準としたときの上記受光面の周縁の位置における像高を基準像高とした場合に、上記中心部分は、上記基準像高の４５％以下の像高となる位置よりも内側の領域であり、上記４つの角部は、上記撮像素子チップの上記周縁から上記基準像高の５５％の像高となる位置までの領域にある撮像ユニット。

【0085】

（６）
（５）記載の撮像ユニットであって、
上記受光面に垂直な方向からみた状態における上記４つの角部の面積の合計値は、上記撮像素子チップの上記周縁から上記基準像高の８５％以上の像高となる位置までの領域の面積と同じである撮像ユニット。

【0086】

（７）
（１）～（６）のいずれか１つに記載の撮像ユニットを備える撮像装置。

【0087】

以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。

【0088】

なお、本出願は、２０１８年８月３１日出願の日本特許出願（特願２０１８－１６３２１０）に基づくものであり、その内容は本出願の中に参照として援用される。

【産業上の利用可能性】

【0089】

本発明は、デジタルカメラ、スマートフォン、タブレット端末、パーソナルコンピュータ、ロボット、又は内視鏡等の撮像機能を有する電子機器に適用して利便性が高く、有効である。

【符号の説明】

【0090】

１００ デジタルカメラ
１１ システム制御部
１４ 操作部
４１ 撮像レンズ
４２ 絞り
４３ レンズ駆動部
４４ 絞り駆動部
４５ レンズ制御部
５０ 撮像ユニット
５１ 撮像素子
５２ 回路基板
５２ａ 面
１５ メモリ制御部
１６ メインメモリ
１７ デジタル信号処理部
２０ 外部メモリ制御部
２１ 記憶媒体
２２ 表示制御部
２３ 表示部
１ 撮像素子チップ
１０ 受光面
１Ａ 中心部分
１Ｂ 周辺部分
１Ｃ 周縁
１Ｐ 中心
１Ｄ、１Ｅ、１Ｆ、１Ｇ 接着領域
Ｚ１ 矩形枠（９２％像高）
Ｚ２ 矩形枠（８０％像高）
Ｚ３ 矩形枠（６５％像高）
Ｚ４ 矩形枠（４５％像高）
２ パッケージ基板
２ａ 底部
２ｂ 壁部
２ｃ 凹部
２ｄ 底面
２ｅ 背面
３ 保護カバー
４ 接着剤
５ 接着部材
５ａ 中心接着部
５ｂ 周辺接着部
７ 導電性部材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】