特許7004503IP Force 特許公報全文掲載

ホーム > 特許ランキング > ラピスセミコンダクタ株式会社 > 特許7004503

技術分野

スペクトラム拡散受信機に用いられる自動利得制御（ＡＧＣ）及び当該ＡＧＣ回路を備えた逆拡散回路、並びに受信データの再生方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

したように、復調器のビット幅を少なくすることができる自動利得制御回路（ＡＧＣ）においては、出力信号の分解能の低下を招来し、受信性能が劣化するという問題があった。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明に係る自動利得制御回路は、 受信信号の振幅に基づいて基準レベルを算出する基準レベル算出器と、前記基準レベルの大きさを調整するための所定の調整値を格納するレジスタと、前記基準レベルの大きさを前記レジスタに格納されている前記調整値を用いて調整する処理を前記基準レベルに施して、調整基準レベルを生成する基準レベル調整器と、前記調整基準レベルに基づいて、前記受信信号のビット幅を低減するビット幅変・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、量子化誤差が小さく、出力信号の分解能が高い自動利得制御（ＡＧＣ）回路を提供することができる。また、信号未受信時においても、高い分解能でビット幅変換が可能なＡＧＣ回路を提供することができる。また、受信性能の劣化が抑制された逆拡散回路及び受信データの再生方法を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、スペクトラム拡散（SS: Spread Spectrum）を用いた受信機１１の構成の一例を示すブロック図である。
【図2】 実施例１の逆拡散回路の構成の一例を示すブロック図である。
【図3】 相関器２２の回路構成の一例を示すブロック図である。
【図4】 実施例１のＡＧＣ回路３０の構成の一例を示すブロック図である。
【図5A】 基準レベル算出器３４により算出された基準レベルＲＬ０と、レジスタ３６からの出力であるレベル低減値（ＲＶ）を基準レベルＲＬ０から減算して得られた調整基準レベルＲＬとを模式的に示す図である。
【図5B】 調整基準レベルＲＬを基準としてビット幅変換を行った後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示す図である。
【図6A】 実施例１の比較例を示し、調整前の基準レベルＲＬ０を基準としてビット幅変換を行う場合を模式的に示す図である。
【図6B】 図６Ａに示した場合の、ビット幅変換後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示す図である。
【図7】 実施例２のＡＧＣ回路４０の構成の一例を示すブロック図である。
【図8】 信号未受信（又は熱雑音受信）時から信号受信時に切り替わるときの同期信号ＳＳ及びセレクタ４１の出力状態を模式的に示す図である。
【図9A】 同期信号ＳＳに応じてセレクタ４１からのレベル低減値ＲＶ１、ＲＶ２が切り替わり、調整基準レベルがＲＬ１からＲＬ２に切り替わること（上段）、及び３ビット幅変換後のデータ（下段）を模式的に示す図である。
【図9B】 実施例２の比較例を示し、レベル低減値（ＲＶ０）が信号未受信（又は熱雑音受信）時及び信号受信時において不変であること（上段）、信号未受信時に変換後の信号分解能が低下すること（下段）を模式的に示す図である。

代表図 図1本件の代表的な図

２０：逆拡散回路、２２：相関器、２３：比較回路、２４：同期制御回路、２５：シンボルタイミング再生回路、２６：データ再生回路、３０：ＡＧＣ回路、３３：加算器、３４：基準レベル算出器、３５：基準レベル調整器、３６：レジスタ、３６Ａ：第１のレジスタ、３６Ｂ：第２のレジスタ、３７Ａ：第１のビット幅変換回路、３７Ｂ：第２のビット幅変換回路、４１：セレクタ、４２：同期信号受信端、ＣＬＫ：受信クロック、ＣＭＰ：比較信号、ＣＲＲ：相関値信号、ＳＳ：同期信号、ＳＴ：シンボルタイミング信号、ＤＡＴＡ：受信データ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.