特許 7015851 分布型スイッチを用いたオンダイ電圧調整

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-01-26

(45)【発行日】2022-02-03

(54)【発明の名称】分布型スイッチを用いたオンダイ電圧調整

(51)【国際特許分類】

   G05F 1/56 20060101AFI20220127BHJP

【ＦＩ】

G05F1/56 310C

【請求項の数】 18

(21)【出願番号】P 2019571496

(86)(22)【出願日】2018-06-25

(65)【公表番号】

(43)【公表日】2020-08-27

(86)【国際出願番号】 US2018039306

(87)【国際公開番号】W WO2019005677

(87)【国際公開日】2019-01-03

【審査請求日】2021-05-07

(31)【優先権主張番号】15/632,765

(32)【優先日】2017-06-26

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(73)【特許権者】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】エルハン エルジン

(72)【発明者】

【氏名】ディパンジャン セングプタ

(72)【発明者】

【氏名】エルシー ロー

(72)【発明者】

【氏名】スティーブン ヴィー． コソノキー

(72)【発明者】

【氏名】スリー ラジェッシュ サハ

(72)【発明者】

【氏名】ディヴィヤ グルジャ

【審査官】土井 悠生

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０２８２８８９（ＵＳ，Ａ１）

【文献】国際公開第２０１８／１９１０６７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１６／０３４２１８５（ＵＳ，Ａ１）

【文献】米国特許第０７６１９４０２（ＵＳ，Ｂ１）

【文献】国際公開第２０１６／１３８３６１（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１０／００６６３４３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００８／０３１５８４８（ＵＳ，Ａ１）

【文献】特表２００７－５１３６００（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／１２－１／４４

Ｇ０５Ｆ １／４５－７／００

(57)【特許請求の範囲】

【請求項1】

調整電圧を受け取る領域に分布した複数のスイッチであって、前記複数のスイッチの各々はＮ個（Ｎは整数）の抵抗値のうち１つの抵抗値を有し、前記複数のスイッチは、未調整電圧を受け取るように接続されている、複数のスイッチと、
複数のスイッチ制御ラインであって、前記複数のスイッチ制御ラインは、前記複数のスイッチ制御ラインの各々の値に従って、前記複数のスイッチのうち選択されたスイッチを選択的にイネーブルするように接続されており、前記複数のスイッチの各々は、前記複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを受け取るように接続されており、前記複数のスイッチのうち選択されたスイッチは、前記未調整電圧を前記調整電圧にまとめて変換するように接続されている、複数のスイッチ制御ラインと、
第１グループの制御ラインと第２グループの制御ラインとを受け取り、前記第１グループの制御ライン及び前記第２グループの制御ラインのうち選択された一方をスイッチ制御ラインとして供給するように接続されたセレクタ回路と、を備え、
前記セレクタ回路は、前記未調整電圧を受け取るように接続されている、
分布型電圧レギュレータ。

【請求項2】

前記調整電圧を受け取る領域に亘って分布した複数のドループ検出器回路であって、前記複数のドループ検出器回路の各々は、前記調整電圧がドループ閾値電圧を下回ったことを検出することによってシステム負荷の突然の増加を示し、そのドループ検出指標を供給するように構成されている、複数のドループ検出器回路をさらに備え、
前記セレクタ回路は、前記ドループ検出指標がアサートされたことに応じて前記第１グループの制御ラインを選択し、前記ドループ検出指標がアサートされていないことに応じて前記第２グループの制御ラインを選択し、前記ドループ検出指標は、前記複数のドループ検出器回路のうち１つのドループ検出器回路によって供給される、
請求項１の分布型電圧レギュレータ。

【請求項3】

前記第１グループの制御ラインと前記第２グループの制御ラインとを前記セレクタ回路に供給するコントローラをさらに備える、
請求項１又は２の分布型電圧レギュレータ。

【請求項4】

前記複数のスイッチは、前記調整電圧が供給される領域に亘って等間隔の行に細粒パターンで分布し、前記等間隔の行は約２０～３０ミクロン離れている、
請求項１～３の何れかの分布型電圧レギュレータ。

【請求項5】

Ｎ個の抵抗値のうち第１抵抗値を有する前記複数のスイッチの第１グループは、前記調整電圧を受け取る領域に亘って第１グリッドパターンで分布し、
Ｎ個の抵抗値のうち第２抵抗値を有する前記複数のスイッチの第２グループは、前記調整電圧を受け取る領域に亘って第２グリッドパターンで分布する、
請求項１～４の何れかの分布型電圧レギュレータ。

【請求項6】

前記スイッチ制御ラインの最上位ビットに対応する第１制御ラインは、第１抵抗を有する第１数のスイッチに接続されており、
前記スイッチ制御ラインの別のビットに対応する第２制御ラインは、第２抵抗を有する第２数のスイッチに接続されており、前記第２抵抗は前記第１抵抗よりも低く、前記第２数は前記第１数よりも大きい、
請求項１～５の何れかの分布型電圧レギュレータ。

【請求項7】

前記スイッチ制御ラインを再駆動するためのバッファであって、前記未調整電圧に接続されたバッファをさらに備える、
請求項１～６の何れかの分布型電圧レギュレータ。

【請求項8】

前記スイッチによって供給される前記調整電圧は、前記調整電圧が供給される第１ロジックに直接接続されており、前記第１ロジックは、前記スイッチに隣接しており、
前記スイッチによって供給される前記調整電圧は、上部金属層に接続されており、前記上部金属層を介して、前記調整電圧によって電力供給される第２ロジックに供給される、
請求項１～７の何れかの分布型電圧レギュレータ。

【請求項9】

調整電圧を生成する方法であって、
未調整電圧を、調整電圧が供給される領域上のグリッドパターンに分布した複数のスイッチに供給することと、
複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを前記複数のスイッチの各々に供給して、前記複数のスイッチを構成し、前記未調整電圧から所望の調整電圧を生成することと、
第１グループの制御ラインと第２グループの制御ラインとをセレクタ回路に供給することと、
前記第１グループの制御ライン及び前記第２グループの制御ラインのうち選択された一方を前記スイッチ制御ラインとして供給することと、
前記未調整電圧を前記セレクタ回路に供給することと、を含む、
方法。

【請求項10】

前記調整電圧がドループ閾値電圧を下回ったことをドループ検出器回路で検出し、そのことを示すドループ検出信号を供給することと、
前記ドループ検出信号に従って、前記セレクタ回路で前記第１グループの制御ライン及び前記第２グループの制御ラインのうち一方を前記スイッチ制御ラインとして選択することと、をさらに含む、
請求項９の方法。

【請求項11】

前記第１グループの制御ライン及び前記第２グループの制御ラインを制御回路から前記セレクタ回路に供給することをさらに含む、
請求項９又は１０の方法。

【請求項12】

前記所望の調整電圧に従ってオンになる第１抵抗値を有する第１の複数のスイッチを構成することと、
前記所望の調整電圧に従ってオンになる第２抵抗値を有する第２の複数のスイッチを構成することと、をさらに含む、
請求項９～１１の何れかの方法。

【請求項13】

前記複数のスイッチ制御ラインのうち第１スイッチ制御ラインを、第１抵抗を有する第１数のスイッチに供給することと、
前記複数のスイッチ制御ラインのうち第２スイッチ制御ラインを、第２抵抗を有する第２数のスイッチに供給することであって、前記第２抵抗は前記第１抵抗よりも低く、前記第２数のスイッチは前記第１数のスイッチよりも少なくとも一桁多い、ことと、をさらに含む、
請求項９～１２の何れかの方法。

【請求項14】

前記未調整電圧を複数のバッファに供給することと、
前記複数のバッファを用いて前記スイッチ制御ラインを再駆動することと、をさらに含む、
請求項９～１３の何れかの方法。

【請求項15】

前記調整電圧を、前記スイッチから、前記調整電圧を受け取る領域の前記スイッチに隣接する第１ロジックに直接供給することと、
前記調整電圧を、前記スイッチから、金属層の電圧レールに供給することと、
前記調整電圧を、前記電圧レールからビアを介して、前記調整電圧を受け取る領域の第２ロジックに供給することと、をさらに含む、
請求項９～１４の何れかの方法。

【請求項16】

前記複数のスイッチのうちイネーブルされたスイッチから前記調整電圧をまとめて生成することをさらに含む、
請求項９～１５の何れかの方法。

【請求項17】

調整電圧を受け取る領域に亘ってグリッドパターンで分布された複数のスイッチであって、前記調整電圧を供給するために接続された前記複数のスイッチのうち何れかをイネーブルにし、前記複数のスイッチの各々が複数の異なる抵抗値のうち何れかを有する、複数のスイッチと、
前記領域に亘って分布した複数のドループ検出器回路であって、前記調整電圧が閾値電圧を下回ったことを検出し、ドループ検出信号を供給する複数のドループ検出器回路と、
複数のセレクタ回路であって、前記複数のセレクタ回路の各々は、第１グループの制御ラインと第２グループの制御ラインとを受け取り、各々のドループ検出信号に従って、前記第１グループの制御ライン及び前記第２グループの制御ラインのうち一方をスイッチ制御ラインとして選択し、前記複数のスイッチは、各々の前記スイッチ制御ラインを受け取るように接続されている、複数のセレクタ回路と、を備える、
分布型電圧レギュレータ。

【請求項18】

分布型電圧レギュレータのコンピュータ可読記述を符号化する少なくとも１つのコンピュータ可読記憶媒体であって、
前記分布型電圧レギュレータは、
調整電圧を受け取る領域内に等間隔に分布された複数のスイッチであって、前記複数のスイッチの各々はＮ個（Ｎは整数）の抵抗値のうち１つの抵抗値を有し、前記複数のスイッチは、未調整電圧を受け取るように接続されている、複数のスイッチと、
複数のスイッチ制御ラインであって、前記複数のスイッチ制御ラインは、前記複数のスイッチ制御ラインの各々の値に従って、前記複数のスイッチのうち選択されたスイッチを選択的にイネーブルするように接続されており、前記複数のスイッチの各々は、前記複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを受け取るように接続されており、前記複数のスイッチのうち選択されたスイッチは、前記未調整電圧を前記調整電圧にまとめて変換するように接続されている、複数のスイッチ制御ラインと、
前記調整電圧が閾値電圧を下回ったことを検出し、ドループ検出信号を供給するドループ検出器回路と、
第１グループの制御ラインと第２グループの制御ラインとを受け取り、前記ドループ検出信号の値に従って前記第１グループの制御ライン及び前記第２グループの制御ラインのうち選択された一方を、スイッチ制御ラインとして供給するセレクタ回路と、を備える、
コンピュータ可読記憶媒体。

【発明の詳細な説明】

【背景技術】

【0001】

オンダイ電圧調整は、電力消費を低減し、同時にシステムコストを削減するために一般的に使用される技術である。オンダイレギュレータは、多くの場合、調整される電力を利用するロジックの隣に配置されたモノリシック構造を使用する。図１は、このような構造のハイレベルブロック図である。システム１００は、電圧１０３を調整し、調整電圧１０５を、この調整電圧を使用する回路１０７に供給するレギュレータ１０１を含む。例えば、回路１０７は、中央処理装置（ＣＰＵ）コアであってもよい。Ｍｉｇｕｅｌ Ｒｏｄｒｉｇｕｅｚ ｅｔ ａｌ．を発明者として、２０１５年５月２２日に出願された「Ｄｒｏｏｐ Ｄｅｔｅｃｔｉｏｎ ｆｏｒ Ｌｏｗ－Ｄｒｏｐｏｕｔ Ｒｅｇｕｌａｔｏｒ」と題する出願第１４／７２０，３８５号（米国出願公開ＵＳ２０１６／０３４２１６６号）には、調整スキームが記載されている。この調整スキームは、温度又は電力制御設定等の要因による電圧変化の調整を制御するための第１低速制御ループを含む。この調整スキームは、突然の過渡負荷に応答するための高速制御ループを含む。この調整スキームは、突然の過渡負荷のために調整電圧が所定のドループ閾値を下回ったことを検出し、調整電圧を許容可能なマージン内に維持するために追加の電荷を注入することによって迅速に応答するドループ検出器を含む。

【0002】

しかしながら、モノリシックレギュレータは、電力供給ネットワークのインピーダンスのために範囲が制限されている。インピーダンスを低減するために、モノリシックレギュレータを使用する実施形態では、通常、パッケージ面を利用して、レギュレータから調整電圧を受け取り、この調整電圧を分配する。しかしながら、現在のプロセス技術では、低抵抗のパッケージ面でさえも、パッケージ面を横切るＩＲ降下に起因してレギュレータが効果を失う前に、約４０００～５０００ミクロンの範囲しか有していない。

【0003】

図２Ａは、既存の調整スキームを示す図である。常時オン（ＡＯＮ）パッケージ面２０１は、バンプ２０２を介して電力を受け取る。レギュレータへの入力は、常時オン（ＡＯＮ）パッケージ面２０１からパッケージ金属２０３及びダイ金属２０５を通ってレギュレータロジック２０７に到達する。説明を容易にするために、図２Ａは、パッケージ層を通過する他の接続を無視する。レギュレータロジック２０７は、ダイ金属２０６及びパッケージ金属２０４を介して、調整電圧を調整パッケージ面２０９に供給する。次に、調整パッケージ面２０９は、調整電圧ドメインの回路によって使用されるために、調整電圧を、調整パッケージ面２０９からパッケージ金属ビア２０４及びダイ金属ビア２０６を介してダイ上の底部金属２１５に分配する。

【0004】

図２Ｂは、入力される未調整電圧が、常時オンパッケージ面２０１から金属層Ｍ１に達し、次いで、調整ドメインに分配するために、パッケージ金属ビア２０４及びダイ金属ビア２０６を介して調整パッケージ面２０９に戻る、既存の調整スキームの別の図である。調整パッケージ面２０９が大きくなりすぎると、インピーダンスが、最終的にＩＲ降下に起因して調整電圧を低下させ、調整が効果的に機能しなくなる。つまり、レギュレータロジック２０７に近い回路は、レギュレータから最も遠い回路よりも高い電圧を受け取る。したがって、モノリシックオンダイレギュレータを、効果的にスケールすることができない。また、調整には、調整電圧を分配するのに必要とされる調整パッケージ面２０９等の余分なパッケージ層のために、コストが上乗せされる。

【0005】

図３は、モノリシックレギュレータの別の欠点を示しており、モノリシックレギュレータは、入力３０１及び出力３０３において、電磁（ＥＭ）的な障害（電流集中）をしばしば生じさせる。また、モノリシックレギュレータスキームは、給電されている回路が多くの入力／出力を有する場合に、ローカルルーティングの輻輳を引き起こす。

【0006】

したがって、電圧調整の改善は、特に、大規模な調整構造について望ましい。

【発明の概要】

【課題を解決するための手段】

【0007】

したがって、分布型電圧レギュレータは、調整電圧を受け取る領域に分布した複数のスイッチを含む。各スイッチは、Ｎ個（Ｎは整数）の抵抗値のうち１つの抵抗値を有する。複数のスイッチは、未調整電圧を受け取るように接続されている。複数のスイッチ制御ラインは、スイッチ制御ラインの各々の値に従って、複数のスイッチのうち選択されたスイッチを選択的にイネーブルする。複数のスイッチの各々は、複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを受け取る。複数のスイッチのうち選択されたスイッチは、未調整電圧を調整電圧にまとめて変換する。

【0008】

分布型電圧レギュレータは、第１グループの制御ラインと第２グループの制御ラインとを受け取り、第１グループの制御ライン及び第２グループの制御ラインのうち選択された一方をスイッチ制御ラインとして供給するように接続されたセレクタ回路をさらに含んでもよい。

【0009】

分布型電圧レギュレータは、調整電圧を受け取る領域に亘って分布した複数のドループ検出器回路をさらに含んでもよい。ドループ検出器回路の各々は、調整電圧がドループ閾値電圧を下回ったことを検出し、そのドループ検出指標を供給するように構成されている。セレクタ回路は、ドループ検出指標に従って、第１グループの制御ラインと第２グループの制御ラインとの間で選択する。

【0010】

別の実施形態では、調整電圧を生成する方法は、未調整電圧を、調整電圧が供給される領域上のグリッドパターンに分布した複数のスイッチに供給することを含む。方法は、複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを複数のスイッチの各々に供給して、複数のスイッチを構成し、未調整電圧から調整電圧を生成することをさらに含む。

【0011】

方法は、第１グループの制御ラインと第２グループの制御ラインとをセレクタ回路に供給することと、第１グループの制御ライン及び第２グループの制御ラインのうち選択された一方をスイッチ制御ラインとして供給することと、をさらに含んでもよい。

【0012】

方法は、調整電圧がドループ閾値電圧を下回ったことをドループ検出器で検出し、そのことを示すドループ検出信号を供給することと、ドループ検出信号に従って、セレクタ回路において第１グループの制御ライン及び第２グループの制御ラインのうち一方をスイッチ制御ラインとして選択することと、をさらに含んでもよい。

【0013】

別の実施形態では、分布型電圧レギュレータは、調整電圧を受け取る領域に亘ってグリッドパターンに分布した複数のスイッチを含む。複数のスイッチのうちイネーブルされたスイッチは、未調整電圧を受け取り、調整電圧を供給する。複数のスイッチの各々は、複数の異なる抵抗値のうち１つの抵抗値を有する。複数のドループ検出回路は、調整電圧を受け取る領域に亘って分布している。ドループ検出回路は、調整電圧が閾値ドループ値未満であることを検出し、各々のドループ検出信号を供給する。複数の選択回路は、第１グループの制御ライン及び第２グループの制御ラインを受け取り、各々のドループ検出信号に従って、第１グループの制御ライン及び第２グループの制御ラインのうち一方をスイッチ制御ラインとして選択するように、接続される。複数のスイッチは、スイッチ制御ラインの各々を受け取るように接続されている。

【0014】

別の実施形態は、分布型電圧レギュレータのコンピュータ可読記述を符号化するコンピュータ可読媒体を提供する。分布型電圧レギュレータは、調整電圧を受け取る領域に等間隔に分布した複数のスイッチを含み、各スイッチは、Ｎ個（Ｎは整数）の抵抗値のうち１つの抵抗値を有する。スイッチは、未調整電圧を受け取るように接続されている。複数のスイッチ制御ラインは、スイッチ制御ラインの各々の値に従って、複数のスイッチのうち選択されたスイッチを選択的にイネーブルするように接続されており、複数のスイッチの各々は、複数のスイッチ制御ラインのうち１つのスイッチ制御ラインを受け取るように接続されている。複数のスイッチのうち選択されたスイッチは、未調整電圧を調整電圧にまとめて変換する。

【0015】

本発明は、添付図面を参照することによってより良く理解することができ、その多数の目的、特徴及び利点が当業者に明らかになるであろう。

【図面の簡単な説明】

【0016】

【図1】モノリシックオンダイ電圧レギュレータを示す図である。

【図2A】既存のモノリシック調整スキームのさらなる詳細を示す図である。

【図2B】既存のモノリシック調整スキームの別の図である。

【図3】既存の調整スキームに関連する障害を示す図である。

【図4】一実施形態による、分布型電圧レギュレータの一部のハイレベル図である。

【図5A】分布型調整スキームに関連するスイッチの一例を示す図である。

【図5B】分布型調整スキームに関連するスイッチの概念図である。

【図6】ドループ検出器の一例を示す図である。

【図7】ドループ制御回路の一実施形態を示す図である。

【図8】調整される領域に亘る複数の行内のスイッチ及びドループ制御回路の分布を示す図である。

【図9】調整される領域に亘るグリッドパターン内の第１抵抗値のスイッチの分布を示す図である。

【図10】調整される領域に亘るグリッドパターン内の第２抵抗値のスイッチの分布を示すである。

【発明を実施するための形態】

【0017】

異なる図面で同じ符号を使用している場合、類似又は同一のアイテムを示している。

【0018】

本明細書に記載されている実施形態は、追加のパッケージ層を必要とせずに、微細に分布した標準セルベースのスイッチを使用して、高電流要件（＞２０Ａ）で非常に大きな領域（例えば、１００ｍｍ^２）のオンダイ調整を可能にする。本明細書に記載されているアプローチがなければ、グラフィックス処理ユニット（ＧＰＵ）の領域等の大きな領域は、そのサイズ、電流要件、並びに、利用可能なルーティング及び入出力（Ｉ／Ｏ）リソースのために、オンダイで調整することができなかった。したがって、本明細書の実施形態は、調整される回路に広く分布され、埋め込まれたスイッチを利用する。

【0019】

スイッチは、抵抗として機能する。未調整電圧は、各スイッチに供給される。これらのスイッチを組み合わせて調整を行う。一実施形態では、約５００，０００個から百万個の分布型スイッチが電圧を調整する。調整電圧レールは、スイッチ出力を受け取る。制御ラインがスイッチに供給され、複数のスイッチのうち選択されたスイッチをオンにして目標の調整電圧を達成することによって、スイッチを所望の抵抗ラダーに構成する。

【0020】

図４は、分布型調整システムの一部のハイレベル図である。調整前のパッケージ面４０１は、パッケージ面からビア４０３を介してデザインに組み込まれたスイッチ４０５（説明を容易にするために、一部のみが符号を含む）に電圧を供給する。未調整レールは、１つ以上のパッケージ面４０１を用いてグローバルに分布される。ただし、図２Ａ及び図２Ｂに示すシステムとは異なり、未調整レールは、その周辺だけでなく、調整電圧ドメイン全体に亘ってスイッチを供給する。次いで、グローバルなレールは、調整電圧を供給する標準セルに組み込まれたローカルスイッチ４０５を介して調整デバイスに提供される。また、図４は、調整ネットワーク内のバンプからスイッチまで及びスイッチからデバイスまでの抵抗‐インダクタ（ＲＬ）ネットワークを示している。

【0021】

スイッチは、本明細書ではＰＧＣＯＲＥ行と呼ばれる行４０７に配置されている。スイッチ（オンになっているスイッチ）は、スイッチの抵抗に基づいて未調整電圧を低減し、調整電圧を調整電圧レール４０９に供給する。調整電圧レール４０９は、高金属層（例えば、プロセス技術によってはＭ１１以上）にあり、ダイ金属ビア（図４には示されていない）を介して調整電圧ドメインの標準セルデバイス４１２に供給される。レール４０９の部分４１０は、１つの行のスイッチ間の強いローカル共有を示している。出力は、低い金属レベル（例えば、Ｍ２）で互いに短絡され、次いで、高い金属レベル（例えば、Ｍ１１）で互いに短絡される。さらに、全てのスイッチを互いに短絡する規則的なパターングリッドがある。スイッチから示される抵抗は、ローカル共有とグローバルな調整グリッド構造とに関連する抵抗を示す。ＰＧＣＯＲＥ行４０７は、未調整レールを受け入れる。行は、スイッチと、本明細書でさらに説明するドループコントローラと、未調整電圧を必要とする他のロジックと、を含む。これにより、調整電圧レールが遮断されている場合でも、レギュレータ制御ロジックが電圧を調整可能であることを保証する。スイッチの広い分布によって、調整される領域全体に亘って調整電圧が生成されるので、ＩＲ降下の問題を克服する。

【0022】

図４及び図５Ａを参照すると、各スイッチ４０５は、特定の抵抗を表すことができる。一実施形態では、各スイッチ４０５は、高、中、低の３つの抵抗のうち１つの抵抗を有する。一例として、高抵抗スイッチ５０１は～５Ｋオームであり、中抵抗スイッチ５０３は～１．５Ｋオーム、低抵抗スイッチ５０５は～４０オームである。スイッチ５０１，５０３，５０５は、調整前の電圧５０２を受け取り、互いに短絡されたこれらの出力において調整電圧５０４を供給する。図５Ｂは、高抵抗（Ｒ_Ｈ）、中抵抗（Ｒ_Ｍ）及び低抵抗（Ｒ_Ｌ）としてのスイッチの概念図である。コントローラ５０７は、未調整電力に接続されたバッファ（再駆動する）ネットワークを使用してチップに亘って分布したスイッチに供給された制御ライン５０９を使用して、分布型スイッチ４０５をオン／オフする。したがって、例えば、スイッチ５０１は、スイッチ５０１を選択的にイネーブルするために１つの制御ライン５０９をＣＴＬ１として受け取り、スイッチ５０３は、スイッチ５０３を選択的にイネーブルするために１つの制御ライン５０９（ＣＴＬ２）を受け取り、スイッチ５０５は、スイッチ５０５を選択的にイネーブルするために１つの制御ライン（ＣＴＬＮ）を受け取る。

【0023】

本明細書でさらに説明するように、コントローラ５０７は、スイッチに直接ではなく、中間のドループコントローラに２組の制御ラインを供給する。バッファは、制御信号を再駆動して、ドループコントローラに対する所望の信号強度及びを実現する。

【0024】

レギュレータの入力レールによって電力供給される電圧レギュレータシステムのスイッチ及び他の部分と、レギュレータの出力電圧を使用するデバイスとは、同じスペースに存在する。調整された標準セル及びスイッチの両方のウェルは、未調整レールに接続する。調整された標準セルのウェルが未調整レールに接続されていない場合、調整レールを遮断すると、浮遊ウェルを生じさせることになる。また、１つのウェルが調整レールに接続され、１つのウェルが未調整レールに接続された２つのウェルを維持することは、ウェルの間隔を広く維持する必要があるため、領域を無駄にすることになる。制御バスドライバは、未調整電圧を受け取る小さな電圧アイランドに存在するか、スイッチと共に専用の行に配置される。このような実施形態のアプローチによって、調整電圧ドメインに亘ってスイッチを分布することを可能にする。

【0025】

図５Ａでは、各スイッチを１つのＰＭＯＳトランジスタとして示しているが、各スイッチを複数の電界効果トランジスタ（ＦＥＴ）で形成してもよい。一実施形態では、１４本の信号ラインが同時にスイッチを制御する。スイッチは、入力未調整電圧と出力調整電圧との間で所望の電圧降下を実現するように構成された抵抗ラダーを形成する。各スイッチは、１４個の制御信号のうち１つの制御信号のみを受け取る。各信号に対するスイッチの数及び位置は、レギュレータが所望の電圧降下を実現するのに必要な目標抵抗ラダーを実現するように制御される。

【0026】

コントローラは、目標電圧に基づいて所望の調整を実現するように電圧調整を制御する制御機能を提供する。例えば、入力電圧は１．８Ｖであり、目標調整電圧は１．６Ｖである。一実施形態では、コントローラは、Ｍｉｇｕｅｌ Ｒｏｄｒｉｇｕｅｚ等を発明者として記載する、２０１５年５月２２日に出願された「Ｄｒｏｏｐ Ｄｅｔｅｃｔｉｏｎ ｆｏｒ Ｌｏｗ－Ｄｒｏｐｏｕｔ Ｒｅｇｕｌａｔｏｒ」と題する出願第１４／７２０，３８５号（米国出願公開第２０１６／０３４２１６６号）、及び、Ｍｉｇｕｅｌ Ｒｏｄｒｉｇｕｅｚ等を発明者として記載する、２０１５年１０月２１日に出願された「Ｄｒｏｏｐ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒｅｇｕｌａｔｉｏｎ ｆｏｒ Ｐｒｏｃｅｓｓｏｒ Ｔｉｌｅｓ」と題する出願第１４／９１９，３６４号（米国出願公開第２０１６／０３４２１８５号）に記載されている機能を提供する。上述したように、コントローラの実施形態は、より緩やかに変化する電圧要件に応答するための低速制御ループと、突然の負荷に応答するための高速制御ループと、を含む。電源モニタは、（本明細書でさらに説明するドループコントローラと比較して）デザインに亘ってまばらに分布しており、調整電圧のレベルを検出して、調整電圧の指標をコントローラに返す。コントローラは、調整電圧と目標調整電圧との間の差を用いて制御ビットを調整して、低速制御ループにおいて必要に応じてより高い又はより低い調整出力電圧を実現する。一実施形態では、コントローラは、有限状態機械として実装される。制御ロジックは、特定の目標電圧に対応する制御ラインの適切な制御ビットコードと、目標電圧を達成するために測定電圧をどのように調整するかと、を知っている。１４ビットの制御ラインの最上位ビットは、高抵抗スイッチを制御する。最下位ビットは、低抵抗スイッチを制御する。中抵抗スイッチよりも低抵抗スイッチが多く存在し、高抵抗スイッチよりも中抵抗スイッチが多く存在する。各制御ラインによって制御されるスイッチの数及びタイプは、電圧調整スキームの特定のパラメータに依存する。概して、制御ラインの上位ビットは、下位ビットに比べて制御するスイッチが少ない。

【0027】

また、実施形態は、ドループ検出器回路とドループ制御回路とを含む。ドループ検出器回路は、調整電圧ドメインに亘って規則的に分布しており、良好なカバレッジを実現し、調整電圧が目標ドループ閾値電圧値を下回る場合を検出する。図６は、ドループ検出器６０１の一例を示す図である。サンプリングされた調整電圧６０３が目標ドループ閾値電圧値６０５を下回ると、比較器６０７は、電荷注入信号６０９をアサートする。コントローラ５０７は、ドループ閾値電圧値をデジタル値として供給し、ドループ検出器６０１は、デジタルアナログ変換器６０６においてデジタル値をアナログ値に変換する。ドループ検出器はマクロであり、各タイルが１つのドループ検出器を有する。ドループ検出器は、他のマクロと同様に、特定のタイルのフロアプランに応じて、タイルの端寄りに配置される。

【0028】

タイルは、単独で配置及びルーティングされた後に、デザインの残りの部分に組み込まれるデザインのサブセクションである。タイルは、チップ全体がサブセクションに分割されるときに画定される。また、タイルは、物理階層を表す。タイルのサイズは、数十万個の標準セルから１００万個を超える標準セルまで様々であってよい。サイズの異なるタイルは、異なる数のスイッチ（例えば、約３Ｋ～６Ｋのスイッチ）を有する。スイッチは、ＰＧＣＯＲＥ行において規則的なｘ／ｙピッチで分布し、タイルにおいても規則的なｙピッチ（～３０μｍのｙ距離）で分布している。一実施形態では、各タイルは、タイルのサイズに関係なく、１つのドループ検出器回路を有する。例示的なデザインは、約１００個のタイルを有する。勿論、他のデザインでは異なる数のタイルを有してもよい。一実施形態では、全てのタイルが単一の調整ドメインに接続されている。

【0029】

図７は、ドループ制御回路７０１の一実施形態を示す図である。ドループ制御回路７０１は、マルチプレクサとして機能し、ドループ制御ビット７０２と通常制御ビット７０３との間で選択する。コントローラ５０７（図５参照）は、ドループ制御ビット及び通常制御ビットの両方を供給する。通常制御ビット７０３は、例えば、システムの電力状態によって決定される電圧レベルで動作するように電圧ドメインを設定し、又は、温度による電源モニタからの測定電圧の変化に応じて更新される。ドループ制御ビット７０２によって、システムは、システム負荷の突然の増加に応答する。ドループ検出器６０１が、システム負荷の突然の増加によって引き起こされる電圧ドループを検出して、電荷注入信号６０９をアサートすると、アサートされた電荷注入信号によって、マルチプレクサ７０１がドループ制御ビットを選択する。一実施形態では、コントローラ５０７は、ドループ制御ビットを、通常制御ビットの調整電圧値よりも数％（例えば、１０％）高い値に設定して、調整電圧に電荷を注入し、調整電圧を安定化させる。したがって、電圧ドループに応じて、レギュレータを形成するスイッチの全体的な抵抗を減らすことによって、より多くのスイッチがオンになり、調整電圧が増加する。電荷注入は、調整電圧がドループ閾値電圧よりも高く戻ることに応じてドループ検出器が電荷注入信号６０９をディアサートすると、停止する。また、ドループコントローラは、ＰＧＣＯＲＥ行に存在し、未調整電圧を受け取る。ドループコントローラは、アレイパターンでＰＧＣＯＲＥ行に配置された標準セルである。ドループコントローラの数は、スイッチと同様に変化してもよい。ドループコントローラは、所定のｘ／ｙのピッチでタイル内に配置される。一実施形態では、各タイルは、２０～５０個のドループコントローラを有し、各ドループコントローラは、約５０～１００個のスイッチを制御する。

【0030】

図８は、タイル８０１内のレギュレータスイッチの分布を示す図である。スイッチは、タイルに亘ってＰＧＣＯＲＥ行８０３（図４のＰＧＣＯＲＥ行４０７に対応する）に分布している。図８は、１つのタイル又はその一部を示しているが、調整される領域全体は、約１０，０００ミクロン×１０，０００ミクロンであってもよく、これは、現在のグラフィックス処理ユニット（ＧＰＵ）の寸法にほぼ等しい。一実施形態では、行は、約２０～３０ミクロンのピッチを有し、したがって、本明細書に記載される分布型レギュレータスイッチを利用するＧＰＵは、約３００～５００行のスイッチを有する。また、図８は、ＰＧＣＯＲＥ行に亘ってアレイパターンで均等に分布したドループコントローラ７０１を示している。スイッチと同様に、良好なカバレッジを確保するために、ドループコントローラを、調整される領域に亘って均等に分布する必要がある。ドループコントローラからスイッチへのタイミングは、タイル間で大きな電圧差が生じないように厳密に一致させる必要がある。そのため、一実施形態では、各ドループコントローラは、半径１００μｍ内のスイッチに接続する。

【0031】

図８に示すように、集積回路の全ての領域が調整されるわけではない。斜線領域８０５は、電力が常時オン（ＡＯＮ）である、調整されていない領域を表している。このようなＡＯＮ領域は、スイッチ行及び他の標準セルの両方をブロックする。かかるブロック領域は、例えば、クロックを供給する位相ロックループ、ランダムアクセスメモリ、及び、他の非標準セルデザイン領域を含む。ブロックの発生を考慮して、フル行よりも短い特定の行８０７が、非標準セルデザイン領域間の細いチャネル内に形成される。このような行では、通常の２０～３０ミクロンピッチが適用されない。細い行によって、マクロ間の細いチャネルを使用する標準セルでローカルスイッチを使用できるようになる。細いチャネルのカバレッジにより、調整電圧を使用するＳＲＡＭ又は他の非標準ロジックに電力を供給することもできる。

【0032】

スイッチは、標準セルが形成されるのと同じ領域に形成され、調整される領域全体に分布する。図９及び図１０は、タイル９００に亘るスイッチの分布を示す図である。図９は、制御ラインの１つの上位ビット（例えば、ビット０又はビット１）に接続することができるスイッチの分布を示しており、これらは、通常、高抵抗スイッチに接続する。スイッチ９０５（説明を容易にするために一部のみに符号が付されている）は、調整される領域に亘ってスイッチの実質的に均等な分布をもたらすグリッドパターンで分布する。ブロックが発生する場所（例えば、９１０等）には、スイッチが存在しない。上述したように、各スイッチは、ドループコントローラからの１つの制御ラインによって制御される。

【0033】

一実施形態では、制御ラインのビットの重要度は、制御ビットが接続されるスイッチの数に反比例する。したがって、１４ビット制御ワードの最上位ビットは、タイル当たり１０～１００個の高抵抗スイッチを制御する。制御ワードの最下位ビットは、タイルサイズ及びフロアプランに応じて、数千個の低抵抗スイッチを制御する。中間制御ビットの各ビットは、隣接する制御ビットに関連するスイッチの数の間にあるスイッチの数を制御する。上述したように、タイルには約３Ｋ～６Ｋのスイッチがあり、具体的なスイッチ数は、タイルサイズ及びフロアプラン毎に異なる。他の実施形態では、制御ラインに接続されるスイッチの数を直線的に増加させるのではなく、コントローラが、各ビットの目標スイッチ数を実現することによって、特定のシステムによって必要とされる目標調整電圧を提供するように抵抗ラダーを構成できることを保証する。

【0034】

図１０は、制御ラインの下位ビット（例えば、ビット１４）に接続することができる低抵抗スイッチ９０７の分布を示す図である。また、スイッチ９０７（説明を容易にするために一部のみに符号が付されている）は、調整される領域に亘ってスイッチの実質的に均等な分布をもたらすグリッドパターンで分布する。ブロックが発生する場所（例えば、９１０等）には、スイッチが存在しない。スイッチの均等な分布によって、調整電圧が生成される場所と調整電圧が使用される場所との間には、スイッチの均等な分布に起因する著しい電圧降下が発生しないことが保証される。本明細書に記載されるアプローチでは、スイッチの細粒分布（fine grain distribution）を利用して電圧調整を実現する。この細粒分布は、少なくとも約５００Ｋ個から約百万個のスイッチを有する１０，０００×１０，０００ミクロンの調整された領域によって例示され、デザインの調整された部分全体に亘って約３００～５００の等間隔の行に分布する。領域の各タイルには約３Ｋ～６Ｋのスイッチがあり、チップの最上位階層には約５０Ｋのスイッチがある。

【0035】

図９又は図１０には特に示していないが、必要な応答時間と、制御信号のためにスパンする必要がある領域と、に基づいて、特定のデザインによって必要とされる制御信号の同期分布を実現するために、リピータフリップフロップが、コントローラクロック周波数に基づいて挿入される。クロック周波数が高いほど、より多くのフリップフロップが必要とされ得る。

【0036】

したがって、スイッチの細粒分布を伴うオンダイ調整により、調整電圧を分配するための余分なパッケージレールの必要性がなくなる。電流はタイル当たり数千のスイッチに分配されるので、レギュレータ回路に出入りする電流の障害が除去される。重要なことは、制御信号が応答要求を満たすように十分に分配できる限り、ソリューションをより大きいカバレッジ領域に拡大できることである。分布型調整により、図２Ａに示すソリューションに存在するレギュレータから遠ざかるにつれて、電圧デルタを除去する。細粒分布によって、全ての金属層が集中型ソリューションの近傍で頻繁に用いられる局所的な輻輳を除去する。標準ロジックは調整電圧レールに接続することができるが、同じ領域内にあるスイッチ、制御バッファ及びドループコントローラは未調整電圧に接続する。各制御ビットのスイッチは、適切な電力供給を確保するために、所定のデザイン領域に亘って均等に分布していることに留意されたい。

【0037】

いくつかの実施形態では、回路及び物理構造が概して想定されているが、現代の半導体設計及び製造では、物理構造及び回路を、後続の設計、テスト又は製造段階での使用に適したコンピュータ可読記述形式で具現化し得ることがよく認識されている。例示的な構成において個別のコンポーネントとして提示される構造及び機能は、組み合わされた構造又はコンポーネントとして実装されてもよい。実施形態は、全て本明細書に記載され、添付の特許請求の範囲に定義される回路、回路システム、関連する方法、並びに、このような回路、システム及び方法のコンピュータ可読媒体符号化を含むことが意図されている。本明細書で使用されるように、コンピュータ可読媒体は、少なくともディスク、テープ若しくは他の磁気媒体、光学媒体、半導体媒体（例えば、フラッシュメモリカード、ＲＯＭ）、又は、電子媒体を含む。

【0038】

このように、分布型電圧調整スキームの実施形態について説明した。本明細書に記載された説明は例示的なものであり、添付の特許請求の範囲に記載される本発明の範囲を限定することを意図するものではない。本明細書に開示される実施形態の他の変形及び修正は、添付の特許請求の範囲に記載される本発明の範囲から逸脱することなく、本明細書に記載される説明に基づいて行うことができる。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8】

【図9】

【図10】