特許 7016309 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-01-27

(45)【発行日】2022-02-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/027 20060101AFI20220128BHJP

   H01J 37/305 20060101ALI20220128BHJP

   G03F 7/20 20060101ALI20220128BHJP

【ＦＩ】

H01L21/30 541W

H01L21/30 541B

H01J37/305 B

G03F7/20 504

【請求項の数】 5

(21)【出願番号】P 2018175432

(22)【出願日】2018-09-19

(65)【公開番号】P2020047788

(43)【公開日】2020-03-26

【審査請求日】2020-09-03

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(73)【特許権者】

【識別番号】504162958

【氏名又は名称】株式会社ニューフレアテクノロジー

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】岡田 史朗

(72)【発明者】

【氏名】松尾 美恵

(72)【発明者】

【氏名】山下 浩

(72)【発明者】

【氏名】鍋屋 信介

(72)【発明者】

【氏名】片岡 憲一

【審査官】冨士 健太

(56)【参考文献】

【文献】特開２０１７－２１６３３８（ＪＰ，Ａ）

【文献】特開２００９－００４３６６（ＪＰ，Ａ）

【文献】特開２０００－１６４４９５（ＪＰ，Ａ）

【文献】特開２０１４－０４１９４８（ＪＰ，Ａ）

【文献】特開２００６－０１３３９０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｊ ３７／３０ －３７／３６

Ｈ０１Ｌ ２１／０２７

Ｇ０３Ｆ ７／２０ － ７／２４

９／００ － ９／０２

(57)【特許請求の範囲】

【請求項1】

複数の第１の貫通孔を有する第１の基板と、
前記第１の基板上に、複数の前記第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、
前記第１の基板上に、前記第１の貫通孔のそれぞれに隣接して前記第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、
前記第１の基板と対向するように設けられ、複数の前記第１の貫通孔のそれぞれに対向する複数の第２の貫通孔と、前記複数の第１の電極のそれぞれに対向する部分に、前記複数の第１の電極の形状のそれぞれにあわせて設けられた複数の凹部と、を有し、少なくとも前記第１の基板との対向面において導電性を有し、前記第２の電極と電気的に接続された第２の基板と、
を備える半導体装置。

【請求項2】

前記第２の貫通孔の下に前記第１の貫通孔と、前記第１の基板の一部が設けられた請求項１記載の半導体装置。

【請求項3】

前記第２の貫通孔の開口形状は、前記第１の電極と前記第１の貫通孔の上面形状を合せた形状と略相似形状である請求項１又は請求項２に記載の半導体装置。

【請求項4】

前記第２の電極と前記第２の基板との間に設けられた突起部をさらに備える請求項３記載の半導体装置。

【請求項5】

前記第１の基板の貫通孔のアレイ周縁で、前記第２の基板との対向面に設けられ、導電性を有する第１の接合材と、
前記第２の基板の周縁で、前記第１の基板との対向面に設けられ、導電性を有する第２の接合材と、
前記第１の接合材と前記第２の接合材の間に設けられたスペーサと、
を備える請求項１ないし請求項４いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

半導体デバイスの微細化の進展を担うリソグラフィ技術は、極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は、年々微細化されてきている。電子線（電子ビーム）描画技術は本質的に優れた解像性を有しているため、マスクブランクスへ電子線を使ってマスクパターンを描画することが行われている。

【0003】

マルチ電子ビーム（マルチビーム）を用いた描画装置は、１本の電子ビームを描画する場合に比べて、スループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを、複数の穴を持った成型アパーチャに通してマルチビームを形成する。形成されたマルチビームを構成するそれぞれの電子ビームは、ブランキングアパーチャアレイによりブランキング制御される。ブランキングアパーチャアレイにより偏向された電子ビームは遮蔽され（ブランキング）、偏向されなかった電子ビームはマスクブランクス等の試料に照射される。

【0004】

ブランキングアパーチャアレイには、それぞれの電子ビームが通過する貫通孔が設けられている。そして、貫通孔の周囲には、電子ビームを偏向させるためのそれぞれ一対の電極対が設けられている。ブランキングアパーチャアレイの製造においては、半導体製造技術を用いて、例えばシリコン（Ｓｉ）基板に上述のそれぞれの貫通孔及びそれぞれの電極対等を形成していく方法が採られる。

【0005】

マルチビームを用いてパターンの描画を行う際には、ブランキングアパーチャアレイに設けられた電極対間に印加される電圧により生じる電界により、それぞれの電子ビームを独立して偏向することができる。この時、対象となる電子ビームを偏向させるための電極対以外の電極対により発生する電界の影響による意図しないビームの偏向、クロストークが発生するという問題があった。

【先行技術文献】

【特許文献】

【0006】

【文献】米国特許第７７１４２９８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明が解決しようとする課題は、クロストークを抑制することが可能な半導体装置を提供することである。

【課題を解決するための手段】

【0008】

実施形態の半導体装置は、複数の第１の貫通孔を有する第１の基板と、第１の基板上に、複数の第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、第１の基板上に、第１の貫通孔のそれぞれに隣接して第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、第１の基板と対向するように設けられ、複数の第１の貫通孔のそれぞれに対向する複数の第２の貫通孔と、複数の第１の電極のそれぞれに対向する部分に、複数の第１の電極の形状のそれぞれにあわせて設けられた複数の凹部と、を有し、少なくとも第１の基板との対向面において導電性を有し、第２の電極と電気的に接続された第２の基板と、を備える。

【図面の簡単な説明】

【0009】

【図1】第１の実施形態の電子ビーム描画装置の模式断面図である。

【図2】第１の実施形態の半導体装置の模式上面図である。

【図3】第１の実施形態の半導体装置の模式断面図である。

【図4】第１の実施形態の半導体装置の要部の一例を示す模式上面図である。

【図5】第１の実施形態の半導体装置における第１の貫通孔、第２の貫通孔及び電源電極の一例を示す模式図である。

【図6】第２の実施形態の半導体装置の模式断面図である

【図7】第２の実施形態の他の態様の半導体装置の模式断面図である。

【図8】第３の実施形態の半導体装置の模式断面図である。

【発明を実施するための形態】

【0010】

以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。

【0011】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0012】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0013】

以下、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも良い。

【0014】

（第１の実施形態）
本実施形態の半導体装置は、複数の第１の貫通孔を有する第１の基板と、第１の基板上に、複数の第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、第１の基板上に、第１の貫通孔のそれぞれに隣接して第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、第１の基板と対向するように設けられ、複数の第１の貫通孔のそれぞれに対向する複数の第２の貫通孔を有し、少なくとも第１の基板との対向面において導電性を有し、第２の電極と電気的に接続された第２の基板と、を備える。

【0015】

図１は、本実施形態の電子ビーム描画装置１５０の模式断面図である。電子ビーム描画装置１５０は、マルチ荷電粒子ビーム描画装置の一例である。

【0016】

本実施形態の半導体装置１００ａは、電子ビーム描画装置１５０に用いられるブランキングアパーチャアレイである。

【0017】

電子ビーム描画装置１５０は、電子鏡筒１０２（マルチ電子ビームカラム）と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、成型アパーチャアレイ２０３、半導体装置１００ａ（ブランキングアパーチャアレイ）、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、主偏向器２０８、及び副偏向器２０９が配置されている。

【0018】

ここで、ｘ軸と、ｘ軸に垂直なｙ軸と、ｘ軸及びｙ軸に垂直なｚ軸を定義する。電子銃２０１はｚ方向に垂直な方向電子ビーム２００を放出するものとする。また、試料１０１は、ｘｙ面に平行な面内に配置されているものとする。

【0019】

電子銃２０１から放出された電子ビーム２００は、照明レンズ２０２により、ほぼ垂直に成型アパーチャアレイ２０３を照明する。そして、成型アパーチャアレイ２０３の開口部を電子ビーム２００が通過することにより、マルチビーム１１０が形成される。マルチビーム１１０は、電子ビーム１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ及び１２０ｆを有する。それぞれの電子ビーム１２０の形状は、成型アパーチャアレイ２０３の開口部の形状を反映したものであり、例えば矩形形状である。なお、図１において成型アパーチャアレイ２０３の開口部の個数は６個であることが示されているが、これに限定されるものではない。成型アパーチャアレイ２０３により形成されるマルチビーム１１０の本数は、図１においては６本である。しかし、形成されるマルチビーム１１０の本数は、勿論６本に限定されるものではない。一例としては、成型アパーチャアレイ２０３の開口部は、ｘ方向及びｙ方向にそれぞれ５１２個ずつ、マトリックス状に配置されている。

【0020】

ブランキングアパーチャアレイとしての半導体装置１００ａは、成型アパーチャアレイ２０３の下に設けられている。半導体装置１００ａによって偏向された電子ビーム１２０は、制限アパーチャ部材２０６の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、偏向されなかった電子ビーム１２０は、制限アパーチャ部材２０６の中心の穴を通過する。これにより、電子ビームのオンオフが制御される。

【0021】

制限アパーチャ部材２０６を通過した電子ビーム１２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、主偏向器２０８及び副偏向器２０９によって一括して偏向される。そして、ＸＹステージ１０５に載置された試料１０１上の、それぞれの照射位置に照射される。ＸＹステージ１０５には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置されている。

【0022】

図２は、本実施形態の半導体装置１００ａの模式上面図である。図３は、図２で示した本実施形態の半導体装置１００ａの、Ａ－Ａ’線における模式断面図である。図２と図３を用いて、本実施形態の半導体装置１００ａについて説明する。

【0023】

第１の基板２０は、例えば、シリコン基板などの半導体基板である。図２及び図３において、第１の基板２０の基板表面は、ｘｙ面に平行に配置されている。

【0024】

第１の基板２０は、複数の第１の貫通孔１２を有する。図３においては、複数の第１の貫通孔として、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ及び１２ｆが示されている。図２においては、第１の貫通孔１２は、ｘ方向及びｙ方向にそれぞれ６個ずつ配置されていることが示されている。なお、複数の第１の貫通孔１２の個数は、勿論これに限定されるものではない。

【0025】

複数の電源電極１４（第１の電極の一例）は、第１の基板２０の上の、複数の第１の貫通孔１２のそれぞれの周辺に設けられている。図３においては、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆの周囲に、それぞれ電源電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆが設けられている。

【0026】

接地電極１６（第２の電極の一例）は、第１の基板２０の上に設けられている。図３においては、接地電極１６は、電源電極１４と、第１の貫通孔１２を挟んで対向するように設けられている。例えば、接地電極１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ及び１６ｆは、それぞれ対応する電源電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ及び１４ｆと、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ及び１２ｆを挟んで対向するように設けられている。それぞれの接地電極１６は、例えば図示されない部分において互いに接続され、図示しないグランドに接地されて電子ビーム描画装置１５０内で用いられる。

【0027】

回路１０は、第１の基板２０内に設けられている。図３においては、回路１０として、回路１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ及び１０ｆが示されている。例えば、回路１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ及び１０ｆは、図示しない配線により、それぞれ電源電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ及び１４ｆと接続されている。回路１０は、電源電極１４に、例えば５Ｖ程度の所定の電圧を印加する機能を有する。回路１０は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路である。

【0028】

第２の基板４０は、第１の基板２０と対向するように設けられている。第２の基板４０は、例えばＳｉ基板等の半導体基板である。なお、第２の基板４０は、少なくとも第１の基板２０との対向面が導電性を有している必要がある。図３に示すように、表面に導電膜３２を形成したものを用いることができる。例えば、Ｓｉ基板表面に金（Ａｕ）などの金属膜を形成したものが好適である。また、その他金属基板等を好ましく用いることができる。

【0029】

第２の基板４０は、複数の第２の貫通孔３４を有する。複数の第１の貫通孔１２のそれぞれの上に、複数の第２の貫通孔３４がそれぞれ設けられている。図３においては、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ及び１２ｆの上に、それぞれ対応する第２の貫通孔３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ及び３４ｆが設けられている。

【0030】

また、電源電極１４と第２の基板４０が接触しないように、電源電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ及び１４ｆの上にそれぞれ対応する第２の貫通孔３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ及び３４ｆが設けられている。また、第２の貫通孔３４の大きさは、第１の貫通孔１２の大きさより大きいことが好ましいが、電子ビーム１２０の通過を妨げない程度であれば、同じか小さくても良い。

【0031】

さらに、第２の基板４０を成型アパーチャアレイ２０３の機能を兼ねたものとし、第２の貫通孔３４によりマルチビームを形成してもよい。この場合、第２の貫通孔３４の大きさを第１の貫通孔１２の大きさよりも小さい所望の大きさとする必要がある。

【0032】

また、第２の基板４０の材料としてタングステン（Ｗ）、金（Ａｕ）等の重金属を用いることにより、Ｘ線遮蔽機能を備えることもできる。このとき、第２の貫通孔３４の大きさを第１の貫通孔１２の大きさよりも小さい所望の大きさとすることにより、成型アパーチャアレイ２０３の機能とＸ線遮蔽機能の両方を兼ね備えることもできる。

【0033】

第２の基板４０の板厚は、専ら貫通孔３４の大きさや撓み等を考慮した加工性と、電子ビーム１２０の透過性を考慮して決定される。第２の基板４０の板厚は、１０μｍ以上であることが好ましい。１０μｍ未満とすると、第２の基板４０を加工することが難しくなるためである。また、第２の基板４０の板厚は、例えば２００μｍ以下とすると、電子ビーム１２０を壁面に当たることなく貫通孔３４を通過させる上では好ましい。しかし、クロストーク抑制効果の観点からは、第２の基板４０の板厚は、２００μｍより大きくても良いし、１０μｍ未満であっても構わない。

【0034】

第２の基板４０における導電膜３２は、第２の基板４０の第１の基板２０と対向する面に設けられ、接地電極１６に電気的に接続されている。導電膜３２は、例えばＡｕ（金）の膜であるが、これに限定されるものではない。また、導電膜３２は、第２の基板４０の第１の基板２０と対向する面に一様にまたはその一部に形成されていても良いし、貫通孔内に形成されても良い。

【0035】

成型アパーチャアレイ２０３により成型された電子ビーム１２０は、それぞれ第２の貫通孔３４及び第１の貫通孔１２を通過する。ここで、例えば回路１０ａを用いて電源電極１４ａに所定の電圧が印加されると、接地電極１６ａ、導電膜３２及び第２の基板４０と電源電極１４ａの間に電界が発生する。発生した電界により、第２の貫通孔３４ａ及び第１の貫通孔１２ａを通過する電子ビーム１２０は偏向される。

【0036】

なお電子ビーム１２０は、第２の貫通孔３４から第１の貫通孔１２へ向かって通過しても良いし、第１の貫通孔１２から第２の貫通孔３４へと通過しても良いが、第２の基板４０を成型アパーチャアレイ２０３の機能、Ｘ線遮蔽機能、もしくはその両方を兼ね備える場合は、電子ビーム１２０が第２の貫通孔３４から第１の貫通孔１２へ向かって通過する場合に有効である。

【0037】

電源電極１４と第２の基板４０（導電膜３２）との垂直距離（Ｚ方向の距離）は、クロストーク抑制の観点から、３０μｍ以下が好ましく、さらに１０μｍ以下であることがより好ましい。電源電極１４と第２の基板４０の垂直距離がゼロの場合が最も好ましい。

【0038】

図４は、本実施形態の半導体装置１００ａの要部の一例を示す模式上面図である。図４は、図２に示した半導体装置１００ａにおいて、第２の基板４０を除いて示した模式上面図である。接地電極１６は第１の基板上に設けられ格子状の形状を有し、それぞれの格子の内側に、それぞれの第１の貫通孔１２及び第１の基板上に設けられた電源電極１４が配置されている。言い換えると、接地電極１６は、それぞれの第１の貫通孔１２及び電源電極１４を取り囲むように設けられている。

【0039】

図５は、本実施形態の半導体装置１００ａにおける第１の貫通孔１２、第２の貫通孔３４及び電源電極１４の一例を示す模式図である。

【0040】

図５（ａ）を用いて、第１の貫通孔１２、第２の貫通孔３４及び電源電極１４の配置について説明をする。第２の貫通孔３４のｘ方向の長さをＬ_ｘ、ｙ方向の長さをＬ_ｙとする。第１の貫通孔１２のｘ方向の長さをａ_ｘ、ｙ方向の長さをａ_ｙとする。電源電極１４のｘ方向の長さをｂ_ｘ、ｙ方向の長さをｂ_ｙとする。

【0041】

クロストーク抑制の観点から、第２の貫通孔３４は、電子ビーム１２０が通過可能な程度に小さいことが好ましい。しかし、第２の基板４０を第１の基板２０上に配置する際に、第２の基板４０が第１の基板２０に対して、所定の位置からｘ方向にｄ_ｘ、ｙ方向にｄ_ｙずれて配置される場合がある。従って、ｘ方向においては、２ｄ_ｘ＋ｂ_ｘ＋ａ_ｘ≦Ｌ_ｘであることが好ましい。また、ｙ方向においては、２ｄ_ｙ＋ａ_ｙ≦Ｌ_ｙであり、かつ２ｄ_ｙ＋ｂ_ｙ≦Ｌ_ｙであることが好ましい。

【0042】

また、第２の貫通孔３４の開口形状は、四角形に限られたものでなく、多角形等でもよい。図５（ｂ）に示すように、電源電極１４と第１の貫通孔１２からなる多角形に対して、外形がそれぞれ接合誤差ｄ_ｘとｄ_ｙを考慮して大きくした電源電極１４と第１の貫通孔１２の上面形状を合せた形状と略相似形状とすることにより、開口面積をより小さくすることができ、クロストーク抑制効果をより大きくすることができる。

【0043】

図５（ｃ）、図５（ｄ）及び図５（ｅ）は、第１の貫通孔１２及び電源電極１４の他の態様を示したものである。図５（ａ）及び図５（ｂ）においては、第１の貫通孔１２、第２の貫通孔３４及び電源電極１４の形状は、いずれも矩形形状である。しかし、第１の貫通孔１２、第２の貫通孔３４及び電源電極１４の形状は、これに限定されるものではない。図５（ｃ）においては、第１の貫通孔１２の形状は円である。図５（ｄ）においては、第１の貫通孔１２の形状は三角形である。図５（ｅ）においては、第１の貫通孔１２の形状は三角形であり、電源電極１４の形状は波形である。図５（ｃ）、図５（ｄ）及び図５（ｅ）はいずれも好ましく用いることができる。そして、それぞれ、ｘ方向においては２ｄ_ｘ＋ｂ_ｘ＋ａ_ｘ≦Ｌ_ｘであることが好ましい。また、それぞれｙ方向においては、２ｄ_ｙ＋ａ_ｙ≦Ｌ_ｙであり、かつ２ｄ_ｙ＋ｂ_ｙ≦Ｌ_ｙであることが好ましい。

【0044】

次に、本実施形態の作用効果を記載する。

【0045】

クロストークを抑制するために、回路１０、電源電極１４及び接地電極１６を有する第１の基板２０の上に、導電性を有する第２の基板４０を配置する。これは、電源電極１４と接地電極１６間で発生する電界を、第２の基板４０で遮蔽して、他の電源電極１４の周辺に電界が及ばないようにするためである。この観点からは、電源電極１４、接地電極１６と、第２の基板４０との距離はできるだけ小さいほど好ましい。これは、第２の基板４０を成型アパーチャアレイ２０３の機能、Ｘ線遮蔽機能、もしくはその両方を兼ね備える場合も同様である。

【0046】

遮蔽効果を得るために、電源電極１４、接地電極１６がショートしないよう、第２の基板４０との距離をできるだけ小さく保ちつつ、第１の基板２０及び第２の基板４０を平行に保つことは困難である。

【0047】

そこで、本実施形態の半導体装置１００ａでは、第２の基板４０において第１の基板２０との対向面に導電膜３２を設けて、導電膜３２を接地電極１６に電気的に接続させる。そして、第２の基板４０と電源電極１４を接触させないように第２の貫通孔を設ける。このようにして第１の基板２０と第２の基板４０の距離を近づけることができるため、より確実にクロストークを抑制することができる。

【0048】

本実施形態の半導体装置１００ａによれば、クロストークを抑制することが可能な半導体装置の提供が可能になる。

【0049】

（第２の実施形態）
本実施形態の半導体装置は、複数の第１の電極の上に第２の基板の一部が設けられている点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。

【0050】

図６は、本実施形態の半導体装置１００ｂの模式断面図である。

【0051】

半導体装置１００ｂにおいては、接地電極１６と導電膜３２の間に突起部（バンプ）１８が設けられている。これにより、電源電極１４の上に第２の基板４０の一部が設けられていても、電源電極１４と第２の基板４０が接触せずショートしない構成となっている。この構成により、電源電極１４と設置電極１６の膜厚が同じ場合であっても第２の基板が電源電極１４を覆うよう設けることができるため、貫通孔３４の開口面積をより小さくすることができ、クロストークを抑制することができる。

【0052】

突起部１８は、例えば金属等の導電体で形成される。

【0053】

図７は、本実施形態の他の態様の半導体装置１００ｃの模式断面図である。

【0054】

半導体装置１００ｃにおいては、複数の凹部３６が設けられている。凹部３６ａ、３６ｂ、３６ｃ、３６ｅ、３６ｆは、それぞれ対応する電源電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆの上に設けられている。これにより、電源電極１４の上に第２の基板４０の一部が設けられていても、電源電極１４と第２の基板４０が接触しない構成となっている。凹部３６は電源電極１４と接触しないよう、ｄ_ｘとｄ_ｙを考慮して形成されている。また、凹部３６のＺ方向の量は小さいほど好ましいが、基板１と基板２がショートしないよう、接地電極１４と電源電極１６の高さバラツキを考慮して決定する。この構成により、貫通孔３４が電源電極１４を覆うよう設けることができるため、貫通孔３４の開口面積をより小さくすることができ、クロストークをより確実に抑制できる。貫通孔３４のサイズは接合誤差を考慮して決定することができる。

【0055】

本実施形態の半導体装置１００ｂ及び１００ｃによっても、クロストークを抑制することが可能な半導体装置の提供が可能になる。

【0056】

（第３の実施形態）
本実施形態の半導体装置は、第１の基板の貫通孔のアレイ周縁で、第２の基板との対向面に設けられ、導電性を有する第１の接合材と、第２の基板の周縁で、第１の基板との対向面に設けられ、導電性を有する第２の接合材と、第１の接合材と第２の接合材の間に設けられたスペーサと、を備える点で、第１及び第２の実施形態と異なっている。ここで、第１及び第２の実施形態と重複する点については、記載を省略する。

【0057】

図８は、本実施形態の半導体装置１００ｄの模式断面図である。

【0058】

第１の接合材９０及び第２の接合材９２は、例えばＡｇ（銀）等を含有し導電性を有する接着剤である。これは、電子ビーム１２０が照射された際に半導体装置１００ｄがチャージアップすることを抑制するためである。スペーサ９４は、例えばＳｉである。第１の接合材９０、第２の接合材９２及びスペーサ９４は、第１の基板の貫通孔１２のアレイ部、第２の基板の周縁に設けられていることが好ましい。

【0059】

第１の接合材９０、第２の接合材９２及びスペーサ９４の膜厚の和は、電源電極１４又は接地電極１６の膜厚と同程度であることが好ましい。

【0060】

本実施形態の半導体装置１００ｄによっても、クロストークを抑制することが可能な半導体装置の提供が可能になる。

【0061】

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0062】

１０ 回路
１２ 第１の貫通孔
１４ 電源電極（第１の電極）
１６ 接地電極（第２の電極）
１８ 突起部
２０ 第１の基板
３２ 導電膜
３４ 第２の貫通孔
３６ 凹部
４０ 第２の基板
９０ 第１の接合材
９２ 第２の接合材
９４ スペーサ
１００ａ 半導体装置（ブランキングアパーチャアレイ）
１００ｂ 半導体装置（ブランキングアパーチャアレイ）
１００ｃ 半導体装置（ブランキングアパーチャアレイ）
１００ｄ 半導体装置（ブランキングアパーチャアレイ）
１０１ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１１０ マルチビーム
１２０ 電子ビーム
１５０ 電子ビーム描画装置
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成型アパーチャアレイ
２０５ 縮小レンズ
２０６ 制限アパーチャ部材
２０７ 対物レンズ
２０８ 主偏向器
２０９ 副偏向器
２１０ ミラー

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】