特許 7020534 ３値論理を用いるベクトル化マルチレベルハーフトーン処理

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-07

(45)【発行日】2022-02-16

(54)【発明の名称】３値論理を用いるベクトル化マルチレベルハーフトーン処理

(51)【国際特許分類】

   H04N 1/405 20060101AFI20220208BHJP

   B41J 2/52 20060101ALI20220208BHJP

   G06F 9/38 20060101ALI20220208BHJP

   G06F 9/305 20060101ALI20220208BHJP

   G06F 9/308 20060101ALI20220208BHJP

   G06F 9/345 20060101ALI20220208BHJP

【ＦＩ】

H04N1/405

B41J2/52

G06F9/38 370A

G06F9/305 C

G06F9/308 A

G06F9/345

【請求項の数】 20

(21)【出願番号】P 2020208523

(22)【出願日】2020-12-16

(65)【公開番号】P2021097408

(43)【公開日】2021-06-24

【審査請求日】2020-12-16

(31)【優先権主張番号】16/719299

(32)【優先日】2019-12-18

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】000006747

【氏名又は名称】株式会社リコー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】ウォルター エフ ケイリー

(72)【発明者】

【氏名】トマシュ ルトコフスキ

(72)【発明者】

【氏名】デイヴィッド ワード

【審査官】花田 尚樹

(56)【参考文献】

【文献】特開２００１－２７７４９３（ＪＰ，Ａ）

【文献】特開２００７－０７６３０６（ＪＰ，Ａ）

【文献】特開２００９－１８８９８５（ＪＰ，Ａ）

【文献】特開平１１－２３２４５０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ １／４０ － １／４０９

Ｂ４１Ｊ ２／５２ － ２／５２５

Ｇ０６Ｆ ９／３８

Ｇ０６Ｆ ９／３０ － ９／３５５

(57)【特許請求の範囲】

【請求項1】

ハーフトーンシステムであって、
少なくとも１つのプロセッサと、
前記プロセッサにより実行可能なコンピュータプログラムを含むメモリと、
を含み、前記プロセッサは、前記ハーフトーンシステムに、
ピクセルのアレイを含むラスタ画像を受信させ、
前記ピクセルの１つ以上のブロックに対してマルチレベルハーフトーン処理を実行させ、
前記マルチレベルハーフトーン処理では、
前記プロセッサは、更に、前記ハーフトーンシステムに、異なる強度レベルを区別する閾値を識別させ、
前記１つ以上のブロックのうちの前記ピクセルのブロック毎に、前記プロセッサは、前記ハーフトーンシステムに、
前記ブロックの中の前記ピクセルについてピクセル値セットを識別させ、
前記ピクセル値セットの前記閾値の各々とのベクトル比較を実行させて、比較ビットセットを生成させ、
前記比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行させて、前記ブロックの中の前記ピクセルについて、下位ビットのセットを定義させ、
前記比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、前記ブロックの中の前記ピクセルについて、上位ビットのセットを定義させる、
ハーフトーンシステム。

【請求項2】

前記プロセッサは、更に、前記ハーフトーンシステムに、
第１ビット平面の中に前記下位ビットの１つ以上のセットを配置させ、
第２ビット平面の中に前記上位ビットの１つ以上のセットを配置させる、
請求項１に記載のハーフトーンシステム。

【請求項3】

前記プロセッサは、前記ハーフトーンシステムに、前記第１ビット平面及び前記第２ビット平面の送信を開始させる、請求項２に記載のハーフトーンシステム。

【請求項4】

全シートサイド上の前記ピクセルについて、前記第１ビット平面は前記下位ビットを含み、前記第２ビット平面は前記上位ビットを含む、請求項２に記載のハーフトーンシステム。

【請求項5】

シートサイドの一部の上の前記ピクセルについて、前記第１ビット平面は前記下位ビットを含み、前記第２ビット平面は前記上位ビットを含む、請求項２に記載のハーフトーンシステム。

【請求項6】

前記下位ビットの１つ以上のセットの各々は８個のピクセルの各々に対応する８個の下位ビットを含み、
前記上位ビットの１つ以上のセットの各々は８個のピクセルの各々に対応する８個の上位ビットを含む、請求項２に記載のハーフトーンシステム。

【請求項7】

前記プロセッサは、前記ハーフトーンシステムに、インターリーブ動作を実行させて、前記第１ビット平面及び前記第２ビット平面の送信を融合させ、ハーフトーン画像のピクセル値を形成させる、請求項２に記載のハーフトーンシステム。

【請求項8】

前記プロセッサは、前記ハーフトーンシステムに、異なる色平面の複数のラスタ画像に対して、前記マルチレベルハーフトーン処理を実行させる、請求項１に記載のハーフトーンシステム。

【請求項9】

前記プロセッサは、単一命令多重データ処理（Single Instruction Multiple Data、SIMD）アーキテクチャを有する中央処理ユニット（Central Processing Unit、CPU）を含む、請求項１に記載のハーフトーンシステム。

【請求項10】

前記プロセッサは、単一命令多重データ処理（Single Instruction Multiple Data、SIMD）アーキテクチャを有するグラフィック処理ユニット（Graphical Processing Unit、GPU）を含む、請求項１に記載のハーフトーンシステム。

【請求項11】

請求項１に記載のハーフトーンシステムを含む画像形成機器。

【請求項12】

前記プロセッサは、前記ハーフトーンシステムに、
前記ピクセル値セットと前記閾値のうちの第１閾値とのベクトル比較を実行させて、第１比較ビットセットを生成させ、
前記ピクセル値セットと前記閾値のうちの第２閾値とのベクトル比較を実行させて、第２比較ビットセットを生成させ、前記閾値のうちの前記第２閾値は、前記閾値のうちの前記第１閾値より大きく、
前記ピクセル値セットと前記閾値のうちの第３閾値とのベクトル比較を実行させて、第３比較ビットセットを生成させ、前記閾値のうちの前記第３閾値は、前記閾値のうちの前記第２閾値より大きく、
前記第１比較ビットセット、前記第２比較ビットセット、及び前記第３比較ビットセットを入力として、前記第１の３値論理演算を実行させて、下位ビットの前記セットを定義させ、
前記第１比較ビットセット、前記第２比較ビットセット、及び前記第３比較ビットセットを入力として、前記第２の３値論理演算を実行させて、上位ビットの前記セットを定義させる、
請求項１に記載のハーフトーンシステム。

【請求項13】

ハーフトーン方法であって、前記方法は、
ピクセルのアレイを含むラスタ画像を受信するステップと、
前記ピクセルの１つ以上のブロックに対してマルチレベルハーフトーン処理を実行するステップであって、
異なる強度レベルを区別する閾値を識別するステップと、
前記１つ以上のブロックのうちの前記ピクセルのブロック毎に、
前記ブロックの中の前記ピクセルについてピクセル値セットを識別するステップと、
前記ピクセル値セットの前記閾値の各々とのベクトル比較を実行して、比較ビットセットを生成するステップと、
前記比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行して、前記ブロックの中の前記ピクセルについて、下位ビットのセットを定義するステップと、
前記比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、前記ブロックの中の前記ピクセルについて、上位ビットのセットを定義するステップと、
を含む方法。

【請求項14】

第１ビット平面の中に前記下位ビットの１つ以上のセットを配置するステップと、
第２ビット平面の中に前記上位ビットの１つ以上のセットを配置するステップと、
請求項１３に記載の方法。

【請求項15】

前記第１ビット平面及び前記第２ビット平面の宛先への送信を開始するステップ、を更に含む請求項１４に記載の方法。

【請求項16】

インターリーブ動作を実行して、前記第１ビット平面及び前記第２ビット平面の送信を融合し、ハーフトーン画像のピクセル値を形成するステップ、を更に含む請求項１４に記載の方法。

【請求項17】

プログラム命令を実装している非一時的コンピュータ可読媒体であって、前記プログラム命令は、プロセッサにより実行されると、ハーフトーン方法を実行するために動作し、前記方法は、
ピクセルのアレイを含むラスタ画像を受信するステップと、
前記ピクセルの１つ以上のブロックに対してマルチレベルハーフトーン処理を実行するステップであって、
異なる強度レベルを区別する閾値を識別するステップと、
前記１つ以上のブロックのうちの前記ピクセルのブロック毎に、
前記ブロックの中の前記ピクセルについてピクセル値セットを識別するステップと、
前記ピクセル値セットの前記閾値の各々とのベクトル比較を実行して、比較ビットセットを生成するステップと、
前記比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行して、前記ブロックの中の前記ピクセルについて、下位ビットのセットを定義するステップと、
前記比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、前記ブロックの中の前記ピクセルについて、上位ビットのセットを定義するステップと、
を含む、コンピュータ可読媒体。

【請求項18】

前記方法は、
第１ビット平面の中に前記下位ビットの１つ以上のセットを配置するステップと、
第２ビット平面の中に前記上位ビットの１つ以上のセットを配置するステップと、
を更に含む、請求項１７に記載のコンピュータ可読媒体。

【請求項19】

前記方法は、前記第１ビット平面及び前記第２ビット平面の宛先への送信を開始するステップ、を更に含む請求項１８に記載のコンピュータ可読媒体。

【請求項20】

前記方法は、インターリーブ動作を実行して、前記第１ビット平面及び前記第２ビット平面の送信を融合し、ハーフトーン画像のピクセル値を形成するステップ、を更に含む、請求項１８に記載のコンピュータ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、画像形成の分野に関し、特にラスタ画像のハーフトーン処理に関する。

【背景技術】

【0002】

ハーフトーン処理（Halftoning）は、サイズ及び／又は間隔の変化するドットのパターンにより、２次元媒体上で連続トーン画像をシミュレートする技術である。ハーフトーン画像の再現は、適正な距離から見るとき、多くの色又は階調（gray）で構成されるように見える。例えば、黒及び白色ドットで構成されるハーフトーン画像は、種々のグレイレベルを表示するように見えることがある。前の世代のプリンタは、粗い解像度を有し、２色レベルの画像再現に限定されていた（つまり、ピクセルが色でマークされるか又は空白のままにされる）。これらの種類のプリンタのためのハーフトーン技術は、一般的に２レベルハーフトーン（bi-level halftoning）と呼ばれ、１ビットにより定義されるピクセル値により、ハーフトーン画像を生成する。プリンタは、複数の強度レベルにより、より精細な解像度に対応するよう発展してきた。このようなプリンタでは、マルチレベル又はマルチビットハーフトーン技術が、複数のビット（例えば、２ビット、３ビット、等）により定義されるピクセルによりハーフトーン画像を生成するために使用され得る。マルチレベルハーフトーンは、２レベルハーフトーンと比べて、より低い空間分解能で元の画像に対してより良好な知覚的忠実度を生成する。しかしながら、マルチレベルハーフトーンは、計算コストが高くなり得る。

【発明の概要】

【0003】

本願明細書では、３値論理を用いるマルチレベルハーフトーンのためのハーフトーンシステム、方法、及びソフトウェアが提供される。概要として、本願明細書に記載されるハーフトーンシステムは、ラスタ画像からのピクセルブロックに対して動作する。ハーフトーンシステムは、ピクセルブロックのピクセル値を、複数の強度レベルを区別するために定義された閾値と比較する。例えば、４レベル再現では、ハーフトーンシステムは、ピクセルブロックのピクセル値を３つの閾値と比較する。ピクセル値と閾値の各々との比較は、比較ビットセットを生じる。ハーフトーンシステムは、３値論理演算を用いて、各ピクセルの比較ビットを出力ビットにマッピングする。例えば、ある３値論理演算は、比較ビットをピクセルの下位ビットにマッピングするために使用されてよく、別の３値論理演算は、比較ビットをピクセルの上位ビットにマッピングするために使用されてよい。３値論理演算は、従って、組み合わせによりラスタ画像のハーフトーン画像を定義するビット平面（bit plane）を生成するために使用されてよい。例えば、２ビット（４レベル）出力は、以下の２つのビット平面で構成される：１つは各ピクセルの下位ビット（又は最下位ビット）のための平面、１つは各ピクセルの上位ビット（又は最上位ビット）のための平面である。ある技術的利点は、従来のアプローチよりピクセル当たり又はピクセルブロック当たりの命令数の桁が少ないので、本願明細書に記載されるようなマルチレベルハーフトーンがより計算効率が良いことである。

【0004】

一実施形態は、少なくとも１つのプロセッサと、該プロセッサにより実行可能なコンピュータプログラムコードを含むメモリと、を含むハーフトーンシステムを有する。プロセッサは、ハーフトーンシステムに、ピクセルアレイを含むラスタ画像を受信させ、該ピクセルの１つ以上のブロックに対してマルチレベルハーフトーン処理を実行させる。マルチレベルハーフトーン処理では、プロセッサは、ハーフトーンシステムに、更に、異なる強度レベルを区別する閾値を識別させる。１つ以上のブロックのうちのピクセルのブロック毎に、プロセッサは、ハーフトーンシステムに、
ブロックの中のピクセルについてピクセル値セットを識別させ、
ピクセル値セットと各閾値とのベクトル比較を実行させて、比較ビットセットを生成させ、
比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行させて、ブロックの中のピクセルについて、下位ビットのセットを定義させ、
比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、ブロックの中のピクセルについて、上位ビットのセットを定義させる。

【0005】

別の実施形態は、ハーフトーン方法を含む。方法は、ピクセルアレイを含むラスタ画像を受信するステップと、１つ以上のピクセルブロックに対してマルチレベルハーフトーン処理を実行するステップと、を含む。マルチレベルハーフトーン処理は、異なる強度レベルを区別する閾値を識別するステップを含む。１つ以上のブロックのうちのピクセルのブロック毎に、マルチレベルハーフトーン処理は、
ブロックの中のピクセルについてピクセル値セットを識別するステップと、
ピクセル値セットと各閾値とのベクトル比較を実行して、比較ビットセットを生成するステップと、
比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行して、ブロックの中のピクセルについて、下位ビットのセットを定義するステップと、
比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、ブロックの中のピクセルについて、上位ビットのセットを定義するステップと、を含む。

【0006】

別の実施形態は、プロセッサにより実行されるとハーフトーン方法を実行するよう動作するプログラム命令を実装している非一時的コンピュータ可読媒体を含む。方法は、ピクセルアレイを含むラスタ画像を受信するステップと、１つ以上のピクセルブロックに対してマルチレベルハーフトーン処理を実行するステップと、を含む。マルチレベルハーフトーン処理は、異なる強度レベルを区別する閾値を識別するステップを含む。１つ以上のブロックのうちのピクセルのブロック毎に、マルチレベルハーフトーン処理は、
ブロックの中のピクセルについてピクセル値セットを識別するステップと、
ピクセル値セットと各閾値とのベクトル比較を実行して、比較ビットセットを生成するステップと、
比較ビットセットのうちの３つを入力として、第１の３値論理演算を実行して、ブロックの中のピクセルについて、下位ビットのセットを定義するステップと、
比較ビットセットのうちの３つを入力として、第２の３値論理演算を実行させて、ブロックの中のピクセルについて、上位ビットのセットを定義するステップと、を含む。

【0007】

他の説明のための実施形態（例えば、前述の実施形態に関連する方法及びコンピュータ可読媒体）は以下に説明され得る。議論されている特徴、機能、及び利点は、種々の実施形態において独立に達成でき、又は更なる詳細が以下の説明及び図面を参照して理解できる更なる他の実施形態において結合されてよい。

【図面の簡単な説明】

【0008】

本開示の幾つかの実施形態は、単なる例を用いて及び添付の図面を参照して以下に説明される。同じ参照符号は、全図において同じ要素又は同じ種類の要素を表す。

【0009】

【図1】説明のための実施形態における画像形成機器の概略図である。

【0010】

【図2】説明のための実施形態による、ハーフトーンシステムの概略図である。

【0011】

【図3】ベクトル処理演算を示す。

【0012】

【図4】ＳＩＭＤ演算を実行するＣＰＵ及びＧＰＵを示す。

【図5】ＳＩＭＤ演算を実行するＣＰＵ及びＧＰＵを示す。

【0013】

【図6A】説明のための実施形態におけるハーフトーン方法を説明するフローチャートを示す。

【図6B】説明のための実施形態におけるハーフトーン方法を説明するフローチャートを示す。

【0014】

【図7】行及び列に八治されたピクセルのアレイを含むラスタ画像を示す。

【0015】

【図8】説明のための実施形態におけるラスタ画像の中のピクセルのブロックを示す。

【0016】

【図9】説明のための実施形態におけるローカルメモリにロードされたブロックのピクセル値セットを有するプロセッサの概略図である。

【0017】

【図10】説明のための実施形態におけるベクトル比較を示す。

【図11】説明のための実施形態におけるベクトル比較を示す。

【図12】説明のための実施形態におけるベクトル比較を示す。

【0018】

【図13】説明のための実施形態におけ３値論理演算を示す。

【図14】説明のための実施形態におけ３値論理演算を示す。

【0019】

【図15】説明のための実施形態におけるセレクタパラメータの計算を示す。

【0020】

【図16】説明のための実施形態におけるハーフトーン画像のピクセル値を定義するビット平面を示す。

【図17】説明のための実施形態におけるハーフトーン画像のピクセル値を定義するビット平面を示す。

【0021】

【図18】説明のための実施形態におけるマージされたビット平面を有するハーフトーン画像を示す。

【0022】

【図19】説明のための実施形態における所望の機能を実行するためのプログラム命令を実装しているコンピュータ可読媒体を実行する処理システムを示す。

【発明を実施するための形態】

【0023】

図面及び以下の説明は、本開示の特定の説明のための実施形態を説明する。従って、当業者は、本願明細書に明示的に示され又は説明されないが、本開示の原理を実施し、本開示の範囲に含まれる種々の構成を考案可能であることが理解される。更に、本願明細書に記載されるいかなる例も、本開示の原理を理解する助けとなることを意図しており、このような具体的に引用される例及び条件に限定されることがないものと考えられるべきである。結果として、本開示は、以下に説明する特定の実施形態又は例に限定されず、請求の範囲及びそれらの均等物により限定される。

【0024】

図１は、説明のための実施形態における画像形成機器１００の概略図である。画像形成機器１００は、記録媒体１３２に対して画像形成処理（例えば、印刷）を実行する種類の装置である。画像形成機器１００は、紙のような連続形式の媒体のウェブに印刷する連続紙用プリンタを有してよい。連続紙用プリンタが議論されるが、本願明細書に記載の概念は、カット紙用プリンタ、ワイドフォーマットプリンタ、３Ｄプリンタ、等のような代替の印刷システムにも適用されてよい。

【0025】

本実施形態では、画像形成機器１００は、デジタルフロントエンド（Digital Front End (DFE)）１１０、１つ以上の印刷エンジン１２０、及び媒体運搬装置１３０を含む。ＤＦＥ１１０は、印刷データ１１１を受け付け、印刷データ１１１を印刷エンジン１２０に適切なフォーマットに変換するよう構成される装置、回路、及び／又は他のコンポーネントを含む。ＤＦＥ１１０は、入力／出力（Ｉ／Ｏ）インタフェース１１２、印刷制御部１１４、印刷エンジンインタフェース１１６、グラフィカルユーザインタフェース（ＧＵＩ）１１８を含む。Ｉ／Ｏインタフェース１１２は、ソースから印刷データ１１１を受信するよう構成される装置、回路、及び／又は他のコンポーネントを含む。例えば、Ｉ／Ｏインタフェース１１２は、パーソナルコンピュータ、サーバ、等のようなホストシステム（図示しない）から、ネットワーク接続を介して印刷データ１１１を受信してよく、外部メモリ等から印刷データ１１１を受信してよい。従って、幾つかの実施形態では、Ｉ／Ｏインタフェース１１２は、ネットワークインタフェースと考えられてよい。印刷データ１１１は、ＰｏｓｔＳｃｒｉｐｔ、ＰＣＬ（Printer Command Language）、ＩＰＤＳ（Intelligent Printer Data Stream）等のようなＰＤＬ（Page Description Language）でフォーマットされた、ファイル、文書、印刷ジョブ、等を含む。印刷制御部１１４は、印刷データ１１１を、インク、トナー、又は別の記録材料により記録媒体１３２にマークするために印刷エンジン１２０により使用され得る１つ以上のデジタル画像に変換するよう構成される装置、回路、及び／又は他のコンポーネントを含む。従って、印刷制御部１１４は、印刷データ１１１をラスタライズしてデジタル画像を生成するラスタ画像プロセッサ（Raster Image Processor (RIP)）１１５を含む。デジタル画像は、ピクセルの２次元アレイを含む。ＰＤＬフォーマットの印刷データ１１１はコンテンツの上位レベルの説明であるが（例えば、テキスト、グラフィック、ピクチャ、等）、デジタル画像はディスプレイ空間における各ピクセルのピクセル値又は色値を定義する。印刷エンジンインタフェース１１６は、例えば印刷エンジン１２０にデジタル画像を送信するために、印刷エンジン１２０と通信するよう構成される装置、回路、及び／又は他のコンポーネントを含む。印刷エンジンインタフェース１１６は、通信リンク１１７（例えば、ファイバリンク、バス、等）を介して印刷エンジン１２０に通信可能に接続され、デジタル画像を印刷エンジン１２０へ転送するためにデータ転送プロトコルを使用するよう構成される。ＧＵＩ１１８は、人間のオペレータと相互作用するよう構成されるハードウェアコンポーネントである。ＧＵＩ１１８は、ディスプレイ、スクリーン、タッチスクリーン、等（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）ディスプレイ、等）を含んでよい。ＧＵＩ１１８は、キーボード又はキーパッド、トラッキングデバイス（例えば、トラックボール又はトラックバッド）、スピーカ、マイクロフォン、等を含んでよい。人間のオペレータは、ＧＵＩ１１８にアクセスして、状態インジケータを閲覧し、設定を閲覧し又は操作し、印刷ジョブをスケジュールする、等してよい。

【0026】

印刷エンジン１２０は、ＤＦＥインタフェース１２２、印刷エンジン制御部１２４、及び印刷メカニズム１２６を含む。ＤＦＥインタフェース１２２は、例えばＤＦＥ１１０からデジタル画像を受信するために、ＤＦＥン１１０と通信するよう構成される装置、回路、及び／又は他のコンポーネントを含む。印刷エンジン制御部１２４は、ＤＦＥ１１０から受信したデジタル画像を処理し及び制御信号を印刷メカニズム１２６に提供するよう構成される装置、回路、及び／又は他のコンポーネントを含む。印刷メカニズム１２６は、インク、トナー、等のような記録材料１２４により、記録媒体１３２をマークする１つ以上の装置である。印刷メカニズム１２６は、変化する液滴又はドットサイズについて、複数の強度レベルを再現するよう構成される。これは、ピクセルが「オン」又は「オフ」のいずれかである２レベルメカニズムと異なる。例えば、印刷メカニズム１２６がインクジェット装置である場合、ピクセル当たりの複数の強度レベルは、１、２、又は幾つかの液滴を同じ位置に印刷することにより、又は液滴のサイズを変化することにより、達成され得る。記録媒体１３２は、その上に記録材料１３４が適用される、印刷に適する任意の種類の材料を含み、例えば、紙（ウェブ又はカット紙）、プラスチック、カードストック、透明シート、３Ｄ印刷のための基板、布、等である。一実施形態では、印刷メカニズム１２６は、（例えば、水性、溶剤、油性、又はＵＶ硬化型）インクのような印刷液体の液滴を、複数の穴又はノズルを通じて噴射又は噴出するよう構成される１つ以上のプリントヘッドを含んでよい。穴又はノズルは、インクの種類（例えば、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）、キーブラック（Ｋ）のような色、又はプレコート、画像及びプロテクタコードのような方式）に従いグループ化されてよく、これは色平面と呼ばれてよい。別の実施形態では、印刷メカニズム１２６は、帯電粉末インク（トナー）を選択的に収集して、トナーを記録媒体１３２へ転送するドラムを含んでよい。媒体運搬装置１３０は、印刷メカニズム１２６に対して記録媒体１３２を移動するよう構成される。他の実施形態では、印刷メカニズム１２６の部分が、記録媒体１３２に対して移動するよう構成されてよい。

【0027】

画像形成機器１００は、図１に具体的に示されない種々の他のコンポーネントを含んでよい。

【0028】

ＲＩＰ１１５が印刷データ１１１をラスタライズすると、出力は、デジタル連続トーン画像になり、個々のピクセルは比較的大きなピクセル値により定義される。例えば、デジタル連続トーン画像は、８以上のビットのピクセル値を有してよい。ＲＩＰ１１５により生成されたデジタル連続トーン画像は、本願明細書で「ラスタ画像」と呼ばれる。８ビットピクセル値は、色の２５６個の異なる強度を表現し得る。しかしながら、標準的な印刷メカニズム（例えば、印刷メカニズム１２６）は、２５６個の異なるレベルで再現することができないことがある。従って、２ビット、３ビット、等のような少ないマルチビット値で個々のピクセルを定義するために、ハーフトーン処理が実行されてよい。図１は、印刷制御部１１４に実装されるハーフトーンシステム１４０も示す。ハーフトーンシステム１４０は、以下に詳述する１つ以上のラスタ画像に対してマルチレベルハーフトーン処理を実行するよう構成される回路、ロジック、ハードウェア、及び／又は他のコンポーネントを含む。ハーフトーンシステム１４０はＤＦＥ１１０の印刷制御部１１４の中に実装されているように示されるが、ハーフトーンシステム１４０は、画像形成機器１００に接続されたホストシステム又は別のシステム或いは他のシステムの中の、印刷エンジン制御部１２４（図１に示す）の中に実装されてよい。

【0029】

図２は、説明のための実施形態における、ハーフトーンシステム１４０の概略図である。ハーフトーンシステム１４０は、１つ以上のプロセッサ２０４及びメモリ２０６を含む。プロセッサ２０４は、ハーフトーンシステム１４０の機能を提供する内部回路、ロジック、ハードウェア、等を表す。プロセッサ２０４は、メモリ２０６にロードされたソフトウェアの命令２０８（つまり、コンピュータプログラムコード）を実行するよう構成されてよい。プロセッサ２０４は、特定の実装に依存して、１つ以上のプロセッサのセットを含んでよく、又はマルチプロセッサコアを含んでよい。メモリ２０６は、データ、メーレイ２０８、アプリケーション、等のためのコンピュータ可読記憶媒体であり、プロセッサ２０４によりアクセス可能である。メモリ２０６は、一時的及び／又は永久的に情報を格納可能なハードウェア記憶装置である。メモリ２０６は、揮発性又は不揮発性ＲＡＭ（Random-Access Memory）、ＲＯＭ（Read-Only Memory）、ＦＬＡＳＨ(登録商標)装置、揮発性又は不揮発性ＳＲＡＭ（Static RAM）装置、磁気ディスクドライブ、ＳＳＤ（Solid State Disk）、又は任意の他の揮発性又は不揮発性記憶装置を有してよい。

【0030】

プロセッサ２０４は、ベクトル処理２１０のために構成される。ベクトル処理２１０は、単一の値に対して作用するのに対して、「ベクトル」と呼ばれる値のセットに対して一度に作用する種類の処理である。図３は、ベクトル処理演算を示す。プロセッサ２０４は、例えば、２つのベクトル３０１～３０２を入力として受信する。各ベクトルはオペランドのセットを有する。ベクトル３０１はオペランドセット３１１を含み、ベクトル３０２はオペランドセット３１２を含む。プロセッサ２０４は、両方のオペランドセット３１１及び３１２（各ベクトルから１つのオペランド）に対して一度に同じ演算（ＯＰ１）を実行でき、結果３１４を有するベクトル３０４を出力する。プロセッサ２０４は、単一命令多重データ（Single Instruction Multiple Data (SIMD)）パラダイムを使用する中央処理ユニット（Central Processing Unit(CPU)）又はグラフィック処理ユニット（Graphics Processing Unit (GPU)）のようなベクトル処理２１０を可能にする種々のアーキテクチャを有してよい。ＳＩＭＤパラダイムでは、単一の命令が複数のデータ点において並列に実行される。

【0031】

図４～５は、それぞれＳＩＭＤ演算を実行するＣＰＵ４００及びＧＰＵ５００を示す。ＣＰＵ４００は、制御ユニット４１０と、複数の処理要素（processing elements (PE)）４１２（例えば、算術論理ユニット（Arithmetic Logic Unit (ALU)））及び対応するレジスタ４１４（メモリモジュール（MM）とも呼ばれる）を含む１つ以上の処理クラスタと、を含むＳＩＭＤアーキテクチャ４０２を含む。本例では３つの処理要素４１２が示されるが、他の例ではより多くの又は少ない処理要素が使用されてよい。制御ユニット４１０は、クロックサイクルの間に、ＳＩＭＤ命令セット４１６をフェッチし又は読み出し、及び命令セット４１６からＰＥ４１２へ命令を発効するよう構成される。制御ユニット４１０は、データフェッチ及びデータ記憶を管理するよう更に構成される。ＰＥ４１２は、制御ユニット４１０からの命令に基づき演算を実行する計算リソースを表す。レジスタ４１４は、ＰＥ４１２により実行される演算のために一時的にデータを格納するよう構成される。例えば、レジスタ４１４は、６４ビット幅、１２８ビット幅、２５６ビット幅、５１２ビット幅、等であってよい。制御ユニット４１０は、また、データをレジスタ４１４にロードする処理を管理してよい。ＧＰＵ５００（図５を参照）は、スレッド制御ユニット５１０と、複数のＰＥ５１２及び対応するレジスタ５１４を含む１つ以上の処理クラスタと、を含むＳＩＭＤアーキテクチャ５０２を含む。図４、５は、ＳＩＭＤ演算のためのＣＰＵ４００及びＧＰＵ５００の基本構造を示し、ここでは他の構造が検討されることに留意する。

【0032】

図２で、プロセッサ２０４は、３値論理演算２１２のためにも構成される。３値論理演算は、３つの入力されたブール値（又は「ビット」）を単一の出力ビットにマッピングする機能である。プロセッサ２０４は、３つの入力２１６と１つの出力２１８とを含む３値論理サブシステム２１４を含んでよい。３値論理サブシステム２１４は、複数の３値論理関数を実行するよう構成されてよい。例えば、２５６個（２^８）の定義された可能な３値論理関数が存在してよい。３値論理関数の間で選択するために、３値論理サブシステム２１４は、所与の入力２１６のセットのための所望の３値論理関数を選択するために使用されるセレクタパラメータ２１９（例えば、８ビットコード）を更に含む。上述のようなＣＰＵ４００及び／又はＧＰＵ５００は、本方法で３値論理を実装するために機械レベル命令を提供してよい。

【0033】

マルチレベルハーフトーン処理の一般的な概略として、ハーフトーンシステム１４０は、ラスタ画像２２０を入力として受信し、ラスタ画像２２０をマルチビットハーフトーン画像２２２へと変換する。マルチビットハーフトーン画像２２２は、ラスタ画像２２０より少ないビットでピクセル値を示す。ハーフトーンシステム１４０は、色平面について、ラスタ画像２２０からのピクセル値セットを異なる強度レベルを区別するために定義された閾値と比較することを、ラスタ画像２２０からのピクセルの１つ以上のブロックに渡り繰り返す。ピクセル値セットと閾値の各々との比較は、対応する比較ビットセットを生じる。３値論理演算２１２は、次に、ピクセルのビット平面２２４を生成するために、比較ビットに対して実行される。各ビット平面２２４は、ピクセルのビットのうちの１つを表す。例えば、第１ビット平面はピクセルの下位ビットを表し、第２ビット平面はピクセルの上位ビットを表す、等である。ビット平面２２４は、組み合わせで、マルチビットハーフトーン画像２２２を表す。

【0034】

図６Ａ～６Ｂは、説明のための実施形態におけるハーフトーン方法６００を説明するフローチャートを示す。方法６００のステップは、図２のハーフトーンシステム１４０を参照して説明されるが、当業者は、方法６００が他のシステムにより実行されてよいことを理解する。本願明細書に記載のフローチャートのステップは、包括的ではなく、図示されない他のステップを含み得る。本願明細書に記載のステップは、代替的順序で実行されてもよい。

【0035】

図６Ａで、プロセッサ２０４は、ＲＩＰ１１５により生成されるような色平面のラスタ画像２２０を受信する（ステップ６０２）。図７は、ラスタ画像２２０を示す。ラスタ画像２２０は、マルチビットピクセル値（pixel values (PV)）によりピクセルアレイ７０２を表すデータ構造である。ピクセルは、行７１０及び列７１１に配置される。「ｍ＋１」個の行、及び「ｎ＋１」個の列７１１がある。説明を目的として、各ピクセル７０２は、（行、列）識別子（例えば、「（０，０）」）により示される。各ピクセル７０２は、８ビット、１６ビット、等のようなｘ個のビットにより定義される関連するピクセル値ＰＶを有する。例えば、ピクセル値が８ビットならば、各ピクセル７０２は、０～２５５（１０進数）の間の任意の値を有してよい。ラスタ画像２２０は、単一の色平面、例えばシアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）、又はキーブラック（Ｋ）のものである。

【0036】

図６Ａで、プロセッサ２０４は、ラスタ画像２２０のピクセル７０２の１つ以上のブロックに対してマルチレベルハーフトーン処理を実行する（ステップ６０４）。２レベルハーフトーン処理と異なり、マルチレベルハーフトーン処理は、複数のビットでピクセル値を定義する出力を生成する。例えば、マルチレベルハーフトーン処理は、２ビット、３ビット、等であるピクセル値を生成してよい。プロセッサ２０４は、マルチレベル再現の閾値を識別してよい（ステップ６０６）。マルチレベル再現は、複数の強度レベル、従って異なる強度レベルを区別する複数の閾値を含む。強度レベルの数より１つ少ない閾値がある。例えば、２ビットにより表されるピクセルは、４個の強度レベル（例えば、００、０１、１０、１１）を有してよい。４個の強度レベルを有する２ビットのこの例では、４個の強度レベルを区別する又は分割する３個の閾値がある。従って、プロセッサ２０４は、例えばメモリ２０６からこれらの閾値を読み出すことにより、第１閾値、第２閾値、及び第３閾値を識別してよい。３個の強度レベルを有する２ビットの例では、３個の強度レベルを区別する又は分割する２個の閾値がある。８個の強度レベルを有する３ビットの例では、８個の強度レベルを区別する７個の閾値があってよい。プロセッサ２０４は、後述のようにベクトル処理に対応するために、「集合（set、セット）」の中の閾値を識別する。

【0037】

マルチレベルハーフトーン処理では、ハーフトーンシステム１４０は、一度に、ピクセルの１つ以上のブロックに対して動作してよい。従って、プロセッサ２０４は、ブロックの中のピクセル７０２のピクセル値（ＰＶ）のセットを識別してよい。ピクセル７０２のブロックは、一度に処理される多数の又は一群のピクセルを含む。ブロックは、ラスタ画像２２０の行７１０内の連続する多数のピクセル、ある行７１０から別の行までを覆う（wrap around）多数のピクセル、又は別の所望のピクセルグループであってよい。図８は、説明のための実施形態におけるラスタ画像２２０の中のピクセル７０２のブロック８００を示す。本例では、ブロック８００は、単一の行の中の８個のピクセル７０２を含む。しかし、上述のように、ブロック８００は、他の例では他の数の又はグループのピクセルを有してよい。プロセッサ２０４は、ブロック８００のピクセル値セットを、レジスタ、ローカルメモリ、又は他のメモリ位置にロードしてよい。図９は、説明のための実施形態におけるローカルメモリにロードされたブロック８００のピクセル値セット９０２を有するプロセッサ２０４の概略図である。

【0038】

図９は、ローカルメモリにロードされた、第１閾値（Ｔ１）のセット９１１、第２閾値（Ｔ２）のセット９１２、及び第３閾値（Ｔ３）のセット９１３を更に示す。本例では、第１閾値（Ｔ１）のセット９１１は、第１強度レベル及び第２強度レベルを区別するために使用される。第２閾値（Ｔ２）のセット９１２は、第２強度レベル及び第３強度レベルを区別するために使用される。第３閾値（Ｔ３）のセット９１３は、第３強度レベル及び第４強度レベルを区別するために使用される。４個より多くの強度レベルがある場合には、閾値の追加セットがプロセッサ２０４にロードされてよい。図６Ａで、プロセッサ２０４は、ピクセル値（ＰＶ）のセット９０２と、セット９１１～９１３のような閾値とのベクトル比較を実行する（ステップ６１０）。ベクトル比較は、ピクセル値（ＰＶ）のセット９０２が、閾値のセット９１１～９１３と一度に比較されることを意味する。ピクセル値（ＰＶ）のセット９０２と、閾値のセット９１１～９１３とは、同じ比較動作が両方の値セット（各ベクトルから１つ）に対して同時に実行される場合に「ベクトル」と考えられてよい。更に、ピクセル値（ＰＶ）のセット９０２は、プロセッサ２０４の能力に依存して同時に、閾値の各セット９１１～９１３と比較されてよいことに留意する。図１０～１２は、説明のための実施形態におけるベクトル比較を示す。図１０で、プロセッサ２０４は、ピクセル値（ＰＶ）のセット９０２と、第１閾値のセット９１１とベクトル比較を実行して、比較ビット（ＣＢ）の第１セット１００１を生成する。比較ビットのセットは、各ピクセル値と閾値との比較の結果を表す。例えば、ピクセル値が「２２０」であり、閾値が「６４」である場合、該ビットの比較ビットは「１」であってよい。ピクセル値が「５０」であり、閾値が「６４」である場合、該ビットの比較ビットは「０」であってよい。従って、比較ビットのセットは、閾値のうちの１つに対応し、閾値を超えるピクセル値を示す。一実施形態では、第１閾値は、第１又は最小液滴／ドットサイズのためのものであってよい。これは、第１閾値を超えるピクセル値が、少なくとも最小液滴／ドットサイズ（つまり、最小液滴／ドットサイズ又はそれ以上）に対応することを意味する。

【0039】

図１１で、プロセッサ２０４は、ピクセル値（ＰＶ）のセット９０２と、第２閾値のセット９１２とベクトル比較を実行して、比較ビット（ＣＢ）の第２セット１００２を生成する。一実施形態では、第２閾値は、第１液滴／ドットサイズより大きい第２液滴／ドットサイズのためのものであってよい。これは、第２閾値を超えるピクセル値が、少なくとも第２液滴／ドットサイズ（つまり、第２液滴／ドットサイズ又はそれ以上）に対応することを意味する。図１２で、プロセッサ２０４は、ピクセル値（ＰＶ）のセット９０２と、第３閾値のセット９１３とベクトル比較を実行して、比較ビット（ＣＢ）の第３セット１００３を生成する。一実施形態では、第３閾値は、第２液滴／ドットサイズより大きい第３液滴／ドットサイズのためのものであってよい。これは、第３閾値を超えるピクセル値が、少なくとも第３液滴／ドットサイズ（つまり、第３液滴／ドットサイズ又はそれ以上）に対応することを意味する。閾値のベクトル比較が異なる図に示されるが、ベクトル比較はプロセッサ２０４内で同時に実行されてよいことが理解される。また、ベクトル比較は３個の閾値について示されるが、プロセッサ２０４は、マルチレベルハーフトーン処理について考慮される強度レベルの数に依存して、より多くの又は少ない閾値についてベクトル比較を実行してよい。

【0040】

図６Ａでは、ステップ６１０のベクトル比較は、複数の比較ビットセット（例えばセット１００１～１００３）を生じる。マルチレベルハーフトーン処理では、４以上の出力レベルが使用されるときはいつも、３個以上の比較ビットセットが存在する。プロセッサ２０４は、比較ビットのセット１００２～１００３に対して３値論理演算を実行する。３値論理は、３個の入力ビット当たり、１個の出力を生成する。従って、３値論理演算のうちの各々が、ハーフトーン画像２２２のピクセル値の１個のビットを出力する。例えば、プロセッサ２０４は、第１の３値論理演算を実行してピクセル値の下位ビット（最下位ビット）を定義し（ステップ６１４）、第２の３値論理演算を実行してピクセル値の次の上位ビットを定義してよい（ステップ６１６）。これらの３値論理演算は、ブロック８００内のピクセル７０２の下位ビット及び上位ビットを定義するために実行される。

【0041】

図１３～１４は、説明のための実施形態におけ３値論理演算を示す。図１３で、プロセッサ２０４は、第１比較ビットセット１００１、第２比較ビットセット１００２、及び第３比較ビットセット１００３を入力として、第１の３値論理演算を実行する。第１の３値論理演算は、ピクセル７０２のブロック８００について、下位ビット（low-order bits (LOB)）のセット１３０１を出力する。図１４で、プロセッサ２０４は、第１比較ビットセット１００１、第２比較ビットセット１００２、及び第３比較ビットセット１００３を入力として、第２の３値論理演算を実行する。第２の３値論理演算は、ピクセル７０２のブロック８００について、上位ビット（higher-order bits (HOB)）のセット１３０２を出力する。２ビットハーフトーン処理では、上位ビット（ＨＯＢ）のセット１３０２は、ピクセル値の最上位ビットを表す。図１３～１４に明示的に図示しないが、プロセッサ２０４は、セット１００２～１００３の中の比較ビットの各々に対して同時に（例えば、同じクロック周期で）３値論理演算を実行してよい。また、３値論理演算が異なる図に示されるが、３値論理演算はプロセッサ２０４内で同時に実行されてよいことが理解される。

【0042】

上述のように、３値論理サブシステム２１４のために定義された２５６個の可能な３値論理関数が存在してよい。セレクタパラメータ２１９Ａ／２１９Ｂは、３値論理サブシステム２１４がビット平面毎に所望の３値論理関数を選択するために計算される。セレクタパラメータ２１９は、ルックアップテーブルと考えられてよい。３個の入力ビットは、０～７の間の数ｉを形成する。セレクタパラメータのｉ番目のビットは、入力ｉの場合の出力ビットを与える。図１５は、説明のための実施形態におけるセレクタパラメータ２１９Ａ／２１９Ｂの計算を示す。入力テーブル１５０２は、右から左へ、例えばセット１００１から１００３へと、配置された比較ビットを表す。最小閾値から生じる比較ビットは右にあり、最大閾値から生じる比較ビットは左にある。これらのビットは、０～７の間の２進数として解釈される。良好に設計されたハーフトーン閾値アレイのために０～７の間の必ずしも全部の数が必要ではない。なぜなら、より大きな液滴／ドットサイズの閾値が超えられるときは、より小さな液滴／ドットサイズの閾値は常に超えられるからである。従って、４個の強度レベルが存在する場合、入力テーブル１５０２内に現れる値は、０、１、３、及び７（つまり、「０００」、「００１」、「０１１」及び「１１１」）である。出力テーブル１５１２は、入力ビットが入力テーブル１５０２内に示される通りであるとき、望ましいピクセル値又はピクセルシンボルを示す。例えば、入力「０００」はピクセル値「００」にマッピングされてよく、入力「００１」はピクセル値「０１」にマッピングされてよく、入力「０１１」はピクセル値「１０」にマッピングされてよく、入力「１１１」はピクセル値「１１」にマッピングされてよい。しかしながら、任意のピクセル値は、入力ビットの各々の可能なセットにマッピングされてよい。

【0043】

第１ビット平面の（つまり、下位ビットの）セレクタパラメータ２１９Ａを計算するために、出力テーブル１５１２の最右列を使用する。セレクタパラメータ２１９Ａは、８ビット値である。最右列に従い、値「０」が入力「０００」（十進数の値０）にマッピングされ、従って、セレクタパラメータ２１９Ａのビット０は「０」に設定される。値「１」が入力「００１」（十進数の値１）にマッピングされ、従って、セレクタパラメータ２１９Ａのビット１は「１」に設定される。値「０」が入力「０１１」（十進数の値３）にマッピングされ、従って、セレクタパラメータ２１９Ａのビット３は「０」に設定される。値「１」が入力「１１１」（十進数の値０）にマッピングされ、従って、セレクタパラメータ２１９Ａのビット７は「１」に設定される。セレクタパラメータ２１９Ａの他のビットは、「don’t care」値（「Ｘ」）に設定される。対応する入力ビットパターンは良好に設計されたハーフトーン閾値アレイでは生じないので、これらの値は、ハーフトーン画像に対して影響を与えない。それらは、閾値アレイ内に誤りのある場合に現れる値であると考えられる。

【0044】

第２ビット平面の（つまり、上位ビットの）セレクタパラメータ２１９Ｂを計算するために、出力テーブル１５１２の最左列を使用する。最左列に従い、値「０」が入力「０００」（十進数の値０）にマッピングされ、従って、セレクタパラメータ２１９Ｂのビット０は「０」に設定される。値「０」が入力「００１」（十進数の値１）にマッピングされ、従って、セレクタパラメータ２１９Ｂのビット１は「０」に設定される。値「１」が入力「０１１」（十進数の値３）にマッピングされ、従って、セレクタパラメータ２１９Ｂのビット３は「１」に設定される。値「１」が入力「１１１」（十進数の値０）にマッピングされ、従って、セレクタパラメータ２１９Ｂのビット７は「１」に設定される。セレクタパラメータ２１９Ｂの他のビットは、「don’t care」値（「Ｘ」）に設定される。

【0045】

３値論理演算は、ピクセル７０２のブロック８００について下位ビット（low-order bits (LOB)）のセット１３０１を、ピクセル７０２のブロック８００について上位ビット（higher-order bits (HOB)）のセット１３０２を、出力する。プロセッサ２０４は、同様の方法で、ラスタ画像２２０内で定義されたピクセル７０２の複数のブロックについて、マルチレベルハーフトーン処理を繰り返してよい。例えば、マルチレベルハーフトーン処理がピクセル７０２の追加ブロック８００に対して実行されると決定された場合（ステップ６１７）、方法６００は、ステップ６０８に戻り、ピクセル７０２の別のブロック８００のピクセル値セットを識別する。

【0046】

プロセッサ２０４は、ハーフトーン画像２２２のピクセル値を表す複数のビット平面２２４を生成するよう構成される。例えば、２ビット（４レベル）出力は、以下の２つのビット平面で構成される：１つは各ピクセルの下位ビットのための平面、１つは各ピクセルの上位ビットのための平面である。図６Ｂで、プロセッサ２０４は、第１ビット平面の中の下位ビットの１つ以上のセット１３０１を構成する（ステップ６１８）。第１ビット平面は、従って、ハーフトーン画像２２２のピクセルの下位ビットを表す。プロセッサ２０４は、第２ビット平面の中の上位ビットの１つ以上のセット１３０２も構成する（ステップ６２０）。第２ビット平面は、従って、ハーフトーン画像２２２のピクセルの上位ビットを表してよい。プロセッサ２０４は、ハーフトーン画像２２２の中でピクセル値を定義するために使用されるビットの数に依存して、１つ以上の追加ビット平面を構成してよい。

【0047】

図１６～１７は、説明のための実施形態におけるハーフトーン画像２２２のピクセル値を定義するビット平面を示す。図１６は、１つ以上のピクセルブロックの下位ビット（ＬＯＢ）を表す第１ビット平面２２４Ａを示す。ビット平面は、１ビットがピクセル７０２のアレイのマルチビットピクセル値（ＰＶ）を表すデータ構造である。プロセッサ２０４は、第１の３値論理演算を実行すると（ステップ６１４）、ピクセル７０２のブロック８００について、下位ビット（low-order bits (LOB)）のセット１３０１を生成する。プロセッサ２０４は、ビット平面２２４Ａの中の下位ビットのセット１３０１を構成して、下位ビットの各々がその対応するピクセルのピクセル値の部分を定義するようにする。例えば、セット１３０１は、ピクセルの下位ビット（０，０）、（０，１）、（０，２）、等を含む。下位ビットは、下位ビットがピクセルにどのように対応するかを示すために、行及び列に配置されるように示される。しかしながら、ビット平面は、下位ビットをピクセルにマッピングする任意の所望の構造を有してよい。プロセッサ２０４は、複数のブロック８００についてビット平面２２４Ａの中の下位ビットの複数のセット１３０１を構成してよい。従って、ビット平面２２４Ａは、シートサイド（sheetside）の一部、Ｎ集約（N－up）シートサイド上の論理ページ、全シートサイド、等に対応するピクセルの下位ビットを含んでよい。標準的に、画像化されるべきページは、印刷のために配置されるとき等しい長さの、印刷ウェブの幅に及ぶ、１つ以上の論理ページで構成される論理的な「シートサイド」に結合される。シートサイドは、記録媒体１３２のシートの（又はそれに等しい）片側に印刷されるべき画像を表す。図１７は、１つ以上のピクセルブロックの上位ビット（ＨＯＢ）を表す第２ビット平面２２４Ｂを示す。プロセッサ２０４は、第２の３値論理演算を実行すると（ステップ６１６）、ピクセル７０２のブロック８００について、上位ビット（higher-order bits (HOB)）のセット１３０２を生成する。プロセッサ２０４は、ビット平面２２４Bの中の上位ビットのセット１３０２を構成して、上位ビットの各々がその対応するピクセルのピクセル値の部分を定義するようにする。例えば、セット１３０２は、ピクセルの上位ビット（０，０）、（０，１）、（０，２）、等を含む。プロセッサ２０４は、複数のブロック８００についてビット平面２２４Bの中の上位ビットの複数のセット１３０２を構成してよい。従って、ビット平面２２４Bは、シートサイドの一部、Ｎ集約シートサイドの論理ページ、全シートサイドに対応するピクセルの上位ビットを含んでよい。一実施形態では、各ビット平面２２４A/２２４Ｂは、１バイトの８個のピクセルのビットを含んでよい。

【0048】

プロセッサ２０４は、ビット平面２２４を印刷エンジン１２０、印刷メカニズム１２６、又は別のサブシステムへ出力するよう構成されてよい。例えば、印刷エンジン１２０は、印刷動作のための個々のビット平面を処理するよう構成されてよい。従って、プロセッサ２０４は、ビット平面（例えば、第１ビット平面２２４Ａ及び第２ビット平面２２４Ｂ）の、印刷エンジン１２０、印刷メカニズム１２６、又は別のサブシステムのような宛先への送信を開始してよい（ステップ６２２）。例えば、ハーフトーンシステム１４０が、ＤＦＥ１１０（図１）の印刷制御部１１４内に実装されるとき、プロセッサ２０４は、ビット平面２２４を通信リンク１１７を介して印刷エンジン１２０へ送信するために、印刷エンジンインタフェース１１６にアクセスしてよい。印刷エンジン１２０は、次に、ビット平面２２４に基づき印刷動作を開始してよい。ハーフトーンシステム１４０が印刷エンジン１２０の印刷エンジン制御部１２４内に実装されるとき、プロセッサ２０４は、ビット平面２２４を印刷メカニズム１２６へ、又は更なる処理のために印刷エンジン制御部１２４内の別のサブシステムへ、送信してよい。

【0049】

別の実施形態では、プロセッサ２０４は、ハーフトーン画像２２２を出力するよう構成されてよい。この場合、プロセッサ２０４は、ハーフトーン画像２２２のビット平面２２４をマージするためにインターリーブ動作を実行してよい（ステップ６２４）。図１８は、説明のための実施形態におけるマージされたビット平面２２４Ａ／２２４Ｂを有するハーフトーン画像２２２を示す。ハーフトーン画像２２２は、マルチビットピクセル値（pixel values (PV)）によりピクセルアレイを表すデータ構造である。ハーフトーン画像２２２のピクセル値は、ｙ個のビット値であり、ラスタ画像２２０で使用されるｘ個のビット値より少ない。インターリーブ動作は、ビット平面２２４Ｂから上位ビット（ＨＯＢ）を、ビット平面２２４Ａから下位ビット（ＬＯＢ）を取り込み、ハーフトーン画像２２２内のピクセル値を形成する。プロセッサ２０４は、次に、印刷エンジン１２０、印刷メカニズム１２６、又は別のサブシステムへの、ハーフトーン画像２２２の送信を開始してよい（ステップ６２６）。例えば、ハーフトーンシステム１４０が、ＤＦＥ１１０（図１）の印刷制御部１１４内に実装されるとき、プロセッサ２０４は、ハーフトーン画像２２２を通信リンク１１７を介して印刷エンジン１２０へ送信するために、印刷エンジンインタフェース１１６にアクセスしてよい。印刷エンジン１２０は、次に、ハーフトーン画像２２２に基づき印刷動作を開始してよい。ハーフトーンシステム１４０が印刷エンジン１２０の印刷エンジン制御部１２４内に実装されるとき、プロセッサ２０４は、ハーフトーン画像２２２を印刷メカニズム１２６へ、又は更なる処理のために印刷エンジン制御部１２４内の別のサブシステムへ、送信してよい。

【0050】

上述のマルチレベルハーフトーン処理は、単一の色平面のラスタ画像２２０について実行される。ＣＭＹＫ色モデルでは、例えば、方法６００は、色平面の各々について、ラスタ画像をハーフトーン処理するために繰り返されてよい。上述のインターリーブ動作は、複数の色平面のビット平面に対して実行されてもよい。各色平面のビットのインターリービングは、多色ハーフトーン画像内の色について予約されたビットフィールドを目標とする。この場合、各色平面のビットがインターリーブされるとき、全部の色は、ハーフトーン画像内で既にインターリーブされている。

【0051】

上述の例のうちの幾つかは、４個の強度レベルのハーフトーン処理を説明した。しかしながら、本願明細書に記載の概念は、３個の強度レベル、５個の強度レベル、６個の強度レベル、又はそれ以上に適用される。３個の強度レベルの場合は、第３閾が０に設定されることを除いて、４個の強度レベルと同様に扱われる。８個の強度レベルの場合には、７個の閾値がある。ピクセル値と、第１閾値、第２閾値、及び第３閾値との比較から得られる比較ビットは、１つのビット平面を出力するために、第１の３値論理演算に入力されてよい。ピクセル値と、第５閾値、第６閾値、及び第７閾値との比較から得られる比較ビットは、別のビット平面を出力するために、第２の３値論理演算に入力されてよい。ピクセル値と第４閾値との比較から得られる比較ビットは、更に別のビット平面へ出力されてよい（例えば、最上位ビット）。第４閾値の比較は、どの３値論理の結果が最下位ビット平面に書き込まれるかを選択するために使用されてもよい。５～７個の強度レベルの場合は、未使用閾値がまるで０であるかのように扱われることを除いて、同じ８個の強度レベルとして扱われてよい。

【0052】

本願明細書に記載の実施形態は、ソフトウェア、ハードウェア、ファームウェア、又はそれらの種々の組み合わせの形式をとり得る。１つの特定の実施形態では、ソフトウェアは、機器１００を形成する画像の処理システムに、本願明細書に記載の種々の動作を実行するよう指示するために使用される。図１９は、説明のための実施形態における所望の機能を実行するためのプログラム命令を実装しているコンピュータ可読媒体を実行する処理システム１９００を示す。処理システム１９００は、コンピュータ可読記憶媒体１９１２上に有形に具現化されたプログラム命令を上述の動作を実行可能である。これに関して、実施形態は、コンピュータ又は任意の他の命令実行システムによる使用のためにプログラムコードを提供するコンピュータ可読媒体１９１２を介してアクセス可能なコンピュータプログラムの形式を取り得る。この説明を目的として、コンピュータ可読記憶媒体１９１２は、コンピュータによる使用のためにプログラムを含み又は格納することができる任意のものであり得る。

【0053】

コンピュータ可読記憶媒体１９１２は、電子、磁気、光、光磁気、赤外線、又は半導体装置であり得る。コンピュータ可読記憶媒体１９１２の例は，固体メモリ、磁気テープ、取り外し可能コンピュータディスク、ＲＡＭ（random access memory）、ＲＯＭ（read-only memory）、剛性磁気ディスク、及び光ディスクを含む。光ディスクの現在の例は、ＣＤ－ＲＯＭ（compact disk－read only memory）、ＣＤ－Ｒ／Ｗ（compact disk－read/write）、及びＤＶＤを含む。

【0054】

プログラムコードを格納し及び／又は実行するのに適する処理システム１９００は、システムバス１９５０を通じてプログラム及びデータメモリ１９０４に接続された少なくとも１つのプロセッサ１９０２を含む。プログラム及びデータメモリ１９０４は、プログラムコードの実際の実行中に利用されるローカルメモリ、バルク記憶装置、コード及び／又はデータが実行中にバルク記憶装置から読み出される回数を削減するために少なくとも一部のプログラムコード及び／又はデータの一時記憶を提供するキャッシュメモリを含み得る。

【0055】

Ｉ／Ｏ装置１９０６（限定ではないが、キーボード、ディスプレイ、ポインティング装置、等を含む）は、Ｉ／Ｏ制御部の仲介を通じて又は直接に接続できる。ネットワークインタフェース１９０８は、処理システム１９００が他のデータ処理システム又は記憶装置に私設又は公衆ネットワークの仲介を通じて接続されるように、システムに統合されてもよい。モデム、ケーブルモデム、ＩＢＭ Ｃｈａｎｎｅｌアタッチメント、ＳＣＳＩ ＦＩｂｒｅ Ｃｈａｎｎｅｌ、及びイーサネットカードは、現在利用可能なほんの少数の種類のネットワーク又はホストインタフェースアダプタである。ディスプレイ装置インタフェース１９０１０は、プロセッサ１９０２により生成されたデータの提示のための印刷システム及びスクリーンのような１つ以上のディスプレイ装置とインタフェースするために、システムに統合されてよい。

【0056】

特定の実施形態が本願明細書に記載されたが、本開示の範囲は、これらの特定の実施形態に限定されない。本開示の範囲は、以下の請求の範囲及びその任意の均等物により定義される。

【符号の説明】

【0057】

１００ 画像形成機器
１１０ デジタルフロントエンド（ＤＦＥ）
１１１ 印刷データ
１１４ 印刷制御部
１２０ 印刷エンジン
１２４ 印刷エンジン制御部
１２６ 印刷メカニズム
１３０ 媒体運搬装置
１４０ ハーフトーンシステム
２０４ プロセッサ
２０６ メモリ
２０８ 命令
２１０ ベクトル処理
２１２ ３値論理演算
２２０ ラスタ画像
２２２ ハーフトーン画像
２２４ ビット平面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】