特許 7028920 アナログデジタル変換システム、クロックスキューの校正方法及び関連のコンピュータプログラム製品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-21

(45)【発行日】2022-03-02

(54)【発明の名称】アナログデジタル変換システム、クロックスキューの校正方法及び関連のコンピュータプログラム製品

(51)【国際特許分類】

   H03M 1/10 20060101AFI20220222BHJP

【ＦＩ】

H03M1/10 A

【請求項の数】 10

(21)【出願番号】P 2020127143

(22)【出願日】2020-07-28

(65)【公開番号】P2021175171

(43)【公開日】2021-11-01

【審査請求日】2020-07-28

(31)【優先権主張番号】109114383

(32)【優先日】2020-04-29

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】507185945

【氏名又は名称】創意電子股▲ふん▼有限公司

(73)【特許権者】

【識別番号】500262038

【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司

【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】110002321

【氏名又は名称】特許業務法人永井国際特許事務所

(72)【発明者】

【氏名】萬 少華

(72)【発明者】

【氏名】汪 鼎豪

(72)【発明者】

【氏名】チェン，ユーチュ

【審査官】渡井 高広

(56)【参考文献】

【文献】国際公開第２０１１／０７１１４２（ＷＯ，Ａ１）

【文献】特開２０００－３４１１２３（ＪＰ，Ａ）

【文献】米国特許第０９６８５９７０（ＵＳ，Ｂ１）

【文献】米国特許第０９２９４１１２（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｍ １／１０

(57)【特許請求の範囲】

【請求項1】

それぞれ位相がずれた複数のクロック信号に基づいて動作し、タイムインターリーブのアナログデジタル変換ユニットである多段階アナログデジタル変換ユニットを含むアナログデジタル変換システムを校正するためのクロックスキューの校正方法において、
前記アナログデジタル変換システムを利用してサンプリング周波数で試験信号をサンプリングして前記多段階アナログデジタル変換ユニットにそれぞれ多段階量子化出力を発生させ、前記試験信号が第１の周波数を有し、且つ前記サンプリング周波数は前記第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数である工程と、
Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、複数のデジタルコードを発生させ、前記多段階量子化出力の各々は、前記複数のデジタルコードにおける１つ又は複数のデジタルコードを発生させることに用いられる工程と、
前記多段階量子化出力の各々に基づいて発生される前記１つ又は複数のデジタルコードを平均化して、それぞれ前記多段階アナログデジタル変換ユニットに対応する複数の平均コードを取得する工程と、
前記複数の平均コードを平均化して、参照コードを発生させる工程と、
前記複数の平均コードの各々と前記参照コードとを比較して、複数の校正信号を発生させる工程と、
前記複数の校正信号に基づいて前記多段階アナログデジタル変換ユニットを対応的に校正する工程と、
を備えるクロックスキューの校正方法。

【請求項2】

Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、前記複数のデジタルコードを発生させる工程は、
前記多段階量子化出力におけるｉ段目のアナログデジタル変換ユニットにより発生されるｉ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ段目のデジタルコードを発生させ、ｉは正整数である工程と、
ｉ+ＮがＭ以下である場合、続いて前記多段階量子化出力におけるｉ+Ｎ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ+Ｎ段目のデジタルコードを発生させ、Ｍは前記多段階アナログデジタル変換ユニットの総数である工程と、
ｉ+ＮがＭよりも大きい場合、続いて前記多段階量子化出力におけるｉ+Ｎ-Ｍ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ-Ｍ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ+Ｎ-Ｍ段目のデジタルコードを発生させる工程と、
を含む請求項１に記載のクロックスキューの校正方法。

【請求項3】

Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、前記複数のデジタルコードを発生させる工程は、
ｊ段目のアナログデジタル変換ユニットからＮ段の間隔ごとに順次に前記多段階量子化出力を分析する工程を更に含み、
ｊは正整数であり、且つ前記複数のデジタルコードにおけるｊ-１段目のアナログデジタル変換ユニット、前記ｊ段目のアナログデジタル変換ユニット及びｊ+１段目のアナログデジタル変換ユニットに対応する三者は、順次に漸増又は漸減する請求項１又は２に記載のクロックスキューの校正方法。

【請求項4】

それぞれ位相がずれた複数のクロック信号に基づいて試験信号をサンプリングして、それぞれ多段階量子化出力を発生させるための多段階アナログデジタル変換ユニットであり、タイムインターリーブであり、Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、複数のデジタルコードを発生させ、多段階アナログデジタル変換ユニットの動作によりアナログデジタル変換システムにサンプリング周波数を有するようになり、前記試験信号が第１の周波数を有し、且つ前記サンプリング周波数は前記第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数である、多段階アナログデジタル変換ユニットと、
Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、複数のデジタルコードを発生させるスキュー校正回路であり、
前記多段階量子化出力の各々は、前記複数のデジタルコードにおける１つ又は複数のデジタルコードを発生させることに用いられ、且つ前記スキュー校正回路は、
前記多段階量子化出力のそれぞれに基づいて発生させた１つ又は複数のデジタルコードを平均化して、それぞれ前記多段階アナログデジタル変換ユニットに対応する複数の平均コードを取得する工程と、
複数の平均コードを平均化して、参照コードを取得する工程と、
前記複数の平均コードの各々と前記参照コードとを比較する工程と、
前記複数の校正信号により前記多段階アナログデジタル変換ユニットを校正する工程と、を更に含む、スキュー校正回路と、
を含む、アナログデジタル変換システム。

【請求項5】

前記スキュー校正回路は、
Ｎ段の間隔ごとに前記多段階量子化出力を分析して、前記複数のデジタルコードを発生させるための制御回路を含み、
前記制御回路が前記多段階量子化出力におけるｉ段目のアナログデジタル変換ユニットにより発生されるｉ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ段目のデジタルコードを発生させ、且つｉ+ＮがＭ以下である場合、前記制御回路は、次に、前記多段階量子化出力におけるｉ+Ｎ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ段目の量子化出力を分析して、前記複数のデジタルコードにおける対応するｉ+Ｎ段目のデジタルコードを発生させ、Ｍは前記多段階アナログデジタル変換ユニットの総数であり、且つｉは正整数であり、
ｉ+ＮがＭよりも大きければ、前記制御回路は、次に、前記多段階量子化出力におけるｉ+Ｎ-Ｍ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ-Ｍ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ+Ｎ-Ｍ段目のデジタルコードを発生させる請求項４に記載のアナログデジタル変換システム。

【請求項6】

前記制御回路は、ｊ段目のアナログデジタル変換ユニットからＮ段の間隔ごとに順次に前記多段階量子化出力を分析することに用いられ、且つｊは正整数であり、
前記複数のデジタルコードにおけるｊ-１段目のアナログデジタル変換ユニット、前記ｊ段目のアナログデジタル変換ユニット及びｊ+１段目のアナログデジタル変換ユニットに対応する三者は、順次に漸増又は漸減する請求項５に記載のアナログデジタル変換システム。

【請求項7】

前記制御回路は、更に、前記多段階量子化出力の各々に基づいて発生される前記１つ又は複数のデジタルコードを加算して、それぞれ前記多段階アナログデジタル変換ユニットに対応する複数の加算値を取得することに用いられ、且つ前記スキュー校正回路は、
それぞれ前記複数の加算値を平均化して、前記複数の平均コードを取得するための複数の第１の除算回路と、
前記複数の平均コードを加算して、加算結果を取得する加算回路と、
前記加算結果を平均化して、前記参照コードを取得するための第２の除算回路と、
前記複数の平均コードの各々と前記参照コードとを比較して、前記複数の校正信号を発生させることに用いられる複数の比較回路と、
を更に含む請求項５又は６に記載のアナログデジタル変換システム。

【請求項8】

アナログデジタル変換システムの記憶装置に保存され、且つ前記アナログデジタル変換システムがクロックスキューの校正動作を実行することを許可し、前記アナログデジタル変換システムは、それぞれ位相がずれた複数のクロック信号に基づいて動作し、タイムインターリーブのアナログデジタル変換ユニットである多段階アナログデジタル変換ユニットを含むコンピュータプログラム製品において、前記クロックスキューの校正動作は、
前記アナログデジタル変換システムを利用してサンプリング周波数で試験信号をサンプリングして前記多段階アナログデジタル変換ユニットにそれぞれ多段階量子化出力を発生させ、前記試験信号が第１の周波数を有し、且つ前記サンプリング周波数は前記第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数である工程と、
Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、複数のデジタルコードを発生させ、前記多段階量子化出力の各々は、前記複数のデジタルコードにおける１つ又は複数のデジタルコードを発生させることに用いられる工程と、
前記多段階量子化出力の各々に基づいて発生される前記１つ又は複数のデジタルコードを平均化して、それぞれ前記多段階アナログデジタル変換ユニットに対応する複数の平均コードを取得する工程と、
前記複数の平均コードを平均化して、参照コードを発生させる工程と、
前記複数の平均コードの各々と前記参照コードとを比較して、複数の校正信号を発生させる工程と、
前記複数の校正信号に基づいて前記多段階アナログデジタル変換ユニットを対応的に校正する工程と、
を含むコンピュータプログラム製品。

【請求項9】

Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、前記複数のデジタルコードを発生させる場合、前記クロックスキューの校正動作は、
前記多段階量子化出力におけるｉ段目のアナログデジタル変換ユニットにより発生されるｉ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ段目のデジタルコードを発生させ、ｉは正整数である工程と、
ｉ+ＮがＭ以下である場合、続いて前記多段階量子化出力におけるｉ+Ｎ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ+Ｎ段目のデジタルコードを発生させ、Ｍは前記多段階アナログデジタル変換ユニットの総数である工程と、
ｉ+ＮがＭよりも大きい場合、続いて前記多段階量子化出力におけるｉ+Ｎ-Ｍ段目のアナログデジタル変換ユニットにより発生されるｉ+Ｎ-Ｍ段目の量子化出力を分析して、前記複数のデジタルコードにおけるｉ+Ｎ-Ｍ段目のデジタルコードを発生させる工程と、
を更に含む請求項８に記載のコンピュータプログラム製品。

【請求項10】

Ｎ段の間隔ごとに順次に前記多段階量子化出力を分析して、前記複数のデジタルコードを発生させる場合、前記クロックスキューの校正動作は、
ｊ段目のアナログデジタル変換ユニットからＮ段の間隔ごとに順次に前記多段階量子化出力を分析する工程を更に含み、
ｊは正整数であり、且つ前記複数のデジタルコードにおけるｊ-１段目のアナログデジタル変換ユニット、前記ｊ段目のアナログデジタル変換ユニット及びｊ+１段目のアナログデジタル変換ユニットに対応する三者は、順次に漸増又は漸減する請求項８又は９に記載のコンピュータプログラム製品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示内容は、アナログデジタル変換システムに関し、特に、追加の回路によって校正基準を提供する必要のないアナログデジタル変換システム、クロックスキューの校正方法及び関連のコンピュータプログラム製品に関する。

【背景技術】

【0002】

各種の通信技術の発展とハードウェア仕様の向上に伴って、信号のアナログデジタル変換の分解能と動作速度に対する要求も向上する。プロセス因子により限定されて、従来の単一チャネルのアナログデジタル変換器の動作速度がボトルネックになるので、動作速度がチャンネル数に正相関するタイムインターリーブ型アナログデジタル変換器（ｔｉｍｅ-ｉｎｔｅｒｌｅａｖｅｄ ＡＤＣ）は重要視されている。しかしながら、タイムインターリーブ型アナログデジタル変換器の複数のチャンネル同士には、クロック信号の位相不一致によるクロックスキューの誤差が生じやすく、これはタイムインターリーブ型アナログデジタル変換器の性能に対する影響がかなり大きい。これに鑑みて、如何にタイムインターリーブ型アナログデジタル変換器のクロックスキューの誤差を校正するかは、本業界にとって早急に解決しなければならない課題である。

【発明の概要】

【0003】

本開示内容は、それぞれ交差した複数のクロック信号に基づいて動作する多段階アナログデジタル変換ユニットを含むアナログデジタル変換システムを校正するためのクロックスキューの校正方法において、アナログデジタル変換システムを利用してサンプリング周波数で試験信号をサンプリングして、多段階アナログデジタル変換ユニットにそれぞれ多段階量子化出力を発生させ、試験信号が第１の周波数を有し、且つサンプリング周波数は第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数である工程と、Ｎ段の間隔ごとに順次に多段階量子化出力を分析して、複数のデジタルコードを発生させる工程と、複数のデジタルコードと参照コードとの間の比較結果に基づいてアナログデジタル変換システムのクロックスキューを校正する工程と、を備えるクロックスキューの校正方法を提供する。

【0004】

本開示内容は、それぞれ交差した複数のクロック信号に基づいて試験信号をサンプリングして、それぞれ多段階量子化出力を発生させるための多段階アナログデジタル変換ユニットと、Ｎ段の間隔ごとに順次に多段階量子化出力を分析して、複数のデジタルコードを発生させ、更に、複数のデジタルコードと参照コードとの間の比較結果に基づいてアナログデジタル変換システムのクロックスキューを校正するためのスキュー校正回路と、を含み、多段階アナログデジタル変換ユニットの動作によりアナログデジタル変換システムにサンプリング周波数を有するようになり、試験信号が第１の周波数を有し、且つサンプリング周波数は第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数であるアナログデジタル変換システムを提供する。

【0005】

本開示内容は、アナログデジタル変換システムの記憶装置に保存され、且つアナログデジタル変換システムがクロックスキューの校正動作を実行することを許可し、アナログデジタル変換システムは、それぞれ交差した複数のクロック信号に基づいて動作する多段階アナログデジタル変換ユニットを含むコンピュータプログラム製品において、クロックスキューの校正動作は、アナログデジタル変換システムを利用してサンプリング周波数で試験信号をサンプリングして多段階アナログデジタル変換ユニットにそれぞれ多段階量子化出力を発生させ、試験信号が第１の周波数を有し、且つサンプリング周波数は第１の周波数のＮ倍であり、Ｎは１よりも大きい奇数である工程と、Ｎ段の間隔ごとに順次に多段階量子化出力を分析して、複数のデジタルコードを発生させる工程と、複数のデジタルコードと参照コードとの間の比較結果に基づいてアナログデジタル変換システムのクロックスキューを校正する工程と、を含むコンピュータプログラム製品を提供する。

【発明の効果】

【0006】

上記複数の実施例のメリットの１つは、校正基準としての参照回路が追加される必要はないことである。

【0007】

上記複数の実施例の別のメリットは、簡単な論理演算だけでクロックスキューを校正することができることにある。

【図面の簡単な説明】

【0008】

【図1】本開示内容の一実施例によるアナログデジタル変換システムを簡略化した機能ブロック図である。

【図2】本開示内容の一実施例による図１の複数のクロック信号を示す波形模式図である。

【図3】本開示内容の一実施例によるスキュー校正回路を簡略化した機能ブロック図である。

【図4】本開示内容の一実施例によるスキュー校正回路が試験信号に対する分析過程を示す模式図である。

【図5】本開示内容の一実施例によるスキュー校正回路の分析開始点に対する選択過程を示す模式図である。

【図6】本開示内容の一実施例によるクロックスキューの校正方法を示す流れ図である。

【発明を実施するための形態】

【0009】

以下、関連図面に合わせて、本開示内容の実施例を説明する。図面において、同じ番号は、同一又は類似な素子や方法の流れを表す。

【0010】

図１は、本開示内容の一実施例によるアナログデジタル変換システム１００を簡略化した機能ブロック図である。アナログデジタル変換システム１００は、多段階アナログデジタル変換ユニット１１０₁～１１０₈と、出力回路１２０と、信号発生回路１３０と、スキュー校正回路１４０と、を備える。多段階アナログデジタル変換ユニット１１０₁～１１０₈は、それぞれ交差した複数のクロック信号ＣＬＫ₁～ＣＬＫ₈に基づいて試験信号Ｓｉｎをサンプリングして、それぞれ多段階量子化出力ＱＴ₁～ＱＴ₈を発生させる。アナログデジタル変換ユニット１１０₁～１１０₈の動作により、アナログデジタル変換システム１００がサンプリング周波数ｆｓを有するようになる。

【0011】

いくつかの実施例において、図２に示すように、クロック信号ＣＬＫ₁～ＣＬＫ₈同士の間に時間間隔があるので、アナログデジタル変換ユニット１１０₁～１１０₈は、異なる時点でサンプリングとアナログデジタル変換を実行し、つまりアナログデジタル変換システム１００はタイムインターリーブ型（ｔｉｍｅ-ｉｎｔｅｒｌｅａｖｅｄ）アナログデジタル変換システムであってよい。例えば、アナログデジタル変換ユニット１１０₁及びアナログデジタル変換ユニット１１０₂は、それぞれ時点Ｐ１及び時点Ｐ２で試験信号Ｓｉｎに対してサンプリング及びアナログデジタル変換を行う。時点Ｐ１と時点Ｐ２との差異はサンプリング周期ＴＳであり、且つサンプリング周期ＴＳはサンプリング周波数ｆｓの逆数である（つまりＴＳ=１／ｆｓ）。実際には、試験信号Ｓｉｎは、正弦波信号、三角波信号、矩形波信号、或いは他の適切な種類の周期的信号であってよい。

【0012】

本願の明細書と図面におけるアナログデジタル変換ユニット１１０₁～１１０₈の数は、単に容易に理解させるための例示的な実施例であり、且つ本開示内容はこれに限定されない。いくつかの実施例において、アナログデジタル変換システム１００は、Ｍレベルアナログデジタル変換ユニット１１０を含んでよく、Ｍは２のべき乗であり、且つ後述の各種のクロックスキュー（ｔｉｍｅ ｓｋｅｗ）校正動作及びクロックスキューの校正方法６００もＭレベルアナログデジタル変換ユニット１１０を含むアナログデジタル変換システム１００に適用される。また、本願の明細書における素子番号と信号番号の下付文字を使用していないものについては、前記素子番号又は信号番号が所属の素子群又は信号群において不特定の何れの素子又は信号を指すことを表す。

【0013】

また図１を参照すると、出力回路１２０は、アナログデジタル変換ユニット１１０₁～１１０₈に結合され、且つ量子化出力ＱＴ₁～ＱＴ₈を受信することに用いられる。出力回路１２０は、量子化出力ＱＴ₁～ＱＴ₈に基づいてデータ合成動作を実行して、サンプリング周波数ｆｓを有するデジタル信号Ｓｏｕｔを発生させる。いくつかの実施例において、出力回路１２０は、マルチプレクサ、フィールド・プログラマブル・ゲート・アレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ；ＦＰＧＡ）及び／又はデジタル・シグナル・プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ；ＤＳＰ）によって達成されてよい。

【0014】

信号発生回路１３０は、ソースクロック信号ＣＬＫｓに基づいて試験信号Ｓｉｎとクロック信号ＣＬＫ₁～ＣＬＫ₈を発生させることに用いられる。試験信号Ｓｉｎは、第１の周波数ｆｏを有し、且つサンプリング周波数ｆｓは第１の周波数ｆｏのＮ倍であり、Ｎは１よりも大きい奇数である。

【0015】

いくつかの実施例において、ソースクロック信号ＣＬＫｓの周波数は、第１の周波数ｆｏのＮ倍である。別のいくつかの実施例において、クロック信号ＣＬＫの周波数は、ソースクロック信号ＣＬＫｓの周波数のＭ分の１であってよく、Ｍはアナログデジタル変換システム１００におけるアナログデジタル変換ユニット１１０の数であり、例えば、クロック信号ＣＬＫ₁～ＣＬＫ₈の各々の周波数はソースクロック信号ＣＬＫｓの周波数の８分の１であってよい。実際には、信号発生回路１３０は、フィルタ回路、位相ロック回路（ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ）又は遅延ロック回路（ｄｅｌａｙ ｌｏｃｋ ｌｏｏｐ）の１つ以上を含んでよい。

【0016】

スキュー校正回路１４０は、アナログデジタル変換ユニット１１０₁～１１０₈に結合され、且つ量子化出力ＱＴ₁～ＱＴ₈を受信して分析することに用いられる。スキュー校正回路１４０は、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析して、複数のデジタルコードを発生させることに用いられる。例えば、Ｎが３である場合、スキュー校正回路１４０は、まず量子化出力ＱＴ₁の電圧値に基づいて対応するデジタルコードを発生させ、次に量子化出力ＱＴ₄の電圧値に基づいて別の対応するデジタルコードを発生させ、続いて量子化出力ＱＴ₇の電圧値に基づいて別の対応するデジタルコードを発生させることができ、以下これによって類推する。スキュー校正回路１４０は、更に、得られた複数のデジタルコードと参照コードＣｒｅｆとを比較して比較結果を発生させ、比較結果に基づいてアナログデジタル変換システム１００のクロックスキューを校正することに用いられ、詳細な校正動作については後の段落で説明する。

【0017】

いくつかの実施例において、量子化出力ＱＴ₁～ＱＴ₈は、まず、オフセット（ｏｆｆｓｅｔ）誤差校正及び／又は利得（ｇａｉｎ）誤差校正がされてから、次に出力回路１２０とスキュー校正回路１４０に提供される。簡潔にするために、関連の他の校正回路は図１に示されていない。

【0018】

図３は、本開示内容の一実施例によるスキュー校正回路１４０を簡略化した機能ブロック図である。図４は、本開示内容の一実施例によるスキュー校正回路１４０の試験信号Ｓｉｎに対する分析過程を示す模式図である。スキュー校正回路１４０は、制御回路２１０、複数の第１の除算回路２２０、加算回路２３０、第２の除算回路２４０及び複数の比較回路２５０を含む。いくつかの実施例において、図３と図４を同時に参照すると、試験信号Ｓｉｎは第１の周期Ｔｏを有し、且つ第１の周期Ｔｏは第１の周波数ｆｏの逆数である（つまり、Ｔｏ=１／ｆｏ）。サンプリング周波数ｆｓが第１の周波数ｆｏのＮ倍（例えば、３倍）であるため、アナログデジタル変換システム１００は、第１の周期Ｔｏにおいて、アナログデジタル変換ユニット１１０₁～１１０₈によって試験信号Ｓｉｎに対してＮ回（例えば、３回）サンプリングする。容易に理解させるために、後の段落では、Ｎが３に等しいことを例として、スキュー校正回路１４０の動作を説明するが、本開示内容はこれに限定されない。

【0019】

クロックスキューの現象を校正するために、制御回路２１０は、Ｎ段（例えば、３段）の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析して、複数のデジタルコードを発生させる。例えば、Ｎが３である場合、制御回路２１０は、順次に量子化出力ＱＴ₁、ＱＴ₄、ＱＴ₇、ＱＴ₂、ＱＴ₅、ＱＴ₈、ＱＴ₃、及びＱＴ₆の電圧値を分析した後で、再び量子化出力ＱＴ₁の電圧値を分析して、各電圧値に基づいて対応するデジタルコードを発生させることができる。つまり、制御回路２１０は、量子化出力ＱＴ₁及びＱＴ₄の分析の間に量子化出力ＱＴ₂及びＱＴ₃を無視することができ、量子化出力ＱＴ₄及びＱＴ₇の分析の間に量子化出力ＱＴ₅及びＱＴ₆を無視することができ、以下これのように類推する。制御回路２１０は、上記順序で量子化出力ＱＴ₁～ＱＴ₈を複数のサイクルで分析することができる。

【0020】

サンプリング周波数ｆｓが第１の周波数ｆｏのＮ倍（例えば、３倍）であるため、Ｎ段（例えば、３段）の間隔で量子化出力ＱＴ₁～ＱＴ₈を分析することで、制御回路２１０は、実質的に同一である複数のデジタルコードを連続に発生させる。例えば、図４に示すように、制御回路２１０は、量子化出力ＱＴ₁、ＱＴ₄、ＱＴ₇、ＱＴ₂、ＱＴ₅、ＱＴ₈、ＱＴ_3、及びＱＴ₆に基づいて、同一の複数のデジタルコード０１１１１１１１を連続に発生させる。このように、制御回路２１０の発生した複数の理想的には実質的に同一であるデジタルコードに変異体があるかを簡単に検査するだけで、クロックスキューの現象が発生したかを確認することができるため、スキュー校正回路１４０における他の回路は、簡単な論理演算回路によって達成されることができ、詳細な検査過程については後の段落で更に説明する。

【0021】

いくつかの実施例において、量子化出力ＱＴ₁～ＱＴ₈の総段数（つまり、アナログデジタル変換ユニット１１０₁～１１０₈の総段数）が２のべき乗であり、且つＮが奇数であるため、制御回路２１０は、間隔をあけて分析を行っても、各々の量子化出力ＱＴ₁～ＱＴ₈を分析することができ、分析されていない量子化出力ＱＴは存在しない。例えば、量子化出力ＱＴ₁及びＱＴ₄の分析の間に無視された量子化出力ＱＴ₂及びＱＴ₃は、量子化出力ＱＴ₇及びＱＴ₈の分析が終了した後でそれぞれ分析される。また例えば、量子化出力ＱＴ₄及びＱＴ₇の分析の間に無視された量子化出力ＱＴ₅及びＱＴ₆は、量子化出力ＱＴ₂及びＱＴ₃の分析が終了した後でそれぞれ分析され、以下これによって類推する。このように、校正されていないアナログデジタル変換ユニット１１０は存在しない。

【0022】

つまり、制御回路２１０は、ｉ段目のアナログデジタル変換ユニット１１０_iの発生した量子化出力ＱＴ_iを分析して対応するデジタルコードを発生させる場合、ｉ+Ｎがアナログデジタル変換システム１００におけるアナログデジタル変換ユニット１１０の総数Ｍ以下であれば、続いてｉ+Ｎ段目のアナログデジタル変換ユニット１１０_i+Nの発生した量子化出力ＱＴ_i+Nを分析し、ｉ及びＭは正整数である。他方、制御回路２１０は、ｉ段目のアナログデジタル変換ユニット１１０_iの発生した量子化出力ＱＴ_iを分析して対応するデジタルコードを発生させる場合、ｉ+ＮがＭよりも大きければ、続いてｉ+Ｎ-Ｍ段目のアナログデジタル変換ユニット１１０_i+N-Mの発生した量子化出力ＱＴ_i+N-Mを分析する。いくつかの実施例において、制御回路２１０は、各量子化出力ＱＴに基づいて少なくとも１つのデジタルコードを発生させるまで、上記規則に基づいて循環的に分析することができる。

【0023】

制御回路２１０は、更に、量子化出力ＱＴ₁～ＱＴ₈の各々に対応する１つ又は複数のデジタルコードを加算して、それぞれアナログデジタル変換ユニット１１０₁～１１０₈に対応する複数の加算値ＳＵ₁～ＳＵ₈を発生させる。例えば、量子化出力ＱＴ₁～ＱＴ₈を循環的に複数回（例えば、４回）分析する間に、制御回路２１０は、量子化出力ＱＴ₁に基づいて数値が何れも０１１１１１１１である４つのデジタルコードを発生させると、この４つのデジタルコードを加算して数値が１１１１１１１００である加算値ＳＵ₁を取得する。また例えば、量子化出力ＱＴ₁～ＱＴ₈を循環的に複数回（例えば、４回）分析する間に、制御回路２１０も、量子化出力ＱＴ₄に基づいて数値が何れも０１１１１１１１である４つのデジタルコードを発生させると、この４つのデジタルコードを加算して数値が１１１１１１１００である加算値ＳＵ₄を取得し、以下これによって類推する。

【0024】

次に、制御回路２１０は、加算値ＳＵ₁～ＳＵ₈をそれぞれ複数の第１の除算回路２２０に出力して、加算値ＳＵ₁～ＳＵ₈を平均化してそれぞれ複数の平均コードＣａｖ₁～Ｃａｖ₈を取得する。各第１の除算回路２２０の除数は、制御回路２１０が量子化出力ＱＴ₁～ＱＴ₈を循環的に分析する回数、例えば、前述の４回に設定されてよいが、本開示内容はこれに限定されない。いくつかの実施例において、第１の除算回路２２０の平均動作は、背景のノイズを除去することに用いられる。

【0025】

加算回路２３０は、平均コードＣａｖ₁～Ｃａｖ₈を加算して、加算結果を第２の除算回路２４０に出力することに用いられる。第２の除算回路２４０は、平均コードＣａｖ₁～Ｃａｖ₈の加算結果を平均化して、参照コードＣｒｅｆを発生させることに用いられる。第２の除算回路２４０の除数は、アナログデジタル変換ユニット１１０₁～１１０₈の数に設定してもよいが、本開示内容はこれに限定されない。

【0026】

複数の比較回路２５０は、それぞれ平均コードＣａｖ₁～Ｃａｖ₈を受信することに用いられる。各比較回路２５０は、平均コードＣａｖ₁～Ｃａｖ₈における対応する一方と参照コードＣｒｅｆとを比較して、複数の校正信号ＡＤ₁～ＡＤ₈を発生させることに用いられ、校正信号ＡＤ₁～ＡＤ₈はそれぞれアナログデジタル変換ユニット１１０₁～１１０₈を校正することに用いられる。

【0027】

アナログデジタル変換ユニット１１０₁～１１０₈のうちの１つは、クロックスキューの影響を受けていない場合、その対応する平均コードＣａｖは、参照コードＣｒｅｆと実質的に同じである。

【0028】

他方、アナログデジタル変換ユニット１１０₁～１１０₈のうちの１つがクロックスキューの影響を受ける場合、影響されたアナログデジタル変換ユニット１１０は、誤ったサンプリング時間によって変異した量子化出力ＱＴを出力し、更にその対応する平均コードＣａｖと参照コードＣｒｅｆとの間に差異を有するようになり、且つこの差異が対応する校正信号ＡＤに反映される。

【0029】

例えば、平均コードＣａｖ₁と参照コードＣｒｅｆとが同じであれば、対応する比較回路２５０は、校正信号ＡＤ₁を特定の論理値（例えば、論理１）を有するように設定してよい。また例えば、平均コードＣａｖ₁と参照コードＣｒｅｆとが異なれば、校正信号ＡＤ₁は、逆の別の論理値（例えば、論理０）を有するように設定される。

【0030】

また図１を参照すると、校正信号ＡＤ₁～ＡＤ₈は、信号発生回路１３０に提供される。いくつかの実施例において、校正信号ＡＤ₁～ＡＤ₈は、発振器の出力位相を校正するように、信号発生回路１３０における位相ロック回路の発振器の動作電圧を調整し、例えば、発振器の動作電圧をある固定値で昇降させることに用いられる。別のいくつかの実施例において、校正信号ＡＤ₁～ＡＤ₈は、遅延線の遅延量を校正するように、信号発生回路１３０における遅延ロック回路の遅延線（ｄｅｌａｙ ｌｉｎｅ）の動作電圧を調整し、例えば、遅延線の動作電圧をある固定値で昇降させることに用いられることができる。このように、アナログデジタル変換システム１００のクロックスキューの現象は校正される。

【0031】

図５は、本開示内容の一実施例によるスキュー校正回路１４０の分析開始点に対する選択過程を示す模式図である。いくつかの実施例において、スキュー校正回路１４０は、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析し始める前に、まず間隔無しに（又はＮが１に等しい）量子化出力ＱＴ₁～ＱＴ₈の対応する複数のデジタルコードの大きさの変化傾向を分析する。スキュー校正回路１４０は、複数のデジタルコードにおける順次に漸増する多者を識別して、前記多者の中間値を有するものの対応する量子化出力ＱＴ（又はアナログデジタル変換ユニット１１０）を開始点として、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析し始める。

【0032】

例えば、スキュー校正回路１４０は、量子化出力ＱＴ₈、ＱＴ₁及びＱＴ₂の三者のそれぞれの対応する３つのデジタルコード０００００１１１、０１１１１１１１及び１１１１１１００が順次に漸増することを識別する。そのため、スキュー校正回路１４０は、量子化出力ＱＴ₁（つまりアナログデジタル変換ユニット１１０₁）を開始点として、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析し始めるように選択する。

【0033】

同様に、別のいくつかの実施例において、スキュー校正回路１４０は、複数のデジタルコードにおける順次に漸減する多者を識別して、前記多者の中間値を有するものの対応する量子化出力ＱＴを開始点として、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析し始める。

【0034】

試験信号Ｓｉｎの波形が既知の条件である場合、上記のように分析開始点を選択して、アナログデジタル変換システム１００は、平均コードＣａｖと参照コードＣｒｅｆとの差異に基づいてそのクロックスキューの方向を知ることができる。例えば、クロックスキューによりアナログデジタル変換ユニット１１０１が遅くサンプリングする場合、その対応する平均コードＣａｖ₁は、参照コードＣｒｅｆよりも大きい。また例えば、クロックスキューによりアナログデジタル変換ユニット１１０₁が早くサンプリングする場合、その対応する平均コードＣａｖ₁は、参照コードＣｒｅｆよりも小さい。

【0035】

また、デジタルコードが順次に漸減又は漸増する現象は、試験信号Ｓｉｎの波形の急峻な部分により引き起こされるので、波形の急峻な部分を選択して分析することで、クロックスキューの現象を観察しやすくすることができる。

【0036】

上記の複数の実施例において、Ｎは、３以上７以下の奇数であってよい。第１の周波数ｆｏがソースクロック信号ＣＬＫｓの周波数のＮ分の１であるので、Ｎの数値が小さいほど、第１の周波数ｆｏは高くなり、試験信号Ｓｉｎが大きな昇降勾配を有し、更にクロックスキューの現象を観察しやすくする。そのため、Ｎの数値の低下は、クロックスキューの校正精度の向上に寄与する。他方、急遽に変化する試験信号Ｓｉｎを提供するために、信号発生回路１３０は、高い精度と信頼度を要求する。そのため、Ｎの数値の向上は、アナログデジタル変換システム１００の複雑度と設計の困難度の低下に寄与する。

【0037】

上記の複数の実施例において、スキュー校正回路１４０における素子と機能ブロックは、実作の回路によって達成されてもよいし、アナログデジタル変換システム１００の記憶装置（図示せず）に保存されるコンピュータプログラム製品によって達成されてもよく、或いは実作の回路とコンピュータプログラム製品との組み合わせによって達成されてもよい。アナログデジタル変換システム１００における１つ又は複数のプロセッサ（図示せず）が前述のコンピュータプログラム製品を実行する場合、コンピュータプログラム製品は、アナログデジタル変換システム１００が前述複数の実施例におけるクロックスキューの校正動作を実行することを許可する。

【0038】

いくつかの実施例において、アナログデジタル変換システム１００は、クロックスキューの校正を完成した場合、全てのアナログデジタル変換ユニット１１０の受信端をアナログデジタル変換処理を行おうとする他の入力信号を受信するように切り替えてよく、例えば、ＷｉＦｉ、ブルートゥース、４Ｇ、或いは他のより先端的な通信プロトコルの信号であってよい。

【0039】

図６は、本開示内容の一実施例によるクロックスキューの校正方法６００の流れ図である。クロックスキューの校正方法６００は、上記複数の実施のアナログデジタル変換システム１００に適用され、且つ以下の工程Ｓ６０２～Ｓ６０６を備える。工程Ｓ６０２において、アナログデジタル変換システム１００は、サンプリング周波数ｆｓで試験信号Ｓｉｎをサンプリングする。図１及び図２に示すように、アナログデジタル変換ユニット１１０₁～１１０₈は、それぞれクロック信号ＣＬＫ₁～ＣＬＫ₈に基づいて試験信号Ｓｉｎをサンプリングして、それぞれ多段階量子化出力ＱＴ₁～ＱＴ₈を発生させ、サンプリング周波数ｆｓは試験信号Ｓｉｎの周波数のＮ倍であり、且つＮは１よりも大きい奇数である。

【0040】

工程Ｓ６０４において、図３及び図４に示すように、スキュー校正回路１４０は、Ｎ段の間隔ごとに順次に量子化出力ＱＴ₁～ＱＴ₈を分析して、複数のデジタルコードを発生させる。アナログデジタル変換ユニット１１０₁～１１０₈が２のべき乗であり且つＮが奇数であるため、量子化出力ＱＴ₁～ＱＴ₈の各々も前記複数のデジタルコードの１つ以上を発生させることに用いられ、分析されていない量子化出力ＱＴ₁～ＱＴ₈はない。

【0041】

工程Ｓ６０６において、スキュー校正回路１４０は、前記複数のデジタルコードと参照コードＣｒｅｆとの間の比較結果に基づいてアナログデジタル変換システム１００のクロックスキューを校正する。図３に示すように、量子化出力ＱＴ₁～ＱＴ₈の各々に対応する１つ又は複数のデジタルコードは、加算され平均化されて、アナログデジタル変換ユニット１１０₁～１１０₈に対応する平均コードＣａｖ₁～Ｃａｖ₈を発生する。スキュー校正回路１４０は、更に平均コードＣａｖ₁～Ｃａｖ₈を平均化して、参照コードＣｒｅｆを発生させる。

【0042】

前述から分かるように、アナログデジタル変換システム１００は、校正基準としての参照回路が追加される必要はなく、且つ簡単な加算、平均と比較演算によって、クロックスキューの誤差を校正することができる。

【0043】

そのため、アナログデジタル変換システム１００は、回路面積が小さく、校正速度が速く、且つ設計しやすいというメリットを有する。クロックスキューの校正方法６００も、類似なメリットを有するが、ここで詳しく説明しない。

【0044】

明細書及び特許請求の範囲には、ある語彙で特定の素子を指定する。しかしながら、当業者であれば、同様な素子が異なる名詞で呼ばれる場合があることは理解すべきである。明細書及び特許請求の範囲では、名称の差異を素子の区分方法とせず、素子の機能での差異を区分の基準とする。明細書及び特許請求の範囲で言及する「含む」は、開放的な用語であるので、「含むが、それに限定されない」と解釈されるべきである。また、「結合」は、ここで如何なる直接及び間接の接続手段を含む。そのため、明細書において、第１の素子が第２の素子に結合されると記述される場合、第１の素子電気的接続又は無線伝送、光学伝送等の信号的接続形態を介して第２の素子に直接に接続され、或いは他の素子又は接続手段によって前記第２の素子に間接に電気的又は信号的接続されることを表す。

【0045】

ここで使用される「及び／又は」の記述形態は、列挙される１つ又は複数の項目の如何なる組み合わせを含む。また、明細書で特に指明されない限り、如何なる単数形の用語も同時に複数形の意味を含む。

【0046】

上記は単に本開示内容の好適な実施例であり、本開示内容の請求項に基づいた均等の変化や修正も、本開示内容の適応范ホァに属する。

【符号の説明】

【0047】

１００ アナログデジタル変換システム
１１０₁～１１０₈ アナログデジタル変換ユニット
１２０ 出力回路
１３０ 信号発生回路
１４０ スキュー校正回路
ＣＬＫ₁～ＣＬＫ₈ クロック信号
ＣＬＫｓ ソースクロック信号
ＱＴ₁～ＱＴ₈ 量子化出力
Ｓｉｎ 試験信号
Ｓｏｕｔ デジタル信号
Ｐ１、Ｐ２ 時点
ＴＳ サンプリング周期
ｆｓ サンプリング周波数
Ｔｏ 第１の周期
ｆｏ 第１の周波数
２１０ 制御回路
２２０ 第１の除算回路
２３０ 加算回路
２４０ 第２の除算回路
２５０ 比較回路
ＳＵ₁～ＳＵ₈ 加算値
Ｃａｖ₁～Ｃａｖ₈ 平均コード
Ｃｒｅｆ 参照コード
ＡＤ₁～ＡＤ₈ 校正信号
６００ クロックスキューの校正方法
Ｓ６０２～Ｓ６０６ 工程

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】