特許 7040858 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-03-14

(45)【発行日】2022-03-23

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 31/10 20060101AFI20220315BHJP

【ＦＩ】

H01L31/10 A

【請求項の数】 11

(21)【出願番号】P 2017182600

(22)【出願日】2017-09-22

(65)【公開番号】P2019057688

(43)【公開日】2019-04-11

【審査請求日】2020-07-07

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079049

【弁理士】

【氏名又は名称】中島 淳

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】折津 美奈子

【審査官】吉岡 一也

(56)【参考文献】

【文献】特開２０１０－１８３０３２（ＪＰ，Ａ）

【文献】特開２００７－０６７１６１（ＪＰ，Ａ）

【文献】特開平０６－３１４８１２（ＪＰ，Ａ）

【文献】特開平０９－０９７８９２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１０４７２９（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０２９０３７８１（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３１／０２－３１／０３９２，３１／０８－３１／１１９

(57)【特許請求の範囲】

【請求項1】

フォトダイオードが形成された半導体基板を用意する工程と、
前記半導体基板の表面の前記フォトダイオードの受光領域を覆い且つ前記半導体基板の屈折率よりも小さい屈折率を有する絶縁体層を形成する工程と、
前記フォトダイオードに電気的に接続された第１の導電膜及び第２の導電膜を含む配線と、前記絶縁体層の前記受光領域に対応する部分を覆う前記第１の導電膜及び前記第２の導電膜を含むマスクと、を形成する工程と、
前記配線の上面の少なくとも一部を露出させる第１の開口部及び前記マスクの上面及び側面を露出させる第２の開口部を有し且つ前記配線の側面を覆う保護膜を、前記絶縁体層上に形成する工程と、
前記第１の開口部において前記配線に電気的に接続された端子を形成する工程と、
前記端子の形成後に、前記第１の導電膜を溶解するエッチング液を用いて前記マスクを除去する工程と、
を含む半導体装置の製造方法。

【請求項2】

前記配線を形成する工程及び前記マスクを形成する工程は、
前記絶縁体層上に、前記第１の導電膜及び前記第２の導電膜を積層する工程と、
前記第１の導電膜及び前記第２の導電膜をパターニングする工程と、
を含む請求項１に記載の製造方法。

【請求項3】

前記絶縁体層を形成する工程は、前記半導体基板上に第１の絶縁体層を形成する工程と、前記第１の絶縁体層上に前記第１の絶縁体層の材料とは異なる材料からなる第２の絶縁体層を形成する工程と、を含む
請求項１または請求項２に記載の製造方法。

【請求項4】

前記マスクを除去する前に、前記端子を洗浄する工程を更に含む
請求項１から請求項３のいずれか１項に記載の製造方法。

【請求項5】

前記第１の導電膜はＭｏを含み、前記第２の導電膜はＡｌＳｉＣｕを含む
請求項１から請求項４のいずれか１項に記載の製造方法。

【請求項6】

前記第１の導電膜はＭｏを含み、前記第２の導電膜はＴｉ、ＴｉＮ及びＡｌＳｉＣｕを含む
請求項１から請求項４のいずれか１項に記載の製造方法。

【請求項7】

フォトダイオードが形成された半導体基板と、
前記半導体基板の表面の前記フォトダイオードの受光領域を覆う絶縁体層と、
前記絶縁体層上に設けられ、前記受光領域を内包する領域に開口部を有する保護膜と、
前記保護膜上に設けられ、前記フォトダイオードに電気的に接続された端子と、
を含み、
前記絶縁体層は、前記保護膜の前記開口部の端部に沿った凹部を表面に有する
半導体装置。

【請求項8】

前記絶縁体層は、前記半導体基板の屈折率より小さい屈折率を有する
請求項７に記載の半導体装置。

【請求項9】

前記絶縁体層上に、前記フォトダイオードに電気的に接続された配線を更に備え、
前記保護膜は前記配線の側面を覆う
請求項７または請求項８に記載の半導体装置。

【請求項10】

前記端子は、外部に露出している
請求項７から請求項９のいずれか１項に記載の半導体装置。

【請求項11】

前記端子は、重金属によって構成されている
請求項７から請求項１０のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体基板に形成されたフォトダイオードに関する技術として、以下の技術が知られている。例えば、特許文献１には、基板上の受光素子領域上に、反射防止膜を形成する工程と、反射防止膜上に、後の工程にて発生するオーバーエッチングによる膜減り、プロセスダメージから反射防止膜を保護する保護膜を形成する工程とを含む受光素子内蔵型半導体装置の製造方法が記載されている。具体的には、保護膜としての多結晶シリコン膜を反射防止膜上に形成し、配線層間膜をドライエッチングで除去した後に、保護膜としての多結晶シリコン膜をウェットエッチングで除去する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００３－２６４３１０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

フォトダイオードを備えた半導体装置の製造方法は、例えば、フォトダイオードが形成された半導体基板の表面の受光領域を覆う反射防止膜を形成する工程と、フォトダイオードに電気的に接続された配線を形成する工程と、配線に電気的に接続された外部接続端子を形成する工程と、外部接続端子を洗浄する工程と、を含み得る。

【0005】

外部接続端子の材料として、Ａｕ等の重金属が使用される。このため、重金属汚染による半導体装置の特性変動を回避するために、外部接続端子を形成するまでの各処理をウエハ製造工程（前工程）において行い、外部接続端子の形成以降の各処理については、組み立て工程（後工程）において行う。

【0006】

ここで、本発明者は、外部接続端子の洗浄工程において反射防止膜がエッチングされ、反射防止膜の膜厚が成膜時の膜厚から変化することを発見した。反射防止膜の反射率は、反射防止膜の膜厚に依存するため、反射防止膜の膜厚をコントロールすることが重要である。外部接続端子の洗浄工程において反射防止膜のエッチングが生じると、反射防止膜の反射率が変動し、フォトダイオードの受光感度にばらつきが生じる結果となる。

【0007】

この問題に対して特許文献１に記載の技術を適用し、保護膜としての多結晶シリコン膜を反射防止膜上に形成し、配線層間膜をドライエッチングで除去した後に、保護膜としての多結晶シリコン膜をウェットエッチングで除去する方法が考えられる。しかしながらこの場合、組み立て工程（後工程）で多結晶シリコン膜をエッチングする必要が生じるため、多結晶シリコン膜をエッチングする専用の高額な装置が必要となり、製造コストの上昇を招く結果となる。

【0008】

本発明は、上記した点に鑑みてなされたものであり、低コストで反射防止膜の膜厚の変化を抑制することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る半導体装置の製造方法は、フォトダイオードが形成された半導体基板を用意する工程と、前記半導体基板の表面の前記フォトダイオードの受光領域を覆い且つ前記半導体基板の屈折率よりも小さい屈折率を有する絶縁体層を形成する工程と、前記フォトダイオードに電気的に接続された第１の導電膜及び第２の導電膜を含む配線と、前記絶縁体層の前記受光領域に対応する部分を覆う前記第１の導電膜及び前記第２の導電膜を含むマスクと、を形成する工程と、前記配線の上面の少なくとも一部を露出させる第１の開口部及び前記マスクの上面及び側面を露出させる第２の開口部を有し且つ前記配線の側面を覆う保護膜を、前記絶縁体層上に形成する工程と、前記第１の開口部において前記配線に電気的に接続された端子を形成する工程と、前記端子の形成後に、前記第１の導電膜を溶解するエッチング液を用いて前記マスクを除去する工程と、を含む。

【0010】

本発明に係る半導体装置は、フォトダイオードが形成された半導体基板と、前記半導体基板の表面の前記フォトダイオードの受光領域を覆う絶縁体層と、前記絶縁体層上に設けられ、前記受光領域を内包する領域に開口部を有する保護膜と、前記保護膜上に設けられ、前記フォトダイオードに電気的に接続された端子と、を含み、前記絶縁体層は、前記保護膜の前記開口部の端部に沿った凹部を有する。

【発明の効果】

【0011】

本発明によれば、低コストで反射防止膜として機能する絶縁体層の膜厚の変動を抑制することが可能となる。

【図面の簡単な説明】

【0012】

【図1A】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1B】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1C】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1D】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1E】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1F】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1G】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1H】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1I】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1J】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1K】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1L】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1M】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1N】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1O】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1P】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1Q】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1R】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図1S】本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。

【図2】本発明の実施形態に係る半導体装置の構成を示す断面図である。

【図3】本発明の実施形態に係る半導体装置の構成を示す平面図である。

【図4】比較例に係る半導体装置の構成を示す断面図である。

【図5】本発明の他の実施形態に係る半導体装置の構成を示す断面図である。

【発明を実施するための形態】

【0013】

以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。

【0014】

図１Ａ～１Ｓは、本発明の実施形態に係る半導体装置の製造方法の一例を示す断面図である。はじめに、シリコン単結晶で構成されるｎ型の基板層１０ａ及びｎ型のエピタキシャル層１０ｂを含む半導体基板１０を用意する。次に、公知の熱酸化法を用いて、エピタキシャル層１０ｂの表面に熱酸化膜１１を形成する。次に、公知のフォトリソグラフィー技術を用いて、Ｎ型領域の形成予定位置に開口部１００Ａを有するレジストマスク１００を半導体基板１０上に形成する。

【0015】

次に、公知のイオン注入技術を用いて、レジストマスク１００の開口部１００Ａを介してエピタキシャル層１０ｂにＮ型不純物を注入することで、エピタキシャル層１０ｂの表層部にカソードとして機能するＮ型領域２１を形成する。その後、レジストマスク１００を除去する（図１Ｂ）。

【0016】

次に、Ｎ型領域２１の熱拡散処理を行う。すなわち、熱処理によって、Ｎ型領域２１のＮ型不純物を、エピタキシャル層１０ｂの深部にまで拡散させる。Ｎ型領域２１は、エピタキシャル層１０ｂと基板層１０ａとの界面近傍にまで達する（図１Ｃ）。

【0017】

次に、公知のフォトリソグラフィー技術を用いて、Ｐ型領域の形成予定位置に開口部１０１Ａを有するレジストマスク１０１を、半導体基板１０上に形成する（図１Ｄ）。

【0018】

次に、公知のイオン注入技術を用いて、レジストマスク１０１の開口部１０１Ａを介してエピタキシャル層１０ｂにＰ型不純物を注入することで、エピタキシャル層１０ｂの表層部にアノードとして機能するＰ型領域２２を形成する。その後、レジストマスク１０１を除去する（図１Ｅ）。

【0019】

次に、公知のフォトリソグラフィー技術を用いて、Ｎ型領域２１に内包されるＮ^＋領域の形成予定位置に開口部１０２Ａを有するレジストマスク１０２を、半導体基板１０上に形成する（図１Ｆ）。

【0020】

次に、公知のイオン注入技術を用いて、レジストマスク１０２の開口部１０２Ａを介してＮ型領域２１に高濃度のＮ型不純物を注入することで、Ｎ型領域２１の表層部にコンタクト領域として機能するＮ^＋領域２３を形成する。その後、レジストマスク１０２を除去する（図１Ｇ）。以上の工程を経ることで、半導体基板１０にフォトダイオード２００が形成される。

【0021】

次に、半導体基板１０の表面に反射防止膜として機能する絶縁体層３０を形成する。具体的には、公知のＣＶＤ法（chemical vapor deposition）を用いて、半導体基板１０の表面に第１の絶縁体層３１を形成し、第１の絶縁体層３１の表面に第２の絶縁体層３２を形成する（図１Ｈ）。すなわち、絶縁体層３０は、第１の絶縁体層３１と、第２の絶縁体層３２とを積層した積層膜によって構成される。第１の絶縁体層３１及び第２の絶縁体層３２を、それぞれ、半導体基板１０の屈折率よりも小さい屈折率を有する材料で構成することで、絶縁体層３０は反射防止膜として機能する。第１の絶縁体層３１としてＮＳＧ（Nondoped Silicate Glass）を用いることができ、第２の絶縁体層３２としてＰＳＧ（Phospho Silicate Glasses）を用いることができる。第１の絶縁体層３１の膜厚と第２の絶縁体層３２の膜厚との比率を制御することによって、反射防止膜として機能する絶縁体層３０において所望の反射率を得ることができる。従って、第１の絶縁体層３１及び第２の絶縁体層３２の膜厚のばらつきを抑えることで、フォトダイオード２００における受光感度のばらつきを抑えることができる。

【0022】

次に、公知のフォトリソグラフィー技術及びエッチング技術を用いて、Ｐ型領域２２に達するコンタクトホール及びＮ^＋領域２３に達するコンタクトホールを絶縁体層３０に形成する。その後、公知のＣＶＤ法を用いて上記の各コンタクトホール内にバリアメタル４１及び高融点金属４２を順次埋め込むことで、Ｐ型領域２２に接続されたプラグ４０Ａ及びＮ^＋領域２３に接続されたプラグ４０Ｂを形成する。バリアメタル４１として、例えばＴｉＮ（窒化チタン）を用いることができ、高融点金属４２として、例えばＷ（タングステン）を用いることができる。絶縁体層３０の表面に堆積したバリアメタル４１及び高融点金属４２は、エッチバックまたはＣＭＰ（Chemical Mechanical Polishing）により除去する（図１Ｉ）。

【0023】

次に、公知のスパッタ法を用いて、絶縁体層３０の表面に、第１の導電膜５１を形成し、第１の導電膜５１上に第２の導電膜５２を形成する。第１の導電膜５１の材料として、例えばＭｏ（モリブデン）を用いることができる。第２の導電膜５２の材料として、例えばＡｌＳｉＣｕを用いることができる。次に、公知のフォトリソグラフィー技術を用いて、第１の導電膜５１及び第２の導電膜５２をパターニングするためのレジストマスク１０３を、第２の導電膜５２上に形成する（図１Ｊ）。

【0024】

次に、公知のエッチング技術を用いて、第１の導電膜５１及び第２の導電膜５２の、レジストマスク１０３から露出した部分をエッチングすることで、第１の導電膜５１及び第２の導電膜５２のパターニングを行う。これにより、プラグ４０Ａを介してＰ型領域２２に電気的に接続された配線５３及び、プラグ４０Ｂを介してＮ型領域２１に電気的に接続された配線５４が、絶縁体層３０上に形成される。更に、絶縁体層３０上の、受光領域に対応する位置にメタルマスク５５が形成される。絶縁体層３０の受光領域に対応する領域の大部分は、メタルマスク５５によって覆われる。その後、レジストマスク１０３を除去する（図１Ｋ）。

【0025】

次に、公知のＣＶＤ法を用いて、配線５３、５４およびメタルマスク５５の上面及び側面を覆う保護膜（パッシベーション膜）６０を、絶縁体層３０の表面に形成する（図１Ｌ）。保護膜６０の材料として、例えばＳｉＮ（シリコンナイトライド）等の絶縁体を用いることが可能である。

【0026】

次に、公知のフォトリソグラフィー技術を用いて、保護膜６０をパターニングするためのレジストマスク１０４を保護膜６０上に形成する（図１Ｍ）。

【0027】

次に、公知のエッチング技術を用いて、保護膜６０の、レジストマスク１０４から露出した部分をエッチングすることで、保護膜６０のパターニングを行う。これにより、配線５３及び５４の上面を露出させる開口部６０Ａ及び６０Ｂが保護膜６０に形成される。また、メタルマスク５５の上面及び側面を露出させる開口部６０Ｃが保護膜６０に形成される。配線５３及び５４の上面の一部及び側面、絶縁体層３０の表面の一部が保護膜６０によって覆われる（図１Ｎ）。以上の各処理が、ウエハ製造工程（前工程）において実施される。引き続き、半導体装置をパッケージングする組み立て工程（後工程）が実施される。

【0028】

次に、公知のスパッタ法を用いて、半導体基板１０の表面全体を覆うバリアメタル７１を形成する。保護膜６０の表面、配線５３及び５４の上面の、保護膜６０から露出した部分、及びメタルマスク５５の上面及び側面は、バリアメタル７１によって覆われる。バリアメタル７１の材料として、例えばＴｉＮ（窒化チタン）を用いることができる。その後、配線５３及び５４の形成位置に開口部１０５Ａ及び１０５Ｂを有するレジストマスク１０５を半導体基板１０上に形成する。すなわち、バリアメタル７１で覆われた配線５３及び５４の上面は、それぞれ、レジストマスク１０５の開口部１０５Ａ及び１０５Ｂにおいて露出し、それ以外の部分はレジストマスク１０５で覆われる（図１Ｏ）。

【0029】

次に、公知の電解めっき法により、レジストマスク１０５の開口部１０５Ａ及び１０５Ｂにおいて露出する配線５３及び５４にそれぞれ電気的に接続された外部接続端子８１及び８２を形成する（図１Ｐ）。外部接続端子８１及び８２の材料としてＡｕ等の重金属を用いることが可能である。その後、レジストマスク１０５を除去する（図１Ｑ）。

【0030】

次に、外部接続端子８１及び８２をマスクとして、バリアメタル７１をエッチングにより除去する。その後、外部接続端子８１及び８２を洗浄する。外部接続端子８１及び８２の洗浄工程において、絶縁体層３０の、受光領域に対応する部分は、メタルマスク５５によって覆われているのでエッチングされず、絶縁体層３０の、保護膜６０またはメタルマスク５５で覆われていない部分がエッチングされる。従って、絶縁体層３０には、保護膜６０の開口部６０Ｃの端部に沿って凹部（溝）３３が形成される。換言すれば、フォトダイオードの受光領域の外縁に沿った凹部（溝）３３が、絶縁体層３０に形成される（図１Ｒ）。

【0031】

次に、メタルマスク５５をリフトオフ法によって除去する。具体的には、エッチング液として硝酸を用いて、Ｍｏ（モリブデン）を含むメタルマスク５５の第１の導電膜５１をエッチングする。これにより、メタルマスク５５が絶縁体層３０から剥離する（図１Ｓ）。

【0032】

図２は、上記の各工程を経て製造された本発明の実施形態に係る半導体装置１の断面図、図３は、半導体装置１の平面図である。半導体装置１は、フォトダイオード２００が形成された半導体基板１０と、少なくとも半導体基板１０の表面のフォトダイオード２００の受光領域３００を覆い且つ半導体基板１０の屈折率よりも小さい屈折率を有する反射防止膜として機能する絶縁体層３０と、フォトダイオード２００に電気的に接続された配線５３及び５４と、絶縁体層３０上に設けられ、フォトダイオード２００の受光領域３００を内包する領域に開口部６０Ｃを有し且つ配線５３及び５４の側面を覆う保護膜（パッシベーション膜）６０と、保護膜６０上に設けられ、配線５３及び５４にそれぞれ電気的に接続された外部接続端子８１及び８２と、を含む。反射防止膜として機能する絶縁体層３０は、保護膜６０の開口部６０Ｃの端部（または受光領域の外縁）に沿った凹部（溝）３３を有する。

【0033】

図４は、本発明に対する比較例に係る半導体装置１Ｘの断面図である。比較例に係る半導体装置１Ｘは、絶縁体層３０の表面を露出させた状態で外部接続端子８１及び８２の洗浄が行われた点が、本発明の実施形態に係る半導体装置１と異なる。場合絶縁体層３０の表面を露出させた状態で外部接続端子８１及び８２の洗浄を行うと、絶縁体層３０の露出部分がエッチングされる。反射防止膜として機能する絶縁体層３０の反射率は、その膜厚に依存する。外部接続端子８１及び８２の洗浄工程において絶縁体層３０のエッチングにより絶縁体層３０の膜厚に変化を生じると、絶縁体層３０の反射率が変動し、フォトダイオードの受光感度にばらつきが生じる結果となる。

【0034】

一方、本実施形態に係る半導体装置１の製造方法によれば、反射防止膜として機能する絶縁体層３０の、受光領域に対応する部分が、メタルマスク５５によって覆われているので、外部接続端子８１及び８２の洗浄工程において、絶縁体層３０の膜厚の変動を抑制できる。これにより、絶縁体層３０の反射率の変動を抑制することができ、フォトダイオードの受光感度の装置間ばらつきを抑えることが可能となる。

【0035】

また、本実施形態に係る半導体装置１の製造方法によれば、外部接続端子８１及び８２を形成する前の段階でメタルマスク５５の形成及び保護膜６０のパターニングが完了しているので、安価なウェットエッチング装置を使用してメタルマスク５５の除去を行うことができる。すなわち、本実施形態に係る半導体装置１の製造方法によれば、低コストで反射防止膜として機能する絶縁体層３０の膜厚の変動を抑制することが可能となる。

【0036】

また、絶縁体層３０のエッチングを回避するためのメタルマスク５５は、配線５３及び５４と同じ材料によって構成され、メタルマスク５５の形成工程は、配線５３及び５４の形成工程と並行して行われる。従って、メタルマスク５５を形成するための専用の設備及び工程が不要である。すなわち、本実施形態に係る半導体装置１の製造方法によれば、設備の追加及び工程数の増加を伴うことなく、反射防止膜として機能する絶縁体層３０の膜厚の変動を抑制することが可能となる。

【0037】

図５は、本発明の第２の実施形態に係る半導体装置１Ａの構成を示す図である。上記した第１の実施形態に係る半導体装置１において配線５３及び５４は、それぞれ、Ｍｏ（モリブデン）を含む第１の導電膜５１及びＡｌＳｉＣｕを含む第２の導電膜５２により構成されていた。これに対し第２の実施形態に係る半導体装置１Ａにおいて、配線５３及び５４は、Ｍｏ（モリブデン）を含む第１の導電膜５１と、ＡｌＳｉＣｕを含む第２の導電膜５２との間に、Ｔｉ膜５７及びＴｉＮ膜５７が設けられている。このように、Ｍｏ膜と、ＡｌＳｉＣｕ膜との間に、Ｔｉ膜５６及びＴｉＮ膜５７を設けることで、ＡｌＳｉＣｕの配線性が向上し、これによりエレクトロマイグレーションを抑制することができ、半導体装置の信頼性を高めることができる。外部接続端子８１及び８２の洗浄工程では、配線５３及び５４と同様の積層構造（Ｍｏ／Ｔｉ／ＴｉＮ／ＡｌＳｉＣｕ）を有するメタルマスクによって絶縁体層３０のエッチングが抑制される。

【符号の説明】

【0038】

１、１Ａ 半導体装置
１０ 半導体基板
３０ 絶縁体層
３１ 第１の絶縁体層
３２ 第２の絶縁体層
３３ 凹部（溝）
５１ 第１の導電膜
５２ 第２の導電膜
５３、５４ 配線
５５ メタルマスク
６０ 保護膜
６０Ｃ 開口部
８１、８２ 外部接続端子
２００ フォトダイオード
３００ 受光領域

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図1I】

【図1J】

【図1K】

【図1L】

【図1M】

【図1N】

【図1O】

【図1P】

【図1Q】

【図1R】

【図1S】

【図2】

【図3】

【図4】

【図5】