(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-03-30
(45)【発行日】2022-04-07
(54)【発明の名称】高周波半導体集積回路
(51)【国際特許分類】
H01L 21/822 20060101AFI20220331BHJP
H01L 27/04 20060101ALI20220331BHJP
H04B 1/3827 20150101ALI20220331BHJP
【ＦＩ】
H01L27/04 H
H01L27/04 A
H04B1/3827 110
【請求項の数】
3
(21)【出願番号】P 2018028576
(22)【出願日】2018-02-21
(65)【公開番号】P2019145675
(43)【公開日】2019-08-29
【審査請求日】2021-01-18
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】100099818
【弁理士】
【氏名又は名称】安孫子 勉
(72)【発明者】
【氏名】武田 豊
(72)【発明者】
【氏名】登坂 裕之
【審査官】市川 武宜
(56)【参考文献】
【文献】特開平１０－０７９４６７（ＪＰ，Ａ）
【文献】特表２０１１－５１８４３３（ＪＰ，Ａ）
【文献】特開２０１４－１４３６２５（ＪＰ，Ａ）
【文献】特開２００４－３２７９４１（ＪＰ，Ａ）
【文献】特開２００７－０９６２６６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／０４
Ｈ０４Ｂ １／３８２７
(57)【特許請求の範囲】
【請求項1】
同一半導体基板上に高周波回路と、前記高周波回路の動作を制御する制御回路とが設けられてなる高周波半導体集積回路において、前記制御回路において高インピーダンス状態にある素子、又は、前記制御回路内に設けられて高インピーダンス状態の回路に比して低いインピーダンスを有する結合低減用配線が、少なくとも前記高インピーダンス状態にある素子の周縁の一部、又は、前記高インピーダンス状態にある回路の周縁の一部に近接して配設され、
前記結合低減用配線は、グランドレベルとされたグランドラインから分岐されて設けられ、前記低いインピーダンスを呈するように幅の細い線状とされてなることを特徴とする高周波半導体集積回路。
【請求項2】
前記結合低減用配線は、金属薄膜により形成されてなることを特徴とする請求項１記載の高周波半導体集積回路。
【請求項3】
前記結合低減用配線は、高濃度にドーピングされた半導体層で形成されてなることを特徴とする請求項１記載の高周波半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高周波信号の増幅や通過経路の切り替え等を行う高周波回路と、この高周波回路に対して制御信号やバイアス電圧などを供給する制御回路が同一半導体基板上に形成されてなる高周波半導体集積回路に係り、特に、高周波回路で扱われる高周波信号に起因して生ずる高周波回路と制御回路の間の電磁的な結合の抑制、回路動作の信頼性向上等を図ったものに関する。
【背景技術】
【0002】
従来、高周波信号を扱う移動体通信用端末や電子機器では、ＧａＡｓ等の化合物半導体による電界効果トランジスタであるＭＥＳ ＦＥＴ(Metal-Semiconductor Field Effective Transistor)やＨＪＦＥＴ(Hetero-Junction FET)、或いは、近年では微細化技術の向上やＳＯＩ(Silicon On Insulator)基板を用いることによるＳｉを用いたＭＯＳ ＦＥＴ(Metal-Oxide-Semiconductor)により構成された低雑音増幅器や高周波増幅器、さらには、高周波スイッチやミキサーなどの高周波半導体集積回路が多数使用されてきた。
【0003】
以前は、高周波信号を扱う高周波半導体集積回路は、専用の単機能集積回路として製品化されることが多く、その高周波半導体集積回路を制御するために、制御用の集積回路を別途準備し、それら集積回路を組み合わせて使用されてきた。
近年の移動体通信端末などでは、多くの機能が追加され、使用する通信の周波数帯を多数カバー可能とするなど高性能化が著しく進んでいる。
しかし、その一方で、端末筐体については、以前よりも小型化、薄型化が進んでおり、端末に使用される部品に対しては、実装面積削減につながる部品自体の小型化や使用部品点数の削減などに対する強い要求が生じている。
近年の移動体通信端末などでは、多くの機能が追加され、使用する通信の周波数帯を多数カバー可能とするなど高性能化が著しく進んでいる。
しかし、その一方で、端末筐体については、以前よりも小型化、薄型化が進んでおり、端末に使用される部品に対しては、実装面積削減につながる部品自体の小型化や使用部品点数の削減などに対する強い要求が生じている。
【0004】
それに対して、高周波半導体集積回路では使用デバイスの高性能化により、従来は別個に設けられていた高周波回路と制御回路を、ＧａＡｓ等の化合物半導体基板、或いは、Ｓｉ半導体基板上に同時に形成することが可能となり、複数の機能を有する高周波半導体集積回路が一般的になった。その結果、移動体通信端末などにおける使用部品の削減という要求に応えることが可能となった。
【0005】
例えば、高周波半導体集積回路では、前述の通りに一つの移動体通信端末で使用できる周波数帯域の増加などにより、端末一台あたりにおける高周波半導体スイッチ集積回路の使用数が増加し、それらを効率良く制御する必要が生じている。
また、多数の経路を切り替える必要があるため、１０ポートを超えるようなマルチポートの高周波半導体スイッチ集積回路では多数の状態を切り替える必要がある。このような高周波半導体スイッチ集積回路では、高周波半導体スイッチ集積回路内にＧＰＩＯ(General-Purpose Input/Output)の様なパラレル制御、或いははＭＩＰＩ(Mobile Industry Priccessor Interface)の様なシリアル制御による論理回路を内蔵させ、少ない制御線で半導体スイッチ集積回路をコントロールできることが望ましい。
また、多数の経路を切り替える必要があるため、１０ポートを超えるようなマルチポートの高周波半導体スイッチ集積回路では多数の状態を切り替える必要がある。このような高周波半導体スイッチ集積回路では、高周波半導体スイッチ集積回路内にＧＰＩＯ(General-Purpose Input/Output)の様なパラレル制御、或いははＭＩＰＩ(Mobile Industry Priccessor Interface)の様なシリアル制御による論理回路を内蔵させ、少ない制御線で半導体スイッチ集積回路をコントロールできることが望ましい。
【0006】
他方では、制御回路内に昇圧回路を内蔵させて外部から供給される３Ｖ前後の電圧を６Ｖ前後の電圧まで上昇させ、その電圧で高周波スイッチ半導体回路を駆動することで、用意された３Ｖの外部電圧駆動では得られない良好な歪特性を得たり、負電圧発生回路を内蔵させて高周波スイッチ半導体を正電圧及び負電圧で制御することによって、ＲＦ端子に出力されるＤＣ電圧をグランドレベルにし、従来必要であった半導体スイッチ集積回路外部のＤＣカット用キャパシタを省略するなど、アナログ回路、デジタル回路技術を応用して高性能化を実現した製品も多数実用化されている。
【0007】
一方、上述した高周波スイッチだけではなく、高周波増幅器においても、同一チップ、或いは、同一パッケージ内に複数の高周波増幅器を設けた場合などには、それぞれの高周波増幅器の動作状態の制御に論理回路を内蔵させる構成を採る製品が一般的である。また、それぞれの高周波増幅器のゲインコントロールを細かく設定するたにＭＩＰＩ等のシリアルインターフェイスを制御回路を採用し、細かな電流調整を可能とした製品も実用に供されている。これら高周波増幅回路にも基準電圧を生成するバンドギャップリファレンス回路やＬＤＯ、オペアンプなど様々なアナログ回路が使用されている。
上述したような高周波スイッチ半導体集積回路や高周波増幅回路は、例えば、特許文献１乃至３等に開示されている。
上述したような高周波スイッチ半導体集積回路や高周波増幅回路は、例えば、特許文献１乃至３等に開示されている。
【先行技術文献】
【特許文献】
【0008】
【文献】特許第５０４３５０８号公報
【文献】特許第４８３３８０３号公報
【文献】特許第５５２４７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、高周波回路と制御回路を同一半導体基板上に形成する集積回路では、高周波信号に起因する特有の問題が発生する。具体的には、高周波回路と制御回路が同一チップ上に配置されるが故に、物理的に両回路ブロックが近接しており、高周波回路で処理される高周波信号が制御回路に漏洩、干渉する可能性が高い。その結果、制御回路への想定していない高周波信号混入による誤動作や不安定な動作等の不具合が発生することがある。
【0010】
特に、制御回路内に存在する高インピーダンス回路、或いは、高インピーダンス素子は、インピーダンスが高いが故に、高周波信号の影響を受け易い。特に、それらの素子の中でもキャパシタは、一般的に大きな面積を有するため、高周波信号を受ける一種のアンテナの様な役割を果たしてしまい、キャパシタ両端での高周波電圧、或いは、高周波電流を起因として、制御回路の動作不具合、或いは、特性不良の原因となり易い。
【0011】
図５には、従来の高周波スイッチ半導体集積回路の構成例が示されており、以下、同図を参照しつつ、従来の高周波スイッチ半導体集積回路について説明する。
この高周波スイッチ半導体集積回路１Ａは、高周波スイッチ回路部（図５においては「ＲＦ－ＳＷ」と表記）３Ａと制御回路部２Ａとに大別されて構成されたものとなっている。
高周波スイッチ回路部３Ａは、高周波スイッチを構成するＦＥＴ等のスイッチ用素子のオン状態、オフ状態を切り替えることによって通過経路を切り替え、原則として、外部から入力された高周波信号を複数ある出力端子に振り分ける機能を有するものである。
この高周波スイッチ半導体集積回路１Ａは、高周波スイッチ回路部（図５においては「ＲＦ－ＳＷ」と表記）３Ａと制御回路部２Ａとに大別されて構成されたものとなっている。
高周波スイッチ回路部３Ａは、高周波スイッチを構成するＦＥＴ等のスイッチ用素子のオン状態、オフ状態を切り替えることによって通過経路を切り替え、原則として、外部から入力された高周波信号を複数ある出力端子に振り分ける機能を有するものである。
【0012】
制御回路部２Ａは、高周波スイッチ回路部３Ａを外部から入力される制御信号に従って動作制御を行うものである。
この制御回路部２Ａは、レギュレータ（図５においては「ＲＥＧ」と表記）１０２Ａと、チャージポンプ回路１０５Ａと、レベルシフト回路（図５においては「ＳＨＩＦＴ」と表記）１０３Ａと、デコーダ回路（図５においては「ＤＥＣ」と表記）１０４Ａを有して構成されている。
この制御回路部２Ａは、レギュレータ（図５においては「ＲＥＧ」と表記）１０２Ａと、チャージポンプ回路１０５Ａと、レベルシフト回路（図５においては「ＳＨＩＦＴ」と表記）１０３Ａと、デコーダ回路（図５においては「ＤＥＣ」と表記）１０４Ａを有して構成されている。
【0013】
レギュレータ１０２Ａは、外部から供給される電源電圧を基に、集積回路内部の各回路に必要な電圧を生成、安定化して、必要とされる各回路に供給するものである。
チャージポンプ回路１０５Ａは、レギュレータ１０２から供給された電圧を基に高周波スイッチ回路部３Ａの動作制御に必要な負電圧を生成するものである。
チャージポンプ回路１０５Ａは、レギュレータ１０２から供給された電圧を基に高周波スイッチ回路部３Ａの動作制御に必要な負電圧を生成するものである。
【0014】
レベルシフト回路１０３Ａは、外部からの入力論理電圧を回路内で使用する電圧に変換するものである。
デコーダ回路１０４Ａは、入力論理に従って高周波スイッチ回路部３Ａへ出力する電圧の切り替えを行うものである。
デコーダ回路１０４Ａは、入力論理に従って高周波スイッチ回路部３Ａへ出力する電圧の切り替えを行うものである。
【0015】
チャージポンプ回路１０５Ａは、必要な電圧を得るために、例えば、この図５の例においては、４個のキャパシタ１０６Ａａ～１０６Ａｄを有して構成されている。
一般的にチャージポンプに使用されるキャパシタは、効率良く所望の電圧を得るためにＱ値を高くする必要があり、そのため、ＳｉＮ膜等の絶縁膜を金属薄膜で挟んだ構成を有するＭＩＭキャパシタが使用される。
このような構造を有するキャパシタ１０６Ａａ～１０６Ａｄは、他の素子に比して、それぞれ相当の面積を有するのが通常である。
一般的にチャージポンプに使用されるキャパシタは、効率良く所望の電圧を得るためにＱ値を高くする必要があり、そのため、ＳｉＮ膜等の絶縁膜を金属薄膜で挟んだ構成を有するＭＩＭキャパシタが使用される。
このような構造を有するキャパシタ１０６Ａａ～１０６Ａｄは、他の素子に比して、それぞれ相当の面積を有するのが通常である。
【0016】
一方、制御回路部２Ａと高周波スイッチ回路部３Ａの間には、それらを分断するような形でグランドライン４Ａが設けられることが多い。制御回路部２Ａと高周波スイッチ回路部３Ａは、電気的にはこのグランドライン４Ａにより分離される。
通常、このようなグランドライン４Ａは、理想的にはグランドレベルと同一とし、ラインによるインダクタンスを極力小さくする観点から非常に広い線幅に設定されており、細いラインのような形状が採られることは無い。
通常、このようなグランドライン４Ａは、理想的にはグランドレベルと同一とし、ラインによるインダクタンスを極力小さくする観点から非常に広い線幅に設定されており、細いラインのような形状が採られることは無い。
【0017】
上述のように、グランドライン４Ａによって制御回路部２Ａと高周波スイッチ回路部３Ａの電気的な分離を施しているものの、実際の動作においては、高周波スイッチ回路部３Ａで使用される高周波信号が電磁波として空間に放出される。
また、高周波スイッチ回路部３Ａに高周波信号が入出力される際には、高周波スイッチ回路部３Ａに接続される入出力高周波信号用のボンディングワイヤからも、その高周波信号の一部が空間に放出される。
また、高周波スイッチ回路部３Ａに高周波信号が入出力される際には、高周波スイッチ回路部３Ａに接続される入出力高周波信号用のボンディングワイヤからも、その高周波信号の一部が空間に放出される。
【0018】
このように空間に放出された高周波信号は、先に述べたように高インピーダンス状態にあるチャージポンプ回路１０５Ａ内のキャパシタ１０６Ａａ～１０６Ａｄにおいて受信されて、チャージポンプ回路１０５Ａ内の発振器による発振信号とミキシングされてしまう。そして、その信号が高周波スイッチ回路部３Ａに再度入ってくることで、不要波（スプリアス）として高周波スイッチ半導体集積回路の出力で観測されてしまうことになる。
【0019】
図９には、上述のような従来の高周波スイッチ半導体集積回路におけるスプリアスの測定例が示されており、以下、同図を参照しつつ従来回路におけるスプリアスについて説明する。
まず、図９は、ＬＴＥ（Long Term Evolution）のバンド５を想定し、送信波として周波数８３７ＭＨｚ、信号強度＋２６ｄＢｍの高周波信号を高周波スイッチ回路部３Ａに入力した場合の出力スペクトラムの測定例である。
まず、図９は、ＬＴＥ（Long Term Evolution）のバンド５を想定し、送信波として周波数８３７ＭＨｚ、信号強度＋２６ｄＢｍの高周波信号を高周波スイッチ回路部３Ａに入力した場合の出力スペクトラムの測定例である。
【0020】
図９によれば、測定されたスペクトラムには、送信波である８３７ＭＨｚの信号の他に、１０ＭＨｚ間隔で最大－１４８ｄＢｍ／Ｈｚの信号強度の不要波が重畳されていることが確認できる。
この不要波の発生間隔１０ＭＨｚは、高周波スイッチ半導体集積回路に内蔵されている制御回路部３Ａで使用されているチャージポンプ回路１０５Ａの発振周波数である。
かかる不要波は、高周波スイッチ回路部３Ａに入力された８３７ＭＨｚの高周波信号とチャージポンプで使用されている発振器での発生高周波信号周波数１０ＭＨｚがミキシングされて発生していることが解る。
この不要波の発生間隔１０ＭＨｚは、高周波スイッチ半導体集積回路に内蔵されている制御回路部３Ａで使用されているチャージポンプ回路１０５Ａの発振周波数である。
かかる不要波は、高周波スイッチ回路部３Ａに入力された８３７ＭＨｚの高周波信号とチャージポンプで使用されている発振器での発生高周波信号周波数１０ＭＨｚがミキシングされて発生していることが解る。
【0021】
ＦＤＤ（Frequency Division Duplex）のＬＴＥ端末では、送信と受信で異なる周波数を使用して送信と受信とを同時に行っている。
図１０には、上述の従来の高周波スイッチ半導体集積回路を、例えば、ＬＴＥ－ＦＤＤ方式を用いた移動体通信端末のバンド切替用のアンテナスイッチとして使用した場合の構成例が示されており、以下、同図を参照しつつ、その構成例について説明する。
図１０には、上述の従来の高周波スイッチ半導体集積回路を、例えば、ＬＴＥ－ＦＤＤ方式を用いた移動体通信端末のバンド切替用のアンテナスイッチとして使用した場合の構成例が示されており、以下、同図を参照しつつ、その構成例について説明する。
【0022】
図１０は、複数のバンドでの送受信を可能とする移動体通信端末の高周波信号フロントエンド部の回路構成例を示したものである。
チャージポンプ回路内蔵高周波スイッチ半導体集積回路（以下「高周波スイッチ半導体集積回路」と称する）２０２Ａは、アンテナ２０１Ａとバンド５用デュープレクサ２０３Ａとの間に設けられて、アンテナ２０１Ａを介しての高周波信号の送受信を可能としている。
この高周波スイッチ半導体集積回路２０２Ａは、図示されない他バンド回路の送受信信号の入出力の切り換えにも共用されるものとなっている。
チャージポンプ回路内蔵高周波スイッチ半導体集積回路（以下「高周波スイッチ半導体集積回路」と称する）２０２Ａは、アンテナ２０１Ａとバンド５用デュープレクサ２０３Ａとの間に設けられて、アンテナ２０１Ａを介しての高周波信号の送受信を可能としている。
この高周波スイッチ半導体集積回路２０２Ａは、図示されない他バンド回路の送受信信号の入出力の切り換えにも共用されるものとなっている。
【0023】
アンテナ２０１Ａにより受信された高周波信号は、バンド５用デュープレクサ２０３Ａを介してＲＦＩＣチップ２０５Ａへ入力されるようになっている。
一方、送信信号は、ＲＦＩＣチップ２０５Ａから出力されて高電力増幅器２０４Ａで増幅され、バンド５用デュープレクサ２０３Ａ、及び、高周波スイッチ半導体集積回路２０２Ａを介してアンテナ２０１Ａから輻射可能となっている。
一方、送信信号は、ＲＦＩＣチップ２０５Ａから出力されて高電力増幅器２０４Ａで増幅され、バンド５用デュープレクサ２０３Ａ、及び、高周波スイッチ半導体集積回路２０２Ａを介してアンテナ２０１Ａから輻射可能となっている。
【0024】
かかる構成においては、バンド５として８３７ＭＨｚの高周波信号を送信しながら８６９ＭＨｚ乃至８９４ＭＨｚのバンド５の高周波信号を受信することになる。この場合、送信波８３７ＭＨｚの高周波信号が高周波スイッチ半導体集積回路２０２Ａに入力されると、その内部で８７７ＭＨｚと８８７ＭＨｚの不要波が発生される。
【0025】
この不要波は、ＲＦＩＣチップ２０５Ａ側にも出力されることになるが、送信端子側はバンド５用デュープレクサ２０３Ａがあるため不要波のアンテナ２０１Ａからの輻射は阻止される。
一方、受信端子側にあっては、発生した不要波はバンド５の受信帯域に含まれるためバンド５用デュープレクサ２０３Ａを通過してＲＦＩＣチップ２０５Ａの受信端子に入力されることとになる。
一方、受信端子側にあっては、発生した不要波はバンド５の受信帯域に含まれるためバンド５用デュープレクサ２０３Ａを通過してＲＦＩＣチップ２０５Ａの受信端子に入力されることとになる。
【0026】
当然ながら、この８７７ＭＨｚと８８７ＭＨｚの不要波は、受信信号にとっては単なる妨害波となるため受信感度に大きく影響を与え、最悪の場合には、受信感度劣化を招き移動体通信端末としての所定の性能を発揮できないという事態も招きかねない。
【0027】
この様に、高周波回路部と制御回路部との結合は、デバイス特性にとって致命的な悪影響を及ぼす可能性があるため、そのような結合に対して対策を採る必要がある。このような空間的な結合を防止する方法として、制御回路部全面をグランド電位に維持された金属膜で覆う方法がある。
この方法の場合、グランドを、いわゆるべたパターンとすることで比較的理想的なグランド状態が実現でき、制御回路部を高周波スイッチ回路から完全に分離することが可能となる。
この方法の場合、グランドを、いわゆるべたパターンとすることで比較的理想的なグランド状態が実現でき、制御回路部を高周波スイッチ回路から完全に分離することが可能となる。
【0028】
図６には、上述のような金属膜のグランドパターンを用いた従来の高周波スイッチ半導体集積回路における部品配置例を模式的に示した模式図が示されており、以下、同図について説明する。なお、図５に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この例において、制御回路部２Ａは、グランドパターン（図６において網掛けされた部分）４Ａａで覆われており、グランドパターン４Ａａと基板１Ａａとの間に、制御回路部２Ａを構成するレギュレータ１０２Ａ等が配設されている。
この例において、制御回路部２Ａは、グランドパターン（図６において網掛けされた部分）４Ａａで覆われており、グランドパターン４Ａａと基板１Ａａとの間に、制御回路部２Ａを構成するレギュレータ１０２Ａ等が配設されている。
【0029】
実際には、チャージポンプ回路１０５Ａのキャパシタ１０６Ａａ～１０６Ａｄの上部をグランドパターンで覆ってしまうとキャパシタ１０６Ａａ～１０６Ａｄのインピーダンスが低下してしまい、チャージポンプとしての性能が著しく低下してしまう。そのため、グランドパターン４Ａａのキャパシタ１０６Ａａ～１０６Ａｄの位置に対応する部分は切り欠かれており、チャージポンプ回路１０５Ａの性能低下を防止している（図６参照）。
【0030】
一方で、上述のようなレイアウトを採用した場合、先に述べたように制御回路部２Ａを構成する各素子は上部を覆うグランドパターン４Ａａとの間に容量を有することになるため、それら素子の特性に大きな影響を与えることになる。
例えば、そのような容量により、伝送線路のクロストークや伝送時間の遅延が発生する。また、上述の容量は、チャージポンプ回路１０５Ａ内のキャパシタ１０６Ａａから０６Ａｄ以外にも高インピーダンスの素子に対して大きな特性劣化を招くような影響を与える。このような容量に起因する特性影響を予め想定して回路設計を行うことは実際には非常に難易度が高く、設計性に問題を生じさせ、結果として試作回数の増加を招くことがある。
例えば、そのような容量により、伝送線路のクロストークや伝送時間の遅延が発生する。また、上述の容量は、チャージポンプ回路１０５Ａ内のキャパシタ１０６Ａａから０６Ａｄ以外にも高インピーダンスの素子に対して大きな特性劣化を招くような影響を与える。このような容量に起因する特性影響を予め想定して回路設計を行うことは実際には非常に難易度が高く、設計性に問題を生じさせ、結果として試作回数の増加を招くことがある。
【0031】
さらに、上述のような特性影響が回路自体の仕様に大きく影響を与え、不可避となった場合には、上述のように制御回路部２Ａをグランドパターン４Ａａで覆うという構成を採用すること自体が不可能となる。
このように空間などを介して漏洩してくる高周波信号との干渉による素子特性や回路の動作特性への影響除去は単純では無く非常に難しい課題であった。
このように空間などを介して漏洩してくる高周波信号との干渉による素子特性や回路の動作特性への影響除去は単純では無く非常に難しい課題であった。
【0032】
本発明は、上記実状に鑑みてなされたもので、簡易な構成で高周波回路と制御回路の電磁的な結合を確実に低減、抑圧可能な高周波半導体集積回路を提供するものである。
【課題を解決するための手段】
【0033】
上記本発明の目的を達成するため、本発明に係る高周波半導体集積回路は、
同一半導体基板上に高周波回路と、前記高周波回路の動作を制御する制御回路とが設けられてなる高周波半導体集積回路において、
前記制御回路において高インピーダンス状態にある素子、又は、前記制御回路内に設けられて高インピーダンス状態の回路に比して低いインピーダンスを有する結合低減用配線が、少なくとも前記高インピーダンス状態にある素子の周縁の一部、又は、前記高インピーダンス状態にある回路の周縁の一部に近接して配設され、
前記結合低減用配線は、グランドレベルとされたグランドラインから分岐されて設けられ、前記低いインピーダンスを呈するように幅の細い線状とされてなるものである。
同一半導体基板上に高周波回路と、前記高周波回路の動作を制御する制御回路とが設けられてなる高周波半導体集積回路において、
前記制御回路において高インピーダンス状態にある素子、又は、前記制御回路内に設けられて高インピーダンス状態の回路に比して低いインピーダンスを有する結合低減用配線が、少なくとも前記高インピーダンス状態にある素子の周縁の一部、又は、前記高インピーダンス状態にある回路の周縁の一部に近接して配設され、
前記結合低減用配線は、グランドレベルとされたグランドラインから分岐されて設けられ、前記低いインピーダンスを呈するように幅の細い線状とされてなるものである。
【発明の効果】
【0034】
本発明によれば、高インピーダンス状態にある素子の周縁の一部、又は、高インピーダンス状態の回路部の周縁の一部分に近接してグランドに接続された結合低減用配線を配することで、高周波回路と制御回路の電磁的な結合を、簡易に抑圧、低減可能となり、高周波信号との干渉影響による特性劣化や不具合の発生を確実に防止することができ、従来に比してより信頼性の高い高周波半導体集積回路を提供することができるという効果を奏するものである。
また、結合低減用配線は、必ずしも確実に極めて低いインピーダンスに維持されなくとも、高インピーダンスの素子や高インピーダンスの回路に比して、十分低ければ十分に効果が発揮され、しかも、必要とされるレアウト面積は最小限で済み、そのため、チップレイアウトの大幅な増加を招くことなく、良好な費用対効果が期待できる。
さらに、従来と異なり、回路全体を覆うようなグランドパターンを用いる必要がないため、制御回路の他の特性に影響を与えることなく、高周波回路と制御回路の電磁的な結合を確実に抑圧、低減することができる。
また、結合低減用配線は、必ずしも確実に極めて低いインピーダンスに維持されなくとも、高インピーダンスの素子や高インピーダンスの回路に比して、十分低ければ十分に効果が発揮され、しかも、必要とされるレアウト面積は最小限で済み、そのため、チップレイアウトの大幅な増加を招くことなく、良好な費用対効果が期待できる。
さらに、従来と異なり、回路全体を覆うようなグランドパターンを用いる必要がないため、制御回路の他の特性に影響を与えることなく、高周波回路と制御回路の電磁的な結合を確実に抑圧、低減することができる。
【図面の簡単な説明】
【0035】
【図1】本発明の実施の形態における高周波半導体集積回路における主要構成品の第１の配置例を模式的に示す模式図である。
【図2】本発明の実施の形態における高周波半導体集積回路における主要構成品の第２の配置例を模式的に示す模式図である。
【図3】本発明の実施の形態における高周波半導体集積回路における主要構成品の第３の配置例を模式的に示す模式図である。
【図4】本発明の実施の形態における高周波半導体集積回路における主要構成品の第４の配置例を模式的に示す模式図である。
【図5】従来の高周波スイッチ半導体集積回路における主要構成品の配置例を模式的に示す模式図である。
【図6】グランドパターンにより高周波回路部と制御回路部の電磁的結合を抑制した従来の高周波スイッチ半導体集積回路における主要構成品の配置例を模式的に示す模式図である。
【図7】本発明の実施の形態における高周波半導体集積回路における高周波回路部と制御回路部の結合容量の周波数特性例を従来回路の特性例と共に示した特性線図である。
【図8】本発明の実施の形態における高周波半導体集積回路における特定の高周波信号入力に対する出力信号スペクトラムの出力特性例を示す特性線図である。
【図9】従来の高周波スイッチ半導体集積回路における特定の高周波信号入力に対する出力信号スペクトラムの出力特性例を示す特性線図である。
【図10】ＬＴＥ－ＦＤＤ方式を用いた移動体通信端末における従来の高周波信号フロントエンド部の概略構成例を示す構成図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波半導体集積回路の構成例としての高周波スイッチ半導体集積回路について、図１を参照しつつ説明する。
本発明の実施の形態における高周波半導体集積回路の一つの実施形態である高周波スイッチ半導体集積回路１は、高周波スイッチ回路部（図１においては「ＲＦ－ＳＷ」と表記）３と制御回路部２とに大別されて、半導体基板１ａ上に構成されたものとなっており、かかる構成は、基本的に従来の高周波スイッチ半導体集積回路と同様である。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波半導体集積回路の構成例としての高周波スイッチ半導体集積回路について、図１を参照しつつ説明する。
本発明の実施の形態における高周波半導体集積回路の一つの実施形態である高周波スイッチ半導体集積回路１は、高周波スイッチ回路部（図１においては「ＲＦ－ＳＷ」と表記）３と制御回路部２とに大別されて、半導体基板１ａ上に構成されたものとなっており、かかる構成は、基本的に従来の高周波スイッチ半導体集積回路と同様である。
【0037】
高周波スイッチ回路部３は、外部から入力された高周波信号を、高周波スイッチを構成するＦＥＴ等のスイッチ用素子のオン状態、オフ状態を切り替えることによって高周波信号の通過経路を切り替え、原則として複数ある出力端子に振り分ける機能を有するものである。
【0038】
制御回路部２は、高周波スイッチ回路部３の動作制御を外部から入力される制御信号に従って行うものである。
この制御回路部２は、レギュレータ（図１においては「ＲＥＧ」と表記）１０２と、チャージポンプ回路１０５と、レベルシフト回路（図１においては「ＳＨＩＦＴ」と表記）１０３と、デコーダ回路（図１においては「ＤＥＣ」と表記）１０４を有して構成されている。
この制御回路部２は、レギュレータ（図１においては「ＲＥＧ」と表記）１０２と、チャージポンプ回路１０５と、レベルシフト回路（図１においては「ＳＨＩＦＴ」と表記）１０３と、デコーダ回路（図１においては「ＤＥＣ」と表記）１０４を有して構成されている。
【0039】
レギュレータ１０２は、外部から供給される電源電圧を基に、集積回路内部の各回路に必要な電圧の生成、安定化を行い、安定化された定電圧を必要とされる各回路に供給するものである。
チャージポンプ回路１０５は、レギュレータ１０２により供給された電圧を基に、高周波スイッチ回路部３の動作制御に必要な負電圧を生成するものである。
チャージポンプ回路１０５は、レギュレータ１０２により供給された電圧を基に、高周波スイッチ回路部３の動作制御に必要な負電圧を生成するものである。
【0040】
レベルシフト回路１０３は、外部からの入力論理電圧を回路内で使用する電圧に変換するものである。
デコーダ回路１０４は、入力論理に従って高周波スイッチ回路部３へ出力する電圧の切り替えを行うものである。
デコーダ回路１０４は、入力論理に従って高周波スイッチ回路部３へ出力する電圧の切り替えを行うものである。
【0041】
チャージポンプ回路１０５は、必要な電圧を得るために、例えば、この図１の例においては、４個のキャパシタ（図１においては「Ｃ」と表記）１０６ａ～１０６ｄを有して構成されている。
このキャパシタ１０６ａ～１０６ｄには、例えば、ＳｉＮ膜等の絶縁膜を金属薄膜で挟んだ構成を有するＭＩＭキャパシタが使用されている。
本発明の実施の形態におけるキャパシタ１０６ａ～１０６ｄは、図１に表された平面形状が矩形状に形成されたものなっている。
このキャパシタ１０６ａ～１０６ｄには、例えば、ＳｉＮ膜等の絶縁膜を金属薄膜で挟んだ構成を有するＭＩＭキャパシタが使用されている。
本発明の実施の形態におけるキャパシタ１０６ａ～１０６ｄは、図１に表された平面形状が矩形状に形成されたものなっている。
【0042】
本発明の実施の形態においては、制御回路部２と高周波スイッチ回路部３との間には、それらを分離するようにグランドライン４が配設されている。制御回路部２と高周波スイッチ回路部３は、電気的にはこのグランドライン４により分離される。通常、このようなグランドライン４は、理想的にはグランドレベルと同一とし、インダクタンスを極力小さくする観点から広い線幅に設定され、細い線幅で形成することはない。
【0043】
分岐配線１１（結合低減用配線に相当）は、グランドライン４のデコーダ１０４側の側縁部からチャージポンプ回路１０５へ向かって延設されている。本発明の実施の形態における分岐配線１１は、キャパシタ１０６ｃとキャパシタ１０６ｄとの間を分断するようにグランドライン４から延設されている。そして、分岐配線１１の端部は、キャパシタ１０６ｃとキャパシタ１０６ｄの外側、換言すればキャパシタ１０６ｃとキャパシタ１０６ｄのグランドライン４側の側縁部と反対側に位置するものとなっている。
【0044】
本発明の実施の形態において、グランドライン４から分岐した分岐配線１１の長さは、およそ１００μｍから数１００μｍとなる。一方で、分岐配線１１の幅は、制御回路部２内部を他の素子や回路ブロックの特性やレイアウトに対して影響せずに配置するために数μｍ程度の細い線としている。そのため、分岐配線１１は、その長さに相当したインダクタンスを有するために、キャパシタ１０６ｃとキャパシタ１０６ｄの間に配置されている部分は、厳密には理想的なグランド状態とは言えない。
【0045】
しかしながら、キャパシタ１０６ｃやキャパシタ１０６ｄは、チャージポンプ回路１０５を構成するキャパシタであり、それ故、回路的には、いわゆる「浮いた」状態にあると言えるため、インピーダンスは非常に高い。これに対して、キャパシタ１０６ｃとキャパシタ１０６ｄの間に位置する分岐配線１１のインピーダンスは、これらキャパシタ１０６ｃやキャパシタ１０６ｄのインピーダンスと比較すると十分に低いものである。
【0046】
そのため、空間、或いは、基板を介して漏洩してきた高周波信号は、高インピーダンスのキャパシタ１０６ｃ，１０６ｄではなく、低インピーダンスの分岐配線１１で終端されることとなり、従来と異なり、高周波信号による高インピーダンス素子への影響は十分に軽減され得る。
【0047】
このように分岐配線１１は、高インピーダンス素子の周囲の一部、例えば、一側縁に沿って配置されれば良く、しかも、分岐配線１１が必ずしも理想的なグランド状態を確保できない状態であっても、高周波信号との干渉を改善させる対象の高インピーダンス素子とのインピーダンスの差が大きければ十分な高周波信号の干渉抑圧を可能とするものである。
【0048】
次に、第２の構成例について図２を参照しつつ説明する。
なお、図１に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例は、分岐配線１１がチャージポンプ回路１０５の近傍で２又に分岐形成されたものとなっている点が先の第１の構成例と異なるものである。
なお、図１に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例は、分岐配線１１がチャージポンプ回路１０５の近傍で２又に分岐形成されたものとなっている点が先の第１の構成例と異なるものである。
【0049】
すなわち、分岐配線１１の端部（グランドライン４と反対側の端部）からグランドライン４側へ後述するように所定距離離れた箇所には、分岐配線１１の長手軸方向（図２において紙面上下方向）に対して側方分岐片１２（結合低減用配線に相当）が垂設されている。
側方分岐片１２は、丁度、キャパシタ１０６ｄの周縁の一辺と平行して位置するものとなっている（図２参照）。
すなわち、側方分岐片１２は、キャパシタ１０６ｄのグランドライン４側に臨む周縁の一辺と平行するように設けられている。
側方分岐片１２は、丁度、キャパシタ１０６ｄの周縁の一辺と平行して位置するものとなっている（図２参照）。
すなわち、側方分岐片１２は、キャパシタ１０６ｄのグランドライン４側に臨む周縁の一辺と平行するように設けられている。
【0050】
したがって、キャパシタ１０６ｄは、その周縁の直交する２辺が分岐配線１１と側方分岐片１２と対向するため、先の第１の構成例と比較し、高周波信号の影響をより受け難くなり、チャージポンプ回路１０５としても高周波信号の影響をさらに受け難いものとなる。
【0051】
次に、第３の構成例について図３を参照しつつ説明する。
なお、図１、又は、図２に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の構成例は、分岐配線１１のチャージポンプ回路１０５に位置する部分が、凡そ十字状に形成されたものとなっている点が先の第１の構成例と異なるものである。
なお、図１、又は、図２に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の構成例は、分岐配線１１のチャージポンプ回路１０５に位置する部分が、凡そ十字状に形成されたものとなっている点が先の第１の構成例と異なるものである。
【0052】
すなわち、分岐配線１１の端部（グランドライン４と反対側の端部）からグランドライン４側へ後述するように所定距離離れた箇所には、交差側方分岐片１３（結合低減用配線に相当）が、分岐配線１１の長手軸方向（図３において紙面上下方向）に対し直交方向に突出形成されている。
この交差側方分岐片１３は、その長手軸方向（図３において紙面左右方向）の長さが、キャパシタ１０６ａ～キャパシタ１０６ｄの配設の長さにほぼ等しく設定されている。
この交差側方分岐片１３は、その長手軸方向（図３において紙面左右方向）の長さが、キャパシタ１０６ａ～キャパシタ１０６ｄの配設の長さにほぼ等しく設定されている。
【0053】
また、交差側方分岐片１３は、分岐配線１１の端部（グランドライン４と反対側の端部）からグランドライン４側へ離れた箇所で、かつ、グランドライン４側に臨むキャパシタ１０６ａ～キャパシタ１０６ｄの各々の一辺と適宜な間隔を隔てて平行する位置に設けられたものとなっている。
【0054】
この第３の構成例は、第１の構成例や第２の構成例においては、結合低減用配線４と近接する部位がなかったキャパシタ１０６ａ及びキャパシタ１０６ｂも結合低減用配線４と近接する部位を有するため、第２の構成例よりもさらに高周波信号の影響を受け難くなり、チャージポンプ回路１０５としても高周波信号の影響をさらに受け難いものとなる。
【0055】
次に、第４の構成例について図４を参照しつつ説明する。
なお、図１、図２、又は、図３に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
なお、図１、図２、又は、図３に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
【0056】
この第４の構成例は、分岐配線１１に櫛状分岐片１４（結合低減用配線に相当）が形成された点が第１の構成例と異なるものである。
櫛状分岐片１４は、分岐配線１１の長手軸方向（図４において紙面上下方向）に対して直交するように分岐された櫛状片基部１５（結合低減用配線に相当）と、この櫛状片基部１５に対して等間隔で垂設された５本の線状歯片１５ａ～１５ｅとを有して構成されたものとなっている。
櫛状分岐片１４は、分岐配線１１の長手軸方向（図４において紙面上下方向）に対して直交するように分岐された櫛状片基部１５（結合低減用配線に相当）と、この櫛状片基部１５に対して等間隔で垂設された５本の線状歯片１５ａ～１５ｅとを有して構成されたものとなっている。
【0057】
櫛状片基部１５は、分岐配線１１の端部（グランドライン４と反対側の端部）からグランドライン４側へ離れた部位において、かつ、グランドライン４側に臨むキャパシタ１０６ａ～キャパシタ１０６ｄの各々の一辺の近傍に位置するよう設けられている。
かかる櫛状片基部１５は、先の第３の構成例における交差側方分岐片１３同様、その長手軸方向（図４において紙面左右方向）の長さが、キャパシタ１０６ａ～キャパシタ１０６ｄの配設の長さにほぼ等しく設定されている。
しかして、櫛状片基部１５は、キャパシタ１０６ａ～キャパシタ１０６ｄの各々の一辺と平行するように設けられたものとなっている。
かかる櫛状片基部１５は、先の第３の構成例における交差側方分岐片１３同様、その長手軸方向（図４において紙面左右方向）の長さが、キャパシタ１０６ａ～キャパシタ１０６ｄの配設の長さにほぼ等しく設定されている。
しかして、櫛状片基部１５は、キャパシタ１０６ａ～キャパシタ１０６ｄの各々の一辺と平行するように設けられたものとなっている。
【0058】
線状歯片１５ａ～１５ｅは、櫛状片基部１５においてグランドライン４と反対側に位置するように櫛状片基部１５に垂設されており、各々の間隔は、キャパシタ１０６ａ～キャパシタ１０６ｄの配列方向（図４において紙面左右方向）における各々の幅よりもやや大きく設定されている。
しかして、線状歯片１５ａ～１５ｅの並びの中の両端に位置する線状歯片１５ａ，１５ｅを除く他の３つの線状歯片１５ｂ～１５ｄは、それぞれ２つのキャパシタの間に位置するものとなっている。すなわち、線状歯片１５ｂは、キャパシタ１０６ａと１０６ｂの間に、線状歯片１５ｃは、キャパシタ１０６ｂと１０６ｃの間に、線状歯片１５ｄは、キャパシタ１０６ｃと１０６ｄの間に、それぞれ位置するものとなっている。
一方、両端に位置する線状歯片１５ａ，１５ｅは、それぞれ、対応する近傍のキャパシタ１０６ａ，１０６ｄの一辺と平行するものとなっている。すなわち、線状歯片１５ａは、キャパシタ１０６ａの一辺と、線状歯片１５ｅは、キャパシタ１０６ｄの一辺と、それぞれ平行するものとなっている、
しかして、線状歯片１５ａ～１５ｅの並びの中の両端に位置する線状歯片１５ａ，１５ｅを除く他の３つの線状歯片１５ｂ～１５ｄは、それぞれ２つのキャパシタの間に位置するものとなっている。すなわち、線状歯片１５ｂは、キャパシタ１０６ａと１０６ｂの間に、線状歯片１５ｃは、キャパシタ１０６ｂと１０６ｃの間に、線状歯片１５ｄは、キャパシタ１０６ｃと１０６ｄの間に、それぞれ位置するものとなっている。
一方、両端に位置する線状歯片１５ａ，１５ｅは、それぞれ、対応する近傍のキャパシタ１０６ａ，１０６ｄの一辺と平行するものとなっている。すなわち、線状歯片１５ａは、キャパシタ１０６ａの一辺と、線状歯片１５ｅは、キャパシタ１０６ｄの一辺と、それぞれ平行するものとなっている、
【0059】
なお、線状歯片１５ａ～１５ｅの長さは、線状歯片１５ａ～１５ｅと平行するキャパシタ１０６ａ～キャパシタ１０６ｄの側片の長さ（図４において紙面上下方向）よりも長く設定されている。かかる線状歯片１５ａ～１５ｅの各々端部は、キャパシタ１０６ａ～キャパシタ１０６ｄの間を突き抜けて、櫛状片基部１５に臨むキャパシタ１０６ａ～キャパシタ１０６ｄの側縁と反対側の側縁近傍に位置するものとなっている。
【0060】
かかる構成において、各キャパシタ１０６ａ～キャパシタ１０６ｄは、３辺が低インピーダンスである分岐配線１１の近傍に位置せしめられることになるため、先の第１乃至第３の構成例に比して各キャパシタ１０６ａ～キャパシタ１０６ｄが高周波信号の影響を最も受け難く、その結果、チャージポンプ回路１０５としても高周波信号の影響が最も受け難いものとなっている。
【0061】
図７には、本発明の実施の形態における高周波半導体スイッチ集積回路における高周波スイッチ部３とチャージポンプ回路１０５との結合容量（以下、便宜的に「Ｃcon」と表記する）に関するシミュレーション結果が示されており、以下、同図について説明する。
すなわち、図７は、上述の第１乃至第４の構成例において、使用周波数の変化に対する結合容量Ｃconの変化のシミュレーション結果を表した特性線を、従来回路における同様な結合容量の特性線と共に表したものである。
すなわち、図７は、上述の第１乃至第４の構成例において、使用周波数の変化に対する結合容量Ｃconの変化のシミュレーション結果を表した特性線を、従来回路における同様な結合容量の特性線と共に表したものである。
【0062】
図７において、横軸は周波数を、縦軸は結合容量を、それぞれ示している。
また、同図において、符号ａが付された破線の特性線は第１の構成例における結合容量Ｃconの変化を、符号ｂが付された点線の特性線は第２の構成例における結合容量Ｃconの変化を、符号ｃが付された一点鎖線の特性線は第３の構成例における結合容量Ｃconの変化を、符号ｄが付された二点鎖線の特性線は第４の構成例における結合容量Ｃconの変化を、それぞれ表している。
各構成例における結合容量Ｃconの変化は、実線で表された従来回路（図５参照）における結合容量Ｃconの変化特性を１として正規化したものとなっている。
また、同図において、符号ａが付された破線の特性線は第１の構成例における結合容量Ｃconの変化を、符号ｂが付された点線の特性線は第２の構成例における結合容量Ｃconの変化を、符号ｃが付された一点鎖線の特性線は第３の構成例における結合容量Ｃconの変化を、符号ｄが付された二点鎖線の特性線は第４の構成例における結合容量Ｃconの変化を、それぞれ表している。
各構成例における結合容量Ｃconの変化は、実線で表された従来回路（図５参照）における結合容量Ｃconの変化特性を１として正規化したものとなっている。
【0063】
同図によれば、第１の構成例の場合、結合容量は従来回路に比して大凡１０％低減されていることが確認できる。
また、第２の構成例の場合、結合容量は従来回路に比して約１２％低減されていることが確認できる。
さらに、第３の構成例の場合、結合容量は従来回路に比して約２２％低減されていることが確認できる。
またさらに、第４の構成例の場合、結合容量は従来回路に比して約４０％低減されていることが確認できる。
また、第２の構成例の場合、結合容量は従来回路に比して約１２％低減されていることが確認できる。
さらに、第３の構成例の場合、結合容量は従来回路に比して約２２％低減されていることが確認できる。
またさらに、第４の構成例の場合、結合容量は従来回路に比して約４０％低減されていることが確認できる。
【0064】
実際に回路へ適用する場合、第１の構成例が最も簡素であり、チップサイズの増加の影響や、他の回路や素子に対する電気的な影響が少なくて済むという利点がある。
【0065】
一方、第４の構成例を実現する場合、必要とされる結合低減用配線４の面積が最も多くなるが、結合容量の低減効果が最も高いという利点がある。
本発明を実際の回路に適用するに際しては、所望される結合容量の低減効果の程度や回路規模等を考慮して、上述した４つの構成例のいずれかを適宜選択することで、費用対効果に見合った回路が実現可能であり、回路設計における柔軟な対応が可能となる。
本発明を実際の回路に適用するに際しては、所望される結合容量の低減効果の程度や回路規模等を考慮して、上述した４つの構成例のいずれかを適宜選択することで、費用対効果に見合った回路が実現可能であり、回路設計における柔軟な対応が可能となる。
【0066】
図８には、第１の構成例を適用した高周波スイッチ半導体集積回路のスプリアス測定結果の例が示されており、以下、同図を参照しつつ従来回路におけるスプリアスについて説明する。
この図８は、従来回路の同様なスプリアスの測定例として示した図９の測定条件と同様、ＬＴＥ（Long Term Evolution）のバンド５を想定し、送信波として周波数８３７ＭＨｚ、信号強度＋２６ｄＢｍの高周波信号を高周波スイッチ回路部３に入力した場合の出力スペクトラムの観測例を示したものである。
この図８は、従来回路の同様なスプリアスの測定例として示した図９の測定条件と同様、ＬＴＥ（Long Term Evolution）のバンド５を想定し、送信波として周波数８３７ＭＨｚ、信号強度＋２６ｄＢｍの高周波信号を高周波スイッチ回路部３に入力した場合の出力スペクトラムの観測例を示したものである。
【0067】
先に述べたように従来回路においては、図９に示されたように、入力したＬＴＥバンド５の送信信号に相当する８３７ＭＨｚの高周波信号に対して、その送信波にチャージポンプ１０５Ａでの発振周波数１０ＭＨｚの信号が重畳され、バンド５の受信帯域に不要波が観測されることが確認されている。
これに対して、本願発明を適用した場合には、上述の不要波が測定限界（－１６５ｄＢｍ／Ｈｚ）以下となっていることが確認できる（図８参照）。
これに対して、本願発明を適用した場合には、上述の不要波が測定限界（－１６５ｄＢｍ／Ｈｚ）以下となっていることが確認できる（図８参照）。
【0068】
したがって、本発明に係る高周波スイッチ半導体集積回路をＬＴＥ方式の移動体通信端末のアンテナスイッチとして用いても、これまでのように受信帯域に妨害波が発生することは無く、受信回路の受信低下をもたらすことは無く、従来生じていた問題を解決した快適な通信環境が確保可能となる。
【0069】
なお、本発明の実施の形態においては、高周波半導体集積回路の具体例として、同一の半導体チップ上に、チャージポンプ回路１０５を有する制御回路部２と高周波スイッチ回路部３で構成された高周波スイッチ半導体集積回路を例に採り説明したが、高周波回路で扱う高周波信号により制御回路が影響を受けて、誤動作、或いは、特性劣化等を生ずる事象は、本発明の実施の形態において説明した高周波スイッチ半導体集積回路に限定されるものではないことは自明のことである。
したがって、本発明は、高周波回路と制御回路が同一の半導体チップ上に形成される構成を有する高周波半導体集積回路であれば、同様に適用できるものである。
したがって、本発明は、高周波回路と制御回路が同一の半導体チップ上に形成される構成を有する高周波半導体集積回路であれば、同様に適用できるものである。
【産業上の利用可能性】
【0070】
簡易な構成で高周波回路と制御回路の電磁的結合の確実な低減、抑圧が所望される高周波半導体集積回路に適用できる。
【符号の説明】
【0071】
２…制御回路部
３…高周波スイッチ回路部
４…グランドライン
３…高周波スイッチ回路部
４…グランドライン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】