特許 7059329 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-04-15

(45)【発行日】2022-04-25

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03F 3/45 20060101AFI20220418BHJP

   G09G 3/36 20060101ALI20220418BHJP

   G09G 3/20 20060101ALI20220418BHJP

【ＦＩ】

H03F3/45 210

G09G3/36

G09G3/20 611J

G09G3/20 623C

G09G3/20 642C

【請求項の数】 1

(21)【出願番号】P 2020142928

(22)【出願日】2020-08-26

(62)【分割の表示】P 2015227368の分割

【原出願日】2015-11-20

(65)【公開番号】P2021002832

(43)【公開日】2021-01-07

【審査請求日】2020-08-26

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079119

【弁理士】

【氏名又は名称】藤村 元彦

(72)【発明者】

【氏名】椎林 兼一

【審査官】小林 正明

(56)【参考文献】

【文献】米国特許出願公開第２００６／０１７０４９８（ＵＳ，Ａ１）

【文献】特開２０１１－０７７７１７（ＪＰ，Ａ）

【文献】特開２０１３－２１９５０９（ＪＰ，Ａ）

【文献】特開２００１－１５６５５９（ＪＰ，Ａ）

【文献】特開２００６－３１９９２１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／４５

Ｇ０９Ｇ ３／３６

Ｇ０９Ｇ ３／２０

(57)【特許請求の範囲】

【請求項1】

第１の電源電圧と前記第１の電源電圧より小さい電圧値を有する第２の電源電圧との間で互いに並列に接続された基準電流ライン及び出力電流ラインと、前記出力電流ラインに接続された第１の駆動ラインと第２の駆動ラインと、を有し、前記第１の駆動ラインと前記第２の駆動ラインとの間に、前記出力電流ラインに流れる電流量に対応した電圧を供給するカレントミラー回路と、
各々のゲート端に前記第１及び第２の駆動ラインの各々が接続されかつ各々のドレイン端が出力ラインに接続された第１及び第２の出力トランジスタと、前記第１及び第２の出力トランジスタの各々のゲート端と前記出力ラインとの間の各々に接続された第１及び第２のコンデンサと、を含み、前記第１の駆動ラインと前記第２の駆動ラインとの間の電圧に基づき、出力電圧を前記出力ラインに送出する出力部と、を有し、
前記カレントミラー回路は、
前記基準電流ラインに配され第１のバイアス電圧がゲート端に接続された第１のバイアストランジスタ及び前記基準電流ラインにおいて前記第１のバイアストランジスタと並列に接続され第２のバイアス電圧がゲート端に接続された第２のバイアストランジスタを含む第１のバイアストランジスタ対と、
前記出力電流ラインに配され前記第１のバイアス電圧がゲート端に接続された第３のバイアストランジスタ及び前記出力電流ラインにおいて前記第３のバイアストランジスタと直列に接続され前記第２のバイアス電圧がゲート端に接続された第４のバイアストランジスタを含む第２のバイアストランジスタ対と、
前記第１の駆動ラインと前記第２の駆動ラインとの間に接続され、ゲート端に第３のバイアス電圧が接続された第５のバイアストランジスタと、を有し、
一端が前記第１の駆動ライン及び前記第２の駆動ラインのうちの一方の駆動ラインと接続され、他端が前記出力電流ラインの前記第２のバイアストランジスタ対の前記第１の電源電圧側又は前記第２の電源電圧側の一方側に接続された第３のコンデンサと、を含み、
前記一方の駆動ラインは、前記第３のバイアストランジスタと前記第４のバイアストランジスタとの間において前記出力電流ラインに接続されており、
前記第１の駆動ライン及び前記第２の駆動ラインのうちの他方の駆動ラインは、前記第２のバイアストランジスタ対の前記第１の電源電圧側又は前記第２の電源電圧側の他方側において前記出力電流ラインに接続されていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、映像信号に基づく画素の輝度レベルに対応した階調電圧を増幅する半導体装置に関する。

【背景技術】

【0002】

表示装置としての例えば液晶表示装置には、液晶表示パネルと、映像信号に基づく電圧を当該液晶表示パネルに形成されている複数のデータ線に供給する表示ドライバとが設けられている。表示ドライバ内には、映像信号に基づく電圧を増幅する出力アンプが形成されている（例えば特許文献１参照）。

【0003】

当該出力アンプは、入力された信号を受ける差動入力段と、この差動入力段で生成された信号に対応した電流を生成するカレントミラー回路と、当該カレントミラー回路で生成された電流に基づく出力電圧を生成する出力段と、を有する。かかる出力アンプで生成された出力電圧は、差動入力段に帰還供給されている。

【0004】

上記した出力アンプには、入力信号のレベルが急峻に変化する際に生じる出力電圧のリンギングを防止する為に、入力信号のレベルが変化するタイミングで、出力アンプ内に流れるバイアス電流を増加させるバイアス制御回路が設けられている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１２－２７１２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、上記したバイアス制御回路は、出力アンプと同一構成のダミーアンプと、ダミーアンプの出力に基づき入力信号のレベル遷移時点を検出するコンパレータとを含む為、回路規模及び消費電力の増大を招くという問題があった。

【0007】

そこで、本発明は、回路規模及び消費電力の増大を招くことなく、出力電圧の電圧遷移区間でのリンギングを抑制した増幅を行うことが可能な半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置は、カレントミラー回路から電流が供給される出力電流ラインに流れる電流量に対応した電圧が供給される駆動ラインの電圧に基づき、出力電圧を出力ラインに送出する出力トランジスタを含む出力部と、前記出力電流ラインに一端が接続されており前記駆動ラインに他端が接続されているコンデンサと、を有する。

【発明の効果】

【0009】

本発明に係るアンプは、映像信号の輝度レベルに対応した階調電圧とこの階調電圧を増幅して得た増幅階調電圧との差分に対応した電流をカレントミラー回路の出力電流ラインに流すことによって駆動電圧を生成し、当該駆動電圧を駆動ラインを介して出力部に供給する。出力部は、かかる駆動電圧に応じた電流を出力ラインに流すことにより当該出力ラインに上記した増幅階調電圧を生成する。

【0010】

ここで、本発明に係るアンプでは、コンデンサを介して上記した駆動ラインとカレントミラー回路の出力電流ラインとを接続することにより、増幅階調電圧の電圧値の遷移時に生じるリンギングを防止している。よって、当該リンギング防止の為に追加される回路素子は単一のコンデンサだけなので、回路規模及び消費電力の増大を招くことなく、リンギングを抑制した増幅階調電圧を生成することが可能となる。

【図面の簡単な説明】

【0011】

【図1】本発明に係るアンプを搭載した表示ドライバを含む表示装置１００の概略構成を示す図である。

【図2】データドライバ１３の内部構成を示すブロック図である。

【図3】出力アンプ部１３３の内部構成を示すブロック図である。

【図4】正極側アンプＡＰの内部構成を示す回路図である。

【図5】増幅階調電圧ＰＡの波形の一例を示す図である。

【図6】負極側アンプＡＮの内部構成を示す回路図である。

【図7】増幅階調電圧ＰＡの波形の一例を示す図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

【0013】

図１は、本発明に係る表示ドライバを含む表示装置１００の概略構成を示す図である。図１において、表示デバイス２０は、例えば液晶又は有機ＥＬパネル等からなる。表示デバイス２０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ_１～Ｓ_ｍと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の偶数）のデータラインＤ_１～Ｄ_ｎとが形成されている。水平走査ライン及びデータラインの各交叉部には、画素を担う表示セルが形成されている。

【0014】

駆動制御部１１は、映像信号ＶＤ中から水平同期信号を検出して走査ドライバ１２に供給する。また、駆動制御部１１は、映像信号ＶＤに基づき各画素の輝度レベルを例えば８ビットの２５６段階の輝度階調で表す画素データＰＤの系列を含む画像データ信号ＰＤを生成し、これをデータドライバ１３に供給する。

【0015】

走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで、水平走査パルスを表示デバイス２０の水平走査ラインＳ_１～Ｓ_ｍの各々に順次印加する。

【0016】

データドライバ１３は、半導体ＩＣ（integrated circuit）チップに形成されている。データドライバ１３は、画像データ信号中の画素データＰＤを１水平走査ライン分ずつ、つまりｎ個毎に取り込む。そして、データドライバ１３は、取り込んだｎ個の画素データ片にて表される輝度階調に対応した階調電圧を夫々が有する画素駆動電圧Ｇ_１～Ｇ_ｎを生成し、表示デバイス２０のデータラインＤ_１～Ｄ_ｎに印加する。

【0017】

図２は、本発明に係る表示ドライバとしてのデータドライバ１３の内部構成を示すブロック図である。図２において、データ取込部１３１は、駆動制御部１１から供給された画像データ信号中から画素データＰＤの系列を取り込む。そして、１水平走査ライン分のｎ個の画素データＰＤ、つまり画素データＰＤ_１～ＰＤ_ｎを取り込む度に、これらｎ個の画素データＰＤ_１～ＰＤ_ｎを１水平走査ライン期間に亘り、画素データＱ_１～Ｑ_ｎとして階調電圧変換部１３２に供給する。

【0018】

尚、データ取込部１３１は、画素データＱ_１～Ｑ_ｎを階調電圧変換部１３２に供給するにあたり、以下の第１出力モードと第２出力モードとを１水平走査期間毎に交互に切り替える。つまり、第１出力モードでは、データ取込部１３１は、画素データＰＤ_１～ＰＤ_ｎをそのまま画素データＱ_１～Ｑ_ｎとして階調電圧変換部１３２に供給する。一方、第２出力モードでは、データ取込部１３１は、画素データＰＤ_１～ＰＤ_ｎのうちの奇数番目の画素データＰＤ_{（２ｋ－１）}（ｋは正の整数）を、偶数番目の画素データＱ_（２ｋ）とし、偶数番目の画素データＰＤ_（２ｋ）を奇数番目の画素データＱ_{（２ｋ－１）}として階調電圧変換部１３２に供給する。例えば、第２出力モードでは、データ取込部１３１は、画素データＰＤ_１、ＰＤ_３、ＰＤ_５、ＰＤ_７を夫々画素データＱ_２、Ｑ_４、Ｑ_６、Ｑ_８として階調電圧変換部１３２に供給すると共に、画素データＰＤ_２、ＰＤ_４、ＰＤ_６、ＰＤ_８を夫々画素データＱ_１、Ｑ_３、Ｑ_５、Ｑ_７として階調電圧変換部１３２に供給する。

【0019】

階調電圧変換部１３２は、データ取込部１３１から供給された画素データＱ_１～Ｑ_ｎのうちの奇数番目の画素データＱ_{（２ｋ－１）}の各々を、その画素データＱによって表される輝度階調に対応した正極性の電圧値を有する階調電圧Ｐ_{（２ｋ－１）}に変換する。更に、階調電圧変換部１３２は、上記した画素データＱ_１～Ｑ_ｎのうちの偶数番目の画素データＱ_（２ｋ）の各々を、その画素データＱによって表される輝度階調に対応した負極性の電圧値を有する階調電圧Ｐ_（２ｋ）に変換する。尚、本実施例では、電源電圧の１／２の電圧値を基準電圧とし、当該基準電圧よりも高い電圧を正極性の電圧と定義し、この基準電圧以下の電圧を負極性の電圧と定義する。

【0020】

階調電圧変換部１３２は、これら階調電圧Ｐ_１～Ｐ_ｎを出力アンプ部１３３に供給する。

【0021】

図３は、出力アンプ部１３３の内部構成の一部を示すブロック図である。図３に示すように、出力アンプ部１３３は、アンプ部ＡＭＰ_１～ＡＭＰ_{（ｎ／２）}、出力切替回路ＣＨＧ及びバイアス生成部ＢＳＧを含む。アンプ部ＡＭＰ_１～ＡＭＰ_{（ｎ／２）}は、互いに同一の内部構成、つまり夫々がオペアンプからなる正極側アンプＡＰ及び負極側アンプＡＮを含む。正極側アンプＡＰ及び負極側アンプＡＮは共に、自身の出力端が自身の反転入力端子に接続されている、いわゆるボルテージフォロワである。

【0022】

アンプ部ＡＭＰ_１～ＡＭＰ_{（ｎ／２）}の各々は、正極側アンプＡＰ及び負極側アンプＡＮにより、正極性を有する奇数番目の階調電圧Ｐ_{（２ｋ－１）}及び負極性を有する偶数番目の階調電圧Ｐ_（２ｋ）を夫々個別に利得１で増幅して、増幅階調電圧ＰＡ_１～ＰＡ_ｎを生成する。アンプ部ＡＭＰ_１～ＡＭＰ_ｎは、増幅階調電圧ＰＡ_１～ＰＡ_ｎを出力切替回路ＣＨＧに供給する。

【0023】

例えば、アンプ部ＡＭＰ_１の正極側アンプＡＰは、正極性の階調電圧Ｐ_１を利得１で増幅して得られた増幅階調電圧ＰＡ_１を出力切替回路ＣＨＧに供給する。当該アンプ部ＡＭＰ_１の負極側アンプＡＮは、負極性の階調電圧Ｐ_２を利得１で増幅して得られた増幅階調電圧ＰＡ_２を出力切替回路ＣＨＧに供給する。また、アンプ部ＡＭＰ_２の正極側アンプＡＰは、正極性の階調電圧Ｐ_３を利得１で増幅して得られた増幅階調電圧ＰＡ_３を出力切替回路ＣＨＧに供給する。当該アンプ部ＡＭＰ_２の負極側アンプＡＮは、負極性の階調電圧Ｐ_４を利得１で増幅して得られた増幅階調電圧ＰＡ_４を出力切替回路ＣＨＧに供給する。

【0024】

出力切替回路ＣＨＧは、上記した第１出力モードでは増幅階調電圧ＰＡ_１～ＰＡ_ｎを画素駆動電圧Ｇ_１～Ｇ_ｎとして表示デバイス２０のデータラインＤ_１～Ｄ_ｎに供給する。一方、上記した第２出力モードでは、出力切替回路ＣＨＧは、増幅階調電圧ＰＡ_１～ＰＡ_ｎのうちの奇数番目の増幅階調電圧ＰＡ_{（２ｋ－１）}を、偶数番目の画素駆動電圧Ｇ_（２ｋ）とし、偶数番目の増幅階調電圧ＰＡ_（２ｋ）を奇数番目の画素駆動電圧Ｇ_{（２ｋ－１）}として表示デバイス２０のデータラインＤ_１～Ｄ_ｎに供給する。例えば、第２出力モードでは、出力切替回路ＣＨＧは、増幅階調電圧ＰＡ_１、ＰＡ_３、ＰＡ_５、ＰＡ_７を夫々画素駆動電圧Ｇ_２、Ｇ_４、Ｇ_６、Ｇ_８とし、増幅階調電圧ＰＡ_２、ＰＡ_４、ＰＡ_６、ＰＡ_８を夫々画素駆動電圧Ｇ_１、Ｇ_３、Ｇ_５、Ｇ_７として当該画素駆動電圧Ｇ_１～Ｇ_８を、表示デバイス２０のデータラインＤ_１～Ｄ_８に夫々供給する。

【0025】

バイアス生成部ＢＳＧは、アンプ部ＡＭＰ_１～ＡＭＰ_ｎ各々に含まれる正極側アンプＡＰ及び負極側アンプＡＮ内の動作設定を行う為のバイアス電圧ＢＳ１～ＢＳ６を生成する。

【0026】

つまり、バイアス生成部ＢＳＧは、正極側アンプＡＰに含まれるカレントミラー回路内に流す電流量を設定する為のバイアス電圧ＢＳ１を生成する。更に、バイアス生成部ＢＳＧは、正極側アンプＡＰに含まれる高電圧側の出力トランジスタの出力電流量を設定する為のバイアス電圧ＢＳ２、及び正極側アンプＡＰの低電圧側の出力トランジスタによる引き込み電流量を設定する為のバイアス電圧ＢＳ３を生成する。

【0027】

また、バイアス生成部ＢＳＧは、負極側アンプＡＮに含まれるカレントミラー回路内に流す電流量を設定する為のバイアス電圧ＢＳ４を生成する。更に、バイアス生成部ＢＳＧは、負極側アンプＡＮに含まれる低電圧側の出力トランジスタによる引き込み電流量を設定する為のバイアス電圧ＢＳ５、及び負極側アンプＡＮに含まれる高電圧側の出力トランジスタの出力電流量を設定する為のバイアス電圧ＢＳ６を生成する。

【0028】

バイアス生成部ＢＳＧは、バイアス電圧ＢＳ１～ＢＳ３をアンプ部ＡＭＰ_１～ＡＭＰ_ｎ各々に含まれる正極側アンプＡＰに供給すると共に、バイアス電圧ＢＳ４～ＢＳ６を、アンプ部ＡＭＰ_１～ＡＭＰ_ｎ各々に含まれる負極側アンプＡＮに供給する。

【0029】

以下に、上記した正極側アンプＡＰ及び負極側アンプＡＮの構成について説明する。

【0030】

図４は、正極側アンプＡＰの内部構成の一例を示す回路図である。図４に示すように、正極側アンプＡＰは、差動入力部ＩＮＰ、カレントミラー部ＭＲＰ、及び出力部ＯＵＰを有する。

【0031】

差動入力部ＩＮＰは、ｐチャネルＭＯＳ（metal oxide semiconductor）型のトランジスタＴ１、Ｔ２、ｎチャネルＭＯＳ型のトランジスタＴ３、Ｔ４、電流源ＣＧ１及びＣＧ２を含む。

【0032】

電流源ＣＧ１は、電源ラインＬＶを介して電源電圧ＶＤＤの供給を受ける。電流源ＣＧ１は当該電源電圧ＶＤＤの供給を受けて所定の一定電流Ｉ_０を生成し、当該一定電流Ｉ_０を分割してトランジスタＴ１及びＴ２各々のソース端に供給する。

【0033】

トランジスタＴ１のゲート端には、階調電圧変換部１３２から供給された階調電圧Ｐ_１～Ｐ_ｎのうちの奇数番目の階調電圧、つまり正極性の階調電圧Ｐ_{（２ｋ－１）}が供給される。トランジスタＴ１のドレイン端はカレントミラー部ＭＲＰのラインＬ４に接続されている。トランジスタＴ１は、ゲート端に供給された階調電圧Ｐ_{（２ｋ－１）}に応じた電流Ｉ_１をラインＬ４に供給する。

【0034】

トランジスタＴ２のゲート端は出力ラインＬＯに接続されており、そのドレイン端はカレントミラー部ＭＲＰのラインＬ２に接続されている。トランジスタＴ２は、出力ラインＬＯの電圧に応じた電流Ｉ_２をラインＬ２に供給する。

【0035】

尚、上記した電流Ｉ_１と電流Ｉ_２とを加算した電流値は、上記した一定電流Ｉ_０と等しくなる。

【0036】

電流源ＣＧ２の一端には接地ラインＬＧが接続されており、その他端はトランジスタＴ３及びＴ４各々のソース端に接続されている。電流源ＣＧ２は、所定の一定電流Ｉｃを生成してこれを接地ラインＬＧに供給する。尚、接地ラインＬＧには接地電圧ＶＳＳが印加されている。

【0037】

トランジスタＴ３のゲート端には正極性の階調電圧Ｐ_{（２ｋ－１）}が供給されており、そのドレイン端はカレントミラー部ＭＲＰのラインＬ３に接続されている。トランジスタＴ３は、階調電圧Ｐ_{（２ｋ－１）}に応じた電流ＩａをラインＬ３から引き抜きこれを電流源ＣＧ２に流す。

【0038】

トランジスタＴ４のゲート端は出力ラインＬＯに接続されており、そのドレイン端はカレントミラー部ＭＲＰのラインＬ１に接続されている。トランジスタＴ４は、出力ラインＬＯの電圧に応じた電流ＩｂをラインＬ１から引き抜きこれを電流源ＣＧ２に流す。

【0039】

尚、上記した電流Ｉａと電流Ｉｂとを加算した電流値は、上記した一定電流Ｉｃと等しくなる。

【0040】

カレントミラー部ＭＲＰは、ｐチャネルＭＯＳ型のトランジスタＴ５～Ｔ８、ｎチャネルＭＯＳ型のトランジスタＴ９～Ｔ１３、及びコンデンサＣＰを含む。

【0041】

トランジスタＴ５及びＴ６各々のソース端は電源ラインＬＶに接続されている。また、トランジスタＴ５及びＴ６各々のゲート端同士は互いに接続されている。トランジスタＴ５のゲート端及びドレイン端は第１の基準電流ラインとしてのラインＬ１に接続されている。トランジスタＴ６のドレイン端は第１の出力電流ラインとしてのラインＬ３に接続されている。

【0042】

上記したトランジスタＴ５及びＴ６により、高電圧側のカレントミラー回路が形成されている。よって、トランジスタＴ５のソース及びドレイン間に流れる電流と同一電流量の電流が、トランジスタＴ６のソース及びドレイン間に流れる。

【0043】

トランジスタＴ７及びＴ８各々のゲート端には、バイアス生成部ＢＳＧにて生成されたバイアス電圧ＢＳ２が供給されている。トランジスタＴ７のソース端はラインＬ１に接続されており、そのドレイン端は第２の基準電流ラインとしてのラインＬ２に接続されている。トランジスタＴ８のソース端はラインＬ３に接続されており、そのドレイン端は、負側駆動ラインＬＬに接続されている。尚、ラインＬ３には正側駆動ラインＬＨが接続されている。

【0044】

トランジスタＴ９のドレイン端はラインＬ１に接続されており、ソース端はラインＬ２に接続されている。トランジスタＴ９及びＴ１０各々のゲート端には、バイアス生成部ＢＳＧにて生成されたバイアス電圧ＢＳ１が供給されている。トランジスタＴ１０のソース端は第２の出力電流ラインとしてのラインＬ４に接続されており、そのドレイン端は負側駆動ラインＬＬに接続されている。

【0045】

トランジスタＴ１１のドレイン端及びゲート端は共にラインＬ２に接続されており、そのソース端は接地ラインＬＧに接続されている。トランジスタＴ１１及びＴ１２各々のゲート端は互いに接続されている。トランジスタＴ１２のドレイン端はラインＬ４に接続されており、ソース端は接地ラインＬＧに接続されている。

【0046】

上記したトランジスタＴ１１及びＴ１２により、低電圧側のカレントミラー回路が形成されている。よって、トランジスタＴ１１のドレイン及びソース間に流れる電流と同一電流量の電流が、トランジスタＴ１２のドレイン及びソース間に流れる。

【0047】

トランジスタＴ１３のドレイン端は正側駆動ラインＬＨに接続されており、ソース端は負側駆動ラインＬＬに接続されている。トランジスタＴ１３のゲート端には、バイアス生成部ＢＳＧにて生成されたバイアス電圧ＢＳ３が供給されている。

【0048】

負側駆動ラインＬＬ及びラインＬ４間にはコンデンサＣＰが設けられている。つまり、コンデンサＣＰの一端が負側駆動ラインＬＬに接続されており、コンデンサＣＰの他端がラインＬ４に接続されている。

【0049】

上記した構成により、正極性の階調電圧Ｐ_{（２ｋ－１）}と、出力ラインＬＯの電圧との差分に対応した正駆動電圧ＰＧがラインＬ３上に生成され、当該正駆動電圧ＰＧが正側駆動ラインＬＨを介して出力部ＯＵＰに供給される。また、正極性の階調電圧Ｐ_{（２ｋ－１）}と、出力ラインＬＯの電圧との差分に対応した負駆動電圧ＮＧが負側駆動ラインＬＬ上に生成され、当該負駆動電圧ＮＧが負側駆動ラインＬＬを介して出力部ＯＵＰに供給される。

【0050】

出力部ＯＵＰは、ｐチャネルＭＯＳ型のトランジスタＴ１４、ｎチャネルＭＯＳ型のトランジスタＴ１５、位相補償用のコンデンサＣ１及びＣ２を有する。

【0051】

トランジスタＴ１４のソース端は、電源ラインＬＶに接続されており、そのゲート端は正側駆動ラインＬＨに接続されている。トランジスタＴ１４のドレイン端は出力ラインＬＯ及びトランジスタＴ１５のドレイン端に接続されている。トランジスタＴ１５のソース端には、電源電圧ＶＤＤの１／２の電圧値が印加されており、そのゲート端は負側駆動ラインＬＬに接続されている。コンデンサＣ１の一端は正側駆動ラインＬＨに接続されており、その他端は出力ラインＬＯに接続されている。コンデンサＣ２の一端は負側駆動ラインＬＬに接続されており、その他端は出力ラインＬＯに接続されている。

【0052】

かかる構成により出力部ＯＵＰは、正駆動電圧ＰＧ及び負駆動電圧ＮＧに基づき、正極性の階調電圧Ｐ_{（２ｋ－１）}に対応した電圧値を有する正極性の増幅階調電圧ＰＡ_{（２ｋ－１）}を生成し、これを出力ラインＬＯを介して出力する。

【0053】

尚、正極側アンプＡＰのカレントミラー部ＭＲＰ内には、各種の動作設定を行うバイアストランジスタとして、上記したトランジスタＴ７～Ｔ１０及びＴ１３が設けられている。

【0054】

つまり、カレントミラー部ＭＲＰのトランジスタＴ９及びＴ１０は、夫々のゲート端に供給されたバイアス電圧ＢＳ１に基づきラインＬ２及びＬ４に流れる電流を調整する。これにより、ラインＬ２及びラインＬ４各々の電圧を等しくさせる。カレントミラー部ＭＲＰのトランジスタＴ７及びＴ８は、夫々のゲート端に印加されたバイアス電圧ＢＳ２に基づき正駆動電圧ＰＧの電圧値を設定する。これにより、出力部ＯＵＰに含まれる出力トランジスタとしてのトランジスタＴ１４の出力電流量が設定される。カレントミラー部ＭＲＰのトランジスタＴ１３は、そのゲート端に印加されたバイアス電圧ＢＳ３に基づき負駆動電圧ＮＧの電圧値を設定する。これにより、出力部ＯＵＰに含まれる出力トランジスタとしてのトランジスタＴ１５の出力電流量が設定される。

【0055】

以下に、正極側アンプＡＰの動作について、図５に示す増幅階調電圧ＰＡの波形を参照しつつ概略的に説明する。

【0056】

先ず、入力された正極性の階調電圧Ｐ_{（２ｋ－１）}が低電圧値の状態、例えばＶＤＤ／２の電圧値の状態からその電圧値が増加する、いわゆる電圧の立ち上がり時には、差動入力部ＩＮＰのトランジスタＴ３がオン状態となる。これにより、正側駆動ラインＬＨから、トランジスタＴ３を介して電流Ｉａが引き抜かれ、正側駆動ラインＬＨ上の電圧、つまり正駆動電圧ＰＧの電圧値が低下する。よって、出力部ＯＵＰの高電圧側の出力トランジスタであるトランジスタＴ１４がオン状態となり、出力ラインＬＯ上の電圧、つまり増幅階調電圧ＰＡ_{（２ｋ－１）}の電圧値が時間経過につれ図５の実線に示すように増加する。その後、増幅階調電圧ＰＡ_{（２ｋ－１）}の電圧値は、入力された階調電圧Ｐ_{（２ｋ－１）}の電圧値と等しくなり、その電圧値を維持する。

【0057】

一方、入力された正極性の階調電圧Ｐ_{（２ｋ－１）}の電圧の立ち下がり時には、差動入力部ＩＮＰのトランジスタＴ１及びＴ４がオン状態となる。よって、ラインＬ１からトランジスタＴ４に向けて電流Ｉｂが流れると共に、トランジスタＴ１から送出された電流Ｉ_１がラインＬ４に流れ込む。更に、高電圧側のカレントミラー回路（Ｔ５、Ｔ６）によるカレントミラー動作により、ラインＬ１に流れる電流Ｉｂと等しい電流量の電流がラインＬ３及びトランジスタＴ８を介して負側駆動ラインＬＬに流れ込む。よって、当該ラインＬ４上の電圧ＮＣＭが増加し、トランジスタＴ１０がオフ状態に遷移する。この際、負側駆動ラインＬＬに流れ込む電流によって負駆動電圧ＮＧが増加し、出力部ＯＵＰの低電圧側の出力トランジスタであるトランジスタＴ１５がオン状態に遷移する。これにより、出力ラインＬＯ上の電圧、つまり増幅階調電圧ＰＡ_{（２ｋ－１）}の電圧値が図５の実線に示すように低下する。

【0058】

ところで、正極側アンプＡＰでは、入力された階調電圧Ｐ_{（２ｋ－１）}の立ち下がり時には、当該階調電圧Ｐ_{（２ｋ－１）}に対応したラインＬ４上の電圧ＮＣＭに基づくトランジスタＴ１０のスイッチング動作を経て、負駆動電圧ＮＧの増加が為されている。よって、入力された階調電圧Ｐ_{（２ｋ－１）}に対応した電圧ＮＣＭと負駆動電圧ＮＧとの間には、トランジスタＴ１０のスイッチング動作に費やされる時間分の位相差が生じることになる。従って、正極側アンプＡＰに図４に示すコンデンサＣＰが設けられていないと、上記した位相差に伴い、増幅階調電圧ＰＡ_{（２ｋ－１）}の立ち下がり時に、その電圧値が目標電圧値に到った直後に、図５の破線にて示すようなリンギングが生じてしまう。

【0059】

そこで、上記したような位相差を抑えてリンギング防止を図る為に、正極側アンプＡＰでは、図４に示すように、リンギング防止用のコンデンサＣＰにてラインＬ４と負側駆動ラインＬＬとを接続している。これにより、入力された階調電圧Ｐ_{（２ｋ－１）}に応じて電圧ＮＣＭの電圧値が変化した時点においてトランジスタＴ１０を介すことなく、電圧ＮＣＭの電圧値を負駆動電圧ＮＧに反映させることが可能となる。

【0060】

よって、電圧ＮＣＭ及び負駆動電圧ＮＧ間の位相差が低減されるので、図５の実線に示すように、電圧の立ち下がり時において、その電圧値が低下して目標の電圧値に到った後もリンギングが生じない増幅階調電圧ＰＡ_{（２ｋ－１）}を出力することが可能となる。

【0061】

従って、図４に示す正極側アンプＡＰによれば、リンギング防止の為に追加される回路素子は、単一のコンデンサＣＰだけであるので、回路規模及び消費電力の増大を招くことなく、電圧の立ち下がり区間でのリンギングを防止した増幅階調電圧を生成することが可能となる。

【0062】

尚、正極側アンプＡＰにおける階調電圧Ｐ_{（２ｋ－１）}の立ち上がり時の動作では、差動入力部ＩＮＰのトランジスタＴ３の動作によって直接、正駆動電圧ＰＧの電圧値を設定しているので、増幅階調電圧ＰＡ_{（２ｋ－１）}の立ち上がり時にはリンギングは生じない。よって、正極側アンプＡＰの正側駆動ライン（Ｌ３）には、リンギング防止用のコンデンサは設けられていない。

【0063】

図６は、負極側アンプＡＮの内部構成の一例を示す回路図である。図６に示すように、負極側アンプＡＮは、差動入力部ＩＮＰ、カレントミラー部ＭＲＮ、及び出力部ＯＵＮを有する。

【0064】

尚、負極側アンプＡＮの差動入力部ＩＮＰは、図４に示す正極側アンプＡＰの差動入力部ＩＮＰと同一であるので、その内部回路の説明については省略する。ただし、負極側アンプＡＮの差動入力部ＩＮＰは、階調電圧変換部１３２から供給された階調電圧Ｐ_１～Ｐ_ｎのうちの偶数番目の階調電圧、つまり負極性の階調電圧Ｐ_（２ｋ）を入力対象とする。すなわち、図６に示すように、負極側アンプＡＮに含まれる差動入力部ＩＮＰのトランジスタＴ１及びＴ３各々のゲート端には、負極性の階調電圧Ｐ_（２ｋ）が供給される。

【0065】

図６において、カレントミラー部ＭＲＮは、図４に示すカレントミラー部ＭＲＰと同様に、トランジスタＴ５～Ｔ１２、ラインＬ１～Ｌ４を含む。ただし、カレントミラー部ＭＲＮでは、図６に示すように、トランジスタＴ７及びＴ８各々のゲート端には、バイアス電圧ＢＳ２に代えてバイアス電圧ＢＳ４が供給されている。また、トランジスタＴ９及びＴ１０各々のゲート端には、バイアス電圧ＢＳ１に代えてバイアス電圧ＢＳ５が供給されている。また、カレントミラー部ＭＲＮでは、トランジスタＴ８のドレイン端及びＴ１０のドレイン端には負側駆動ラインＬＬに代えて正側駆動ラインＬＨが接続されており、当該正側駆動ラインＬＨを介して正駆動電圧ＰＧが出力部ＯＵＮに供給される。また、カレントミラー部ＭＲＮでは、ラインＬ４が負側駆動ラインＬＬに接続されており、当該負側駆動ラインＬＬを介して負駆動電圧ＮＧが出力部ＯＵＮに供給する。

【0066】

更に、カレントミラー部ＭＲＮでは、ｎチャネルＭＯＳ型のトランジスタＴ１３に代えてｐチャネルＭＯＳ型のトランジスタＴ２３を設けている。トランジスタＴ２３のソース端は正側駆動ラインＬＨに接続されており、そのドレイン端は負側駆動ラインＬＬに接続されている。トランジスタＴ２３のゲート端には、バイアス生成部ＢＳＧにて生成されたバイアス電圧ＢＳ６が供給されている。

【0067】

また、図６に示すように、負極側アンプＡＮでは、コンデンサＣＰに代えて、コンデンサＣＮがラインＬ３及び正側駆動ラインＬＨ間に設けられている。つまり、コンデンサＣＮの一端が正側駆動ラインＬＨに接続されており、コンデンサＣＮの他端がラインＬ３に接続されている。

【0068】

出力部ＯＵＮは、図４に示す出力部ＯＵＰと同様に、トランジスタＴ１４及びＴ１５、位相補償用のコンデンサＣ１及びＣ２を含む。ただし、出力部ＯＵＮのトランジスタＴ１４のソース端には、電源電圧ＶＤＤの１／２の電圧値が印加されており、トランジスタＴ１５のソース端には接地電圧ＶＳＳが印加されている。

【0069】

出力部ＯＵＮは、カレントミラー部ＭＲＮから供給された正駆動電圧ＰＧ及び負駆動電圧ＮＧに基づき、負極性の階調電圧Ｐ_（２ｋ）と同一電圧値を有する負極性の増幅階調電圧ＰＡ_（２ｋ）を生成し、これを出力ラインＬＯを介して出力する。

【0070】

また、負極側アンプＡＮのカレントミラー部ＭＲＮ内では、各種動作設定を行うバイアストランジスタとしてのトランジスタＴ７～Ｔ１０及びＴ１３が、以下の調整を行う。

【0071】

つまり、カレントミラー部ＭＲＮのトランジスタＴ７及びＴ８は、夫々のゲート端に供給されたバイアス電圧ＢＳ４に基づきラインＬ１及びＬ３に流れる電流を調整する。これにより、ラインＬ１及びＬ３各々の電圧を等しくさせる。カレントミラー部ＭＲＮのトランジスタＴ９及びＴ１０は、夫々のゲート端に印加されたバイアス電圧ＢＳ５に基づき正駆動電圧ＰＧの電圧値を設定する。これにより、出力部ＯＵＮに含まれる出力トランジスタとしてのトランジスタＴ１４の出力電流量が設定される。カレントミラー部ＭＲＮのトランジスタＴ２３は、そのゲート端に印加されたバイアス電圧ＢＳ６に基づき負駆動電圧ＮＧの電圧値を設定する。これにより、出力部ＯＵＮに含まれる出力トランジスタとしてのトランジスタＴ１５の出力電流量が設定される。

【0072】

以下に、負極側アンプＡＮの動作について、図７に示す増幅階調電圧ＰＡの波形を参照しつつ概略的に説明する。

【0073】

先ず、入力された負極性の階調電圧Ｐ_（２ｋ）が低電圧値の状態、例えば接地電圧ＶＳＳの状態からその電圧値が増加する、いわゆる電圧の立ち上がり時には、差動入力部ＩＮＰのトランジスタＴ２及びＴ３がオン状態となる。これにより、ラインＬ３からトランジスタＴ３を介して電流Ｉａが引き抜かれ、ラインＬ３上の電圧ＰＣＭが低下する。これにより、図６に示すトランジスタＴ８がオフ状態となる。更に、この間、トランジスタＴ２を介してカレントミラー部ＭＲＮのラインＬ２に電流Ｉ_２が流れ込む。よって、低電圧側のカレントミラー回路（Ｔ１１、Ｔ１２）によるカレントミラー動作により、ラインＬ２に流れる電流Ｉ_２と等しい電流量の電流が、トランジスタＴ１０及びラインＬ４を介して正側駆動ラインＬＨから引き抜かれる。これにより、正側駆動ラインＬＨ上の電圧、つまり正駆動電圧ＰＧの電圧値が低下する。よって、出力部ＯＵＮの高電圧側の出力トランジスタであるトランジスタＴ１４がオン状態となり、出力ラインＬＯ上の電圧、つまり増幅階調電圧ＰＡ_（２ｋ）の電圧値が図７の実線に示すように増加する。

【0074】

一方、入力された負極性の階調電圧Ｐ_（２ｋ）の電圧の立ち下がり時には、差動入力部ＩＮＰのトランジスタＴ１及びＴ４がオン状態となる。これにより、トランジスタＴ１を介して負側駆動ラインＬＨに電流Ｉ_１が流れ込み、負駆動電圧ＮＧの電圧値が増加する。よって、出力部ＯＵＰの低電圧側の出力トランジスタであるトランジスタＴ１５がオン状態となり、出力ラインＬＯ上の電圧、つまり増幅階調電圧ＰＡ_（２ｋ）の電圧値が時間経過につれ図７の実線に示すように増加する。その後、増幅階調電圧ＰＡ_（２ｋ）の電圧値は、入力された階調電圧Ｐ_（２ｋ）の電圧値と等しくなり、その電圧値を維持する。

【0075】

ところで、負極側アンプＡＮでは、入力された階調電圧Ｐ_（２ｋ）の立ち上がり時には、その階調電圧Ｐ_（２ｋ）に対応したラインＬ３上の電圧ＰＣＭによってトランジスタＴ８をオフ状態に設定するというスイッチング動作が終了してから、正駆動電圧ＰＧの電圧値の低下が生じる。よって、入力された階調電圧Ｐ_{（２ｋ－１）}に対応した電圧ＰＣＭと正駆動電圧ＰＧとの間には、トランジスタＴ８のスイッチング動作に費やされる時間分の位相差が生じることになる。従って、負極側アンプＡＮに図６に示すコンデンサＣＮが設けられていないと、上記した位相差に伴い、増幅階調電圧ＰＡ_（２ｋ）の立ち上がり区間において、図７の破線にて示すようなリンギングが生じる。

【0076】

そこで、上記したような位相差を抑えてリンギング防止を図る為に、負極側アンプＡＮでは、図６に示すように、リンギング防止用のコンデンサＣＮにてラインＬ３と正側駆動ラインＬＨとを接続している。これにより、入力された階調電圧Ｐ_（２ｋ）の立ち上がり時において、トランジスタＴ８のスイッチング動作を待つこと無く、この階調電圧Ｐ_（２ｋ）の増加に追従して低下したラインＬ３上の電圧ＰＣＭを、直接、正駆動電圧ＰＧに反映させることが可能となる。

【0077】

よって、電圧ＰＣＭ及び正駆動電圧ＰＧ間の位相差が低減されるので、図７の実線に示すように、電圧の立ち上がり時において、リンギングを生じさせることなく、その電圧値が増加して目標の電圧値に到る増幅階調電圧ＰＡ_（２ｋ）を出力することが可能となる。

【0078】

従って、図６に示す負極側アンプＡＮによれば、リンギング防止の為に追加される回路素子は、単一のコンデンサＣＮだけであるので、回路規模及び消費電力の増大を招くことなく、電圧の立ち上がり区間でのリンギングを防止した増幅階調電圧を生成することが可能となる。

【0079】

尚、負極側アンプＡＮにおける階調電圧Ｐ_（２ｋ）の立ち下がり時の動作では、差動入力部ＩＮＰのトランジスタＴ１の動作によって直接、負駆動電圧ＮＧの電圧値を設定しているので、増幅階調電圧ＰＡ_（２ｋ）の立ち下がり時にはリンギングは生じない。よって、負極側アンプＡＮの負側駆動ライン（Ｌ４）には、リンギング防止用のコンデンサは設けられていない。

【0080】

また、出力アンプ部（ＯＵＮ、ＯＵＰ）に含まれるｐチャネルＭＯＳ型のトランジスタＴ１４の静電容量は、ｎチャネルＭＯＳ型のトランジスタＴ１５の静電容量よりも大である。これにより、トランジスタＴ１４の動作によって生成される増幅階調電圧ＰＡの立ち上がり区間で生じるリンギングは、トランジスタＴ１５の動作によって生成される増幅階調電圧ＰＡの立ち下がり区間で生じるリンギングよりも大となる。そこで、負極側アンプＡＮ内においてリンギング防止用に設けたコンデンサＣＮの静電容量は、正極側アンプＡＰ内においてリンギング防止用に設けたコンデンサＣＰの静電容量よりも大、例えば２倍の静電容量にするのが好ましい。

【0081】

以上のように、本発明の第１の特徴による負極側アンプＡＮは、以下のカレントミラー回路、差動入力部、バイアストランジスタ、出力部及びコンデンサを有する構成により、回路規模及び消費電力の増大を招くことなく、増幅階調電圧の立ち上がり区間でのリンギングを抑制させる。

【0082】

すなわち、カレントミラー回路（Ｔ５、Ｔ６、Ｔ１１、Ｔ１２）は、基準電流ライン（Ｌ１、Ｌ２）に流れる電流に応じた電流量の電流を出力電流ライン（Ｌ３、Ｌ４）に送出する。差動入力部（ＩＮＰ）は、増幅階調電圧（ＰＡ）に対応した電流を基準電流ラインに流すと共に、階調電圧（Ｐ）に対応した電流を出力電流ラインから引き抜く。バイアストランジスタ（図６のＴ８）は、そのゲート端に第１のバイアス電圧（ＢＳ４）が印加されており、ソース端に出力電流ラインが接続されており且つドレイン端に正側駆動ライン（ＬＨ）が接続されている。出力部（ＯＵＮ）は、正側駆動ラインの電圧に基づく電流を出力ライン（ＬＯ）に送出する出力トランジスタ（Ｔ１４）を含み、当該出力ラインの電圧を増幅階調電圧として得る。コンデンサ（ＣＮ）は、その一端がカレントミラー回路の出力電流ラインに接続されており、他端が正側駆動ラインに接続されている。

【0083】

また、本発明の第２の特徴による正極側アンプＡＰは、以下のカレントミラー回路、差動入力部、バイアストランジスタ、出力部及びコンデンサなる構成により、回路規模及び消費電力の増大を招くことなく、増幅階調電圧の立ち下がり区間でのリンギングを抑制させる。

【0084】

すなわち、カレントミラー回路（Ｔ５、Ｔ６、Ｔ１１、Ｔ１２）は、基準電流ライン（Ｌ１、Ｌ２）に流れる電流に応じた電流量の電流を出力電流ライン（Ｌ３、Ｌ４）に送出する。差動入力部（ＩＮＰ）は、増幅階調電圧（ＰＡ）に対応した電流を基準電流ラインに流すと共に、階調電圧（Ｐ）に対応した電流を出力電流ラインに送出する。バイアストランジスタ（図４のＴ８）は、そのゲート端に第１のバイアス電圧（ＢＳ１）が印加されており、ソース端に出力電流ラインが接続されており且つドレイン端に負側駆動ライン（ＬＬ）が接続されている。出力部（ＯＵＰ）は、負側駆動ラインの電圧に基づく電流を出力ライン（ＬＯ）に送出する出力トランジスタ（Ｔ１５）を含み、当該出力ラインの電圧を増幅階調電圧として得る。コンデンサ（ＣＰ）は、その一端がカレントミラー回路の出力電流ラインに接続されており、他端が負側駆動ラインに接続されている。

【符号の説明】

【0085】

１３ データドライバ
１３３ 出力アンプ部
ＡＰ 正極側アンプ
ＡＮ 負極側アンプ
ＣＰ、ＣＮ コンデンサ
ＩＮＰ 差動入力部
ＭＲＰ、ＭＲＮ カレントミラー部
ＯＵＰ、ＯＵＮ 出力部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】