特許7097983単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-06-30
(45)【発行日】2022-07-08
(54)【発明の名称】単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
(51)【国際特許分類】
H01L 21/3065 20060101AFI20220701BHJP
C23C 16/455 20060101ALI20220701BHJP
【ＦＩ】
H01L21/302 105A
C23C16/455
【請求項の数】
18
(21)【出願番号】P 2020545226
(86)(22)【出願日】2018-11-13
(65)【公表番号】
(43)【公表日】2021-02-15
(86)【国際出願番号】 US2018060732
(87)【国際公開番号】W WO2019103876
(87)【国際公開日】2019-05-31
【審査請求日】2021-11-12
(31)【優先権主張番号】15/820,108
(32)【優先日】2017-11-21
(33)【優先権主張国・地域又は機関】US
【早期審査対象出願】
(73)【特許権者】
【識別番号】592010081
【氏名又は名称】ラム リサーチ コーポレーション
【氏名又は名称原語表記】ＬＡＭ ＲＥＳＥＡＲＣＨ ＣＯＲＰＯＲＡＴＩＯＮ
(74)【代理人】
【識別番号】110000028
【氏名又は名称】弁理士法人明成国際特許事務所
(72)【発明者】
【氏名】チョウ・シアン
(72)【発明者】
【氏名】キムラ・ヨシエ
(72)【発明者】
【氏名】チャン・ダミン
(72)【発明者】
【氏名】スー・チェン
(72)【発明者】
【氏名】ウパダヤヤ・ガネシュ
(72)【発明者】
【氏名】ブルックス・ミッチェル
【審査官】宇多川 勉
(56)【参考文献】
【文献】特開２０１５－０５０４４０（ＪＰ，Ａ）
【文献】特開２０１４－１０７５２０（ＪＰ，Ａ）
【文献】特開２０１２－１５１５１０（ＪＰ，Ａ）
【文献】特開２０１０－１５３８７２（ＪＰ，Ａ）
【文献】特表２００８－５３６２９７（ＪＰ，Ａ）
【文献】特開２０１６－０１８７９４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／００２０１０９（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００７／０１９６９８０（ＵＳ，Ａ１）
【文献】特開２０１６－１３１２３８（ＪＰ，Ａ）
【文献】特開２０１７－０１１１３６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３０６５
Ｃ２３Ｃ １６／４５５
(57)【特許請求の範囲】
【請求項1】
方法であって、プラズマチャンバにおいて、フィーチャのマスクパターンを形成するため、基板の第１の層をエッチングすることであって、前記フィーチャのマスクパターンは、前記フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有し、前記フィーチャのマスクパターンは、孤立フィーチャ領域内の１つ又は複数の孤立フィーチャと、前記孤立フィーチャ領域よりも大きなフィーチャ密度を有する高密度フィーチャ領域内の１つ又は複数の高密度フィーチャとを含む、エッチングすることと、
前記基板の前記第１の層のエッチングと同じ前記プラズマチャンバにおいて、原子層堆積法（ＡＬＤ）によって前記フィーチャのマスクパターン上に第１の不活性化層を堆積することであって、前記第１の不活性化層は、前記フィーチャのマスクパターンの幅を所望の幅に増大させる厚さで堆積される、堆積することと、
前記基板の前記第１の層のエッチング及び前記第１の不活性化層の堆積と同じ前記プラズマチャンバにおいて、前記所望の幅を有する前記複数の構造体を形成するため、前記基板の第２の層をエッチングすることと、
前記プラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと、を含み、
前記孤立フィーチャ領域内の孤立フィーチャと前記高密度フィーチャ領域内の高密度フィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、
方法。
【請求項2】
請求項１に記載の方法であって、前記孤立フィーチャ領域内の前記１つ又は複数の孤立フィーチャと、前記高密度フィーチャ領域内の前記１つ又は複数の高密度フィーチャとの間の限界寸法（ＣＤ）ゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
【請求項3】
請求項１に記載の方法であって、前記孤立フィーチャと前記高密度フィーチャとの間の深さの変化は、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
【請求項4】
請求項１に記載の方法であって、前記１つ又は複数の孤立フィーチャと前記１つ又は複数の高密度フィーチャとの間の前記フィーチャのマスクパターンのＣＤは、前記第１の不活性化層を堆積する前、同じであるか又は実質的に同様である、方法。
【請求項5】
請求項１に記載の方法であって、前記複数の構造体は、第１の縦横比を有する少なくとも１つの第１のフィーチャ、及び前記第１の縦横比とは異なる第２の縦横比を有する第２のフィーチャを画定し、前記第１のフィーチャと前記第２のフィーチャとの間のＣＤゲインは、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
【請求項6】
請求項１に記載の方法であって、前記フィーチャのマスクパターンは、第１の材料を有する１つ又は複数の第１のフィーチャ、及び前記第１の材料とは異なる第２の材料を有する１つ又は複数の第２のフィーチャを含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
【請求項7】
請求項６に記載の方法であって、前記同じプラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと
を更に含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、方法。
【請求項8】
請求項６に記載の方法であって、前記第１の材料は、シリコンを含み、前記第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含む、方法。
【請求項9】
請求項１に記載の方法であって、前記プラズマチャンバにおける前記第２の層に対するＡＬＤによる堆積動作及びエッチング動作は、動作の間に真空破壊を導入せずに実施される、方法。
【請求項10】
請求項１に記載の方法であって、前記所望の幅は、前記複数の構造体の所望の限界寸法に対応する、方法。
【請求項11】
請求項１に記載の方法であって、前記複数の構造体の限界寸法は、約２０ｎｍ以下である、方法。
【請求項12】
請求項１に記載の方法であって、前記第１の不活性化層の厚さは、約０．５ｎｍから約３ｎｍの間である、方法。
【請求項13】
請求項１に記載の方法であって、前記フィーチャのマスクパターンのフィーチャの１つ又は複数は、先細外形を有し、前記方法は、ＡＬＤによって前記第１の不活性化層を堆積する前、前記先細外形を修正するように、前記フィーチャのマスクパターンの少なくとも一部分を異方的にエッチングすることを更に含む、方法。
【請求項14】
請求項１に記載の方法であって、前記フィーチャのマスクパターンの空間ＣＤは、約５ｎｍ以下である、方法。
【請求項15】
請求項１に記載の方法であって、前記基板の前記第１の層のエッチング及び前記第１の不活性化層の堆積と同じ前記プラズマチャンバにおいて、前記基板の前記第２の層をエッチングした後、ＡＬＤによって前記複数の構造体上に第２の不活性化層を堆積すること
を更に含み、前記第２の不活性化層は、所望のＣＤゲインに対応する厚さで堆積される、方法。
【請求項16】
請求項１に記載の方法であって、前記第１の不活性化層は、シリコン酸化物を含み、前記フィーチャのマスクパターンは、フォトレジストを含む、方法。
【請求項17】
請求項１に記載の方法であって、前記基板の前記第２の層のエッチングは、最終所望深さよりも小さい深さに前記第２の層をエッチングすることである、方法。
【請求項18】
請求項１に記載の方法であって、ＡＬＤによる前記第１の不活性化層の堆積は、前記プラズマチャンバに、前記フィーチャのマスクパターン上に吸着する前駆体を導入することと、
ある吸着制限量の前記第１の不活性化層を形成するため、プラズマにより前記前駆体を変換することと、
前記厚さの前記第１の不活性化層が前記フィーチャのマスクパターン上に堆積されるまで、前記前駆体の導入及び前記前駆体の変換の動作を繰り返すことと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願の相互参照］
本出願は、米国特許出願第１５／８２０，１０８号、２０１７年１１月２１日出願、名称「ＡＴＯＭＩＣ ＬＡＹＥＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＥＴＣＨ ＩＮ Ａ ＳＩＮＧＬＥ ＰＬＡＳＭＡ ＣＨＡＭＢＥＲ ＦＯＲ ＣＲＩＴＩＣＡＬ ＤＩＭＥＮＳＩＯＮ ＣＯＮＴＲＯＬ」に対する優先権の利益を主張するものであり、その全体が全ての目的で参照により本明細書に組み込まれる。
本出願は、米国特許出願第１５／８２０，１０８号、２０１７年１１月２１日出願、名称「ＡＴＯＭＩＣ ＬＡＹＥＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＥＴＣＨ ＩＮ Ａ ＳＩＮＧＬＥ ＰＬＡＳＭＡ ＣＨＡＭＢＥＲ ＦＯＲ ＣＲＩＴＩＣＡＬ ＤＩＭＥＮＳＩＯＮ ＣＯＮＴＲＯＬ」に対する優先権の利益を主張するものであり、その全体が全ての目的で参照により本明細書に組み込まれる。
【0002】
本開示は、一般に、半導体デバイスの作製における一体化した堆積方法及びエッチング方法に関し、より詳細には、集積回路の作製において限界寸法を制御する際の一体化した原子層堆積（ＡＬＤ）方法及びエッチング方法に関する。
【背景技術】
【0003】
半導体産業においてデバイス及びフィーチャのサイズが縮小し続けるにつれて、小さな限界寸法のフィーチャのパターニングは、高度な集積回路（ＩＣ）の作製において重要性を増し続けている。現在のフォトリソグラフィ方法は、小さな限界寸法のフィーチャをパターニングする能力が制限されることがある。
【発明の概要】
【0004】
本開示は、限界寸法（ＣＤ）を制御する方法に関する。方法は、プラズマチャンバにおいて、フィーチャのマスクパターンを形成するため、基板の第１の層をエッチングすることを含み、フィーチャのマスクパターンは、フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する。方法は、プラズマチャンバにおいて、原子層堆積（ＡＬＤ）によってフィーチャのマスクパターン上に第１の不活性化層を堆積することを更に含み、第１の不活性化層は、フィーチャのマスクパターンの幅を所望の幅に増大させる厚さで堆積される。方法は、プラズマチャンバにおいて、所望の幅を有する複数の構造体を形成するため、基板の第２の層をエッチングすることを更に含む。
【0005】
いくつかの実装形態では、フィーチャのマスクパターンは、孤立フィーチャ領域内の１つ又は複数の孤立フィーチャと、孤立フィーチャ領域よりも大きなフィーチャ密度を有する高密度フィーチャ領域内の１つ又は複数の高密度フィーチャとを含む。孤立フィーチャ領域内の１つ又は複数の孤立フィーチャと、高密度フィーチャ領域内の１つ又は複数の高密度フィーチャとの間のＣＤゲインは、第１の不活性化層を堆積した後、同じであるか又は実質的に同様であってよい。孤立フィーチャ領域と高密度フィーチャ領域との間の深さの変化は、基板の第２の層をエッチングした後、同じであるか又は実質的に同様であってよい。いくつかの実装形態では、方法は、プラズマチャンバにおいて、第２の層に対するＡＬＤによる堆積及びエッチングの動作を繰り返すことを更に含み、孤立フィーチャ領域内の孤立フィーチャと高密度フィーチャ領域内の高密度フィーチャとの間のＣＤゲインは、第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返した後、同じであるか又は実質的に同様である。いくつかの実装形態では、フィーチャのマスクパターンは、第１の材料を有する１つ又は複数の第１のフィーチャ、及び第１の材料とは異なる第２の材料を有する１つ又は複数の第２のフィーチャを含み、１つ又は複数の第１のフィーチャと１つ又は複数の第２のフィーチャとの間のＣＤゲインは、第１の不活性化層を堆積した後、同じであるか又は実質的に同様である。いくつかの実装形態では、プラズマチャンバにおいて第２の層をＡＬＤによって堆積し、エッチングする動作は、動作の間に真空破壊を導入せずに実施される。いくつかの実装形態では、第１の不活性化層の厚さは、約０．５ｎｍから約３ｎｍの間である。いくつかの実装形態では、方法は、プラズマチャンバにおいて、基板の第２の層をエッチングした後、ＡＬＤによって複数の構造体上に第２の不活性化層を堆積することを更に含み、第２の不活性化層は、所望のＣＤゲインに対応する厚さで堆積される。いくつかの実装形態では、第１の不活性化層は、シリコン酸化物（ＳｉＯx）を含む。いくつかの実装形態では、ＡＬＤによる第１の不活性化層の堆積は、プラズマチャンバに、フィーチャのマスクパターン上に吸着する前駆体を導入することと、ある吸着制限量の第１の不活性化層を形成するため、プラズマにより前駆体を変換することと、当該厚さの第１の不活性化層がフィーチャのマスクパターン上に堆積されるまで、前駆体を導入し、前駆体を変換する動作を繰り返すこととを含む。
【0006】
これら及び他の態様は、図面を参照しながら以下で更に説明する。
【図面の簡単な説明】
【0007】
【0008】
【0009】
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【発明を実施するための形態】
【0018】
序論
以下の説明では、多数の特定の詳細を示し、本実施形態に対する完全な理解を提供する。開示する実施形態は、これら特定の詳細の一部又は全てを伴わずに実行してよい。他の例では、周知の工程動作は、開示する実施形態を不必要に曖昧にしないように、詳細に説明していない。開示する実施形態は、特定の実施形態と共に説明するが、開示する実施形態を限定する意図ではないことは理解されよう。
以下の説明では、多数の特定の詳細を示し、本実施形態に対する完全な理解を提供する。開示する実施形態は、これら特定の詳細の一部又は全てを伴わずに実行してよい。他の例では、周知の工程動作は、開示する実施形態を不必要に曖昧にしないように、詳細に説明していない。開示する実施形態は、特定の実施形態と共に説明するが、開示する実施形態を限定する意図ではないことは理解されよう。
【0019】
本開示において、用語「半導体ウエハ」、「ウエハ」、「基板」、「ウエハ基板」及び「一部作製集積回路」は、互換的に使用される。用語「一部作製集積回路」は、集積回路をシリコン・ウエハ上に作製する多くの段階のいずれかの間のシリコン・ウエハを指し得ることは当業者であれば理解するであろう。半導体デバイス産業において使用されるウエハ又は基板は、典型的には、２００ｍｍ又は３００ｍｍ又は４５０ｍｍの直径を有する。以下の詳細な説明は、本開示をウエハ上に実装することを仮定する。しかし、本開示は、そのように限定されない。加工物は、様々な形状、サイズ及び材料のものであってよい。半導体ウエハに加えて、本開示を利用し得る他の加工物は、プリント回路板等の様々な物品を含む。
【0020】
一体化したエッチング／ＡＬＤ処理装置
フィーチャのサイズが縮小し、ピッチがより小さくなり、相補型金属酸化物半導体（ＣＭＯＳ）技術のスケールがより小さなノードになるにつれて、薄型共形堆積技法は、重要性を増し続けている。原子層堆積法（ＡＬＤ）は、膜形成技法であり、ＡＬＤが単一薄型材料層を堆積するため、薄型共形膜の堆積にかなり適している。薄型共形膜の厚さは、膜形成化学反応自体の前に、基板表面上に吸着し得る１つ又は複数の前駆体反応物の量によって制限される（即ち、吸着制限層）。ＡＬＤによって形成される各層は、薄く、共形であり、得られる膜は、下にあるデバイス構造体及びフィーチャの形状に実質的に適合する。
フィーチャのサイズが縮小し、ピッチがより小さくなり、相補型金属酸化物半導体（ＣＭＯＳ）技術のスケールがより小さなノードになるにつれて、薄型共形堆積技法は、重要性を増し続けている。原子層堆積法（ＡＬＤ）は、膜形成技法であり、ＡＬＤが単一薄型材料層を堆積するため、薄型共形膜の堆積にかなり適している。薄型共形膜の厚さは、膜形成化学反応自体の前に、基板表面上に吸着し得る１つ又は複数の前駆体反応物の量によって制限される（即ち、吸着制限層）。ＡＬＤによって形成される各層は、薄く、共形であり、得られる膜は、下にあるデバイス構造体及びフィーチャの形状に実質的に適合する。
【0021】
従来、ＡＬＤ方法及びエッチング方法は、個別のツール又はプラットフォーム上で実施される。例えば、ＡＬＤチャンバではエッチング工程を行わず、エッチングチャンバではＡＬＤ工程を行わない。堆積工程を行うプラズマ・エッチングチャンバは、プラズマ誘起堆積方法を使用して膜を形成するものであり、これらの膜は、共形ではなく、縦横比によって左右される。
【0022】
図１は、いくつかの実装形態による、エッチング動作及びＡＬＤ動作を実施する例示的処理装置の概略図である。処理装置１００は、誘導結合プラズマ処理装置であってよい。処理装置１００は、プラズマ・エッチングチャンバ等のプラズマチャンバ１３２を含む。いくつかの実装形態では、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ、カリフォルニア州フリーモント製Ｋｉｙｏ（商標）反応器は、プラズマ・エッチングチャンバとして使用してよい適切な反応器の一例である。
【0023】
エッチング動作及びＡＬＤ動作を実施する処理装置１００に関する詳細は、米国特許出願第１５／６６９，８７１号、２０１７年８月４日出願、Ｚｈｏｕ等、名称「ＩＮＴＥＧＲＡＴＥＤ ＡＴＯＭＩＣ ＬＡＹＥＲ ＰＡＳＳＩＶＡＴＩＯＮ ＩＮ ＴＣＰ ＥＴＣＨ ＣＨＡＭＢＥＲ ＡＮＤ ＩＮ－ＳＩＴＵ ＥＴＣＨ－ＡＬＰ ＭＥＴＨＯＤ」に記載されており、その全体が、全ての目的で参照により組み込まれる。
【0024】
プラズマチャンバ１３２は、全体的なチャンバ構造体を含んでよく、チャンバ構造体は、チャンバ壁１１４及び窓１０６によって画定してよい。窓１０６は、石英又は他の誘電材料から作製してよい。いくつかの実装形態では、プラズマチャンバ１３２は、プラズマチャンバ１３２の内側に配設した基板支持体１１６を含む。いくつかの実装形態では、基板支持体１１６は、基板１１２を支持する静電チャックであり、静電チャック上で堆積／エッチング工程を実施する。静電チャックは、基板１１２を固定、解除する静電電極を含んでよい。フィルタ及びＤＣクランプ電源（図示せず）をこの目的で提供してよい。基板支持体１１６から基板１１２を持ち上げる他の制御システムを提供してもよい。基板支持体１１６は、基板１１２を受け入れ、保持するように構成される。
【0025】
いくつかの実装形態では、基板支持体１１６は、基板１１２を加熱する加熱器を含んでよい（図示せず）。基板支持体１１６は、約－２０℃から約１５０℃の間等、昇温で動作させてよい。温度は、工程動作及び特定のレシピに応じて決まる。いくつかの実装形態では、プラズマチャンバ１３２は、約１ｍトルから約１トルの間の圧力等、特定の圧力で動作してもよい。
【0026】
いくつかの実装形態では、処理装置１００は、高周波（ＲＦ）電源１２０を含んでよく、高周波（ＲＦ）電源１２０は、基板支持体１１６にバイアスをかける／基板支持体１１６を充電するために使用してよい。ＲＦ電源１２０は、１つ又は複数のＲＦ生成器によって定義することができる。複数のＲＦ生成器を提供する場合、異なる周波数を使用し、様々な同調特性を達成してよい。バイアス整合回路１１８は、ＲＦ電源１２０と基板支持体１１６との間に結合される。このようにして、ＲＦ電源１２０は、基板支持体１１６に接続される。
【0027】
コイル１３４は、窓１０６にわたって配置される。コイル１３４は、導電材料から作製し、少なくとも１回の完全な巻きを含んでよい。図１に示すコイル１３４は、少なくとも３回の巻きを含む。ＲＦ電源１２１は、ＲＦ電力をコイル１３４に供給するように構成される。整合回路１０２は、ＲＦ電源１２１とコイル１３４との間に結合される。このようにして、ＲＦ電源１２１は、コイル１３４に接続される。いくつかの実装形態では、任意のファラデー・シールド（図示せず）をコイル１３４と窓１０６との間に配置する。ファラデー・シールドは、コイル１３４に対して離間関係で維持してよい。ファラデー・シールドは、窓１０６の真上に配設してよい。ファラデー・シールドは、金属又は他の種がプラズマチャンバ１３２の窓１０６上に堆積するのを防止することができる。
【0028】
ＲＦ電力は、ＲＦ電源１２１からコイル１３４に供給され、ＲＦ電流をコイル１３４に流す。コイル１３４を流れるＲＦ電流は、電磁界をコイル１３４の周囲に生成することができる。電磁界は、プラズマチャンバ１３２内に誘導電流を発生させ、誘導電流は、プラズマチャンバ１３２内に存在するガス（複数可）に対して作用し、プラズマを生成する。プラズマからの様々なイオン及び／又はラジカルは、基板１１２と相互作用し、堆積動作又はエッチング動作を実施することができる。
【0029】
いくつかの実装形態では、処理装置１００は、任意で、プラズマ格子（図示せず）を含み、プラズマ格子は、プラズマチャンバ１３２を上側部分と下側部分とに分割するために使用してよい。プラズマ格子を使用し、プラズマチャンバ１３２の下側部分内の高温電極の量を制限してよい。いくつかの実装形態では、処理装置１００は、プラズマチャンバ１３２の下側部分に存在するプラズマがイオン－イオン・プラズマであり、プラズマチャンバ１３２の上側部分に存在するプラズマが電子－イオン・プラズマであるように動作するように設計されている。
【0030】
処理ガスは、プラズマチャンバ１３２の上部から第１のガス注入器１０４を通じて、及び／又はプラズマチャンバ１３２の側部から第２のガス注入器１１０を通じてプラズマチャンバ１３２に導入してよい。処理ガスは、気化させた液体前駆体又は気化させた固体前駆体を含んでよく、固体前駆体は、処理装置１００の上流の固体供給源蒸発器（図示せず）内で気化してよい。１つ又は複数の反応ガスは、第１のガス注入器１０４及び／又は第２のガス注入器１１０を通じて供給してよい。いくつかの実装形態では、ガス注入器１０４、１１０は、シャワーヘッドに取り替えてよい。様々な種類の作業で異なるガスをプラズマチャンバ１３２に供給するため、更なる又は他のガスの供給を行ってよいことは理解されよう。
【0031】
ガス（複数可）をプラズマチャンバ１３２に注入する様々な様式は、処理ガス、気化させた液体前駆体及び／又は気化させた固体前駆体を様々な場所からプラズマチャンバ１３２に供給してよいことを示す。いくつかの実装形態では、第１のガス注入器１０４のみを使用する。いくつかの実装形態では、第２のガス注入器１１０のみを使用する。他の実装形態では、第１のガス注入器１０４及び第２のガス注入器１１０の両方を使用する。いくつかの実装形態では、マニホールド１２２は、様々なガス・ラインのそれぞれにどのガスを供給するかを制御する。マニホールド１２２は、あらゆる種類のガス（反応ガス、キャリア・ガス、前駆体ガス等）を様々なガス・ラインのいずれかから供給するのを可能にする。いくつかの実装形態では、キャリア・ガスは、酸素（Ｏ2）、窒素（Ｎ2）、及びヘリウム（Ｈｅ）等のガスを含むことができる。ガスは、混合せずにプラズマチャンバ１３２に導入するか、又はプラズマチャンバ１３２に導入する前に他のガスと混合してよい。
【0032】
マニホールド１２２は、送出システム１２８内のそれぞれの送出システムからの出力を選択、切替え、及び／又は混合するために使用してよい。送出システム１２８は、いくつかの実装形態では、エッチング・ガス送出システム１２７及び液体送出システム１２９を含んでよい。エッチング・ガス送出システム１２７は、エッチング剤ガスを出力するように構成してよい。エッチング剤ガスの例は、限定はしないが、塩素（Ｃｌ2）、臭化水素（ＨＢｒ）及び六フッ化硫黄（ＳＦ6）を含む。液体送出システム１２９は、液体前駆体を供給するように構成してよく、液体前駆体は、ＡＬＤ工程において、気化され、蒸気の形態で送出される。気化させた液体前駆体は、プラズマチャンバ１３２に導入してよく、基板１１２の表面上に吸着させてよい。プラズマを使用して、吸着した前駆体を変換し、吸着制限量のフィルムを形成してよい。例示的液体前駆体は、式：ＣxＨyＮzＯaＳｉbの化学組成を有してよい。
【0033】
真空ポンプ１３０は、プラズマチャンバ１３２に接続し、プラズマチャンバ１３２から処理ガスを引き出し、特定の圧力をプラズマチャンバ１３２内で維持するために使用してよい。弁１２６を排気ポンプ１２４と真空ポンプ１３０との間に配設し、プラズマチャンバ１３２に加えられる真空吸込み量を制御してよい。いくつかの実装形態では、真空ポンプ１３０は、１つ又は２つの段階の機械式乾式ポンプ及び／又はターボ分子ポンプとすることができる。いくつかの実装形態では、真空ポンプ１３０は、プラズマチャンバ１３２を浄化するため、ＡＬＤ工程の完了後、毎回起動してよい。
【0034】
処理装置１００は、クリーン・ルーム又は作製施設内に設置する場合、設備（図示せず）に結合してよい。設備には、処理ガス、真空、温度の制御、及び環境粒子制御をもたらす配管を含む。これらの設備は、標的作製施設を設置する際に処理装置１００に結合してよい。更に、処理装置１００は、搬送チャンバに結合してよく、搬送チャンバは、ロボットが自動化を使用して基板を搬送し、プラズマチャンバ１３２に出し入れ可能にする。
【0035】
いくつかの実装形態では、システム制御器１０８（１つ又は複数の物理的若しくは論理的制御器）は、処理装置１００の動作の一部又は全てを制御する。システム制御器１０８は、１つ又は複数のメモリ・デバイス及び１つ又は複数のプロセッサを含んでよい。プロセッサは、中央処理ユニット（ＣＰＵ）又はコンピュータ、アナログ及び／若しくはデジタル入力／出力接続器、ステッパ・モータ制御器板並びに他の同様の構成要素を含んでよい。適切な制御動作を実施する命令は、プロセッサ上で実行される。これらの命令は、システム制御器１０８に関連付けたメモリ・デバイス上に保存してよく、メモリ・デバイスは、ネットワーク上に提供してよい。いくつかの実装形態では、システム制御器１０８は、システム制御ソフトウェアを実行する。
【0036】
システム制御ソフトウェアは、以下のチャンバ動作条件：ガスの混合及び／又は組成、チャンバ圧力、チャンバ温度、ウエハ／ウエハ支持体温度、基板に印加するバイアス（様々な実装形態ではバイアスはゼロであってよい）、コイル若しくは他のプラズマ生成構成要素に印加する周波数及び電力、基板位置、基板移動速度、及びツールによって実施する特定の工程の他のパラメータのあらゆる１つ又は複数の適用タイミング及び／又は大きさを制御する命令を含んでよい。システム制御ソフトウェアは、あらゆる適切な様式で構成してよい。例えば、様々な処理ツール構成要素のサブルーチン又は制御オブジェクトは、様々な処理ツール工程の実行に必要な処理ツール構成要素の制御動作に書き込んでよい。システム制御ソフトウェアは、あらゆる適切なコンピュータ可読プログラミング言語で符号化してよい。
【0037】
いくつかの実施形態では、システム制御ソフトウェアは、上記した様々なパラメータを制御する入力／出力制御（ＩＯＣ）順序付け命令を含む。例えば、半導体製作工程の各段階は、システム制御器１０８によって実行する１つ又は複数の命令を含んでよい。ある段階のための工程条件を設定する命令は、例えば、対応するレシピ段階内に含んでよい。いくつかの実装形態では、レシピ段階は、順次構成してよく、添加工程におけるステップを、この工程段階の間、特定の順序で実行するようにする。例えば、レシピは、エッチング動作を実施するように構成し、エッチング動作のそれぞれの間に実施されるＡＬＤ工程の１つ又は複数のサイクルを含んでよい。
【0038】
いくつかの実装形態では、システム制御器１０８は、以下の動作のうち１つ又は複数を実施する命令により構成される：プラズマチャンバ１３２において、フィーチャのマスクパターンを形成するため、基板１１２の第１の層をエッチングする動作であって、フィーチャのマスクパターンは、フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する、エッチング動作；プラズマチャンバ１３２において、ＡＬＤによってフィーチャのマスクパターン上に第１の不活性化層を堆積する動作であって、第１の不活性化層は、フィーチャのマスクパターンの幅を所望の幅に増大させる厚さで堆積される、堆積動作；及びプラズマチャンバ１３２において、所望の幅を有する複数の構造体を形成するため、基板１１２の第２の層をエッチングする動作。エッチング動作及び堆積動作は、プラズマチャンバ１３２内に真空破壊を導入せずに実施される。いくつかの実装形態では、システム制御器１０８は、以下の動作：プラズマチャンバ１３２内でＡＬＤによる堆積及びエッチングを繰り返す動作、を実施するように更に構成される。
【0039】
いくつかの実施形態では、他のコンピュータ・ソフトウェア及び／又はプログラムを実装してよい。この目的で、プログラム又はプログラム部分の例は、基板配置プログラム、処理ガス組成制御プログラム、圧力制御プログラム、加熱器制御プログラム、及びＲＦ電力供給制御プログラムを含む。
【0040】
場合によっては、システム制御器１０８は、ガス濃度、基板の移動及び／又はコイル１３４に供給する電力及び／又は基板支持体１１６を制御する。システム制御器１０８は、例えば、適切な濃度（複数可）で必要な反応ガス（複数可）を提供する１つ又は複数の入口ガス流を生成するため、関連する弁の開閉によってガス濃度を制御してよい。基板の移動は、例えば、必要に応じて移動する基板配置システムを向けることによって制御してよい。コイル１３４に供給する電力及び／又は基板支持体１１６は、特定のＲＦ電力レベルを供給するように制御してよい。格子を使用する場合、ＲＦ電力は、プラズマチャンバ１３２の上側部分に電子－イオン・プラズマを生成し、プラズマチャンバ１３２の下側部分にイオン－イオン・プラズマを生成するように、システム制御器１０８によって調節してよい。更に、システム制御器１０８は、電子－イオン・プラズマをプラズマチャンバ１３２の下側部分に生成しないような条件下、基板支持体１１６に電力を供給するように構成してよい。
【0041】
システム制御器１０８は、（例えば、電力、電位、圧力等が特定の閾値に到達した場合の）センサ出力、動作のタイミング（例えば、工程内の特定の時間で弁を開放する）に基づき、又はユーザから受信した命令に基づき、これら及び他の態様を制御してよい。
【0042】
いくつかの実装形態では、システム制御器１０８はシステムの一部であり、システムは上述の例の一部であってよい。そのようなシステムは、半導体処理機器を備えることができ、半導体処理機器は、１つ又は複数の処理ツール、１つ又は複数のチャンバ、処理及び／又は特定の処理構成要素（ウエハ台、ガス流システム等）のための１つ又は複数のプラットフォームを含む。これらのシステムは、半導体ウエハ又は基板の処理前、その間及びその後にシステムの動作を制御する電子機器と共に一体化してもよい。これらの電子機器は、「制御器」と呼んでよく、１つ若しくは複数のシステムの様々な構成要素又は下位部品を制御してよい。システム制御器１０８は、処理要件及び／又はシステムの種類に応じて、処理ガスの送出、温度の設定（例えば、加熱及び／又は冷却）、圧力の設定、真空の設定、電力の設定、ＲＦ生成器の設定、ＲＦ整合回路の設定、周波数の設定、流量の設定、流体送出の設定、位置及び動作の設定、基板搬送出し入れツール、及び他の搬送ツール、並びに／又は特定のシステムに接続若しくはインターフェース接続したロードロックを含め、本明細書で開示する工程のいずれかを制御するようにプログラムしてよい。
【0043】
大まかに言うと、システム制御器１０８は、様々な集積回路、論理、メモリ、及び／又はソフトウェアを有する電子機器として定義してよく、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、終了点測定を可能にする、等のものである。集積回路は、プログラム命令を記憶するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ及び／又はプログラム命令（例えば、ソフトウェア）を実行する１つ又は複数のマイクロプロセッサを含んでよい。プログラム命令は、様々な個々の設定（又はプログラム・ファイル）の形態でシステム制御器１０８に連絡される命令であってよく、半導体基板上で、又は半導体基板向けに、又はシステムに対して、特定の工程を実行する動作パラメータを定義する。動作パラメータは、いくつかの実施形態では、１つ又は複数の層、材料、金属、酸化物、シリコン、シリコン二酸化物、表面、回路及び／又は基板のダイを作製する間、１つ又は複数の処理ステップを達成する工程技師によって定義されるレシピの一部であってよい。
【0044】
システム制御器１０８は、いくつかの実装形態では、コンピュータの一部であるか、又はコンピュータに結合してよく、コンピュータは、システムと一体化されるか、システムに結合するか、他の方法でシステムにネットワーク化されるか、又はそれらの組合せである。例えば、システム制御器１０８は、基板処理に対する遠隔アクセスを可能にし得る「クラウド」又はｆａｂホスト・コンピュータ・システムの全て若しくは一部内にある。コンピュータは、システムへの遠隔アクセスを可能にし、製造動作に関する現在の経過を監視し、過去の製造動作の履歴を調査し、複数の製造動作から傾向若しくは性能メトリックを調査し、現在の処理のパラメータを変更し、現在の処理に追従する処理ステップを設定する、又は新たな工程を開始してよい。いくつかの例では、遠隔コンピュータ（例えば、サーバ）は、ネットワーク上で工程レシピをシステムに提供することができ、ネットワークには、ローカル・ネットワーク又はインターネットを含んでよい。遠隔コンピュータは、ユーザ・インターフェースを含んでよく、ユーザ・インターフェースは、パラメータ及び／又は設定の入力又はプログラム化を可能にし、これらのパラメータ及び／又は設定は、次に、遠隔コンピュータからシステムに伝達される。いくつかの例では、システム制御器１０８は、データの形態で命令を受信し、命令は、１つ又は複数の動作の間に実施すべき処理ステップのそれぞれに対するパラメータを指定する。パラメータは、実施する工程の種類、及びシステム制御器１０８がインターフェース接続又は制御するように構成したツールの種類に特定である場合があることを理解されたい。したがって、上記のように、システム制御器１０８は、例えば、１つ又は複数の離散型制御器を備えることによって分散してよく、１つ又は複数の離散型制御器は、一緒にネットワーク化され、本明細書で説明する工程及び制御等、共通の目的に向かって働く。そのような目的のための分散システム制御器１０８の一例は、（プラットフォーム・レベルで、又は遠隔コンピュータの一部として等）遠隔に位置する１つ又は複数の集積回路と通信している、チャンバ上の１つ又は複数の集積回路であり、チャンバ上での工程を制御するように組み合わせられる。
【0045】
限定はしないが、例示的システムは、プラズマ・エッチングチャンバ若しくはモジュール、堆積チャンバ若しくはモジュール、スピンリンスチャンバ若しくはモジュール、金属めっきチャンバ若しくはモジュール、クリーンチャンバ若しくはモジュール、斜縁エッチングチャンバ若しくはモジュール、物理蒸着（ＰＶＤ）チャンバ若しくはモジュール、化学蒸着（ＣＶＤ）チャンバ若しくはモジュール、原子層堆積法（ＡＬＤ）チャンバ若しくはモジュール、原子層エッチング（ＡＬＥ）チャンバ若しくはモジュール、イオン注入チャンバ若しくはモジュール、組み立てラインチャンバ若しくはモジュール、並びに半導体基板の作製及び／若しくは製造に関連付けるか若しくは使用してよいあらゆる他の半導体処理システムを含んでよい。
【0046】
上記のように、工程ステップ又はツールによって実施するステップに応じて、システム制御器１０８は、他のツール回路若しくはモジュール、他のツール構成要素、クラスタ・ツール、他のツール・インターフェース、隣接ツール、近隣ツール、工場全体に置かれるツール、主コンピュータ、別のシステム制御器１０８、又は半導体製造工場内のツールの場所の間若しくは積み下ろしポート間で基板の容器を運搬する材料搬送で使用されるツールのうち１つ又は複数と通信してよい。
【0047】
パターニング及び限界寸法
デバイス・フィーチャが縮小し、半導体デバイスのピッチが小さくなるにつれて、基板フィーチャの限界寸法（ＣＤ）を制御し、微調整することがより重要になっている。ＣＤは、「最小フィーチャ・サイズ」又は「標的設定基準」とも呼ばれる。いくつかの実装形態では、ＣＤは、最小形状フィーチャのサイズ（例えば、相互接続線、接点、トレンチ等の幅）を指してよい。いくつかの実装形態では、ＣＤは、パターニング工程を達成し得る最も狭い幅を指してよい。
デバイス・フィーチャが縮小し、半導体デバイスのピッチが小さくなるにつれて、基板フィーチャの限界寸法（ＣＤ）を制御し、微調整することがより重要になっている。ＣＤは、「最小フィーチャ・サイズ」又は「標的設定基準」とも呼ばれる。いくつかの実装形態では、ＣＤは、最小形状フィーチャのサイズ（例えば、相互接続線、接点、トレンチ等の幅）を指してよい。いくつかの実装形態では、ＣＤは、パターニング工程を達成し得る最も狭い幅を指してよい。
【0048】
パターニング方法は、所望の限界寸法を達成するため、多くの半導体製造工程で使用されている。フォトレジスト・パターン又はハード・マスク等のマスクは、最小フィーチャの幅であるＣＤを有してよい。いくつかの実装形態では、フィーチャは、マスクを通じてエッチング動作を実施する際に形成してよい。
【0049】
より小さいＣＤを有するフィーチャを追求する際、より小さいＣＤを有するマスクが望ましい。フォトレジスト・マスクは、一般に、波長に依存する光学特性を有し、より波長の長いフォトレジスト・マスクは、より大きな理論上のＣＤを有するより長い波長光に露光され、より短い波長のフォトレジスト・マスクは、より小さい理論上のＣＤを有するより短い波長光に露光される。しかし、より短い波長のフォトレジスト・マスクを使用すると、より長い波長のフォトレジスト・マスクに対して、更なる問題を呈することがある。例えば、より短い波長のフォトレジスト・マスクは、より長い波長のフォトレジスト・マスクほどの高い選択性を有さないことがあり、プラズマ・エッチング条件下でより変形しやすいことがある。
【0050】
本開示のマスクは、単一パターニング又は多重パターニング等の様々なパターニング方式を使用して形成するか又は他の方法で提供してよい。特に、多重パターニングは、マスクの光学限界を超えたリソグラフィ技術を拡張させるために使用されている。二重パターニング及び四重パターニングは、マスクの光学限界を超えたリソグラフィ技術を拡張させるために使用される例示的技術であり、二重パターニングは、現在、約８０ｎｍ未満のピッチを求める業界において広く使用されている。現在の二重パターニング技術は、トレンチをパターニングする２つのマスク段を有する側壁スペーサを使用することが多い。二重パターニング、特に、線パターニング方法は、凹凸形二重パターニング方法及び凹形二重パターニング方法の両方において、スペーサ及びマスクの使用を伴う。スペーサは、パターン・コア上に、ＡＬＤ又はプラズマ原子層堆積法（ＰＥＡＬＤ）によって堆積することができ、より小さなピッチパターンを生成するように使用してよい。
【0051】
図２Ａ～２Ｉは、いくつかの実装形態による例示的多重パターニング方式における基板の概略図である。図２Ａは、第１の層２０３、第１の層２０３の下にある第２の層２０５、及び第２の層２０５の下にある第３の層２０７の上に、リソグラフィにより画定されるか又はパターニングされたコア２０１を有する基板を示す。当業者であれば、本明細書で説明する半導体処理に適した多層積層体が、エッチング停止層、キャップ層等の他の層、及び他の下層を含んでもよいことを了解するであろう。
【0052】
図２Ａに示すように、パターン・コア２０１は、フォトレジストであってよく、又は非晶質炭素若しくは非晶質シリコン材料を含んでよい。パターン・コア２０１は、あらゆる適切な堆積技法によって第１の層２０３にわたり堆積してよく、堆積技法は、堆積チャンバ内における、炭化水素前駆体等の堆積ガスによるプラズマ生成を伴ってよい。第１の層２０３、第２の層２０５又は第３の層２０７は、多重パターニング工程において最終的にパターニングされる標的層であってよい。標的層は、半導体、誘電体、又は他の層であってよく、例えば、シリコン（Ｓｉ）、シリコン酸化物（ＳｉＯ2）、シリコン窒化物（ＳｉＮ）、チタン窒化物（ＴｉＮ）から作製してよい。図２Ｂでは、共形膜２０９がパターン・コア２０１にわたり堆積されている。共形膜２０９は、ＡＬＤ又はいくつかの実装形態ではＰＥＡＬＤによって堆積してよい。共形膜２０９は、図２Ｃに示すように、スペーサ２１９を形成するように指向的にエッチングしてよい。スペーサ２１９は、シリコン酸化物（ＳｉＯ2）若しくはチタン酸化物（ＴｉＯ2）等の酸化物であるか、又はシリコン窒化物（ＳｉＮ）等の窒化物であってよい。スペーサ２１９のパターンを使用して後続の層をパターニングする。本明細書で使用する用語「スペーサ」は、コア材料に隣接するマスク材料を意味することを理解されよう。図２Ｄにおいて、パターン・コア２０１は、選択的にエッチングされ、基板上に自立スペーサ２１９を残す。本明細書で使用する選択的除去又は選択的エッチングは、ある材料を別の材料に対して選択的にエッチングすることとして定義される。例えば、図２Ｄにおいて、パターン・コア２０１は、スペーサ２１９に対して選択的にエッチングされている。スペーサ２１９のパターンは、所望のピッチ又はＣＤを有してよく、ＣＤは、約５０ｎｍ以下であってよい。図２Ｅにおいて、第１の層２０３は、パターンスペーサ２１９をマスクとして使用してエッチングされ、これにより、パターンを第１の層２０３に転写し、第１のパターン層２１３を形成する。第１のパターン層２１３は、パターンスペーサ２１９ではなく、第１の層２０３のエッチングに適した化学的性質を使用してエッチングしてよい。いくつかの実装形態では、第１のパターン層２１３は、非晶質炭素層、非晶質シリコン層、又はポリ（メチルメタクリレート）若しくはポリ（メチルグルタルイミド）（ＰＭＧＩ）若しくはフェノールホルムアルデヒド樹脂等のフォトレジストであってよい。図２Ｆにおいて、スペーサ２１９は、選択的に除去され、第１のパターン層２１３を残す。第１のパターン層２１３は、マスクにより小さなＣＤをもたらし、より小さなＣＤを有するフィーチャを形成することができる。しかし、代替的に、第１のパターン層２１３は、後続のパターニングのために第２のコア材料を提供してよい。図２Ｇにおいて、第２の共形膜２２０は、第１のパターン層２１３にわたり堆積してよい（例えば、第２のコア材料）。第２の共形膜２２０は、ＡＬＤ又はＰＥＡＬＤによって堆積した誘電材料であってよい。例えば、第２の共形膜２２０は、シリコン酸化物であってよい。図２Ｈにおいて、第２の共形膜２２０は、指向的にエッチングされ、第１のパターン層２１３に側面を接する第２のスペーサ２２１を形成する。図２Ｉにおいて、第１のパターン層２１３は、選択的に除去され、第２の層２２１を残す。第２のスペーサ２２１は、より一層小さなＣＤを有するフィーチャを形成するように、マスクにより一層小さなＣＤをもたらし得る。
【0053】
第２のスペーサ２２１のパターンは、第２の層２０５に転写してよい。図２Ａ～図２Ｉに示す技法等の多重パターニング技法を使用し、より小さなＣＤを達成してよい。しかし、多重パターニング技法は、図３Ａに示すように、異なるツールとプラットフォームとの間の転写を必要とし得るエッチング・ステップ及び堆積ステップ、並びにエッチング・ステップと堆積ステップとの間の更なる洗浄ステップを使用する。
【0054】
図３Ａは、従来のエッチング方法及びＡＬＤ方法を使用する、基板搬送のための例示的工程フローを示す。図３Ａにおけるそのような工程フローは、上記で説明した多重パターニング方式に限定されず、従来のエッチング方法及びＡＬＤ方法を使用する他の方式にも適用し得ることを理解されよう。図３Ａにおいて、基板は、ブロック３０１で、エッチングチャンバ内に準備され、エッチング・ステップを受け、ブロック３０３で、クリーンチャンバに搬送され、洗浄ステップを受け、ブロック３０５で、ＡＬＤチャンバに搬送され、ＡＬＤステップを受け、ブロック３０７で、同じ又は異なるクリーンチャンバに再度搬送され、洗浄ステップを受け、ブロック３０９で、同じ又は異なるエッチングチャンバに再度搬送される。エッチング－堆積－エッチング・シーケンスを実施する際、基板は、３～５の異なるチャンバを通じて、４回の基板搬送を受けることがある。いくつかの実装形態では、ブロック３０１でのエッチング・ステップは、マスクを画定してよく、ブロック３０５でのＡＬＤステップは、ＣＤ制御を実施してよく、ブロック３０９でのエッチング・ステップは、最終構造体を画定してよい。
【0055】
堆積及びエッチングのために個別のチャンバを使用すると、処理時間、処理ステップ、及び費用を増大させ、これにより、処理能力に悪影響を与える。更に、個別のチャンバを使用すると、基板をあるチャンバから別のチャンバに搬送することを必要とし、これにより、真空破壊を伴い、不要な材料又は粒子が入って基板と接触する可能性を増大させる。このことにより、基板上の材料機能性及び／又は完全性の損失がもたらされることがある。更に、図３Ａに示すように、洗浄工程は、一般に、エッチング工程と堆積工程との間で必要とされ、洗浄工程は、基板上の材料特性及び構造に影響を与えることがある。例えば、希釈フッ化水素（ＨＦ）酸による洗浄工程は、マスク構造に影響を与え、性能に悪影響を与えることがある。
【0056】
より小さなＣＤを達成する一方で、異なるツールによるエッチング・ステップ及び堆積ステップの実施に関連する問題を回避するために、プラズマ・エッチングチャンバを利用して堆積を実施するように適合させ得る。そのような堆積工程は、化学蒸着（ＣＶＤ）方法及びプラズマ化学蒸着（ＰＥＣＶＤ）方法を含み得る。しかし、そのような堆積法は、典型的には、共形ではない膜を堆積するものである。より詳細には、こうした堆積方法は、縦横比によって左右され、より多くの開放スペーサ又はより広いピッチにおいてより多くの材料を堆積させ、異なる縦横比の構造体又はフィーチャにわたり非共形の堆積をもたらす。特に、孤立フィーチャに対するＣＤバイアスが高密度フィーチャに対するＣＤバイアスを超える場合、高密度フィーチャよりも孤立フィーチャ内に多くの堆積が生じる。
【0057】
本開示の実装形態は、プラズマチャンバにおけるＡＬＤステップとエッチング・ステップとの一体化に関する。ＡＬＤを個別のチャンバで実施するのではなく、ＣＶＤ／ＰＥＣＶＤを同じチャンバで使用するのではなく、原位置でのＡＬＤを使用することによって、独立型ＡＬＤツール及び更なる洗浄ツールをなくす。更に、処理時間及び費用は、更なる基板搬送及び洗浄時間をなくすことによって低減される。更に、原位置でのＡＬＤを使用すると、基板を望ましくない材料、雰囲気及び／又は湿気に露出させることがある基板搬送の間（例えば、原位置以外での堆積と洗浄との間）の真空破壊を回避する。原位置でのＡＬＤの使用は、異なる縦横比の構造体又はフィーチャにわたる非均一な堆積の影響も低減する。原位置でのＡＬＤは、上記図１の処理装置１００内のプラズマチャンバ等のプラズマ・エッチングチャンバ内で実施されるＡＬＤを指してよい。
【0058】
図３Ｂは、一体化したエッチング方法及びＡＬＤ方法を使用する、基板搬送のための例示的工程フローを示す。図３Ｂにおけるそのような工程フローは、上記で説明した多重パターニング方式に限定されず、より小さなＣＤを達成し、ＣＤを制御する他の方式にも適用し得ることを理解されよう。図３Ｂにおいて、基板は、エッチングチャンバ内に準備され、ブロック３５１で、エッチング・ステップを受け、ブロック３５３で、同じエッチングチャンバ内に維持されてＡＬＤステップを受け、ブロック３５５で、同じエッチングチャンバ内に維持されてエッチング・ステップを受け、ブロック３５７で、クリーンチャンバに運搬されて洗浄ステップを受ける。エッチング－堆積－エッチング・シーケンスを実施する際、基板は、２つの異なるチャンバを通じて、１回の基板搬送を受けてよい。いくつかの実装形態では、ブロック３５１でのエッチング・ステップは、マスクを画定してよく、ブロック３５３でのＡＬＤステップは、ＣＤ制御を実施してよく、ブロック３５５でのエッチング・ステップは、最終構造体を画定してよい。
【0059】
原位置でのＡＬＤ及びエッチングを伴う限界寸法の制御
本開示の実装形態は、原位置でのＡＬＤ及びエッチングを使用するＣＤ制御方法に関する。特に、ＡＬＤステップ及びエッチング・ステップのサイクルは、同じ処理チャンバ又はツールで実施される。いくつかの実装形態では、ＡＬＤステップ及びエッチング・ステップのサイクルは、図１で説明したプラズマ処理装置内で実施される。エッチングと同じプラズマ処理装置内で実施されるＡＬＤのサイクルは、基板の１つ又は複数のフィーチャのＣＤの制御に使用される共形の堆積をもたらす。
本開示の実装形態は、原位置でのＡＬＤ及びエッチングを使用するＣＤ制御方法に関する。特に、ＡＬＤステップ及びエッチング・ステップのサイクルは、同じ処理チャンバ又はツールで実施される。いくつかの実装形態では、ＡＬＤステップ及びエッチング・ステップのサイクルは、図１で説明したプラズマ処理装置内で実施される。エッチングと同じプラズマ処理装置内で実施されるＡＬＤのサイクルは、基板の１つ又は複数のフィーチャのＣＤの制御に使用される共形の堆積をもたらす。
【0060】
図４は、いくつかの実装形態による、エッチング方法及びＡＬＤ方法を使用する限界寸法（ＣＤ）回復のための例示的方法の流れ図である。方法４００における動作は、異なる順序で実施してよい、及び／又は異なる、より少ない若しくは更なる動作で実施してよい。
【0061】
方法４００のブロック４１０において、プラズマチャンバ内で基板の第１の層をエッチングし、フィーチャのマスクパターンを形成する。プラズマチャンバは、後続のエッチング工程及び堆積工程を実施するように構成してよい。プラズマチャンバの態様は、図１の処理装置１００に関して説明してよい。フィーチャのマスクパターンは、フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する。フィーチャのマスクパターンは、エッチングによってパターニングしてよく、フィーチャのマスクパターンは、後続の作製ステップの間、マスクとして働いてよい。いくつかの実装形態では、フィーチャのマスクパターンを画定する第１の層は、レジスト又はフォトレジスト材料を含んでよい。いくつかの実装形態では、フィーチャのマスクパターンを画定する第１の層は、ハード・マスク材料を含んでよい。いくつかの実装形態では、フィーチャのマスクパターンを画定する第１の層は、シリコン又は他の半導体材料を含んでよい。第１の層において、従来のエッチング方法及びパターニング方法を、フィーチャのマスクパターンの形成に使用してよい。
【0062】
方法４００のいくつかの実装形態では、基板をプラズマチャンバ内に準備する。基板は、プラズマチャンバ内の基板支持体上に配置してよい。いくつかの実装形態では、基板は、２００ｍｍ、３００ｍｍ又は４５０ｍｍの基板等、シリコン基板を含む半導体基板とすることができる。いくつかの実装形態では、基板は、フィーチャのマスクパターンにより事前にパターニングした状態でプラズマチャンバ内に準備される。
【0063】
いくつかの実装形態では、フィーチャのマスクパターンは、基板の孤立フィーチャ領域内の１つ又は複数の孤立フィーチャ、及び基板の高密度フィーチャ領域内の１つ又は複数の高密度フィーチャを含んでよい。１つ又は複数の高密度フィーチャは、孤立フィーチャ領域内の１つ又は複数の孤立フィーチャよりも、高密度フィーチャ領域内で大きなフィーチャ密度を有する。１つ又は複数の高密度フィーチャは、１つ又は複数の孤立フィーチャよりも高い縦横比を有するフィーチャをもたらしてよい。
【0064】
いくつかの実装形態では、フィーチャのマスクパターンは、第１の材料を有する１つ又は複数のフィーチャ及び第１の材料とは異なる第２の材料を有する１つ又は複数のフィーチャを含んでよい。フィーチャのマスクパターンは、２つの異なる材料を含んでよく、２つの異なる材料は、不活性化工程又はエッチング工程において異なって反応してよい。２つの異なる材料は、異なるピッチを有する１つ又は複数のマスクを生成するために使用してよい。例えば、第１の材料は、シリコンを含んでよく、第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含んでよい。
【0065】
いくつかの実装形態では、フィーチャのマスクパターンの少なくともいくつかは、先細外形を有してよい。パターニング工程は、ある度合いの先細を有するマスク外形を生成してよい。いくつかの実装形態では、ブロック４１０内で実施されるエッチングは、先細外形をまっすぐにし、後続の堆積によって生じるあらゆるピンチオフ又は合併を低減し得る。いくつかの実装形態では、方法４００は、後続の堆積の前に先細外形を修正するように、先細外形を有するフィーチャのマスクパターンの少なくとも一部分を異方的にエッチングすることを更に含む。
【0066】
フィーチャのマスクパターンは、複数の形状構造体、スペーサ、又はフィーチャを含んでよく、それぞれが、フィーチャのマスクパターンの限界寸法（ＣＤ）に対応する幅を有する。いくつかの実装形態では、フィーチャのマスクパターンの形状構造体、スペーサ、又はフィーチャのそれぞれは、同じか又は実質的に同様である幅を有する。フィーチャのマスクパターンの幅又はＣＤに関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。したがって、フィーチャのマスクパターンのＣＤ又は空間ＣＤは、基板上に設けられるフィーチャのマスクパターンにわたり比較的一貫又は一定している。いくつかの実装形態では、１つ又は複数の孤立フィーチャと１つ又は複数の高密度フィーチャとの間のＣＤ又は空間ＣＤは、同じか又は実質的に同様であってよい。いくつかの実装形態では、フィーチャのマスクパターンの空間ＣＤは、約５ｎｍ以下である。
【0067】
第１の層をエッチングしてフィーチャのマスクパターンを形成した後、フィーチャのマスクパターンのＣＤは、典型的には、フィーチャのマスクパターンを使用して形成される複数の構造体のＣＤに等しいものではない。このことは、側方エッチングによるマスクの多面化、浸食、及び下部削り取りの影響に起因することがある。場合によっては、より高度の過剰エッチングを意図的に実施し、より小さいＣＤを犠牲にしてマスク開口エッチング方法のプロセス窓を増大させる。したがって、フィーチャのマスクパターンを使用して形成する複数の構造体のＣＤは、フィーチャのマスクパターンのＣＤよりも小さいことがある。
【0068】
不活性化技法は、エッチングによるＣＤ損失を最小化するため、マスク上に適用してよい。例えば、「フラッシュ」不活性化の形態のプラズマベースの不活性化、又はエッチング副産物再堆積は、側方エッチングによるマスクの多面化、浸食、及び下部削り取りの影響を最小化するために使用されている。しかし、プラズマベースの不活性化技法は、一般に、縦横比に左右され、より多くの不活性化材料が高密度フィーチャよりも孤立フィーチャ内に充填されることを意味する。プラズマベースの不活性化技法も材料により左右され、様々な材料の間でより多くの又はより少ない不活性化材料が充填されることを意味する。更に、酸素「フラッシュ」不活性化等のプラズマベースの不活性化技法は、酸化を通じて標的フィーチャ上の材料を消費し、ＣＤ損失を生じさせる。「フラッシュ」不活性化とは、酸素（Ｏ2）及び／又は窒素（Ｎ2）等のガスを衝突させ、解離ラジカルのプラズマを生成し、表面と反応させ、材料（例えば、酸化物又は窒化物）の不活性化層を表面上に形成することを指すことができる。不活性化技法は、一般に、側方エッチングによるマスクの多面化、浸食、及び下部削り取りの影響を最小化し得るが、ＣＤを制御又は微調整しない。言い換えれば、ＣＤ損失は、従来の不活性化技法を使用して制限し得るが、不活性化技法自体は、ＣＤを正確に調整するために適用されるものではない。
【0069】
方法４００のブロック４２０において、プラズマチャンバ内で、原子層堆積（ＡＬＤ）によって第１の不活性化層をフィーチャのマスクパターン上に堆積する。第１の不活性化層は、フィーチャのマスクパターンの幅を所望の幅まで増大させる厚さで堆積される。ブロック４２０におけるＡＬＤは、動作間における真空破壊を導入させずに、ブロック４１０におけるエッチングと同じプラズマチャンバ内で実施される。
【0070】
ＡＬＤは、逐次自己停止反応を使用して薄い材料層を堆積させる技法である。典型的には、ＡＬＤのサイクルは、基板表面に少なくとも１つの反応物を送出して吸着させ、次に、吸着した反応物を１つ又は複数の反応物と反応させて部分的な膜の層を生成する動作を含む。ＣＶＤ技法とは異なり、ＡＬＤ方法は、層ごとの単位で膜を堆積させる表面自己停止堆積反応を使用する。典型的なＡＬＤサイクルは、以下を含んでよい：（ｉ）前駆体材料を投入し、基板表面上に送出し、吸着させることと、（ｉｉ）チャンバから過剰な前駆体材料を除去し、自己停止単層を基板表面上に残すことと、（ｉｉｉ）反応物材料を送出し、吸着した前駆体材料と反応させることと、（ｉｖ）未反応の反応物材料を除去するか、又はチャンバから副産物を反応させること。投入ステップは、自己停止するように前駆体材料を吸着させてよく、活性部位が前駆体材料によって占められると、更なる前駆体材料は、基板表面上にほとんど又は全く吸着されない。反応物材料は、同様に、自己停止するように又は吸着を停止するように前駆体材料と反応してよい。除去ステップは、任意で実施してよく、過剰な前駆体材料、反応副産物、及び／又は未反応の反応物材料をチャンバから取り除き、これにより、ＡＬＤサイクルを完了させる。ＡＬＤを使用すると、高い縦横比のフィーチャの場合でさえ、高度に共形の膜に高ステップ・カバレッジを提供し得る。
【0071】
第１の不活性化層は、ＡＬＤによってフィーチャのマスクパターン上に共形に堆積し得る。第１の不活性化層を共形に堆積するＡＬＤ方法は、１回又は複数のサイクルにおいて行ってよく、各サイクルは、ある吸着制限量の不活性化材料をフィーチャのマスクパターン上に生成する。各サイクルは、投入ステップを含んでよく、制御量の前駆体材料を基板表面に送出し、自己制限様式で基板表面上に吸着させる。このことは、基板表面を飽和させる「浸漬」としても公知である。各サイクルは、投入ステップの後、変換ステップを更に含んでよく、反応物材料を前駆体材料と反応させるように基板表面上に提供し、ある吸着制限量の不活性化材料を形成させる。反応物材料は、反応ガスを含んでよく、ＲＦ電源は、プラズマチャンバ内で反応ガスのプラズマを生成する。反応ガスは、例えば、酸素含有ガス（例えば、Ｏ2）又は窒素含有ガス（例えば、Ｎ2若しくはＮＨ3）を含んでよい。ラジカル及び他の荷電種の反応ガスは、前駆体材料と反応し、前駆体材料を吸着制限量の不活性化材料に変換する。いくつかの実装形態では、反応ガスは、約０．５秒から約５秒の間等、比較的短い時間量でＲＦ電力の送出に露出され、プラズマを生成し、前駆体材料を変換する。このことは、基板表面上で、比較的短い時間量で送出されるＲＦ電力からプラズマを使用して前駆体材料を変換する「フラッシュ」動作として公知である。いくつかの実装形態では、除去ステップは、過剰な前駆体材料、反応副産物及び／又は未反応の反応物材料をプラズマチャンバから取り除き、サイクルを完了させてよい。いくつかの実装形態では、投入ステップ及び変換ステップは、第１の不活性化層の所望の厚さが堆積されるまで繰り返してよい。
【0072】
第１の不活性化層は、例えば、酸化物（例えば、ＳｉＯx）又は窒化物（例えばＳｉxＮy）を含んでよい。第１の不活性化層は、ブロック４３０で説明したエッチング工程等の後続のエッチング工程の間、フィーチャのマスクパターンの側壁を含め、フィーチャのマスクパターンを保護するように働く。
【0073】
第１の不活性化層は、ＡＬＤによって共形に堆積され、８５％超、９０％超又は９５％超のステップ・カバレッジ等、高いステップ・カバレッジを有してよい。第１の不活性化層の高い共形性により、フィーチャのマスクパターンの表面及び側壁に沿って比較的均一な厚さの第１の不活性化層をもたらす。いくつかの実装形態では、第１の不活性化層の厚さは、約０．１ｎｍから約５ｎｍの間、又は約０．５ｎｍから約３ｎｍの間であってよい。第１の不活性化層の厚さは、フィーチャのマスクパターンの幅を所望の厚さまで線形関係に増大させることができ、所望の幅は、次に形成される複数の構造体の所望のＣＤに対応する。したがって、フィーチャのマスクパターンのＣＤは、第１の不活性化層の厚さによって制御してよい。いくつかの実装形態では、ブロック４１０におけるエッチングによるあらゆるＣＤ損失は、堆積した第１の不活性化層の厚さによって回復させてよい。いくつかの実装形態では、ＣＤは、ブロック４２０で微調整され、フィーチャのマスクパターンのＣＤを制御し、これにより、次に形成される複数の構造体又はフィーチャのＣＤを制御することができる。ＣＤ制御又は回復に関連するＣＤは、作製する半導体デバイスの用途によって決めてよい。エッチングの後、残りの材料のＣＤは、関連するＣＤである場合があり、場合によっては、パターニング及びゲート・エッチング後のゲート又はトランジスタのサイズ等である。又は除去材料のＣＤ（例えば、空間ＣＤ）は、関連するＣＤであってよく、場合によっては、空間の場合、エッチングの後、トレンチ又は穴が開けられ、トレンチ又は穴は、その後、充填しても、しなくてもよい。堆積した第１の不活性化層からのＣＤゲインは、縦横比及び材料とは無関係であってよい。更に、ＣＤは、後続のエッチング性能に影響を与えずに、ブロック４２０で調整してよい。言い換えれば、ＣＤは、孤立フィーチャと高密度フィーチャとの間のＣＤローディングに対する影響が最小又は無視できる状態、及び孤立フィーチャと高密度フィーチャとの間の深さローディングに対する影響が最小又は無視できる状態で調整し得る。
【0074】
方法４００のブロック４３０において、所望の幅を有する複数の構造体を形成するため、プラズマチャンバ内で基板の第２の層をエッチングする。ブロック４３０におけるエッチングは、動作間における真空破壊を導入させずに、ブロック４１０におけるエッチング及びブロック４２０におけるＡＬＤと同じプラズマチャンバ内で実施される。
【0075】
第２の層は、基板の様々な形状フィーチャをパターニングする標的層であってよく、そのような形状フィーチャは、複数の構造体に対応するか、又は複数の構造体によって画定してよい。形状フィーチャは、例えば、相互接続線、接点、トレンチ、凹部、空間、穴等を含んでよい。複数の構造体は、フィーチャのマスクパターンを使用して画定してよく、複数の構造体のＣＤは、フィーチャのマスクパターンのＣＤと同じか又は実質的に同様である。フィーチャのマスクパターンと複数の構造体との間のＣＤの差に関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。いくつかの実装形態では、複数の構造体のＣＤは、約２０ｎｍ以下、約１５ｎｍ以下、又は約１０ｎｍ以下であってよい。説明したＣＤは、フィーチャのマスクパターンによって画定される複数の構造体のＣＤを指すが、関連するＣＤは、フィーチャのマスクパターンによって画定されるトレンチ、凹部、空間及び穴等の複数の形状フィーチャの空間ＣＤであってよいことは理解されよう。
【0076】
プラズマチャンバ内で実施されるエッチングは、第２の層を通じて異方的にエッチングし、第２の層内にフィーチャを形成してよい。エッチングは、第１の層及び第１の不活性化層の材料にわたる第２の層の材料のエッチングに選択的であってよい。このようにして、ブロック４３０で実施されるエッチングは、フィーチャのマスクパターンをエッチングせずに、層を選択的にエッチングする。いくつかの実装形態では、エッチングは、第２の層を通じて第１の深さまで拡張してよく、第１の深さは、最終深さよりも小さい。例えば、第１の深さは、最終深さの２０％、３０％、４０％、５０％、６０％等、最終深さのあらゆる適切な割合であってよい。したがって、多重エッチングは、最終深さに到達するように実施してよい。
【0077】
いくつかの実装形態では、プラズマチャンバ内でのＡＬＤ及びエッチングの動作は、最終深さが達成されるまで繰り返される。最終深さは、第２の層を通じて部分的に拡張するか、又は第２の層を通じて完全に拡張してよい。いくつかの実装形態では、最終深さは、第３の層、第４の層等、更なる下にある層を通じて拡張してよい。繰り返されるエッチング動作は、第２の層、第２の層の下にある又は第３の層を通じてエッチングしてよい。いくつかの実装形態では、プラズマチャンバ内でのＡＬＤ及びエッチングの動作は、多重パターニング工程において繰り返される。例えば、エッチング動作後の各ＡＬＤ動作は、第２の不活性化層、第３の不活性化層等の更なる不活性化層を共形に堆積し、基板フィーチャのＣＤを更に調整又は低減してよい。また、ＡＬＤ動作後の各エッチング動作は、第２の層、又は第３の層、第４の層、第５の層等の下にある層を通じてエッチングしてよい。いくつかの実装形態では、方法４００は、プラズマチャンバにおいて、ＡＬＤによって複数の基板上に第２の不活性化層を堆積することを更に含み、第２の不活性化層は、所望のＣＤゲインに対応する厚さで堆積される。方法４００は、基板の第２の層又は第３の層をエッチングし、所望のＣＤを有する複数のフィーチャ（例えば、トレンチ）を形成することを更に含んでよい。この種類の多重パターニング方式は、エッチング－堆積－エッチング動作との間の基板搬送を伴わずに、限界寸法の縮小を制御する様式で可能にし得る。
【0078】
第１の不活性化層は、ブロック４３０におけるエッチングからフィーチャのマスクパターンを保護する。フィーチャのマスクパターンの側壁及び表面は、縦横比及び材料とは無関係に、最小のＣＤ損失で保護される。更に、フィーチャのマスクパターンの側壁及び表面は、異なる材料と縦横比との間のＣＤローディングが最小であり、異なる材料と縦横比との間の外形ローディングが最小であり、異なる材料と縦横比との間の深さローディングが最小である状態で保護される。
【0079】
いくつかの実装形態では、ブロック４２０でのプラズマチャンバにおけるＡＬＤによる堆積動作及びブロック４３０でのプラズマチャンバにおける第２の層のエッチング動作は、方法４００内で繰り返される。フィーチャのマスクパターンが、孤立フィーチャ及び高密度フィーチャを含む場合、ＡＬＤによる堆積動作及び第２の層のエッチング動作を繰り返した後、ＣＤゲインは、同じであるか又は実質的に同様である。フィーチャのマスクパターンが、異なる材料を含む場合、ＡＬＤによる堆積動作及び第２の層のエッチング動作を繰り返した後、ＣＤゲインは、同じであるか又は実質的に同様である。
【0080】
図５Ａ～図５Ｃは、プラズマチャンバにおいて従来の堆積方法を使用して堆積及びエッチングを受ける、孤立基板フィーチャ及び高密度基板フィーチャの概略図である。図６Ａ～図６Ｃは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、孤立基板フィーチャ及び高密度基板フィーチャの概略図である。従来のエッチング－堆積－エッチング方法に対する、原位置でのＡＬＤエッチング－堆積－エッチング方法における孤立フィーチャと高密度フィーチャとの間の比較は、孤立フィーチャ及び高密度フィーチャにおけるＣＤバイアス及びＣＤゲインの影響を明らかにしている。
【0081】
図５Ａは、基板５０２及びフィーチャのマスクパターン５０４ａ、５０４ｂを含む一部作製デバイス構造体５１０を示す。フィーチャのマスクパターン５０４ａ、５０４ｂは、プラズマチャンバにおけるエッチングの後にパターニングし、画定してよい。フィーチャのマスクパターン５０４ａ、５０４ｂは、基板５０２の高密度フィーチャ領域における高密度フィーチャ５０４ａと基板５０２の孤立フィーチャ領域における孤立フィーチャ５０４ｂとの間で区別してよく、高密度フィーチャ５０４ａは、孤立フィーチャ５０４ｂよりも大きなフィーチャ密度を有する。高密度フィーチャ領域内の高密度フィーチャ５０４ａは、孤立フィーチャ領域内の孤立フィーチャ５０４ｂよりも高い縦横比を有する間隙を画定してよい。フィーチャのマスクパターン５０４ａ、５０４ｂは、図５Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0082】
図５Ｂは、基板５０２、フィーチャのマスクパターン５０４ａ、５０４ｂ及びフィーチャのマスクパターン５０４ａ、５０４ｂの上に堆積した第１の不活性化層５０６を含む一部作製デバイス構造体５２０を示す。第１の不活性化層５０６は、プラズマチャンバにおいて、ＣＶＤ又はＰＥＣＶＤ等の従来の堆積方法を使用して堆積してよい。代替的に、第１の不活性化層５０６は、プラズマベースの「フラッシュ」不活性化技法を使用して堆積してよく、フィーチャのマスクパターン５０４ａ、５０４ｂの一部は、酸化又は窒化を通じて消費してよい。図５Ｂに示すように、第１の不活性化層５０６の厚さは、孤立フィーチャ領域内の孤立フィーチャ５０４ｂ上で、高密度フィーチャ領域内の高密度フィーチャ５０４ａ上よりも大きい。孤立フィーチャ５０４ｂは、高密度フィーチャ５０４ａよりも多くの堆積を受ける。したがって、ＣＤゲインは、高密度フィーチャ領域内よりも、孤立フィーチャ領域内で多い。一部作製デバイス構造体５２０は、プラズマチャンバにおいて従来の堆積方法を使用して堆積した後のデバイス構造体５１０を表す。
【0083】
図５Ｃは、基板５０２、フィーチャのマスクパターン５０４ａ、５０４ｂ及びフィーチャのマスクパターン５０４ａ、５０４ｂの上に堆積した第１の不活性化層５０６、及び基板５０２内の複数のフィーチャ５０８を含む一部作製デバイス構造体５３０を示す。複数のフィーチャ５０８は、プラズマチャンバにおけるエッチング方法の後に形成してよい。エッチング方法は、基板５０２内の材料の層を所望の深さまで異方的にエッチングしてよい。複数のフィーチャ５０８は、フィーチャのマスクパターン５０４ａ、５０４ｂの下にある複数のフィーチャ５０９によって画定してよい。フィーチャ５０８の縦横比は、基板５０２の孤立フィーチャ領域内よりも、高密度フィーチャ領域内で高いことがある。図５Ｃに示すように、孤立フィーチャ領域内のＣＤバイアス又はＣＤローディングは、高密度フィーチャ領域内のＣＤバイアス又はＣＤローディングよりも大きい。プラズマチャンバにおいて従来の堆積方法を加えると、正確な制御は、縦横比に左右されて堆積が非均一であるために、可能ではない。一部作製デバイス構造体５３０は、プラズマチャンバにおいてエッチングした後のデバイス構造体５２０を表す。
【0084】
図６Ａは、基板６０２及びフィーチャのマスクパターン６０４ａ、６０４ｂを含む一部作製デバイス構造体６１０を示す。フィーチャのマスクパターン６０４ａ、６０４ｂは、プラズマチャンバにおけるエッチングの後にパターニングし、画定してよい。フィーチャのマスクパターン６０４ａ、６０４ｂは、基板６０２の高密度フィーチャ領域における高密度フィーチャ６０４ａと基板６０２の孤立フィーチャ領域における孤立フィーチャ６０４ｂとの間で区別してよく、高密度フィーチャ６０４ａは、孤立フィーチャ６０４ｂよりも大きなフィーチャ密度を有する。高密度フィーチャ領域内の高密度フィーチャ６０４ａは、孤立フィーチャ領域内の孤立フィーチャ６０４ｂよりも高い縦横比を有する間隙を画定することがある。フィーチャのマスクパターン６０４ａ、６０４ｂは、図６Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0085】
図６Ｂは、基板６０２、フィーチャのマスクパターン６０４ａ、６０４ｂ及びフィーチャのマスクパターン６０４ａ、６０４ｂの上に共形に堆積した第１の不活性化層６０６を含む一部作製デバイス構造体６２０を示す。第１の不活性化層６０６は、上記した原位置でのＡＬＤ方法を使用して堆積してよい。図６Ｂに示すように、第１の不活性化層６０６の厚さは、孤立フィーチャ領域内の孤立フィーチャ６０４ｂ上、及び高密度フィーチャ領域内の高密度フィーチャ６０４ａ上で比較的均一である。第１の不活性化層６０６の厚さは、制御し、フィーチャのマスクパターン６０４ａ、６０４ｂのＣＤを回復又は調整し得る。このようにして、後続のエッチングによって形成されるフィーチャのＣＤは、正確に調整し得る。図６Ｂに示すように、高密度フィーチャ領域内の高密度フィーチャ６０４ａと孤立フィーチャ領域内の孤立フィーチャ６０４ｂの間のＣＤゲインは、同じであるか又は実質的に同様である。原位置ＡＬＤを使用する高密度フィーチャ６０４ａと孤立フィーチャ６０４ｂとの間のＣＤゲイン又はＣＤバイアスに関し、「実質的に同様」とは、本開示全体を通して、述べた値の０．５ｎｍ以内の値を指す。一部作製デバイス構造体６２０は、プラズマチャンバにおいて原位置ＡＬＤ方法を使用して堆積した後のデバイス構造体６１０を表す。
【0086】
図６Ｃは、基板６０２、フィーチャのマスクパターン６０４ａ、６０４ｂ及びフィーチャのマスクパターン６０４ａ、６０４ｂの上に共形に堆積した第１の不活性化層６０６、及び基板６０２内の複数のフィーチャ６０８を含む一部作製デバイス構造体６３０を示す。複数のフィーチャ６０８は、プラズマチャンバにおけるエッチング方法の後に形成してよい。エッチング方法は、基板６０２内の材料の層を所望の厚さまで異方的にエッチングしてよい。複数のフィーチャ６０８は、フィーチャのマスクパターン６０４ａ、６０４ｂの下にある複数のフィーチャ６０９によって画定してよい。フィーチャ６０８の縦横比は、基板６０２の孤立フィーチャ領域内よりも、高密度フィーチャ領域内で高いことがある。図６Ｃに示すように、高密度フィーチャ領域と孤立フィーチャ領域との間のＣＤバイアス又はＣＤローディングは、同じであるか又は実質的に同様である。プラズマチャンバにおいて原位置でのＡＬＤを施すと、正確なＣＤ制御は、堆積の非均一さが縦横比とは無関係であるために、可能である。一部作製デバイス構造体６３０は、プラズマチャンバにおいてエッチングした後のデバイス構造体６２０を表す。
【0087】
図７Ａ～図７Ｃは、プラズマチャンバにおいて従来の堆積方法を使用して堆積及びエッチングを受ける、様々な材料の基板フィーチャの概略図である。図８Ａ～図８Ｃは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、基板フィーチャの概略図である。従来のエッチング－堆積－エッチング方法に対する、原位置でのＡＬＤエッチング－堆積－エッチング方法における異なる材料から作製したフィーチャの間の比較は、異なる材料から作製したフィーチャにおけるＣＤバイアス及びＣＤゲインの影響を明らかにしている。
【0088】
図７Ａは、基板７０２及びフィーチャのマスクパターン７０４ａ、７０４ｂを含む一部作製デバイス構造体７１０を示す。フィーチャのマスクパターン７０４ａ、７０４ｂは、プラズマチャンバにおけるエッチングの後にパターニングし、画定してよい。フィーチャのマスクパターン７０４ａ、７０４ｂは、第１の材料を有する第１のフィーチャ７０４ａ及び第２の材料を有する第２のフィーチャ７０４ｂを含んでよく、第２の材料は、第１の材料とは異なる。例として、第１の材料は、シリコンを含み、第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含んでよい。別の例として、第１の材料は、酸化物を含み、第２の材料は、炭素を含んでよい。いくつかの実装形態では、フィーチャのマスクパターン７０４ａ、７０４ｂ等のマスクは、異なる材料を使用すると、異なるピッチをもたらし得る。したがって、第１のフィーチャ７０４ａは、第１のピッチを有し、第２のフィーチャ７０４ｂは、第２のピッチを有することがあり、第２のピッチは、第１のピッチよりも大きい。フィーチャのマスクパターン７０４ａ、７０４ｂは、図７Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0089】
図７Ｂは、基板７０２、フィーチャのマスクパターン７０４ａ、７０４ｂ、及び第１のフィーチャ７０４ａ上の第１の不活性化層７０６ａ及び第２のフィーチャ７０４ｂ上の第２の不活性化層７０６ｂを含む一部作製デバイス構造体７２０を示す。第１の不活性化層７０６ａ及び第２の不活性化層７０６ｂは、プラズマチャンバにおいて、従来のプラズマベースの「フラッシュ」不活性化方法を使用して形成してよい。従来のプラズマベースの「フラッシュ」不活性化方法は、基板７０２の表面、第１のフィーチャ７０４ａ及び第２のフィーチャ７０４ｂを、Ｏ2又はＮ2等のガスの解離ラジカルのプラズマに露出し、基板７０２の表面、第１のフィーチャ７０４ａ及び第２のフィーチャ７０４ｂを不活性化材料（例えば、酸化物又は窒化物）に変換する。異なる材料は、従来のプラズマベースの「フラッシュ」不活性化方法とは異なって反応することがあり、異なる材料間の不活性化に様々な度合いをもたらす。図７Ｂに示すように、第２の不活性化層７０６ｂの厚さは、第１の不活性化層７０６ａの厚さよりも大きい。このことは、第２の材料が、第１の材料よりも厚い不活性化材料に変換した結果であり得る。いくつかの実装形態では、第２の材料は、従来のプラズマベースの「フラッシュ」不活性化方法によって第１の材料よりも消費される。したがって、ＣＤゲインは、第１のフィーチャ７０４ａ内よりも、第２のフィーチャ７０４ｂ内で多い。一部作製デバイス構造体７２０は、プラズマチャンバにおいて不活性化後のデバイス構造体７１０を表す。
【0090】
図７Ｃは、基板７０２、フィーチャのマスクパターン７０４ａ、７０４ｂ、第１のフィーチャ７０４ａ上の第１の不活性化層７０６ａ及び第２のフィーチャ７０４ｂ上の第２の不活性化層７０６ｂ、及び基板７０２内の複数のフィーチャ７０８を含む一部作製デバイス構造体７３０を示す。複数のフィーチャ７０８は、プラズマチャンバにおけるエッチング方法の後に形成してよい。エッチング方法は、基板７０２内の材料の層を所望の厚さまで異方的にエッチングしてよい。複数のフィーチャ５０８は、フィーチャのマスクパターン７０４ａ、７０４ｂの下にある複数のフィーチャ７０９によって画定してよい。第１のフィーチャ７０４ａ上の第１の不活性化層７０６ａの厚さは、第２のフィーチャ７０４ｂ上の第２の不活性化層７０６ｂの厚さとは異なる。それだけでなく、第１のフィーチャ７０４ａの耐エッチング性は、第２のフィーチャ７０４ｂ上の第２の不活性化層７０６ｂの耐エッチング性とは異なる。図７Ｃに示すように、第２のフィーチャ７０４ｂにおけるＣＤバイアス又はＣＤローディングは、第１のフィーチャ７０４ａにおけるＣＤバイアス又はＣＤローディングよりも大きい。プラズマチャンバにおいて従来のプラズマベースの「フラッシュ」不活性化方法を加えると、正確なＣＤ制御は、不活性化の非均一さが材料に左右されるために、可能ではない。一部作製デバイス構造体７３０は、プラズマチャンバにおいてエッチングした後のデバイス構造体７２０を表す。
【0091】
図８Ａは、基板８０２及びフィーチャのマスクパターン８０４ａ、８０４ｂを含む一部作製デバイス構造体８１０を示す。フィーチャのマスクパターン８０４ａ、８０４ｂは、プラズマチャンバにおけるエッチングの後にパターニングし、画定してよい。フィーチャのマスクパターン８０４ａ、８０４ｂは、第１の材料を有する第１のフィーチャ８０４ａ及び第２の材料を有する第２のフィーチャ８０４ｂを含んでよく、第２の材料は、第１の材料とは異なる。例として、第１の材料は、シリコンを含み、第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含んでよい。別の例として、第１の材料は、酸化物を含み、第２の材料は、炭素を含んでよい。いくつかの実装形態では、フィーチャのマスクパターン８０４ａ、８０４ｂ等のマスクは、異なる材料を使用すると、異なるピッチをもたらし得る。したがって、第１のフィーチャ８０４ａは、第１のピッチを有し、第２のフィーチャ８０４ｂは、第２のピッチを有することがあり、第２のピッチは、第１のピッチよりも大きい。フィーチャのマスクパターン８０４ａ、８０４ｂは、図８Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0092】
図８Ｂは、基板８０２、フィーチャのマスクパターン８０４ａ、８０４ｂ及びフィーチャのマスクパターン８０４ａ、８０４ｂの上に共形に堆積した第１の不活性化層８０６を含む一部作製デバイス構造体８２０を示す。第１の不活性化層８０６は、上記した原位置でのＡＬＤ方法を使用して堆積してよい。図８Ｂに示すように、第１の不活性化層８０６の厚さは、第１のフィーチャ８０４ａ及び第２のフィーチャ８０４ｂ上で比較的均一である。第１の不活性化層８０６の厚さは、制御し、フィーチャのマスクパターン８０４ａ、８０４ｂのＣＤを回復又は調整し得る。このようにして、後続のエッチングによって形成されるフィーチャのＣＤは、正確に調整し得る。図８Ｂに示すように、ＣＤゲインは、第１の材料から作製され、第１のピッチを有する第１のフィーチャ８０４ａと、第２の材料から作製され、第２のピッチを有する第２のフィーチャ８０４ｂとの間で同じであるか又は実質的に同様である。原位置ＡＬＤを使用する第１のフィーチャ８０４ａと第２のフィーチャ８０４ｂとの間のＣＤゲイン又はＣＤバイアスに関し、「実質的に同様」とは、本開示全体を通して、述べた値の０．５ｎｍ以内の値を指す。一部作製デバイス構造体８２０は、プラズマチャンバにおいて原位置ＡＬＤ方法を使用して堆積した後のデバイス構造体８１０を表す。
【0093】
図８Ｃは、基板８０２、フィーチャのマスクパターン８０４ａ、８０４ｂ及びフィーチャのマスクパターン８０４ａ、８０４ｂの上に共形に堆積した第１の不活性化層８０６、及び基板８０２内の複数のフィーチャ８０８を含む一部作製デバイス構造体８３０を示す。複数のフィーチャ８０８は、プラズマチャンバにおけるエッチング方法の後に形成してよい。エッチング方法は、基板８０２内の材料の層を所望の厚さまで異方的にエッチングしてよい。複数のフィーチャ８０８は、フィーチャのマスクパターン８０４ａ、８０４ｂの下にある複数のフィーチャ８０９によって画定してよい。従来のプラズマベースの「フラッシュ」不活性化方法による酸化又は窒化を介して第１のフィーチャ８０４ａ内の第１の材料の一部及び第２のフィーチャ８０４ｂ内の第２の材料の一部を変換するのではなく、原位置でのＡＬＤ方法は、自己制限様式で吸着した前駆体材料と反応する。第１のフィーチャ８０４ａ上の第１の不活性化層８０６の厚さ及び第２のフィーチャ８０４ｂ上の第２の不活性化層８０６の厚さは同じであるか又は実質的に同様である。更に、第１のフィーチャ８０４ａ上及び第２のフィーチャ８０４ｂ上の第１の不活性化層８０６の耐エッチング性は、同じである。というのは、原位置でのＡＬＤ方法は、異なる材料を変換しないで不活性化材料を形成するためである。図８Ｃに示すように、第１のフィーチャ８０４ａにおけるＣＤバイアス又はＣＤローディングは、第２のフィーチャ８０４ｂにおけるＣＤバイアス又はＣＤローディングは同じであるか又は実質的に同様である。プラズマチャンバにおいて原位置でのＡＬＤを施すと、正確なＣＤ制御は、堆積の非均一さが材料とは無関係であるために、可能である。一部作製デバイス構造体８３０は、プラズマチャンバにおいてエッチングした後のデバイス構造体８２０を表す。
【0094】
図９Ａ～図９Ｃは、個別のツールで堆積及びエッチングを受ける、先細基板フィーチャの概略図である。図１０Ａ～図１０Ｄは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、先細基板フィーチャの概略図である。図９Ａ～９Ｃにおける、個別のチャンバ又はツールで層をＡＬＤを介して堆積させるのではなく、上記した原位置でのＡＬＤは、エッチング－堆積－エッチング方法を循環させ、ＣＤを制御することができ、孤立フィーチャと高密度フィーチャとの間の深さローディングは最小である。
【0095】
図９Ａは、基板９０２及びフィーチャのマスクパターン９０４を含む一部作製デバイス構造体９１０を示す。フィーチャのマスクパターン９０４のフィーチャのそれぞれは、先細外形を有してよい。図９Ａにおいて、フィーチャのマスクパターン９０４の間の空間は、高密度フィーチャ領域の少なくとも一部分を画定してよく、フィーチャのマスクパターン９０４の左側の空間は、孤立フィーチャ領域の少なくとも一部分を画定してよい。したがって、フィーチャのマスクパターン９０４は、フィーチャの間で異なるピッチを有してよい。いくつかの実装形態では、フィーチャのマスクパターン９０４は、エッチング動作の後にパターニングし、画定してよい。いくつかの実装形態では、フィーチャのマスクパターン９０４は、ハード・マスクを含んでよい。フィーチャのマスクパターン９０４は、図９Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0096】
図９Ｂは、基板９０２、フィーチャのマスクパターン９０４、及びフィーチャのマスクパターン９０４の上に共形に堆積した層９０６を含む一部作製デバイス構造体９２０を示す。堆積した層９０６は、ＡＬＤ等の適切な堆積技法を使用して共形に堆積してよい。いくつかの実装形態では、層９０６は、不活性化層であってよい。不活性化層は、酸化物及び／又は窒化物を含み得る。層９０６は共形に堆積されるとはいえ、層９０６の厚さは、フィーチャのマスクパターン９０４の側壁及び表面に沿って均一ではないことがある。フィーチャ９０４の間の空間又はフィーチャのマスクパターン９０４の空間ＣＤは、比較的小さい又は狭いことがある。更に、層９０６の堆積により、特に、堆積をエッチング方法とは別個のチャンバ又はツールで実施した場合に、比較的厚い層をもたらすことがある。それ以外の場合、層９０６の堆積は、所望の厚さを達成する前、いくつかの搬送ステップ及び洗浄ステップを受け得る。図９Ｂに示すように、先細外形を有するフィーチャのマスクパターン９０４における狭い空間ＣＤと組み合わせた、厚い堆積層９０６は、層９０６の合併がもたらされる。層９０６の合併は、フィーチャ９０４間の高密度フィーチャ領域内で生じることがある。高密度フィーチャ領域におけるフィーチャ９０４の間のより厚い共形堆積及び狭い空間は、高密度フィーチャ領域内に「ピンチオフ」をもたらし、層９０６の厚さは、孤立フィーチャ領域内よりも、高密度フィーチャ領域内で大きい。例えば、フィーチャのマスクパターン９０４の空間ＣＤが５ｎｍ未満である場合、及び層９０６の厚さが３ｎｍであり、フィーチャのマスクパターン９０４上に共形に堆積される場合、図９Ｂに示すように、層９０６の「ピンチオフ」又は合併が高密度フィーチャ領域内に生じる。ＡＬＤを使用して堆積した場合でさえ、高密度フィーチャ領域内にＣＤバイアス又はＣＤローディングが依然として生じる場合がある。一部作製デバイス構造体９２０は、堆積チャンバ又はツールにおいてＡＬＤを使用して堆積した後のデバイス構造体９１０を表す。
【0097】
図９Ｃは、基板９０２、フィーチャのマスクパターン９０４、少なくとも部分的にフィーチャのマスクパターン９０４上の層９０６、並びに基板９０２の孤立フィーチャ領域内の第１の深さまで延在する第１のフィーチャ９０８ａと基板９０２の高密度フィーチャ領域内の第２の深さまで延在する第２のフィーチャ９０８ｂを含む一部作製デバイス構造体９３０を示す。フィーチャ９０８ａ、９０８ｂは、堆積チャンバとは別個のエッチングチャンバ又はプラズマチャンバにおけるエッチング方法又は「ブレークスルー」の後に形成してよい。「ブレークスルー」は、フィーチャ９０８ａ、９０８ｂを形成するため、基板９０２の少なくとも一部分を通る異方性エッチングである。フィーチャ９０８ａ、９０８ｂは、フィーチャのマスクパターン９０４の下にある複数のフィーチャ９０９によって画定してよい。層９０６の少なくとも一部は、エッチング後、フィーチャのマスクパターン９０４の側壁上に保持してよい。異方性エッチングにより、孤立フィーチャ領域における基板９０２の表面で、層９０６の部分をフィーチャ９０４の左側まで除去し、孤立フィーチャ領域内の基板９０２の部分を除去し、第１のフィーチャ９０８ａを形成してよい。異方性エッチングにより、高密度フィーチャ領域における基板９０２の表面で、フィーチャ９０４間の層９０６の部分を除去してよく、高密度フィーチャ領域内の基板９０２の部分を除去し、第２のフィーチャ９０８ｂを形成してもよい。第１のフィーチャ９０８ａは、孤立フィーチャ領域内で第１の深さまで延在し、第２のフィーチャ９０８ｂは、高密度フィーチャ領域内で第２の深さまで延在し、第１の深さは、第２の深さよりも大きい。高密度フィーチャ領域内の「ブレークスルー」は、より厚い量の層９０６を通じてエッチングするため、第２の深さは、第１の厚さよりも浅い。したがって、厚さローディングが孤立フィーチャ領域と高密度フィーチャ領域との間に生じる。一部作製デバイス構造体９３０は、プラズマチャンバ又はエッチングチャンバにおいてエッチングした後のデバイス構造体９２０を表す。
【0098】
図１０Ａは、基板１００２及びフィーチャのマスクパターン１００４を含む一部作製デバイス構造体１０１０を示す。フィーチャのマスクパターン１００４のフィーチャのそれぞれは、先細外形を有してよい。図１０Ａにおいて、フィーチャのマスクパターン１００４の間の空間は、高密度フィーチャ領域の少なくとも一部分を画定してよく、フィーチャのマスクパターン１００４の左側の空間は、孤立フィーチャ領域の少なくとも一部分を画定してよい。したがって、フィーチャのマスクパターン１００４は、フィーチャの間で異なるピッチを有してよい。いくつかの実装形態では、フィーチャのマスクパターン１００４は、エッチング動作の後にパターニングし、画定してよい。いくつかの実装形態では、フィーチャのマスクパターン１００４は、ハード・マスクを含んでよい。フィーチャのマスクパターン１００４は、図１０Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。
【0099】
図１０Ｂは、基板１００２及びフィーチャのマスクパターン１００４を含む一部作製デバイス構造体１０２０を示し、先細外形のフィーチャのマスクパターン１００４は、エッチングによって部分的に修正又はまっすぐにされている。エッチングに先立って、図１０Ｂに示すいくつかの実装形態では、エッチング動作を堆積の前に実施してよい。異方性エッチングは、フィーチャのマスクパターン１００４の縁部を除去し、マスク外形をまっすぐにし、後続の堆積のあらゆる「ピンチオフ」又は合併の可能性を低減し得る。異方性エッチングは、孤立フィーチャ領域及び高密度フィーチャ領域において、基板１００２の少なくとも一部分を除去してもよい。エッチング動作により、孤立フィーチャ領域内に第１の浅いフィーチャ１００８ａを形成し、高密度フィーチャ領域内に第２の浅いフィーチャ１００８ｂを形成し、浅いフィーチャ１００８ａ、１００８ｂのそれぞれの深さは、同じであるか又は実質的に同様である。浅いフィーチャ１００８ａ、１００８ｂの深さに関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。エッチング動作は、後続の堆積動作でも使用されるプラズマチャンバ内で実施してよい。一部作製デバイス構造体１０２０は、プラズマチャンバにおいてエッチングし、フィーチャのマスクパターン１００４を修正した後のデバイス構造体１０１０を表す。
【0100】
図１０Ｃは、基板１００２、外形をまっすぐにしたフィーチャのマスクパターン１００４、及びフィーチャのマスクパターン１００４の上に共形に堆積した層１００６を含む一部作製デバイス構造体１０３０を示す。堆積層１００６は、上記のように、プラズマチャンバ内で原位置でのＡＬＤを使用して共形に堆積してよい。いくつかの実装形態では、層１００６は、不活性化層であってよい。不活性化層は、酸化物及び／又は窒化物を含んでよい。層１００６の堆積により、特に、堆積をエッチング方法と同じチャンバで実施するため、比較的薄い層をもたらすことができる。例えば、層１００６は、約３ｎｍ以下、又は０．３ｎｍから約２ｎｍの間の厚さを有してよい。層１００６の所望の厚さは、異なるチャンバ又はツールの間を搬送する必要なく、プラズマチャンバ内で堆積－エッチング動作を逐次循環させることによって達成してよい。更に、フィーチャ１００４の間の空間又はフィーチャのマスクパターン１００４の空間ＣＤは、図１０Ｂにおける異方性エッチングの実施により広げてよい。図１０Ｃに示すように、層１００６の厚さは、フィーチャのマスクパターン１００４の側壁及び表面に沿って比較的均一である。層１００６は、フィーチャのマスクパターン１００４上での原位置でのＡＬＤの使用による、広げたＣＤ空間、まっすぐにしたマスク外形及び薄く堆積した層１００６に一部起因する、高密度フィーチャ領域における「ピンチオフ」及び合併を回避する。ＡＬＤ堆積ステップ及び異方性エッチング・ステップは、サイクルで繰り返し、ピンチオフ又は深さローディングを伴わずに最終ＣＤ標的に到達させ得る。ＣＤバイアス又はＣＤローディングは、高密度フィーチャ領域及び孤立フィーチャ領域内において同じであるか又は実質的に同様である。高密度フィーチャ及び孤立フィーチャにおける層１００６のＣＤバイアスに関し、「実質的に同様」とは、本開示全体を通して、述べた値の０．３ｎｍ以内の値を指す。共形に堆積した層１００６の厚さは、基板１００２内に形成される後続のフィーチャのＣＤを制御するために使用してよい。一部作製デバイス構造体１０３０は、プラズマチャンバにおいてＡＬＤを使用して堆積した後のデバイス構造体１０２０を表す。
【0101】
図１０Ｄは、基板１００２、外形をまっすぐにしたフィーチャのマスクパターン１００４、フィーチャのマスクパターン１００４上に共形に堆積した層１００６、並びに基板１００２の孤立フィーチャ領域内の第１の深さまで延在する第１のフィーチャ１０１８ａ及び基板１００２の高密度フィーチャ領域内の第２の深さまで延在する第２のフィーチャ１０１８ｂを含む一部作製デバイス構造体１０４０を示す。フィーチャ１０１８ａ、１０１８ｂは、プラズマチャンバにおけるエッチング方法又は「ブレークスルー」の後に形成してよい。「ブレークスルー」は、フィーチャ１０１８ａ、１０１８ｂを形成するため、基板１００２の少なくとも一部分を通る異方性エッチングである。フィーチャ１０１８ａ、１０１８ｂは、フィーチャのマスクパターン１００４の下にある複数の構造体１００９によって画定してよい。層１００６の少なくとも一部は、エッチング後、フィーチャのマスクパターン１００４の側壁上に保持してよい。異方性エッチングは、高密度フィーチャ領域及び孤立フィーチャ領域において、基板１００２の部分を除去してよい。第１のフィーチャ１０１８ａは、孤立フィーチャ領域内で第１の深さまで延在し、第２のフィーチャ１０１８ｂは、高密度フィーチャ領域内で第２の深さまで延在し、第１の深さと第２の深さとの間の深さの変化は、同じであるか又は実質的に同様である。高密度フィーチャ領域及び孤立フィーチャ領域内のフィーチャ１０１８ａ、１０１８ｂとの間の深さの変化又は深さローディングに関し、「実質的に同様」とは、本開示全体を通して、述べた値のプラス又はマイナス５％の値を指す。図１０Ｄにおいて実施される異方性エッチングの後、フィーチャ１０１８ａ、１０１８ｂの所望のＣＤが達成されるまで、プラズマチャンバ内でＡＬＤ及びエッチング動作の更なるサイクルを繰り返してよい。このことにより、フィーチャ１０１８ａ、１０１８ｂのＣＤの微調整を可能にする。ＡＬＤ及びエッチング動作の更なるサイクルは、繰り返してよく、孤立フィーチャ領域と高密度フィーチャ領域との間の深さローディングは、最小である。一部作製デバイス構造体１０４０は、プラズマチャンバにおいてエッチングした後のデバイス構造体１０３０を表す。
【0102】
結び
上記の実施形態は、理解を明快にする目的である程度詳細に説明してきたが、特定の変更及び修正を添付の特許請求の範囲内で行ってよいことは明らかであろう。本実施形態の方法、システム及び装置を実施する多くの代替様式があることに留意されたい。したがって、本実施形態は、限定的ではなく、例示的とみなすべきであり、実施形態は、本明細書で示す詳細に限定すべきではない。本開示は以下の適用例としても実現できる。
［適用例１］
方法であって、
プラズマチャンバにおいて、フィーチャのマスクパターンを形成するため、基板の第１の層をエッチングすることであって、前記フィーチャのマスクパターンは、前記フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する、エッチングすることと、
前記プラズマチャンバにおいて、原子層堆積法（ＡＬＤ）によって前記フィーチャのマスクパターン上に第１の不活性化層を堆積することであって、前記第１の不活性化層は、前記フィーチャのマスクパターンの幅を所望の幅に増大させる厚さで堆積される、堆積することと、
前記プラズマチャンバにおいて、前記所望の幅を有する前記複数の構造体を形成するため、前記基板の第２の層をエッチングすることと
を含む方法。
［適用例２］
適用例１に記載の方法であって、前記フィーチャのマスクパターンは、孤立フィーチャ領域内の１つ又は複数の孤立フィーチャと、前記孤立フィーチャ領域よりも大きなフィーチャ密度を有する高密度フィーチャ領域内の１つ又は複数の高密度フィーチャとを含む、方法。
［適用例３］
適用例２に記載の方法であって、前記孤立フィーチャ領域内の前記１つ又は複数の孤立フィーチャと、前記高密度フィーチャ領域内の前記１つ又は複数の高密度フィーチャとの間の限界寸法（ＣＤ）ゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
［適用例４］
適用例２に記載の方法であって、前記孤立フィーチャと前記高密度フィーチャとの間の深さの変化は、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
［適用例５］
適用例２に記載の方法であって、
前記プラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと
を更に含み、前記孤立フィーチャ領域内の孤立フィーチャと前記高密度フィーチャ領域内の高密度フィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、方法。
［適用例６］
適用例２に記載の方法であって、前記１つ又は複数の孤立フィーチャと前記１つ又は複数の高密度フィーチャとの間の前記フィーチャのマスクパターンのＣＤは、前記第１の不活性化層を堆積する前、同じであるか又は実質的に同様である、方法。
［適用例７］
適用例１～６のいずれか一項に記載の方法であって、前記複数の構造体は、第１の縦横比を有する少なくとも１つの第１のフィーチャ、及び前記第１の縦横比とは異なる第２の縦横比を有する第２のフィーチャを画定し、前記第１のフィーチャと前記第２のフィーチャとの間のＣＤゲインは、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
［適用例８］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンは、第１の材料を有する１つ又は複数の第１のフィーチャ、及び前記第１の材料とは異なる第２の材料を有する１つ又は複数の第２のフィーチャを含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
［適用例９］
適用例８に記載の方法であって、
前記プラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと
を更に含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、方法。
［適用例１０］
適用例８に記載の方法であって、前記第１の材料は、シリコンを含み、前記第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含む、方法。
［適用例１１］
適用例１～６のいずれか一項に記載の方法であって、前記プラズマチャンバにおける前記第２の層に対するＡＬＤによる堆積動作及びエッチング動作は、動作の間に真空破壊を導入せずに実施される、方法。
［適用例１２］
適用例１～６のいずれか一項に記載の方法であって、前記所望の幅は、前記複数の構造体の所望の限界寸法に対応する、方法。
［適用例１３］
適用例１～６のいずれか一項に記載の方法であって、前記複数の基板の限界寸法は、約２０ｎｍ以下である、方法。
［適用例１４］
適用例１～６のいずれか一項に記載の方法であって、前記第１の不活性化層の厚さは、約０．５ｎｍから約３ｎｍの間である、方法。
［適用例１５］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンのフィーチャの１つ又は複数は、先細外形を有し、前記方法は、ＡＬＤによって前記第１の不活性化層を堆積する前、前記先細外形を修正するように、前記フィーチャのマスクパターンの少なくとも一部分を異方的にエッチングすることを更に含む、方法。
［適用例１６］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンの空間ＣＤは、約５ｎｍ以下である、方法。
［適用例１７］
適用例１～６のいずれか一項に記載の方法であって、
前記プラズマチャンバにおいて、前記基板の前記第２の層をエッチングした後、ＡＬＤによって前記複数の構造体上に第２の不活性化層を堆積すること
を更に含み、前記第２の不活性化層は、所望のＣＤゲインに対応する厚さで堆積される、方法。
［適用例１８］
適用例１～６のいずれか一項に記載の方法であって、前記第１の不活性化層は、シリコン酸化物（ＳｉＯ x ）を含む、方法。
［適用例１９］
適用例１～６のいずれか一項に記載の方法であって、前記基板の前記第２の層のエッチングは、最終所望深さよりも小さい深さに前記第２の層をエッチングすることである、方法。
［適用例２０］
適用例１～６のいずれか一項に記載の方法であって、ＡＬＤによる前記第１の不活性化層の堆積は、
前記プラズマチャンバに、前記フィーチャのマスクパターン上に吸着する前駆体を導入することと、
ある吸着制限量の前記第１の不活性化層を形成するため、プラズマにより前記前駆体を変換することと、
前記厚さの前記第１の不活性化層が前記フィーチャのマスクパターン上に堆積されるまで、前記前駆体の導入及び前記前駆体の変換の動作を繰り返すことと
を含む、方法。
上記の実施形態は、理解を明快にする目的である程度詳細に説明してきたが、特定の変更及び修正を添付の特許請求の範囲内で行ってよいことは明らかであろう。本実施形態の方法、システム及び装置を実施する多くの代替様式があることに留意されたい。したがって、本実施形態は、限定的ではなく、例示的とみなすべきであり、実施形態は、本明細書で示す詳細に限定すべきではない。本開示は以下の適用例としても実現できる。
［適用例１］
方法であって、
プラズマチャンバにおいて、フィーチャのマスクパターンを形成するため、基板の第１の層をエッチングすることであって、前記フィーチャのマスクパターンは、前記フィーチャのマスクパターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する、エッチングすることと、
前記プラズマチャンバにおいて、原子層堆積法（ＡＬＤ）によって前記フィーチャのマスクパターン上に第１の不活性化層を堆積することであって、前記第１の不活性化層は、前記フィーチャのマスクパターンの幅を所望の幅に増大させる厚さで堆積される、堆積することと、
前記プラズマチャンバにおいて、前記所望の幅を有する前記複数の構造体を形成するため、前記基板の第２の層をエッチングすることと
を含む方法。
［適用例２］
適用例１に記載の方法であって、前記フィーチャのマスクパターンは、孤立フィーチャ領域内の１つ又は複数の孤立フィーチャと、前記孤立フィーチャ領域よりも大きなフィーチャ密度を有する高密度フィーチャ領域内の１つ又は複数の高密度フィーチャとを含む、方法。
［適用例３］
適用例２に記載の方法であって、前記孤立フィーチャ領域内の前記１つ又は複数の孤立フィーチャと、前記高密度フィーチャ領域内の前記１つ又は複数の高密度フィーチャとの間の限界寸法（ＣＤ）ゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
［適用例４］
適用例２に記載の方法であって、前記孤立フィーチャと前記高密度フィーチャとの間の深さの変化は、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
［適用例５］
適用例２に記載の方法であって、
前記プラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと
を更に含み、前記孤立フィーチャ領域内の孤立フィーチャと前記高密度フィーチャ領域内の高密度フィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、方法。
［適用例６］
適用例２に記載の方法であって、前記１つ又は複数の孤立フィーチャと前記１つ又は複数の高密度フィーチャとの間の前記フィーチャのマスクパターンのＣＤは、前記第１の不活性化層を堆積する前、同じであるか又は実質的に同様である、方法。
［適用例７］
適用例１～６のいずれか一項に記載の方法であって、前記複数の構造体は、第１の縦横比を有する少なくとも１つの第１のフィーチャ、及び前記第１の縦横比とは異なる第２の縦横比を有する第２のフィーチャを画定し、前記第１のフィーチャと前記第２のフィーチャとの間のＣＤゲインは、前記基板の前記第２の層をエッチングした後、同じであるか又は実質的に同様である、方法。
［適用例８］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンは、第１の材料を有する１つ又は複数の第１のフィーチャ、及び前記第１の材料とは異なる第２の材料を有する１つ又は複数の第２のフィーチャを含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第１の不活性化層を堆積した後、同じであるか又は実質的に同様である、方法。
［適用例９］
適用例８に記載の方法であって、
前記プラズマチャンバにおいて前記第２の層をＡＬＤによって堆積し、エッチングする動作を繰り返すこと
を更に含み、前記１つ又は複数の第１のフィーチャと前記１つ又は複数の第２のフィーチャとの間のＣＤゲインは、前記第２の層に対するＡＬＤによる堆積及びエッチングの繰り返し動作の後、同じであるか又は実質的に同様である、方法。
［適用例１０］
適用例８に記載の方法であって、前記第１の材料は、シリコンを含み、前記第２の材料は、シリコン－ゲルマニウム又はゲルマニウムを含む、方法。
［適用例１１］
適用例１～６のいずれか一項に記載の方法であって、前記プラズマチャンバにおける前記第２の層に対するＡＬＤによる堆積動作及びエッチング動作は、動作の間に真空破壊を導入せずに実施される、方法。
［適用例１２］
適用例１～６のいずれか一項に記載の方法であって、前記所望の幅は、前記複数の構造体の所望の限界寸法に対応する、方法。
［適用例１３］
適用例１～６のいずれか一項に記載の方法であって、前記複数の基板の限界寸法は、約２０ｎｍ以下である、方法。
［適用例１４］
適用例１～６のいずれか一項に記載の方法であって、前記第１の不活性化層の厚さは、約０．５ｎｍから約３ｎｍの間である、方法。
［適用例１５］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンのフィーチャの１つ又は複数は、先細外形を有し、前記方法は、ＡＬＤによって前記第１の不活性化層を堆積する前、前記先細外形を修正するように、前記フィーチャのマスクパターンの少なくとも一部分を異方的にエッチングすることを更に含む、方法。
［適用例１６］
適用例１～６のいずれか一項に記載の方法であって、前記フィーチャのマスクパターンの空間ＣＤは、約５ｎｍ以下である、方法。
［適用例１７］
適用例１～６のいずれか一項に記載の方法であって、
前記プラズマチャンバにおいて、前記基板の前記第２の層をエッチングした後、ＡＬＤによって前記複数の構造体上に第２の不活性化層を堆積すること
を更に含み、前記第２の不活性化層は、所望のＣＤゲインに対応する厚さで堆積される、方法。
［適用例１８］
適用例１～６のいずれか一項に記載の方法であって、前記第１の不活性化層は、シリコン酸化物（ＳｉＯ x ）を含む、方法。
［適用例１９］
適用例１～６のいずれか一項に記載の方法であって、前記基板の前記第２の層のエッチングは、最終所望深さよりも小さい深さに前記第２の層をエッチングすることである、方法。
［適用例２０］
適用例１～６のいずれか一項に記載の方法であって、ＡＬＤによる前記第１の不活性化層の堆積は、
前記プラズマチャンバに、前記フィーチャのマスクパターン上に吸着する前駆体を導入することと、
ある吸着制限量の前記第１の不活性化層を形成するため、プラズマにより前記前駆体を変換することと、
前記厚さの前記第１の不活性化層が前記フィーチャのマスクパターン上に堆積されるまで、前記前駆体の導入及び前記前駆体の変換の動作を繰り返すことと
を含む、方法。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】