特許 7105324 空間光変調器のためのデータストリームを削減する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-13

(45)【発行日】2022-07-22

(54)【発明の名称】空間光変調器のためのデータストリームを削減する方法

(51)【国際特許分類】

   G03F 7/20 20060101AFI20220714BHJP

【ＦＩ】

G03F7/20 501

【請求項の数】 15

(21)【出願番号】P 2020573103

(86)(22)【出願日】2019-05-22

(65)【公表番号】

(43)【公表日】2021-10-28

(86)【国際出願番号】 US2019033482

(87)【国際公開番号】W WO2020005421

(87)【国際公開日】2020-01-02

【審査請求日】2021-03-17

(31)【優先権主張番号】16/024,062

(32)【優先日】2018-06-29

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林特許業務法人

(72)【発明者】

【氏名】ジョンソン， ジョセフ アール．

(72)【発明者】

【氏名】レイディグ， トーマス エル．

(72)【発明者】

【氏名】ベンチャー， クリストファー デニス

【審査官】田中 秀直

(56)【参考文献】

【文献】特開２０１２－０３２８２５（ＪＰ，Ａ）

【文献】特開２００９－１０９５５０（ＪＰ，Ａ）

【文献】登録実用新案第３２１１１４８（ＪＰ，Ｕ）

【文献】特表２０１７－５１７８８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０３Ｆ ７／２０

Ｈ０１Ｌ ２１／０２７

(57)【特許請求の範囲】

【請求項1】

基板をパターニングするための固体エミッタデバイスであって、
電圧を送達するように構成されたプログラムゲート、
前記プログラムゲートに電気的に接続された状態格納ノードであって、前記プログラムゲートによって送達された電圧を格納するように構成された状態格納ノード、
前記状態格納ノードに電気的に接続された駆動ゲートであって、前記状態格納ノードが、前記プログラムゲートによって前記状態格納ノードに送達された電圧を格納しているときに、アクティブ化される駆動ゲート、
前記駆動ゲートに電気的に接続された少なくとも２本の電力線、および
少なくとも第１のサブピクセルと第２のサブピクセルとを含むピクセルであって、前記第１のサブピクセルおよび前記第２のサブピクセルはそれぞれ前記駆動ゲートに電気的に接続されている、ピクセル、
を備え、
アクティブ化された前記駆動ゲートは、第１の電力線から前記駆動ゲートに第１の電気パルスが送達されると、前記第１の電気パルスを前記第１のサブピクセルに伝達して前記第１のサブピクセルを点灯させるように構成されており、点灯された前記第１のサブピクセルからの光が、前記基板上の１つの位置に投射され、
アクティブ化された前記駆動ゲートは、第２の電力線から前記駆動ゲートに第２の電気パルスが送達されると、前記第２の電気パルスを前記第２のサブピクセルに伝達して前記第２のサブピクセルを点灯させるように構成されており、点灯された前記第２のサブピクセルからの光が、前記基板上の前記１つの位置に投射される、固体エミッタデバイス。

【請求項2】

前記基板が、前記第１のサブピクセルおよび前記第２のサブピクセルに対してある速度で移動するように構成されている、請求項１に記載のデバイス。

【請求項3】

前記第１のサブピクセルが、前記第２のサブピクセルから第１の距離だけ離れている、請求項２に記載のデバイス。

【請求項4】

前記第１の電気パルスの送達と前記第２の電気パルスの送達が、時間遅延によって隔てられている、請求項３に記載のデバイス。

【請求項5】

前記時間遅延が、前記第１の距離を前記基板の前記速度で割ったものに等しい、請求項４に記載のデバイス。

【請求項6】

前記プログラムゲートが、固体プログラミングデバイスと通信しており、
前記固体プログラミングデバイスが、前記プログラムゲートに電圧を送達するかどうかを決定するように構成されている、請求項１に記載のデバイス。

【請求項7】

複数の固体エミッタデバイスを含む、基板をパターニングするための固体エミッタアレイであって、各固体エミッタデバイスが、
電圧を送達するように構成されたプログラムゲート、
前記プログラムゲートに電気的に接続された状態格納ノードであって、前記プログラムゲートによって送達された電圧を格納するように構成された状態格納ノード、
前記状態格納ノードに電気的に接続された駆動ゲートであって、前記状態格納ノードが、前記プログラムゲートによって前記状態格納ノードに送達された電圧を格納しているときに、アクティブ化される駆動ゲート、
前記駆動ゲートに電気的に接続された少なくとも２本の電力線、および
少なくとも第１のサブピクセルと第２のサブピクセルとを含むピクセルであって、前記第１のサブピクセルおよび前記第２のサブピクセルはそれぞれ前記駆動ゲートに電気的に接続されている、ピクセル、
を備え、
アクティブ化された前記駆動ゲートは、第１の電力線から前記駆動ゲートに第１の電気パルスが送達されると、前記第１の電気パルスを前記第１のサブピクセルに伝達して前記第１のサブピクセルを点灯させるように構成されており、点灯された前記第１のサブピクセルからの光が、前記基板上の１つの位置に投射され、
アクティブ化された前記駆動ゲートは、第２の電力線から前記駆動ゲートに第２の電気パルスが送達されると、前記第２の電気パルスを前記第２のサブピクセルに伝達して前記第２のサブピクセルを点灯させるように構成されており、点灯された前記第２のサブピクセルからの光が、前記基板上の前記１つの位置に投射される、固体エミッタアレイ。

【請求項8】

前記複数の固体エミッタデバイスが、行と列で構成されている、請求項７に記載のアレイ。

【請求項9】

前記基板が、前記アレイに対してある速度で移動するように構成されている、請求項８に記載のアレイ。

【請求項10】

前記第１のサブピクセルの各々が、前記第２のサブピクセルの各々から第１の距離だけ離れている、請求項９に記載のアレイ。

【請求項11】

前記第１の電気パルスの送達と前記第２の電気パルスの送達が、時間遅延によって隔てられている、請求項１０に記載のアレイ。

【請求項12】

前記時間遅延が、前記第１の距離を前記基板の前記速度で割ったものに等しい、請求項１１に記載のアレイ。

【請求項13】

前記アレイが、固体プログラミングデバイスと通信しており、
前記固体プログラミングデバイスが、前記プログラムゲートに電圧を送達するかどうかを決定するように構成されている、請求項７に記載のアレイ。

【請求項14】

固体エミッタデバイスを使用して基板をパターニングするための方法であって、前記基板が、ある速度で前記固体エミッタデバイスを通り過ぎるように構成されており、
状態格納ノードに接続されたプログラムゲートに電圧を伝達すること、
前記プログラムゲートから前記状態格納ノードに前記電圧を伝達すること、
前記状態格納ノードに前記電圧を格納することであって、そのような格納が駆動ゲートをアクティブ化する、前記電圧を格納すること、
第１の電気パルスを第１の電力線から前記駆動ゲートに伝達することであって、アクティブ化された前記駆動ゲートへの前記第１の電気パルスの伝達により、前記第１の電気パルスが前記駆動ゲートを通過し、第１のサブピクセルを点灯させる、第１の電気パルスを伝達すること、
点灯された前記第１のサブピクセルからの光を、前記基板上の１つの位置に投射すること、
第２の電気パルスを第２の電力線から前記駆動ゲートに伝達することであって、アクティブ化された前記駆動ゲートへの前記第２の電気パルスの伝達により、前記第２の電気パルスが前記駆動ゲートを通過し、第２のサブピクセルを点灯させる、第２の電気パルスを伝達すること、および
点灯された前記第２のサブピクセルからの光を、前記基板上の前記１つの位置に投射すること、
を含む方法。

【請求項15】

時間遅延が、前記第１の電気パルスの送達を前記第２の電気パルスから隔て、前記時間遅延が、前記第１のサブピクセルと前記第２のサブピクセルとの間の距離を前記速度で割ったものに等しい、請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本開示の実施形態は、一般に、１つ以上の基板を処理するための装置、システム、および方法に関し、より具体的には、フォトリソグラフィプロセスを実行するための装置、システム、および方法に関する。

【背景技術】

【0002】

［０００２］フォトリソグラフィは、半導体デバイスや、液晶ディスプレイ（ＬＣＤ）などのディスプレイデバイスの製造に広く使用されている。ＬＣＤの製造には、大面積の基板が、多くの場合、使用される。ＬＣＤ、すなわちフラットパネルは、コンピュータ、タッチパネルデバイス、携帯情報端末（ＰＤＡ）、携帯電話、テレビモニタなどのアクティブマトリックスディスプレイに一般に使用される。一般に、フラットパネルは、２つのプレートの間に挟まれた、ピクセルを形成する液晶材料の層を含む。電源からの電力が、液晶材料の両端に印加されると、液晶材料を通過する光の量が、ピクセル位置で制御され、画像を生成することができる。

【0003】

［０００３］マイクロリソグラフィ技術が、ピクセルを形成する液晶材料層の一部として組み込まれた電気的フィーチャを生成するために採用されてきた。これらの技術によれば、感光性フォトレジストが、基板の少なくとも１つの表面に塗布される。次に、パターンジェネレータが、パターンの一部として感光性フォトレジストの選択された領域を、光で露光し、選択領域のフォトレジストに化学変化を引き起こして、これらの選択領域を、電気的フィーチャを生成するための、その後の材料除去および／または材料添加プロセスのために準備する。

【0004】

［０００４］消費者が要求する価格でディスプレイデバイスおよび他のデバイスを提供し続けるために、大面積基板などの基板上にパターンを正確かつ費用対効果の高いやり方で作製するための新しい装置およびアプローチが必要である。

【発明の概要】

【0005】

［０００５］本開示の実施形態は、一般に、固体エミッタデバイスを使用する改良されたフォトリソグラフィシステムおよび方法を提供する。一実施形態では、固体エミッタデバイスは、電圧を送達するように構成されたプログラムゲート、プログラムゲートに電気的に接続された状態格納ノードであって、プログラムゲートによって送達された電圧を格納するように構成された状態格納ノード、状態格納ノードに電気的に接続された駆動ゲート、駆動ゲートに電気的に接続された少なくとも２本の電力線、および少なくとも２つのサブピクセルを含むピクセルであって、各サブピクセルは、駆動ゲートに電気的に接続されている、ピクセル、を備え、駆動ゲートは、第１の電力線から駆動ゲートへ第１の電気パルスが送達されると、状態格納ノードに格納された電圧を第１のサブピクセルに伝達するように構成され、駆動ゲートは、第２の電力線から駆動ゲートへ第２の電気パルスが送達されると、状態格納ノードに格納された電圧を第２のサブピクセルに伝達するように構成され、サブピクセルへの電気パルスの送達は、サブピクセルの点灯を引き起こす。

【0006】

［０００６］別の実施形態では、基板をパターニングするための固体エミッタアレイが開示されている。固体エミッタアレイは、複数の固体エミッタデバイスを備え、各固体エミッタデバイスは、電圧を送達するように構成されたプログラムゲート、プログラムゲートに電気的に接続された状態格納ノードであって、プログラムゲートによって送達された電圧を格納するように構成された状態格納ノード、状態格納ノードに電気的に接続された駆動ゲート、駆動ゲートに電気的に接続された少なくとも２本の電力線、および少なくとも２つのサブピクセルを含むピクセルであって、各サブピクセルは、駆動ゲートに電気的に接続されている、ピクセル、を備え、駆動ゲートは、第１の電力線から駆動ゲートへ第１の電気パルスが送達されると、状態格納ノードに格納された電圧を第１のサブピクセルに伝達するように構成され、駆動ゲートは、第２の電力線から駆動ゲートへ第２の電気パルスが送達されると、状態格納ノードに格納された電圧を第２のサブピクセルに伝達するように構成され、サブピクセルへの電気パルスの送達は、サブピクセルの点灯を引き起こす。

【0007】

［０００７］別の実施形態では、固体エミッタデバイスを使用して基板をパターニングするための方法が開示される。この実施形態では、基板は、ある速度で固体エミッタデバイスを通り過ぎるように構成される。この方法は、状態格納ノードに接続されたプログラムゲートに電圧を伝達すること、プログラムゲートから状態格納ノードに電圧を伝達すること、状態格納ノードに電圧を格納すること、第１の電気パルスを第１の電力線から駆動ゲートに伝達することであって、第１の電気パルスの伝達により、状態格納ノードに格納された電圧が駆動ゲートを通過し、第１のサブピクセルを点灯させる、伝達すること、および第２の電気パルスを第２の電力線から駆動ゲートに伝達することであって、第２の電気パルスの伝達により、状態格納ノードに格納された電圧が駆動ゲートを通過し、第２のサブピクセルを点灯させる、伝達すること、を含む。

【0008】

［０００８］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明は、実施形態を参照することによって得ることができ、そのいくつかは添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを例示し、したがって、その範囲を限定すると見なされるべきではなく、本開示は、他の同等に有効な実施形態を認めることができることに留意されたい。

【図面の簡単な説明】

【0009】

【図1A】本明細書に開示される実施形態によるフォトリソグラフィシステムの斜視図である。

【図1B】本明細書に開示される実施形態によるフォトリソグラフィシステムの斜視図である。

【図2A】本明細書に開示される実施形態による画像投影装置の斜視概略図である。

【図2B】本明細書に開示される実施形態による画像投影装置の斜視概略図である。

【図3】本明細書に開示される実施形態による固体エミッタデバイスの概略図である。

【図4】本明細書に開示される実施形態によるアクティブマトリックスマイクロＬＥＤデバイスの概略図である。

【図5】本明細書に開示される実施形態によるマイクロＬＥＤアレイの概略図である。

【図6】本明細書に開示される実施形態による、基板をパターニングする方法のフローチャートである。

【発明を実施するための形態】

【0010】

［００１７］理解を容易にするために、可能な限り、同一の参照番号を使用して、図に共通する同一の要素を指定している。さらに、一実施形態の要素は、本明細書に記載の他の実施形態での利用に有利に適合させることができる。

【0011】

［００１８］本開示の実施形態は、マイクロＬＥＤアレイを使用する改良されたフォトリソグラフィシステムおよび方法を提供する。マイクロＬＥＤアレイは、行および列に配置された固体エミッタデバイスを含み、各固体エミッタデバイスは、２つ以上のサブピクセルを含む。各固体エミッタデバイスは、状態格納ノードに電圧を伝達できる１つのプログラムゲートを備えている。状態格納ノードは、駆動ゲートと電気的に通信している。駆動ゲートは、２つ以上のサブピクセルと通信している。複数のサブピクセルが単一の駆動ゲートと通信する配置により、一つより多いパルスが駆動ゲートに送達され、各駆動ゲートで一つより多いサブピクセルの点灯がもたらされる。その結果、データ効率の向上、信号対雑音比の改善、および基板パターニングの解像度の改善がもたらされる。

【0012】

［００１９］図１Ａは、本明細書に開示される実施形態によるフォトリソグラフィシステム１００の斜視図である。システム１００は、ベースフレーム１１０、スラブ１２０、ステージ１３０、および処理装置１６０を含む。ベースフレーム１１０は、製造施設の床に置かれ、スラブ１２０を支持する。パッシブエアアイソレータ１１２が、ベースフレーム１１０とスラブ１２０との間に配置されている。一実施形態では、スラブ１２０は、花崗岩のモノリシック片であり、ステージ１３０は、スラブ１２０上に配置されている。基板１４０が、ステージ１３０によって支持されている。複数の穴（図示せず）が、ステージ１３０に形成され、複数のリフトピン（図示せず）が、それを通って伸長することができる。いくつかの実施形態では、リフトピンは、例えば、１つ以上の移送ロボット（図示せず）などから、基板１４０を受け取るために伸長位置まで上昇する。１つ以上の移送ロボットを使用して、基板１４０をロードおよびステージ１３０からアンロードする。

【0013】

［００２０］基板１４０は、任意の適切な材料、例えば、フラットパネルディスプレイの一部として使用される石英を含む。他の実施形態では、基板１４０は、他の材料でできている。いくつかの実施形態では、基板１４０上にフォトレジスト層が形成されている。フォトレジストは、放射に対して感応性がある。ポジ型フォトレジストは、放射に曝されたときに、パターンがフォトレジストに書き込まれた後にフォトレジストに塗布されたフォトレジスト現像剤にそれぞれ溶解する、フォトレジストの部分を含む。ネガ型フォトレジストは、放射に曝されたときに、パターンがフォトレジストに書き込まれた後にフォトレジストに塗布されたフォトレジスト現像剤にそれぞれ溶解しない、フォトレジストの部分を含む。フォトレジストの化学組成が、フォトレジストがポジ型フォトレジストになるかネガ型フォトレジストになるかを決定する。フォトレジストの例には、ジアゾナフトキノン、フェノールホルムアルデヒド樹脂、ポリ（メチルメタクリレート）、ポリ（メチルグルタルイミド）、およびＳＵ－８のうちの少なくとも１つが含まれるが、これらに限定されない。このようにして、パターンが、電子回路を形成するために基板１４０の表面上に作製される。

【0014】

［００２１］システム１００は、一対の支持体１２２および一対のトラック１２４を含む。一対の支持体１２２は、スラブ１２０上に配置され、スラブ１２０および一対の支持体１２２は、材料の単一片である。一対のトラック１２４は、一対の支持体１２２によって支持され、ステージ１３０は、トラック１２４に沿ってＸ方向に移動する。一実施形態では、一対のトラック１２４は、一対の平行な磁気チャネルである。示されるように、一対のトラック１２４の各トラック１２４は、直線状である。他の実施形態では、１つ以上のトラック１２４が、非直線状である。エンコーダ１２６が、位置情報をコントローラ（図示せず）に提供するために、ステージ１３０に結合されている。

【0015】

［００２２］処理装置１６０は、支持体１６２および処理ユニット１６４を含む。支持体１６２は、スラブ１２０上に配置され、ステージ１３０が処理ユニット１６４の下を通るための開口１６６を含む。処理ユニット１６４は、支持体１６２によって支持されている。一実施形態では、処理ユニット１６４は、フォトリソグラフィプロセスにおいてフォトレジストを露光するように構成されたパターンジェネレータである。いくつかの実施形態では、パターンジェネレータは、マスクレスリソグラフィプロセスを実行するように構成される。処理ユニット１６４は、複数の画像投影装置（図２Ａおよび図２Ｂに示される）を含む。一実施形態では、処理ユニット１６４は、８４個もの画像投影装置を含む。各画像投影装置は、ケース１６５内に配置されている。処理装置１６０は、マスクレス直接パターニングを実行するのに有用である。

【0016】

［００２３］動作中、ステージ１３０は、図１に示されるようなロード位置から処理位置へＸ方向に移動する。処理位置は、ステージ１３０が処理ユニット１６４の下を通るときの、ステージ１３０の１つ以上の位置である。動作中、ステージ１３０は、複数のエアベアリング（図示せず）によって持ち上げられ、一対のトラック１２４に沿って、ロード位置から処理位置まで移動する。複数の垂直ガイドエアベアリング（図示せず）が、ステージ１３０に結合され、ステージ１３０の移動を安定させるために、各支持体１２２の内壁１２８に隣接して配置される。ステージ１３０はまた、基板１４０を処理および／または割り出しするためにトラック１５０に沿って移動することによって、Ｙ方向にも移動する。ステージ１３０は、独立した動作が可能であり、基板１４０を一つの方向にスキャンし、もう一つの方向にステップすることができる。

【0017】

［００２４］計測システムが、各ステージ１３０のＸおよびＹ横位置座標をリアルタイムで測定するので、複数の画像投影装置のそれぞれは、フォトレジストで覆われた基板に書き込まれているパターンの位置を正確に特定することができる。計測システムはまた、垂直軸またはＺ軸の周りの各ステージ１３０の角度位置のリアルタイム測定値を提供する。角度位置測定値は、スキャン中にサーボ機構により角度位置を一定に保つために、使用することができ、または、図２Ａ－図２Ｂに示されている画像投影装置２７０、２７１によって基板１４０上に書き込まれているパターンの位置に補正を適用するために、使用することができる。これらの技法は、組み合わせて使用することができる。

【0018】

［００２５］図１Ｂは、本明細書に開示される実施形態によるフォトリソグラフィシステム２００の斜視図である。システム２００は、システム１００と同様であるが、システム２００は、２つのステージ１３０を含む。２つのステージ１３０のそれぞれは、独立した動作が可能であり、基板１４０を一つの方向にスキャンし、もう一つの方向にステップすることができる。いくつかの実施形態では、２つのステージ１３０のうちの１つが、基板１４０をスキャンしているとき、２つのステージ１３０のうちの別のステージは、露光された基板をアンロードし、露光される次の基板をロードしている。

【0019】

［００２６］図１Ａ～図１Ｂは、フォトリソグラフィシステムの２つの実施形態を示しているが、他のシステムおよび構成もまた、本明細書で企図されている。例えば、任意の適切な数のステージを含むフォトリソグラフィシステムもまた、企図されている。

【0020】

［００２７］図２Ａは、一実施形態による画像投影装置２７０の斜視概略図であり、これは、システム１００またはシステム２００などのフォトリソグラフィシステムに有用である。画像投影装置２７０は、１つ以上の空間光変調器２８０、焦点センサ２８３およびカメラ２８５を含む位置合わせおよび検査システム２８４、ならびに投影光学系２８６を含む。画像投影装置の構成要素は、使用されている空間光変調器によって異なる。空間光変調器には、マイクロＬＥＤ、デジタルマイクロミラーデバイス（ＤＭＤ）、液晶ディスプレイ（ＬＣＤ）、および垂直共振器型面発光レーザー（ＶＣＳＥＬ）が含まれるが、これらに限定されない。

【0021】

［００２８］動作中、空間光変調器２８０は、画像投影装置２７０を通って基板１４０などの基板に投射される光の、振幅、位相、または偏光などの１つ以上の特性を変調するために、使用される。位置合わせおよび検査システム２８４は、画像投影装置２７０の構成要素の位置合わせおよび検査のために使用される。一実施形態では、焦点センサ２８３は、カメラ２８５のレンズを通って往復するように方向付けられ、画像投影装置２７０が焦点が合っているかどうかを検出するためにセンサ上に画像化される複数のレーザーを含む。カメラ２８５は、基板１４０などの基板を画像化するために使用され、画像投影装置２７０とフォトリソグラフィシステム１００もしくは２００の位置合わせが正しい、または所定の許容範囲内にあることを保証する。１つ以上のレンズなどの投影光学系２８６は、基板１４０などの基板上に光を投射するために使用される。

【0022】

［００２９］図２Ｂは、本明細書に記載の実施形態による画像投影装置２７１である。図２Ｂに示される実施形態では、画像投影装置２７１は、空間光変調器としての１つ以上の固体エミッタデバイス２８７、焦点センサ２８３および検査システム２８４、ならびに投影光学系２８６を含む。固体エミッタデバイス２８７は、電磁放射を放出する微視的（例えば、約１００μｍ未満）デバイスである。固体エミッタデバイス２８７は、アレイ状に配置され、ディスプレイデバイスなどの基板の個々のピクセルを形成するために使用され得る。固体エミッタデバイスは、自発光型であるので、それ自体で空間光変調器として機能し、別個の外部光源は、画像投影装置２７１に必要ない。

【0023】

［００３０］マイクロＬＥＤを使用する実施形態では、カメラ２８５は、１つ以上の固体エミッタの画像ピクセルピッチを測定して、固体エミッタデバイスで発生する熱膨張に対して較正するのにも有用である。

【0024】

［００３１］図３は、アクティブマトリックス固体エミッタデバイス２８７の概略図である。固体エミッタデバイス２８７は、プログラムソース３０１、プログラムゲート３０２、およびプログラムドレイン３０３を備える。プログラムソース３０１は、電圧源３００に電気的に接続されている。プログラムゲート３０２は、固体プログラミングデバイス３０４と電気的に接続されている。プログラムドレイン３０３は、状態格納ノード３０５に電気的に接続されている。状態格納ノード３０５は、駆動ゲート３０６に電気的に接続されている。第１の電力線３０７が、第１のソース３０８に電気的に接続されている。第１のソース３０８は、駆動ゲート３０６に電気的に接続されている。駆動ゲート３０６は、第１のサブピクセル３０９に電気的に接続されている。

【0025】

［００３２］基板をパターニングするためのアクティブマトリックス固体エミッタデバイスの使用は、２つのフェーズによって特徴付けられる。第１のフェーズで、プログラミングデバイス３０４が、プログラムゲート３０２がオンにされるかオフにされるかを決定する。電圧源３００が、プログラムソース３０１に電圧を印加する。プログラムゲート３０２が、プログラミングデバイス３０４によってオフにされる場合、電圧は格納されない。プログラムゲート３０２が、プログラミングデバイス３０４によってオンにされる場合、電流は、プログラムゲート３０２を通って、プログラムドレイン３０２を通って流れ、状態格納ノード３０５に格納される。次に、電圧源３００が、オフにされる。第２のフェーズで、パルスが、第１の電力線３０７を介して印加される。状態格納ノード３０５が、格納された電圧を有する場合、駆動ゲート３０６が、第１の電力線３０７から第１のサブピクセル３０９に電流を伝達し、その結果、第１のサブピクセル３０９の点灯がもたらされ、これにより次に光が基板上に投射される。あるいは、状態格納ノード３０５が、格納電圧を有しない場合、駆動ゲート３０６は、第１の電力線３０７からサブピクセル３０９に電流を伝達せず、その結果、サブピクセル３０９の点灯も、基板上への光の投射も起こらない。サブピクセルの点灯または非点灯が、基板のパターニングをもたらす。

【0026】

［００３３］各格納ノードは、単一のパルスと単一のピクセルにリンクされるので、パターニングの精度は、ピクセルのサイズによって制限される。いくつかのパターンは、１つのピクセルのサイズよりも小さいフィーチャを有する場合がある。既存のシステムでは、これらの小さなフィーチャの細部を捕捉できない。さらに、既存のシステムは、エラーを減少または平均化するための冗長性を提供していない。

【0027】

［００３４］図４は、本明細書に開示される実施形態によるアクティブマトリックス固体エミッタデバイス４００の概略図である。アクティブマトリックス固体エミッタデバイス２８７は、プログラムソース３０１、プログラムゲート３０２、およびプログラムドレイン３０３を備える。プログラムソース３０１は、電圧源３００に電気的に接続されている。プログラムゲート３０２は、固体プログラミングデバイス３０４に電気的に接続されている。プログラムドレイン３０３は、状態格納ノード３０５に電気的に接続されている。状態格納ノード３０５は、駆動ゲート３０６に電気的に接続されている。第１の電力線３０７が、第１のソース３０８に電気的に接続されている。第１のソース３０８は、駆動ゲート３０６に電気的に接続されている。駆動ゲート３０６は、第１のサブピクセル３０９に電気的に接続されている。第２の電力線４１０が、第２のソース４１１に電気的に接続されている。第２のソース４１１は、駆動ゲート３０６に電気的に接続されている。駆動ゲート３０６は、第２のサブピクセル４１２に電気的に接続されている。

【0028】

［００３５］図５は、本明細書に開示される実施形態による、基板をパターニングする方法のフローチャートである。この方法の使用は、２つのフェーズによって特徴付けられる。第１のフェーズで、プログラミングデバイス３０４が、プログラムゲート３０２がオンにされるかオフにされるかを決定する。５０１で、プログラムゲートがオンにされる場合、５０２で、電圧源３００が、プログラムソース３０２に電圧を印加する。プログラムゲート３０２が、プログラミングデバイス３０４によってオフにされる場合、電圧は格納されない。プログラムゲート３０２がプログラミングデバイス３０４によってオンにされる場合、５０３において、電流が、プログラムゲート３０２を通ってプログラムドレイン３０３に流れる。５０４で、電圧が、状態格納ノード３０５に格納される。次に、５０５で、電圧源３００が、オフにされる。５０６で、電圧が、状態格納ノード３０５に保持され、駆動ゲート３０６に印加される。

【0029】

［００３６］第２のフェーズでは、５０７において、パルスが、第１の電力線３０７を介して印加される。５０８において、状態格納ノード３０５が、格納された電圧を有する場合、駆動ゲート３０６が、第１の電力線３０７から第１のサブピクセル３０９に電流を伝達し、その結果、第１のサブピクセル３０９の点灯がもたらされ、これにより次に光が基板上に投射される。あるいは、状態格納ノード３０５が、格納された電圧を有しない場合、駆動ゲート３０６は、第１の電力線３０７から第１のサブピクセル３０９に電流を伝達せず、その結果、第１のサブピクセル３０９の点灯も、基板上への光の投射も起こらない。５０９で、時間遅延が発生する。５１０において、第２のパルスが、第２の電力線４１０を介して印加される。５１１において、状態格納ノード３０５が、格納された電圧を有する場合、駆動ゲート３０６が、第２の電力線４１０から第２のサブピクセル４１２に電流を伝達し、その結果、第２のサブピクセル４１２の点灯がもたらされ、これにより次に光が基板上に投射される。あるいは、状態格納ノード３０５が、格納された電圧を有しない場合、駆動ゲート３０６は、第２の電力線４１０から第２のマイクロＬＥＤサブピクセル４１２に電流を伝達せず、その結果、第２のマイクロＬＥＤサブピクセル４１２の点灯も、基板上への光の投射も起こらない。マイクロＬＥＤサブピクセルの点灯または非点灯が、基板のパターニングをもたらす。

【0030】

［００３７］第１のパルスと第２のパルスの間の時間遅延の間、基板は、空間光変調器に対してある速度で移動しているので、マイクロＬＥＤサブピクセルに対する基板の位置は異なる。時間遅延は、２つのサブピクセル間の距離を基板速度で割ったものに等しくすることができる。その結果、基板上の同じ場所が、２つの異なるサブピクセルによって２回ターゲットにされる。その結果、１回のプログラミング作業で、基板上の同じ位置の上でサブピクセルの２回の別々の点灯がもたらされる。

【0031】

［００３８］例えば、サブピクセルが、１ミクロン離れており、基板が、空間光変調器に対して５ミクロン／秒の速度で移動する場合、パルス遅延は、０．２秒に等しい。当業者は、基板速度が毎秒数百ミリメートルであり得、そのため、パルス遅延がミリ秒、マイクロ秒、またはナノ秒のオーダーであり得ることを理解するであろう。

【0032】

［００３９］本明細書に開示される実施形態は、いくつかの利点を提供する。この実施形態は、ぼやけまたは不鮮明さを増加させることなく基板上の同じ場所で起こる、２つの光バーストを想定している。処理速度を最適化するために必要なデータ負荷が重いので、データ効率は、優先度が高い。固体エミッタデバイスでは、データ効率が、処理速度の主な制限要因である。例えば、アレイ内のＬＥＤの数を２倍または４倍にすると、必要な計算が、２倍または４倍になる。本明細書に記載の実施形態は、格納ノードの数に比例する必要なデータ負荷を低減する方法を提供する。

【0033】

［００４０］本明細書に開示される実施形態の別の利点は、同じ場所が２回照射されることに内在する冗長性による、信号対雑音比の改善であり得る。結果として得られる基板パターンは、２つの照射の平均を反映し、パターンの均一性の統計的改善をもたらす。

【0034】

［００４１］本明細書に開示される実施形態の別の利点は、照射の冗長性が、光源に存在し得るばらつきを補償することである。例えば、マイクロＬＥＤの厚さまたは寸法にばらつきがあり、その結果、放出される光の輝度がばらつく可能性がある。この方法により、各マイクロＬＥＤからの照射の冗長性が追加され、パターニングされた基板の均一性が向上する。

【0035】

［００４２］もう１つの利点は、単一の状態コンデンサが、２つのサブピクセルをブリッジしているので、１ビットで２つのパルスを制御できることである。データ効率の高いこのアプローチでは、１ビットで２つ以上の露光がもたらされるので、必要なデータ入力と出力が低減される。したがって、上記の冗長性の利点は、追加のビットマップを計算して送達するというコストなしで、有効になる。

【0036】

［００４３］サブピクセルの数が２を超えてもよく、パルスの数も２を超えてもよいことを、当業者は理解するであろう。パルスの数が多いほど、冗長性が高くなり、したがって、基板のパターニングが、より正確になる。パルスの数またはサブピクセルの数に実際的な制限はない。コンデンサごとに２つまたは１０またはそれより多いサブピクセルとパルスが存在してもよい。

【0037】

［００４４］図６は、本明細書に開示される実施形態による固体エミッタアレイの概略図である。固体エミッタデバイスの製造は、典型的には、行６０１および列６０２に配置された固体エミッタデバイスのアレイ６００をもたらす。そのようなアレイ６００は、各単一のピクセルが、１つより多いマイクロＬＥＤを有する、単一のピクセルにおける上記の特定の利点の、基板全体への幅広い適用を可能にする。さらに、アレイ６００は、アレイに対する基板のわずかな移動が、単純な１コンデンサ１サブピクセルの固体エミッタデバイスで可能であるよりも高い解像度のパターニングをもたらすことを、可能にする。矢印６０３によって示されるように、基板を固体エミッタデバイスに対して小さな距離だけ移動させる間に、光のパルスを頻繁に印加することにより、パターニングの効率は、既知の方法を使用して単純にパターニングするときに可能な効率を超える。

【0038】

［００４５］上記は、本開示の例に向けられているが、本開示の他のさらなる例が、その基本的な範囲から逸脱することなく考案されることができ、その範囲は、以下の特許請求の範囲によって決定される。

【図1A】

【図1B】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】