IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 信越化学工業株式会社の特許一覧

<>
  • 特許-半導体膜、成膜方法及び成膜装置 図1
  • 特許-半導体膜、成膜方法及び成膜装置 図2
  • 特許-半導体膜、成膜方法及び成膜装置 図3
  • 特許-半導体膜、成膜方法及び成膜装置 図4
  • 特許-半導体膜、成膜方法及び成膜装置 図5
  • 特許-半導体膜、成膜方法及び成膜装置 図6
  • 特許-半導体膜、成膜方法及び成膜装置 図7
  • 特許-半導体膜、成膜方法及び成膜装置 図8
  • 特許-半導体膜、成膜方法及び成膜装置 図9
  • 特許-半導体膜、成膜方法及び成膜装置 図10
  • 特許-半導体膜、成膜方法及び成膜装置 図11
  • 特許-半導体膜、成膜方法及び成膜装置 図12
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-09-02
(45)【発行日】2022-09-12
(54)【発明の名称】半導体膜、成膜方法及び成膜装置
(51)【国際特許分類】
   H01L 21/365 20060101AFI20220905BHJP
   H01L 21/368 20060101ALI20220905BHJP
   C23C 16/40 20060101ALI20220905BHJP
   C23C 16/448 20060101ALI20220905BHJP
   C30B 25/14 20060101ALI20220905BHJP
   C30B 29/24 20060101ALI20220905BHJP
【FI】
H01L21/365
H01L21/368 Z
C23C16/40
C23C16/448
C30B25/14
C30B29/24
【請求項の数】 23
(21)【出願番号】P 2021047355
(22)【出願日】2021-03-22
(62)【分割の表示】P 2018236960の分割
【原出願日】2018-12-19
(65)【公開番号】P2021101482
(43)【公開日】2021-07-08
【審査請求日】2021-03-22
(73)【特許権者】
【識別番号】000002060
【氏名又は名称】信越化学工業株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(72)【発明者】
【氏名】橋上 洋
(72)【発明者】
【氏名】渡部 武紀
【審査官】長谷川 直也
(56)【参考文献】
【文献】特開2018-070422(JP,A)
【文献】特開2014-072463(JP,A)
【文献】特開2018-082144(JP,A)
【文献】AKAIWA, Kazuaki and FUJITA, Shizuo,Electrical Conductive Corundum-Structured α-Ga2O3 Thin Films on Sapphire with Tin-Doping Grown by Spray-Assisted Mist Chemical Vapor Deposition,Japanese Journal of Applied Physics,日本,The Japan Society of Applied Physics,2012年06月14日,Vol. 51,pp. 070203-1~070203-3
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/365
H01L 21/368
C23C 16/40
C23C 16/448
C30B 25/14
C30B 29/24
(57)【特許請求の範囲】
【請求項1】
ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜であって、
前記酸化物半導体に含まれるSi濃度が5×1014cm-3以下であることを特徴とする半導体膜。
【請求項2】
前記半導体膜の抵抗率が150mΩ・cm以下であることを特徴とする請求項1に記載の半導体膜。
【請求項3】
前記半導体膜の抵抗率が20mΩ・cm以下であることを特徴とする請求項1又は2に記載の半導体膜。
【請求項4】
前記半導体膜の主面がc面であることを特徴とする請求項1から3のいずれか一項に記載の半導体膜。
【請求項5】
前記ドーパントがSn、Ge又はSiから選択される少なくとも1つであることを特徴とする請求項1から4のいずれか一項に記載の半導体膜。
【請求項6】
前記ドーパントがSnであることを特徴とする請求項1から5のいずれか一項に記載の半導体膜。
【請求項7】
前記半導体膜におけるキャリア移動度が20cm/Vs以上であることを特徴とする請求項1から6のいずれか一項に記載の半導体膜。
【請求項8】
前記半導体膜におけるキャリア密度が1.0×1018/cm以上であることを特徴とする請求項1から7のいずれか一項に記載の半導体膜。
【請求項9】
前記酸化物半導体がGa、In又はAlを含むものであることを特徴とする請求項1から8のいずれか一項に記載の半導体膜。
【請求項10】
前記酸化物半導体が少なくともGaを含むものであることを特徴とする請求項1から9のいずれか一項に記載の半導体膜。
【請求項11】
結晶基板と、該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記半導体膜として請求項1から10のいずれか一項に記載の半導体膜を備えることを特徴とする積層体。
【請求項12】
半導体膜と電極とを少なくとも含む半導体装置であって、前記半導体膜として請求項1から10のいずれか一項に記載の半導体膜を備えることを特徴とする半導体装置。
【請求項13】
積層体と電極とを少なくとも含む半導体装置であって、前記積層体として請求項11に記載の積層体の少なくとも一部を備えることを特徴とする半導体装置。
【請求項14】
請求項12又は13に記載の半導体装置を含むことを特徴とする半導体システム。
【請求項15】
少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、
前記混合気を、搬送部を経由して成膜部の成膜室内へ搬送するステップと、
前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、
少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とし、
前記成膜部における成膜室を、金属又は炭化シリコンからなるものとし、
前記搬送部において、前記混合気と接触する面が非シリコーン系樹脂、外側がシリコーン系樹脂の配管を用いることを特徴とする成膜方法。
【請求項16】
前記成膜室をアルミニウム又はステンレスからなるものとすることを特徴とする請求項15に記載の成膜方法。
【請求項17】
前記非シリコーン系樹脂は、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンのいずれか1つ以上を含むものであることを特徴とする請求項15又は16に記載の成膜方法。
【請求項18】
前記非シリコーン系樹脂はフッ素樹脂を含むものであることを特徴とする請求項15から17のいずれか一項に記載の成膜方法。
【請求項19】
原料溶液をミスト化してミストを発生させるミスト化部と、
前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、
前記ミストを熱反応させて基板上に成膜を行う成膜部と、
前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、
前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものであり、少なくとも前記ミストと接触する面が非シリコーン系樹脂、外側がシリコーン系樹脂の配管であり、
前記成膜部は、金属又は炭化シリコンからなる成膜室を備えることを特徴とする成膜装置。
【請求項20】
前記成膜室がアルミニウム又はステンレスからなるものであることを特徴とする請求項19に記載の成膜装置。
【請求項21】
少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、
前記混合気を、搬送部を経由して成膜部へ搬送するステップと、
前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、
少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とし、
前記搬送部において、前記混合気と接触する面が非シリコーン系樹脂、外側がシリコーン系樹脂の配管を用い、
前記混合気を形成するステップにおけるドーパントとして少なくともSiを用い、
前記半導体に含まれるSi濃度が5.0×1020cm-3以下となるように成膜を行うことを特徴とする成膜方法。
【請求項22】
前記非シリコーン系樹脂は、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンのいずれか1つ以上を含むものであることを特徴とする請求項21に記載の成膜方法。
【請求項23】
前記非シリコーン系樹脂はフッ素樹脂を含むものであることを特徴とする請求項21又は22に記載の成膜方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コランダム構造を有する半導体膜を含む積層体、半導体膜の成膜方法、及び、成膜装置に関する。
【背景技術】
【0002】
高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置や、受発光素子への応用が期待されている。
【0003】
近年、ミスト化(霧化)されたミスト状の原料を用いて、基板上に結晶成長させるミスト化学気相成長法(Mist Chemical Vapor Deposition:Mist CVD。以下、「ミストCVD法」ともいう。)が開発され、コランダム構造を有する酸化ガリウム(α-酸化ガリウム、α-Gaともいう)の作製が可能となってきた(特許文献1)。この方法では、ガリウムアセチルアセトナートなどのガリウム化合物を塩酸などの酸に溶解して前駆体とし、この前駆体を霧化することによって原料微粒子を生成し、この原料微粒子とキャリアガスと混合した混合気をサファイアなどコランダム構造の基板の表面に供給し、原料ミストを反応させることで基板上に単一配向した酸化ガリウム薄膜をエピタキシャル成長させている。
【0004】
α-酸化ガリウムをデバイスとして用いるためには、電荷キャリアを付与するための不純物ドーピングが必要である。α-酸化ガリウムへのドーピングには、歴史的に古いβ-Gaに倣い、GeやSi又はSnが適用できることがわかっている。例えば、特許文献1には、c面サファイア基板上にSnをドーピングした導電性α-酸化ガリウム薄膜を形成し、最小で電気抵抗率2000mΩ・cmを得たことが記載されている。また、特許文献2では、c面サファイア基板上にGeをドーピングしたα-酸化ガリウム薄膜が記載されている。また、非特許文献1には、c面サファイア基板上にSnをドーピングしたα-酸化ガリウム薄膜を形成し、電気抵抗率200mΩ・cmを得たことが記載されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2013-028480号公報
【文献】特開2015-228495号公報
【非特許文献】
【0006】
【文献】Chikoidze, E., et al. “Electrical, optical, and magnetic properties of Sn doped α-Ga2O3 thin films.”, Journal of Applied Physics 120.2 (2016): 025109.
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、これら上記特許文献及び非特許文献に記載のα-酸化ガリウムの電気抵抗率は、半導体特性としてはまだ不十分であり、高性能な半導体装置を形成することが困難であった。
【0008】
本発明は、上記問題を解決するためになされたものであり、低抵抗のコランダム構造を有する半導体を含む積層体を提供すること、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜方法を提供すること、及び、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明は、上記目的を達成するためになされたものであり、結晶基板と該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記酸化物半導体に含まれるSi濃度が5.0×1020cm-3以下であり、前記半導体膜の抵抗率が150mΩ・cm以下である積層体を提供する。
【0010】
このような積層体によれば、半導体デバイス用途に適した低い抵抗率を有するものとなる。
【0011】
このとき、前記半導体膜の抵抗率が20mΩ・cm以下である積層体とすることができる。
【0012】
これにより、半導体デバイス用途により適した低い抵抗率を有するものとなる。
【0013】
このとき、前記半導体膜の主面がc面である積層体とすることができる。
【0014】
これにより、電気特性がさらに向上したものとなる。
【0015】
このとき、前記ドーパントがSn、Ge又はSiから選択される少なくとも1つである積層体とすることができ、さらに、前記ドーパントがSnである積層体とすることができる。
【0016】
これにより、電気特性がより向上したものとなる。
【0017】
このとき、前記半導体膜におけるキャリア移動度が20cm/Vs以上、キャリア密度が1.0×1018/cm以上である積層体とすることができる。
【0018】
これにより、電気特性がより向上したものとなる。
【0019】
このとき、前記酸化物半導体がGa、In又はAlを含むものである積層体とすることができ、さらに、前記酸化物半導体が少なくともGaを含むものである積層体とすることができる。
【0020】
これにより、高耐圧、低損失及び高耐熱等、高性能な特性を有する半導体装置に適用可能なものとなる。
【0021】
このとき、半導体と電極とを少なくとも含む半導体装置であって、前記半導体として上記積層体の少なくとも一部を備える半導体装置とすることができ、さらに、前記半導体装置を含む半導体システムとすることができる。
【0022】
これにより、高耐圧、低損失及び高耐熱等、高性能な特性を有する半導体装置、半導体システムとなる。
【0023】
また、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とする成膜方法を提供する。
【0024】
このような成膜方法によれば、半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
【0025】
このとき、前記非シリコーン系樹脂は、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンのいずれか1つ以上を含むものである成膜方法とすることができる。
【0026】
これにより、より確実に安定して半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
【0027】
このとき、前記非シリコーン系樹脂はフッ素樹脂を含むものである成膜方法とすることができる。
【0028】
これにより、さらに確実に安定して半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できる。
【0029】
また、原料溶液をミスト化してミストを発生させるミスト化部と、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、前記ミストを熱反応させて基板上に成膜を行う成膜部と、前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものである成膜装置を提供する。
【0030】
このような成膜装置によれば、半導体デバイス用途に適した低い抵抗率を有する半導体膜を成膜できるものとなる。
【発明の効果】
【0031】
以上のように、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を有する積層体を提供できる。また、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を容易かつ低コストで生産できる。また、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体を容易かつ低コストで生産可能な成膜装置を提供できる。
【図面の簡単な説明】
【0032】
図1】本発明に係る積層体の構造の一形態を示す図である。
図2】本発明に係る積層体の構造の別の形態を示す図である。
図3】ショットキーバリアダイオード(SBD)の一例を模式的に示す図である。
図4】高電子移動度トランジスタ(HEMT)の一例を模式的に示す図である。
図5】金属酸化膜半導体電界効果トランジスタ(MOSFET)の一例を模式的に示す図である。
図6】絶縁ゲート型バイポーラトランジスタ(IGBT)の一例を模式的に示す図である。
図7】発光素子(LED)の一例を模式的に示す図である。
図8】発光素子(LED)の他の例を模式的に示す図である。
図9】電源システムの一例を模式的に示す図である。
図10】システム装置の一例を模式的に示す図である。
図11】電源装置の電源回路図の一例を模式的に示す図である。
図12】本発明に係る積層体の製造に用いるミストCVD装置の一形態を示す図である。
【発明を実施するための形態】
【0033】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0034】
上述のように、半導体デバイス用途に適した低抵抗のコランダム構造を有する半導体を含む積層体、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜方法、及び、低抵抗のコランダム構造を有する半導体膜を得ることが可能な成膜装置が求められていた。
【0035】
本発明者らは、上記課題について鋭意検討を重ねた結果、結晶基板と該結晶基板の主表面上に設けられ、ドーパントを含有しコランダム構造を有する酸化物半導体を主成分として含む半導体膜とを含む積層体であって、前記酸化物半導体に含まれるSi濃度が5.0×1020cm-3以下であり、前記半導体膜の抵抗率が150mΩ・cm以下である積層体により、半導体デバイス用途に適した低い抵抗率を有するものとなることを見出し、本発明を完成した。
【0036】
また、本発明者らは、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含む成膜方法であって、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とする成膜方法により、半導体デバイス用途に適した低抵抗の半導体膜を成膜できることを見出し、本発明を完成した。
【0037】
さらに、本発明者らは、原料溶液をミスト化してミストを発生させるミスト化部と、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部と、前記ミストを熱反応させて基板上に成膜を行う成膜部と、前記ミスト化部と前記成膜部とを接続し、前記キャリアガスによって前記ミストが搬送される搬送部とを有する成膜装置であって、前記搬送部は、少なくとも前記ミストと接触する面が非シリコーン系樹脂とされているものである成膜装置により、半導体デバイス用途に適した低抵抗の半導体膜を成膜できるものとなることを見出し、本発明を完成した。
【0038】
上述のように、従来の方法でα-酸化ガリウム等のコランダム構造を有する半導体膜を形成しても、低抵抗率の半導体膜を得ることができなかった。この原因について、本発明者が鋭意調査した結果、半導体膜中に含まれるSiが、低抵抗化を妨げていることを見出した。
【0039】
発明者らは、半導体膜中のSi濃度が5.0×1020cm-3を超えると、半導体の電気伝導が著しく低下し、抵抗率が200mΩ・cmを下回らなくなることを、初めて見出した。すなわち、半導体膜中のSi濃度を5.0×1020cm-3以下とすることにより、半導体膜の抵抗率を150mΩ・cm以下とでき、半導体用途に適したコランダム構造を有する半導体膜となることを見出した。より低い抵抗率とする場合には、Si濃度を3.0×1020cm-3以下とすることが好ましい。
【0040】
この現象に対する物理的説明は今のところ明らかではないが、多量に混入したSiによって、エネルギーバンド間に欠陥が形成されて電荷キャリアの伝導を阻害しているか、又は、ドーパントが不活化して電荷キャリアの生成そのものが阻害されていると考えられる。
【0041】
以下、図面を参照しながら説明する。
【0042】
(積層体)
図1は、本発明に係る積層体の一形態を示す図である。積層体100は結晶基板101と、結晶基板101上に直接形成された半導体膜102を備える。
【0043】
(半導体膜)
半導体膜102は、コランダム構造を有する酸化物半導体を主成分として含み、さらにドーパントを含む酸化物半導体膜であって、Si濃度が5.0×1020cm-3以下、より好ましくは3.0×1020cm-3以下であり、抵抗率が150m・Ωcm以下、より好ましくは20m・Ωcm以下であるのがよい。なお、「酸化物半導体を主成分とし」との表現においては、酸化物半導体のほかに、ドーパントや不可避的不純物等が含まれていてもよいことを意味しており、例えば、酸化物半導体が概ね50%以上含まれているものを指す。
【0044】
また、半導体膜102における電荷キャリアの移動度は、20cm/Vs以上であるのが好ましく、40cm/Vs以上であるのがより好ましく、50cm/Vs以上であるのが最も好ましい。前記移動度は、ホール効果測定にて得られる移動度をいう。
【0045】
さらに本発明においては、前記半導体膜102のキャリア密度が、1.0×1018/cm以上であるのも好ましい。前記キャリア密度は、ホール効果測定にて得られる半導体膜102中のキャリア密度をいう。
【0046】
また半導体膜102の主面はc面が好ましい。c面は結晶性を向上させることが比較的容易であり、結果として電気特性をさらに向上させることができるためである。
【0047】
また、半導体膜102は、酸化物半導体中の金属成分として、少なくともIn、Ga、Al、Ir、V、Fe、Cr、Tiのいずれかを含むのが好ましく、Gaを主成分とすることが最も好ましい。なお、ここでいう「主成分」とは、例えば酸化物半導体がα-酸化ガリウムである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα-酸化ガリウムが含まれていればよい。本発明においては、前記膜中の金属元素中のGaの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。
【0048】
また、半導体膜102の厚さは、特に限定されない。また、前記半導体膜102の主面の形状等は特に限定されず、四角形状(正方形状、長方形状を含む)であっても、円形状(半円形状を含む)であっても、多角形状であってもよい。前記半導体膜102の表面積は、特に限定されず、3mm角に相当する面積以上であるのが好ましく、5mm角に相当する面積以上であるのがより好ましい。円形の基板に形成する場合は、直径50mm以上であるのが最も好ましい。半導体膜102は、膜表面の光学顕微鏡による観察において、中心3mm角領域にクラックを有しないものが好ましく、中心5mm角領域にクラックを有しないものがより好ましく、中心9.5mm角領域にクラックを有しないものが最も好ましい。また、半導体膜102は、単結晶であってもよいし、多結晶膜であってもよいが、単結晶膜が好ましい。
【0049】
半導体膜102は、ドーパントを含んでいるが、前記ドーパントは特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、Sn、Ge、Si、Ti、Zr、V、Nb、Pb等のn型ドーパント、又は、Cu、Ag、Ir、Rhなどのp型ドーパントなどが挙げられる。本発明においては、前記ドーパントとして、Sn、Ge又はSiが適用でき、Sn又はGeがより好ましく、Snが最も好ましい。ドーパントにSn又はGeを用いる場合の半導体膜中における含有量は、1×1016cm-3から1×1022cm-3とでき、1×1018cm-3から1×1021cm-3とするのが好ましい。このような範囲であれば、半導体デバイス用途により適した低い抵抗値、優れた電気特性を有する半導体膜102となる。
【0050】
本発明は、半導体膜中に含まれるSiを、所定の範囲とすることに特徴があるが、上記の通りSiをドーパントとして使用することも可能である。ドーパントとしてSiを用いる場合の半導体膜中におけるSiの含有量の下限値は、1×1016cm-3とすることが好ましい。Siの含有量は、1×1018cm-3から3×1020cm-3がより好ましい。このような範囲であれば、抵抗率の増加を抑制し、十分な電気特性が得られるものとなるとともに、半導体デバイス用途により適した低い抵抗値、優れた電気特性を有する半導体膜102とすることができる。
【0051】
(基板)
一方、基板101は、その上にコランダム構造を有する酸化物半導体膜が形成できる結晶基板であれば、特に限定されない。主面の全部又は一部にコランダム構造を有している基板を用いることが好ましい。結晶成長面側の主面の全部又は一部にコランダム構造を有している基板であるのがより好ましく、結晶成長面側の主面の全部にコランダム構造を有している基板であればさらに好ましい。具体的には、α-Al(サファイア基板)又はα-酸化ガリウムが好適に用いられる。また、本発明においては、前記主面がc面であれば、より電気特性を向上させることができるので好ましい。また、基板101は、主面の結晶面がオフ角を有していてもよい。この場合、一般的にオフ角を0.1°~10.0°とするのが良い。
【0052】
ここで、オフ角とは、半導体膜又は基板の主面(表面)の法線ベクトルと低指数面の法線ベクトルとがなす角の小さい方の角度を示す。なお、本発明では、半導体膜又は基板の主面(表面)の法線ベクトルとSEMI M65-0306の図1に規定されている結晶面(例えば、c面、a面、m面、r面)の法線ベクトルとが為す角を比較し、最も小さい角度を有する面を低指数面という。本発明においては、基板101がオフ角を有する場合、c面を主面とすることが好ましい。
【0053】
基板101の形状は、板状であって、半導体膜102の支持体となるものであれば特に限定されない。また、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状を好適に用いることができる。本発明においては、基板101の形状を所望の形状にすることにより、半導体膜102の形状を設定することができる。また、本発明においては、直径50mm以上、より好ましくは直径100mm大面積の基板を用いることもでき、このような大面積の基板を用いることによって、半導体膜102の面積を大きくすることができる。また、基板101の厚さは、特に限定されないが、0.3mmから3mmのものが好適であり、0.4から1mmのものがより好ましい。このような範囲の厚さであれば、反りが比較的小さいものとなるとともに、半導体膜等の成膜時の温度低下を抑制でき結晶性がより安定して高いものとなる。
【0054】
図1には、半導体膜102が結晶基板101上へ直接形成された例を示したが、半導体膜102は基板上に形成された他の層上に形成されてもよい。図2に示す積層体200は、結晶基板201と半導体膜202との間に、中間層として応力緩和層203が設けられている例である。これにより結晶基板201と半導体膜202の格子不整合を緩和し、半導体膜202の結晶性が高くなるため、電気特性をより向上させることができる。
【0055】
例えば、α-Al基板上にα-酸化ガリウム膜を形成する場合、応力緩和層203として、例えば、α-Fe、α-Ga、α-Al及びこれらの混晶などが好適に用いられる。このとき、応力緩和層203の格子定数を、応力緩和層203の成長方向に向けて、結晶基板201の格子定数に近い又は同じ程度から、半導体膜202の格子定数に近い又は同程度の値へと連続的あるいは段階的に変化させることが好ましい。即ち、応力緩和層203を(AlGa1-x(0≦x≦1)で形成し、基板201側から半導体202側へ向かってx値を小さくしていくのが良い。
【0056】
応力緩和層203の形成方法は特に限定されず、公知の方法であってよく、半導体膜202の形成方法と同様であってもよい。なお、応力緩和層203はドーパントを含んでいても良いし、含んでいなくても良い。
【0057】
本発明に係る半導体膜は、低抵抗であるだけでなく、電気特性にも優れ、工業的に有用なものである。このような半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、本発明に係る半導体膜は、半導体装置のn型半導体層(n型半導体層、n型半導体層を含む)に用いることが可能である。また、本発明に係る積層体を、そのままで用いてもよいし、半導体膜を結晶基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
【0058】
また、半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができるが、本発明に係る積層体の少なくとも一部は、横型デバイスにも縦型デバイスにも好適に用いることができる。特に、縦型デバイスに用いることが好ましい。
【0059】
前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光素子(発光ダイオード、LED)などが挙げられる。
【0060】
以下に、本発明に係る積層体又は半導体膜を、n型半導体(n型半導体層やn半導体層等)に適用して半導体装置とした場合の好適な例を、図面を用いて説明するが、本発明はこれらの例に限定されるものではない。なお、以下に例示する半導体装置において、仕様や目的に応じて、さらに他の層(例えば絶縁体層や導体層)などが含まれていてもよいし、また、中間層や緩衝層(バッファ層)などは適宜、追加、省略してもよいことはいうまでもない。
【0061】
図3は、ショットキーバリアダイオード(SBD)の一例である。SBD300は、相対的に低濃度のドーピングを施したn型半導体層301a、相対的に高濃度のドーピングを施したn型半導体層301b、ショットキー電極302及びオーミック電極303を備えている。
【0062】
ショットキー電極302及びオーミック電極303の材料は、公知の電極材料であってよく、前記電極材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ-ルなどの有機導電性化合物、又はこれらの混合物並びに積層体などが挙げられる。
【0063】
ショットキー電極302及びオーミック電極303の形成は、例えば、真空蒸着法又はスパッタリング法などの公知の手段により行うことができる。より具体的には、例えば、前記電極材料のうち2種類(第1の金属と第2の金属)を用いてショットキー電極を形成する場合、第1の金属からなる層と第2の金属からなる層を積層させ、第1の金属からなる層及び第2の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより形成することができる。
【0064】
SBD300に逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層301aの中に広がるため、高耐圧のSBD300となる。また、順バイアスが印加された場合には、オーミック電極303からショットキー電極302へ電子が流れる。したがって、本発明に係る積層体又は半導体膜を適用したSBDは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れたものとなる。
【0065】
図4は、高電子移動度トランジスタ(HEMT)の一例である。HEMT400は、バンドギャップの広いn型半導体層401、バンドギャップの狭いn型半導体層402、n型半導体層403、半絶縁体層404、緩衝層405、ゲート電極406、ソース電極407及びドレイン電極408を備えている。
【0066】
図5は、金属酸化膜半導体電界効果トランジスタ(MOSFET)の一例である。MOSFET500はn型半導体層501、n型半導体層502及び503、ゲート絶縁膜504、ゲート電極505、ソース電極506及びドレイン電極507を備えている。
【0067】
図6は、絶縁ゲート型バイポーラトランジスタ(IGBT)の一例である。IGBT600は、n型半導体層601、n型半導体層602、n型半導体層603、p型半導体層604、ゲート絶縁膜605、ゲート電極606、エミッタ電極607及びコレクタ電極608を備えている。
【0068】
図7は、発光素子(発光ダイオード、LED)の一例である。LED700は、第1の電極701、n型半導体層702、発光層703、p型半導体層704、透光性電極705、第2の電極706を備えている。
【0069】
透光性電極705の材料としては、In又はTiを含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeO又はこれらの2以上の混晶又はこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極705を形成できる。また、透光性電極705を形成した後に、透光性電極705の透明化を目的とした熱アニールを施してもよい。
【0070】
第1の電極701及び第2の電極706の材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ-ルなどの有機導電性化合物、又は、これらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、スプレー法、コ-ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ-ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式などの中から、材料との適性等を考慮して適宜選択した方法に従って形成することができる。
【0071】
また、発光素子(発光ダイオード、LED)の別の態様を図8に示す。図8の発光素子800は、基板806上に、n型半導体層801、p型半導体層802、発光層803、透光性電極805、第1の電極804aと、n型半導体層801の一部を切り欠くことによって露出したn型半導体層801の露出面上の一部に第2の電極804bが設けられている。
【0072】
以上に例示した半導体装置の一部は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。
【0073】
図9に電源システムの例を示す。図9は、複数の電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図10に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を、図11に示す。図11は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFET:A~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A~B)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑化し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。
【0074】
次に、図1に記載の本発明に係る積層体の製造装置と製造方法の例について、特に、半導体膜の成膜装置、成膜方法を中心に、図12を参照しながら説明するが、本発明はこれに限定されるものではない。
【0075】
(成膜装置)
図12に、本発明に係る積層体の製造方法に用いる装置の一例を示す。本発明に係る積層体の製造において、半導体膜の成膜には、成膜装置としてミストCVD装置900を用いる。
【0076】
ここで、本発明でいうミストとは、気体中に分散した液体の微粒子の総称を指し、霧、液滴等と呼ばれるものを含む。
【0077】
ミストCVD装置900は、原料溶液をミスト化してミストを発生させるミスト化部9Aと、前記ミストを搬送するキャリアガスを供給するキャリアガス供給部9Bと、前記ミストを熱反応させて基板上に成膜を行う成膜部9Cと、前記ミスト化部9Bと前記成膜部9Cとを接続し、前記キャリアガスによって前記ミストが搬送される搬送部9Dとを有する。
【0078】
(搬送部)
まず、ミスト化部9Aと成膜部9Cとを接続する搬送部9Dについて説明する。本発明に係る成膜装置においては、搬送部の、少なくとも混合気中のミストと接触する面が非シリコーン系樹脂とされる点に特徴を有する。上述のように、半導体膜中のSiが低抵抗率化の障害となっていることを見出した本発明者が鋭意検討を行った結果、成膜装置において、原料がミスト化され、成膜部で反応するまでの間に、成膜装置を構成する部品と接触することで、半導体膜中にSiを取り込んでいることを発見した。そこで、ミスト化部9Aと成膜部9Cとを接続する搬送部9Dにおける、混合気中のミストが接触する面(部分)を、Si非含有材料、特に、非シリコーン系樹脂とすることで、半導体膜の成膜を行ったときにSiの取り込みを抑制できることを見出した。
【0079】
搬送部9Dの構造は特に限定されないが、配管を採用することが最も容易である。このとき、ミストが接触する面が非シリコーン系樹脂とされていればよい。外側にシリコーン系樹脂等のシリコン含有材料を使用し、ミストが接触する内面のみを非シリコーン系樹脂とすることも可能である。
【0080】
搬送部9Dとして搬送配管903、906を採用した場合、搬送配管903、906の素材は、非シリコーン系樹脂である限り、前駆体の溶媒や反応器と搬送配管の取り合いにおける温度などにより適宜選択可能である。本発明に係る成膜装置においては、樹脂製の配管を用いることが好ましい。樹脂製の配管は、可撓性であり、取り扱いや、成膜装置全体のデザインが容易となる。
【0081】
樹脂製の配管の具体的な材料としては、ポリエチレン、ポリプロピレン、塩化ビニル、ポリスチレン、ポリ酢酸ビニル、ウレタン樹脂、フッ素樹脂、アクリロニトリルブタジエンスチレン樹脂、アクリル樹脂、ポリアミド、ポリイミド、ポリアミドイミド、ナイロン、アセタール樹脂、ポリカーボネート、ポリフェニレンエーテル、ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリオレフィン、ポリフェニレンサルファイド、ポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリエーテルエーテルケトンが好適に用いることができる。特にフッ素樹脂を用いるのがより好ましい。これらの樹脂を搬送部のミストと接触する面に用いることで、ミストへのSi混入を効果的に抑制できるので、電気特性の優れた半導体膜を得ることができる。
【0082】
図12に示す搬送部9Dの例は、霧化器902bと成膜室909とが、搬送配管906で接続され、霧化器902aからの搬送配管903が搬送配管906の途中に合流する構造が示されているが、搬送配管903と搬送配管906が独立して成膜室909へ接続されていてもよい。またこれに限らず、第1混合気と第2混合気を単一のバッファタンク(図不示)に導入し、バッファタンクで混合されたミストを搬送配管を介して成膜室909へ搬送しても良い。
【0083】
(ミスト化部)
ミスト化部9Aは、例えば、霧化器902a、902bを備え霧化器902a、902b内には、原料溶液として、それぞれ、第1前駆体912a、第2前駆体912bが収納されている。第1前駆体912a、第2前駆体912bとしては、例えば、金属の有機金属錯体(例えばアセチルアセトナート錯体等)や金属を酸に溶解した酸溶液又はハロゲン化物(例えばフッ化物、塩化物、臭化物又はヨウ化物等)の水溶液などが挙げられる。前記金属は、金属酸化物結晶としてコランダム構造を形成可能な金属であれば限定されず、例えば、Al、Ti、V、Cr、Fe、Ga、Rh、In、Irが挙げられる。また、第1前駆体912aと第2前駆体912bの成分は、同一でもよいし異なっていてもよい。さらに、霧化器の数及び前駆体の種類は、基板上に形成する膜の組成や積層構造に応じて増減させることができる。原料溶液中の金属の含有量は、特に限定されず、目的や仕様に応じて適宜設定できる。好ましくは、0.001モル%~50モル%であり、より好ましくは0.01モル%~5モル%である。
【0084】
また、原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよいが、水を用いることが好ましい。
【0085】
半導体膜に導電性を付与するためにドーピングを行うが、使用する不純物原料は、特に限定されない。例えば前記金属が少なくともGaを含む場合には、Si、Ge又はSnを含む錯体や化合物が好適に使用でき、特にハロゲン化スズを用いるのが好ましい。これらの不純物原料を、原料溶液中の金属元素濃度に対して0.0001%~20%、より好ましくは0.001%~10%混合させて用いることができる。
【0086】
ミスト化部9Aでは、図示しないミスト化(「霧化」又は「液滴化」ともいう)手段を用いて、原料溶液のミスト化を行う。原料溶液のミスト化は、原料溶液をミスト化できさえすれば特に限定されないが、超音波を用いるミスト化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊し、例えば、スプレーのように吹き付けるのではなく、空間に浮遊した状態で搬送することが可能なミストであるため、衝突エネルギーによる損傷を抑制でき特に適している。
【0087】
(キャリアガス供給部)
キャリアガス供給部9Bは、ミストを搬送するためのキャリアガス901の供給を行う供給手段である。キャリアガス供給部9Bにおいて、使用するキャリアガス901は、特に限定されず、例えば、空気、酸素、オゾンの他、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスが好適に用いられる。キャリアガスの種類は1種類であっても、2種類以上であってもよい。なお、キャリアガス供給部9Bには、ミスト化部9Aに接続する配管等や、バルブ904、905等のガス流調整手段が適宜設けられている。
【0088】
また、図示していないが、希釈ガスを添加して、霧化された原料とキャリアガスの割合を調節することも可能である。希釈ガスの流量は適宜設定すればよく、キャリアガスの0.1~10倍/分とすることができる。希釈ガスを、例えば霧化器902a、902bの下流側へ供給しても良い。希釈ガスはキャリアガスと同じものを用いても良いし、異なるものを用いても良い。
【0089】
(成膜部)
成膜部9Cは、内部にサセプタ908を有する成膜室909を備えている。成膜室909の構造等は特に限定されるものではなく、アルミニウムやステンレスなどの金属を用いて良いし、これらの金属の耐熱温度を超える、より高温で成膜を行う場合には、石英や炭化シリコンを用いても良い。成膜室909の内部又は外部には、結晶基板907を加熱するための加熱手段910が設けられている。また、基板907は成膜室909内に設置されたサセプタ908上に載置されてよい。
【0090】
図12を参照しながら、本発明に係る成膜方法の具体例を説明する。
【0091】
(成膜方法)
本発明に係る成膜方法は、少なくともミスト化した金属酸化物前駆体とキャリアガスとドーパントを含む混合気を形成するステップと、前記混合気を、搬送部を経由して成膜部へ搬送するステップと、前記成膜部で前記混合気を熱反応させて、基板上に半導体膜を形成するステップとを含み、少なくとも前記搬送部における前記混合気と接触する面を、非シリコーン系樹脂とすることを特徴としている。
【0092】
(混合気の形成)
まず、原料溶液はミスト化部9Aにおいて公知の手段を用いてミスト化され、ミストが形成される。ミストのサイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1~10μmである。
【0093】
キャリアガス供給部からミスト化部9Aに供給されたキャリアガスは、霧化器902a、902b内で形成されたミスト化した原料溶液(前駆体)と混合され、混合気を形成する。
【0094】
キャリアガスの流量は、基板サイズや成膜室の大きさにより適宜設定すればよく、0.01~40L/分程度とすることができる。また成膜は、大気圧下、加圧下及び減圧下のいずれの条件下で行われてもよいが、装置コストや生産性の面で、大気圧下で行われるのが好ましい。
【0095】
(混合気の搬送)
ミストを含む混合気は、ミスト化部9Aと成膜部9Cとを接続する搬送部9Dを介して、搬送される。このとき、搬送部における混合気と接触する面が、非シリコーン系樹脂とされているため、混合気中のミストへのSiの混入が抑制される。
【0096】
(半導体膜の成膜)
成膜部9Cの成膜室909に供給されたミストを含む混合気は、成膜室909内で熱源910により加熱された結晶基板907上で反応し、コランダム構造を有する半導体膜が形成される。この時の基板温度は、基板上に形成する膜種によって適宜決定されるべきであるが、例えばα-酸化ガリウム膜を形成する場合、350℃以上950℃以下とするのが良い。このような範囲であれば、より結晶性の高い半導体膜を得ることができる。なお、膜厚は、成膜時間や前駆体の噴霧量及びキャリアガス流量を調整することにより設定することができる。
【0097】
(成膜方法の他の例)
半導体層と基板の間に、さらに応力緩和層を形成する場合は、まず、キャリアガス901と霧化器902aで形成した霧化した第1前駆体が混合された第1混合気を形成し、さらにキャリアガス901と霧化器902bで形成した霧化した第2前駆体が混合された第2混合気を形成する。
【0098】
次いで、第1混合気と第2混合気を、成膜室909内でサセプタ908に載置され加熱手段910により加熱された結晶基板907上に搬送することにより、前駆体が基板表面で反応し、第1前駆体の成分と第2前駆体の成分が混合されたコランダム構造の半導体が形成される。ここで、第1混合気と第2混合気の両方又は片方のキャリアガス流量を、所定の時間に渡り、離散的又は連続的に変化させても良い。例えばサファイア基板と酸化ガリウムの間に応力緩和層を形成する場合、応力緩和層を(AlGa1-x(0≦x≦1)で形成し、基板側から成長方向側へ向かってx値を小さくしていくのが良い。このためには、Al源を含む第1混合気とGa源を含む第2混合気を成膜室909へ供給する際に、Al供給量がGa供給量より相対的に大きくなるように、それぞれの前駆体の濃度やキャリアガス流量を調節する。またこれとは別に、Al源とGa源をある割合で混合させたAl-Ga前駆体を用いた混合気で最初の成膜を行い、その後、Al濃度を相対的段階的に減じた複数のAl-Ga前駆体を用いて積層を繰り返し、Al組成を段階的に減じた(AlGa1-xの多層膜を形成しても良い。また、この時の基板温度は、基板上に形成する膜種によって適宜決定されるべきであるが、例えば(AlGa1-x(0≦x≦1)膜を形成する場合、350℃以上950℃以下とするのが良い。このような範囲であれば、より結晶性の高い半導体膜を得ることができる。なお、膜厚は、成膜時間を調整することにより設定することができる。
【実施例
【0099】
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
【0100】
(実施例1)
図12の成膜装置において、1台の霧化器のみを用い、以下の手順でα-酸化ガリウムの成膜を行った。まずガリウムアセチルアセトナートを、Ga濃度が0.10モル/Lとなるように水溶液を調整した。この水溶液に、Ga濃度に対するSnの原子比が1:0.005となるように塩化スズ(II)を添加し、さらに塩酸を体積比で1.0%を添加して、これを原料溶液とした。この原料溶液を霧化器に充填した。
【0101】
次に、表面にバッファ層としてα-(AlGa1-x多層膜(ノンドープ、0.02≦x≦0.2)が形成されている直径2インチ(50mm)のc面サファイア基板を、石英製サセプタに載せて石英製管状型成膜室内に設置し、ヒーターにより基板温度を430℃に保った。
【0102】
次に、2.4MHzの超音波振動子で霧化器内の原料溶液を霧化した。この後、霧化器にキャリアガスの窒素を1.0L/minで、さらに希釈ガスの窒素を0.5L/minでそれぞれ導入して混合気を形成し、ポリテトラフルオロエチレン製の搬送配管(PTFE管)を通して成膜室へ供給して大気圧下で60分間成膜を行い、膜厚3.5μmのα-酸化ガリウム膜を形成した。
【0103】
この後、基板を室温まで冷却してから成膜室より取り出し、Van der Pauw法(アクセント HL5500)により、キャリア濃度、抵抗率及び移動度を測定した。また、膜中のSi濃度をSIMS(CAMECA IMS―7f)で測定した。なお、この測定でのSiの検出限界は、5×1014cm-3である。
【0104】
(実施例2)
混合気の搬送配管を塩化ビニル製にした以外は実施例1と同様にして、膜厚3.5μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び、膜中のSi濃度を測定した。
【0105】
(実施例3)
混合気の搬送配管をポリエチレン製にした以外は実施例1と同様にして、膜厚3.5μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び、膜中のSi濃度を測定した。
【0106】
(実施例4)
混合気の搬送配管をウレタン樹脂製にした以外は実施例1と同様にして、膜厚3.5μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び、膜中のSi濃度を測定した。
【0107】
(実施例5)
原料溶液として、塩化ガリウムを、Ga濃度が0.10モル/Lとなるように調整した水溶液に、Ga濃度に対するドーパントであるGeの原子比が1:0.005となるように酸化ゲルマニウムを添加し、さらに塩酸を体積比で1.0%を添加したものを用いたこと以外は実施例1と同様にして成膜を行い、膜厚2.0μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び、膜中のSi濃度を測定した。
【0108】
(比較例1)
混合気の搬送配管をシリコーン樹脂製にした以外は実施例1と同様にして、膜厚3.5μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び膜中のSi濃度を測定した。
【0109】
(比較例2)
混合気の搬送配管をシリコーン樹脂製にした以外は実施例5と同様にして、膜厚2.0μmのα-酸化ガリウム膜を形成した。この後、基板を室温まで冷却してから成膜室より取り出し、実施例1と同様にキャリア濃度、抵抗率、移動度、及び膜中のSi濃度を測定した。
【0110】
実施例1~5及び比較例1~2において得られたα-酸化ガリウム膜のキャリア密度、移動度及び抵抗率を表1に示す。本発明に係る積層体の半導体膜は、Siが検出されず(検出限界未満)、抵抗率も約4mΩ・cmという、比較例に対し極めて低い抵抗率のものが得られた。キャリア濃度が高く、かつ、高移動度を有する電気特性に優れたものを得ることができた。
【0111】
【表1】
【0112】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0113】
100…積層体、 101…結晶基板、 102…半導体膜、
200…積層体、 201…結晶基板、 202…半導体膜、
203…応力緩和層、
300…ショットキーバリアダイオード(SBD)、
301a…n型半導体層、 301b…n型半導体層、
302…ショットキー電極、 303…オーミック電極、
400…高電子移動度トランジスタ(HEMT)、 401…n型半導体層、
402…n型半導体層、 403…n型半導体層、 404…半絶縁体層、
405…緩衝層、 406…ゲート電極、 407…ソース電極、
408…ドレイン電極、
500…金属酸化膜半導体電界効果トランジスタ(MOSFET)、
501…n型半導体層、 502…n型半導体層、
503…n型半導体層、 504…ゲート絶縁膜、 505…ゲート電極、
506…ソース電極、 507…ドレイン電極、
600…絶縁ゲート型バイポーラトランジスタ(IGBT)、
601…n型半導体層、 602…n型半導体層、 603…n型半導体層、
604…p型半導体層、 605…ゲート絶縁膜、 606…ゲート電極、
607…エミッタ電極、 608…コレクタ電極、
700…発光素子(発光ダイオード、LED)、 701…第1の電極、
702…n型半導体層、 703…発光層、 704…p型半導体層、
705…透光性電極、 706…第2の電極。
800…発光素子(発光ダイオード、LED)、 801…n型半導体層、
802…p型半導体層、 803…発光層、 804a…第1の電極、
804b…第2の電極、 805…透光性電極、 806…基板
900…ミストCVD装置、 901…キャリアガス、 902a…霧化器、
902b…霧化器、 903…搬送配管、 904…バルブ、
905…バルブ、 906…搬送配管、 907…結晶基板、
908…サセプタ、 909…成膜室、 910…加熱手段、
912a…第1金属酸化物前駆体、 912b…第2金属酸化物前駆体、
9A…ミスト化部、 9B…キャリアガス供給部、 9C…成膜部、
9D…搬送部、
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12