知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-09-16
(45)【発行日】2022-09-28
(54)【発明の名称】多層構造体並びにその製造方法及びその製造装置
(51)【国際特許分類】
H01L 41/187 20060101AFI20220920BHJP
H01L 41/316 20130101ALI20220920BHJP
C23C 14/08 20060101ALI20220920BHJP
B32B 9/00 20060101ALI20220920BHJP
B32B 9/04 20060101ALI20220920BHJP
【ＦＩ】
H01L41/187
H01L41/316
C23C14/08 K
B32B9/00 A
B32B9/04
【請求項の数】
5
(21)【出願番号】P 2018119951
(22)【出願日】2018-06-25
(65)【公開番号】P2020004767
(43)【公開日】2020-01-09
【審査請求日】2021-04-05
(73)【特許権者】
【識別番号】000231464
【氏名又は名称】株式会社アルバック
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100134359
【弁理士】
【氏名又は名称】勝俣 智夫
(74)【代理人】
【識別番号】100192773
【弁理士】
【氏名又は名称】土屋 亮
(72)【発明者】
【氏名】小林 宏樹
(72)【発明者】
【氏名】露木 達朗
(72)【発明者】
【氏名】木村 勲
(72)【発明者】
【氏名】神保 武人
【審査官】加藤 俊哉
(56)【参考文献】
【文献】国際公開第２０１６／１９０１１０（ＷＯ，Ａ１）
【文献】特開平０９－００８２３９（ＪＰ，Ａ）
【文献】特開２０１１－１９８９２７（ＪＰ，Ａ）
【文献】特開２００８－００４７８２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ４１／１８７
Ｈ０１Ｌ ４１／３１６
Ｃ２３Ｃ １４／０８
Ｂ３２Ｂ ９／００
Ｂ３２Ｂ ９／０４
(57)【特許請求の範囲】
【請求項1】
基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、前記誘電体膜は不純物としてランタン（Ｌａ）及びニッケル（Ｎｉ）がそれぞれ０．１［ａｔ％］以上５［ａｔ％］以下の範囲でドープされたＰＺＴ膜である、
ことを特徴とする多層構造体。
【請求項2】
前記ＰＺＴ膜には、パイクロア相が含まれない、請求項１に記載の多層構造体。
【請求項3】
基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造方法であって、前記導電層を覆うように誘電体膜を形成する際に、ランタン（Ｌａ）及びニッケル（Ｎｉ）を含むターゲットを用いてスパッタ法により形成する、
ことを特徴とする請求項１または請求項２に記載の多層構造体の製造方法。
【請求項4】
前記基体の温度を４３０～４８５℃の範囲で温度制御しつつ前記誘電体膜を形成する、請求項３に記載の多層構造体の製造方法。
【請求項5】
基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造装置であって、ランタン（Ｌａ）及びニッケル（Ｎｉ）を含むターゲットを備えた、
ことを特徴とする請求項１または請求項２に記載の多層構造体の製造装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層構造体並びにその製造方法及びその製造装置に関する。
【背景技術】
【0002】
チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ ：ＰＺＴ）等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術に応用されている。中でも、ＰＺＴ膜は注目されており、各機関において盛んに研究されている。
【0003】
チタン酸ジルコン酸鉛等からなる強誘電体膜を形成する成膜方法として、基板に導電層を形成し、導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し、シード層を覆うように誘電体層を形成する多層膜の製造方法が知られている（特許文献１）。
【0004】
このような多層膜の製造方法では、成膜時の温度マージンが狭く、安定した量産が難しいという問題があった。
【先行技術文献】
【特許文献】
【0005】
【文献】国際公開第２０１５／１９４４５２号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、上記の事情に鑑みてなされたもので、本来の成膜温度よりも低い成膜温度で成膜しても高い結晶性を有する誘電体層を備えた多層構造体を提供することを第一の目的とする。
また、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造方法を提供することを第二の目的とする。
さらに、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造装置を提供することを第三の目的とする。
また、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造方法を提供することを第二の目的とする。
さらに、本発明は、本来の成膜温度よりも低い成膜温度で高い結晶性を有する誘電体層を成膜することができる多層構造体の製造装置を提供することを第三の目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するために、請求項１に記載の多層構造体は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、前記誘電体膜は不純物としてランタン（Ｌａ）及びニッケル（Ｎｉ）がそれぞれ０．１［ａｔ％］以上５［ａｔ％］以下の範囲でドープされたＰＺＴ膜である、ことを特徴とする。
また、前記ＰＺＴ膜には、パイクロア相が含まれないことが好ましい。
また、前記ＰＺＴ膜には、パイクロア相が含まれないことが好ましい。
【0010】
上記課題を解決するために、請求項３に記載の多層構造体の製造方法は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層膜の製造方法であって、前記導電層を覆うように誘電体膜を形成する際に、ランタン（Ｌａ）及びニッケル（Ｎｉ）を含むターゲットを用いてスパッタ法により形成する、ことを特徴とする。
また、前記基体の温度を４３０～４８５℃の範囲で温度制御しつつ前記誘電体膜を形成することが好ましい。
また、前記基体の温度を４３０～４８５℃の範囲で温度制御しつつ前記誘電体膜を形成することが好ましい。
【0011】
上記課題を解決するために、請求項５に記載の多層構造体の製造装置は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造装置であって、ランタン（Ｌａ）及びニッケル（Ｎｉ）を含むターゲットを備えた、ことを特徴とする。
【発明の効果】
【0012】
本発明によれば、本来の成膜温度よりも低い成膜温度で成膜しても高い結晶性を有する誘電体層を成膜することができる。
【図面の簡単な説明】
【0013】
【図1】本実施形態に係る多層構造体の一構成例を示す断面模式図。
【図2】（ａ）、（ｂ）は本実施形態に係る多層構造体の製造工程を示す断面図。
【図3】（ａ）、（ｂ）は結晶子の大きさとＸ線回折ピークの形状とを模式的に示す図。
【図4】本実施形態に係る製造装置の内部構成の全体を概略的に示す断面模式図。
【図6】本実施形態に係る成膜方法の工程の一例を示すフローチャート。
【図7】サンプル１，７，８のＸ線チャート。
【図8】サンプル１のＸ線チャート。
【図9】サンプル２のＸ線チャート。
【図10】サンプル３のＸ線チャート。
【発明を実施するための形態】
【0014】
次に図面を参照しながら、以下に実施形態及び実施例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
【0015】
【0016】
具体的には、図１に模式的に示すように、最表面に熱酸化膜としてのＳｉＯ２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３、誘電体層４が順に配されている。
誘電体層４は、特に限定されるものではないが、例えばチタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］、ＰｂＴｉＯ３、ＢａＴｉＯ３、ＰＭＭ－ＰＺＴ、ＰＮＮ－ＰＺＴ、ＰＭＮ－ＰＺＴ、ＰＮＮ－ＰＴ、ＰＬＺＴ、ＰＺＴＮ、ＮＢＴ、ＫＮＮ等の強誘電体からなる。
誘電体層４は、特に限定されるものではないが、例えばチタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］、ＰｂＴｉＯ３、ＢａＴｉＯ３、ＰＭＭ－ＰＺＴ、ＰＮＮ－ＰＺＴ、ＰＭＮ－ＰＺＴ、ＰＮＮ－ＰＴ、ＰＬＺＴ、ＰＺＴＮ、ＮＢＴ、ＫＮＮ等の強誘電体からなる。
【0017】
その中でも特に、誘電体層４としては、不純物がドープされた、例えば鉛（Ｐｂ）、ジルコニア（Ｚｒ）、チタン（Ｔｉ）、酸素（Ｏ）を含む、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］であることが好ましい。不純物としては、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）が挙げられる。
【0018】
図２（ａ）、（ｂ）は、本実施形態に係る多層構造体の製造工程を示す断面図である。この多層構造体は、以下に述べるような製造方法により形成される。
本発明の実施形態に係る多層膜の製造方法は、最表面に熱酸化膜としてのＳｉＯ２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３を形成する工程Ａ［図２（ａ）］と、導電層３を覆うように誘電体膜４を形成する工程Ｂ［図２（ｂ）］と、を少なくとも備える。このような多層構造体１の製造方法の工程Ｂにおいては、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）を含むターゲットを用いてスパッタ法により形成する。
本発明の実施形態に係る多層膜の製造方法は、最表面に熱酸化膜としてのＳｉＯ２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３を形成する工程Ａ［図２（ａ）］と、導電層３を覆うように誘電体膜４を形成する工程Ｂ［図２（ｂ）］と、を少なくとも備える。このような多層構造体１の製造方法の工程Ｂにおいては、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）を含むターゲットを用いてスパッタ法により形成する。
【0019】
前記工程Ｂにおいて、導電層３上にＰＺＴ膜からなる誘電体層５を成膜する際に、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）をドープするようにスパッタ法により形成しているので、より低温での成膜が可能となり、クラックを生じさせずに結晶化したペロブスカイト構造のＰＺＴ誘電体膜を形成することができる。
【0020】
図３（ａ）、（ｂ）は、結晶子の大きさとＸ線回折ピークの形状とを模式的に示す図である。図３（ａ）に示すように、結晶子がよく成長している場合は、半値幅が狭く、鋭い形状のピークが観測される。これに対して、図３（ｂ）に示すように、結晶子が小さい場合は、半値幅が広がり、鈍った形状のピークが観測される。
【0021】
また、スパッタ法でＰＺＴ膜を成膜する場合、成膜終了時には十分に結晶化していないために、成膜後に結晶化を図るために熱処理を行う必要があった。ＰＺＴ膜の結晶には、目的としている圧電性を持ったペロブスカイト相の他に、準安定相である圧電性を有しないパイロクロア相がある。
従来は、パイロクロア相が含まれた結晶が得られ易く、パイロクロア相を含まず、高い結晶性を有する誘電体膜を得ることが極めて困難であった。
従来は、パイロクロア相が含まれた結晶が得られ易く、パイロクロア相を含まず、高い結晶性を有する誘電体膜を得ることが極めて困難であった。
【0022】
後述するような本実施形態に係る多層構造体の製造方法を採用することにより、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）をドープして成膜された誘電体膜４は、パイロクロア相を含まず、高い結晶性を有する。
この多層構造体１は、例えば、アルミ配線を有するＣＭＯＳ基板に、高い圧電性と耐圧性を有するＰＺＴ膜を形成した、例えば圧電素子等に好適に用いられる。
この多層構造体１は、例えば、アルミ配線を有するＣＭＯＳ基板に、高い圧電性と耐圧性を有するＰＺＴ膜を形成した、例えば圧電素子等に好適に用いられる。
【0023】
【0024】
製造装置１０は、真空槽１１と、ターゲット２１と、第一の支持部１０１と、温度制御部１０５、１０６と、スパッタ電源１３と、スパッタガス導入部１４と、第一の防着板３４と、第二の防着板３５とを備えている。
【0025】
真空槽１１の内部には、基体の一例としての処理基板１００の表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲット２１が配置されている。ターゲット２１としては、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］膜を構成する３元素と、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）から構成されるものであり、処理対象物Ｗの輪郭に対応する平面視形状に形成されている。
【0026】
第一の支持部１０１は、ターゲット２１と対面する位置に配置され、処理基板１００が載置される。
また、第一の支持部１０１には処理基板１００を静電吸着する手段が内在されている（不図示）。第一の支持部１０１の表面１０１ａ（図５においては上面）に処理基板１００を載置し静電吸着させることにより、処理基板１００の裏面は第一の支持部１０１の表面に密着し、処理基板１００は第一の支持部１０１と熱的に接続される。
また、第一の支持部１０１には処理基板１００を静電吸着する手段が内在されている（不図示）。第一の支持部１０１の表面１０１ａ（図５においては上面）に処理基板１００を載置し静電吸着させることにより、処理基板１００の裏面は第一の支持部１０１の表面に密着し、処理基板１００は第一の支持部１０１と熱的に接続される。
【0027】
処理基板１００が載置される第一の支持部１０１は、その外周域の底面が第二の支持部１０２によって保持され、第二の支持部１０２は支柱１０３を介して真空槽１１の底面に固定されている。
第一の支持部１０１の外周は処理基板１００の外周とほぼ同じ大きさで、第一の支持部１０１の表面１０１ａはターゲット２１の表面と対向するように配されている。これにより、第一の支持部１０１に載置された処理基板１００の被成膜面１００ａも、ターゲット２１の表面２１ａと対向配置される。
第一の支持部１０１の外周は処理基板１００の外周とほぼ同じ大きさで、第一の支持部１０１の表面１０１ａはターゲット２１の表面と対向するように配されている。これにより、第一の支持部１０１に載置された処理基板１００の被成膜面１００ａも、ターゲット２１の表面２１ａと対向配置される。
【0028】
第一の支持部１０１は、外周域の底面１０１ｂが第二の支持部１０２によって保持され、第一の支持部１０１の裏面１０１ｃ（図２においては下面）は、離間して配置された温度制御部１０５、１０６と対向している。
【0029】
温度制御部１０５、１０６は、第一の支持部１０１に載置された処理基板１００を加熱／冷却して基体温度を調整する。スパッタ電源１３は、ターゲット２１に電圧を印加する。スパッタガス導入部１４は、真空槽１１内にスパッタガスを導入する。
第一の防着板３４および第二の防着板３５は、真空槽１１内で、ターゲット２１から放出された粒子が付着する位置に配置されている。
第一の防着板３４および第二の防着板３５は、真空槽１１内で、ターゲット２１から放出された粒子が付着する位置に配置されている。
【0030】
真空槽１１の上部壁面には、カソード電極２２が絶縁部材２８を介して配置されており、カソード電極２２と真空槽１１とは電気的に絶縁され、真空槽１１は接地電位とされている。カソード電極２２の一面側は局部的に真空槽１１内に露出されている。ターゲット２１はカソード電極２２の一面側のうち露出された領域の中央部に密着して固定され、ターゲット２１とカソード電極２２とは電気的に接続されている。
【0031】
スパッタ電源１３は真空槽１１の外側に配置されている。スパッタ電源１３は、カソード電極２２と電気的に接続され、カソード電極２２を介してターゲット２１に交流電圧を印加可能となっている。
カソード電極２２のターゲット２１とは反対側、すなわちカソード電極２２の他面側には磁石装置２９が配置されている。磁石装置２９はターゲット２１の表面に磁力線を形成するように構成されている。
カソード電極２２のターゲット２１とは反対側、すなわちカソード電極２２の他面側には磁石装置２９が配置されている。磁石装置２９はターゲット２１の表面に磁力線を形成するように構成されている。
【0032】
温度制御部１０５、１０６は、内蔵された発熱部材（不図示）と加熱用電源１７とを有している。
発熱部材としては例えばＳｉＣが用いられる。発熱部材は、第一の支持部１０１を挟んで処理基板１００とは反対側の位置に配されている。
発熱部材としては例えばＳｉＣが用いられる。発熱部材は、第一の支持部１０１を挟んで処理基板１００とは反対側の位置に配されている。
【0033】
加熱用電源１７は発熱部材と電気的に接続されている。加熱用電源１７から発熱部材に直流電流が供給されると、発熱部材が発する熱が、第一の支持部１０１を通して、第一の支持部１０１に載置された処理基板１００と第二の防着板３５とへ伝わる。これにより、処理基板１００と第二の防着板３５が同時に温度制御される。
【0034】
本実施形態においては、特に４３０～４８５［℃］の範囲で温度制御することで、より低温での成膜が可能となり、クラックを生じさせずに結晶化したペロブスカイト構造のＰＺＴ誘電体膜を形成することができる。また、製造装置１０の運転管理においては、処理基板１００を導入するときの第一の支持部１０１の温度を、例えば、３００［℃］前後に保ったアイドル状態から、成膜時に第一の支持部１０１の温度を所定の成膜温度（４３０～４８５［℃］）に上昇させる温度サイクルが緩和される。
【0035】
また、温度制御部１０５、１０６に内蔵された発熱部材（不図示）を挟んで第一の支持部１０１とは反対側に、すなわち温度制御部１０５、１０６の下方に、冷却部（不図示）を配置してもよい。たとえば、冷却部の内部に温度管理された冷却媒体を循環させるように構成することにより、発熱部材が発熱しても真空槽１１の壁面の加熱を防止することができる。
【0036】
スパッタガス導入部１４は真空槽１１内に接続され、真空槽１１内にスパッタガスを導入できるように構成されている。
【0037】
（３）多層構造体の成膜方法
図６は本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャートである。
まず、ステップＳ１０１で、図４、図５に示す製造装置１０において、真空槽１１内に設けられたカソード電極２２に、ターゲット２１を装着して保持させるとともに、真空槽１１内において、カソード電極２２と対向する位置に離間して配置された第一の支持部１０１に多層膜を成膜する処理基板１００を載置して保持させる。
図６は本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャートである。
まず、ステップＳ１０１で、図４、図５に示す製造装置１０において、真空槽１１内に設けられたカソード電極２２に、ターゲット２１を装着して保持させるとともに、真空槽１１内において、カソード電極２２と対向する位置に離間して配置された第一の支持部１０１に多層膜を成膜する処理基板１００を載置して保持させる。
【0038】
次いで、ステップＳ１０２において、真空槽１１の内部空間を、真空排気装置１５により減圧し、以後、真空排気を継続して真空槽１１内の真空雰囲気を維持する。
そして、スパッタガス導入部１４から真空槽１１内にスパッタガスとしてＡｒガスを導入すると同時に、ステップＳ１０３において、スパッタ電源１３からカソード電極２２に高周波（負の高周波電力）を印加して、カソード電極２２を放電させて、真空槽１１内に導入されたＡｒガスをプラズマ化し、Ａｒイオン等のプラスイオンを生成させ、プラズマ空間が形成される。
そして、スパッタガス導入部１４から真空槽１１内にスパッタガスとしてＡｒガスを導入すると同時に、ステップＳ１０３において、スパッタ電源１３からカソード電極２２に高周波（負の高周波電力）を印加して、カソード電極２２を放電させて、真空槽１１内に導入されたＡｒガスをプラズマ化し、Ａｒイオン等のプラスイオンを生成させ、プラズマ空間が形成される。
【0039】
次いで、ステップＳ１０４においては、ステップＳ１０３で形成されたプラズマ空間内のプラスイオンは、カソード電極２２に保持されたターゲット２１をスパッタし、スパッタされたターゲット２１の構成元素は、ターゲット２１から放出され、中性あるいはイオン化された状態で、第一の支持部１０１に保持された処理基板１００の一主面側にＰｔ導電層３が形成される。
【0040】
次に、Ｐｔ導電層３を覆うように誘電体層４を形成する。誘電体層４として、ＰＺＴ膜をスパッタ法により形成する。
ターゲット２１として、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］膜を構成する３元素と、不純物としてランタン（Ｌａ）及び／又はニッケル（Ｎｉ）を含むＰＺＴターゲットを真空槽１１に設置する。真空槽１１の内部空間を、真空排気装置１５により減圧して、成膜時の圧力雰囲気よりも高真空排気された真空雰囲気の状態を維持しながら、Ｐｔ導電層３が予め設けてある基板のＰｔ導電層３が、ＰＺＴターゲット２１のスパッタ面と対向するように、第一の支持部１０１に基板を保持させる（ステップＳ１０５）。
ターゲット２１として、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］膜を構成する３元素と、不純物としてランタン（Ｌａ）及び／又はニッケル（Ｎｉ）を含むＰＺＴターゲットを真空槽１１に設置する。真空槽１１の内部空間を、真空排気装置１５により減圧して、成膜時の圧力雰囲気よりも高真空排気された真空雰囲気の状態を維持しながら、Ｐｔ導電層３が予め設けてある基板のＰｔ導電層３が、ＰＺＴターゲット２１のスパッタ面と対向するように、第一の支持部１０１に基板を保持させる（ステップＳ１０５）。
【0041】
続いて、加熱用電源１７に接続された温度制御部１０５、１０６を温度制御しながら、第一の支持部１０１に保持された基板の基板温度を４００～５２０［℃］の範囲に保持しながら、スパッタガス導入部１４から真空槽１１内に、スパッタガスとしてＡｒガスと酸素ガスとを導入し、スパッタ電源１３からカソード電極２２に交流電圧を印加することにより、ＰＺＴターゲットのスパッタを開始する（ステップＳ１０６）。これにより、基板の一主面側にあるＰｔ導電層３の上に、ランタン（Ｌａ）及び／又はニッケル（Ｎｉ）がドープされたチタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］からなるペロブスカイト構造を有するＰＺＴ膜が形成される（Ｓ１０７）。
【0042】
そして、基板上に所定の膜厚のＰＺＴ膜を成膜した後、スパッタ電源１３からカソード電極２２への電圧印加を停止し、スパッタガス導入部１４から真空槽１１内へのスパッタガスの導入を停止する。
また、加熱用電源１７から温度制御部１０５、１０６への電流の供給を停止して、温度制御部１０５、１０６を冷却し、基板を成膜温度（４３０～４８５［℃］）よりも低い温度（例えば、３００［℃］）に降温させ、その温度を保持させる。
また、加熱用電源１７から温度制御部１０５、１０６への電流の供給を停止して、温度制御部１０５、１０６を冷却し、基板を成膜温度（４３０～４８５［℃］）よりも低い温度（例えば、３００［℃］）に降温させ、その温度を保持させる。
【0043】
以上の成膜プロセスを実行することにより、本来の成膜温度である６００～７００［℃］よりも低い成膜温度である４３０～４８５［℃］の範囲で成膜しても、パイロクロア相を含まず、高い結晶性を有する誘電体層４を形成することができる。また、冷却も急冷ではなく、クラックを生じさせずに成膜の歩留まりを向上させることができる。
［実験例］
［実験例］
【0044】
図７サンプル１～サンプル３のＰＺＴ膜について結晶構造を示す回折ピークを示す図、図８はサンプル１で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図、図９はサンプル２で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図、図１０はサンプル３で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図である。
以上説明した製造装置１０及び製造方法を用いて不純物のドープ条件及び成膜温度条件を変えて多層構造体の成膜実験を行った結果を説明する。
以上説明した製造装置１０及び製造方法を用いて不純物のドープ条件及び成膜温度条件を変えて多層構造体の成膜実験を行った結果を説明する。
【0045】
［多層膜］
実験例において製膜実験を行った多層膜は、図１に示すように、基板１の一主面側に、導電層３と、誘電体層４とが順に重ねて配された多層膜である。
具体的には、最表面に熱酸化膜としてのＳｉＯ２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］からなる誘電体層４が順に配されている。
実験例において製膜実験を行った多層膜は、図１に示すように、基板１の一主面側に、導電層３と、誘電体層４とが順に重ねて配された多層膜である。
具体的には、最表面に熱酸化膜としてのＳｉＯ２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］からなる誘電体層４が順に配されている。
【0046】
本実験例においては、基板１として直径が２００ｍｍ（８インチ）のＳｉウェハに、Ｐｔ膜からなる導電層３を予め積層した基板を用いて、Ｐｔ導電層３を覆うように、ＰＺＴ膜からなる誘電体層４を、それぞれ基板温度を４３０［℃］、４８５［℃］の２水準、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］のみからなるＰＺＴターゲットと、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用いて成膜して、得られたサンプル１～サンプル３のＰＺＴ膜について、ＰＺＴ膜の結晶構造をＸ線回折法を用いて解析した。
【0047】
［実験例１］
本例では、基板温度の条件を４３０［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］のみからなるＰＺＴターゲットを用い、ＰＺＴ膜を形成した。本例で作製した試料をサンプル１と呼ぶ。
本例では、基板温度の条件を４３０［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］のみからなるＰＺＴターゲットを用い、ＰＺＴ膜を形成した。本例で作製した試料をサンプル１と呼ぶ。
【0048】
［実験例２］
本例では、基板温度の条件を４３０［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用い、ＰＺＴ膜中のランタン（Ｌａ）とニッケル（Ｎｉ）がそれぞれ１［ａｔ％］となるように形成した。本例で作製した試料をサンプル２と呼ぶ。
本例では、基板温度の条件を４３０［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用い、ＰＺＴ膜中のランタン（Ｌａ）とニッケル（Ｎｉ）がそれぞれ１［ａｔ％］となるように形成した。本例で作製した試料をサンプル２と呼ぶ。
【0049】
［実験例３］
本例では、基板温度の条件を４８５［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用い、ＰＺＴ膜中のランタン（Ｌａ）とニッケル（Ｎｉ）がそれぞれ１［ａｔ％］となるように形成した。本例で作製した試料をサンプル３と呼ぶ。
本例では、基板温度の条件を４８５［℃］、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用い、ＰＺＴ膜中のランタン（Ｌａ）とニッケル（Ｎｉ）がそれぞれ１［ａｔ％］となるように形成した。本例で作製した試料をサンプル３と呼ぶ。
【0050】
これらの各実験例のサンプル１～３について、Ｘ線回折法を用いてＰＺＴ膜の結晶構造を解析した結果を図７に示す。また、図８にはサンプル１で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを、図９にはサンプル２で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを、図１０にはサンプル３で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す。
【0051】
図７、図８に示すように、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］のみからなるＰＺＴターゲットを用いて、成膜温度４３０［℃］でＰＺＴ膜を成膜したサンプル１では、パイロクロア相に起因するピーク（図８において、楕円で囲んだ２つのピーク）が確認された。
【0052】
図７、図９に示すように、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いて成膜温度４３０［℃］でＰＺＴ膜を成膜したサンプル２では、パイロクロア相が確認されなかった。
すなわち、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いれば、本来の成膜温度よりも低い４３０［℃］において、パイロクロア相が含まれないＰＺＴ膜が得られることが確認された。
すなわち、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いれば、本来の成膜温度よりも低い４３０［℃］において、パイロクロア相が含まれないＰＺＴ膜が得られることが確認された。
【0053】
図７、図１０に示すように、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いて成膜温度４８５［℃］でＰＺＴ膜を成膜したサンプル３でも、パイロクロア相が確認されなかった。
すなわち、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いれば、本来の成膜温度よりも低い４８５［℃］において、パイロクロア相が含まれないＰＺＴ膜が得られることが確認された。
すなわち、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）とニッケル（Ｎｉ）を含むＰＺＴターゲットを用いれば、本来の成膜温度よりも低い４８５［℃］において、パイロクロア相が含まれないＰＺＴ膜が得られることが確認された。
【0054】
このように、本来の成膜温度である６００～７００［℃］よりも低い成膜温度である４３０～４８５［℃］の範囲内で成膜しても、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用いれば、パイロクロア相が含まれないＰＺＴ膜が得られることが明らかとなった。
【0055】
また、ＰＺＴターゲットとして、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］とランタン（Ｌａ）及びニッケル（Ｎｉ）を含むＰＺＴターゲットを用い、ＰＺＴ膜中のランタン（Ｌａ）とニッケル（Ｎｉ）がそれぞれ０．１［ａｔ％］以上５［ａｔ％］以下となるように形成して作製したサンプルに対して検証を行ったところ、上述した１［ａｔ％］で得られた結果と同様であった。なお、０．１［ａｔ％］より小さい場合には同様の効果を得ることができず、５［ａｔ％］より大きい場合には絶縁耐性の低下等のＰＺＴ膜質の劣化が確認され、好ましくなかった。
【0056】
なお、上述した実験例においては、不純物としてランタン（Ｌａ）及びニッケル（Ｎｉ）をドープした場合について説明したが、不純物としてランタン（Ｌａ）又はニッケル（Ｎｉ）をドープした場合、０．１［ａｔ％］以上５［ａｔ％］以下となるように形成して作製したサンプルにおいて同様の効果が得られた。しかしながら、絶縁耐性の低下等のＰＺＴ膜質の劣化が確認されたため、不純物としてランタン（Ｌａ）及びニッケル（Ｎｉ）をドープすることが、より好ましいことが分かった。
【0057】
以上、本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる多層構造体並びにその製造方法及びその製造装置について説明したが、製造装置１０及び製造装置１０を用いた成膜方法は、基板の一主面側に、導電層と、誘電体層とが順に重ねて配された多層膜に限らず、最表面に絶縁層を有する基板に絶縁膜が配された多層膜の成膜にも好適に用いることができる。
【符号の説明】
【0058】
１ 基板、２ ＳｉＯ２層（絶縁層）、３ 第一導電層（導電層）、４ 誘電体層（誘電体膜）、５ 第二導電層、１０ 成膜装置、１１ 真空槽、１３ スパッタ電源、１４ スパッタガス導入部、２１ ターゲット、１００ 基体（Ｗ：処理基板）、１０１ 第一の支持部（Ｓ１：支持体）、１０２ 第二の支持部（Ｓ２）、３４ 第一の防着板、３５ 第二の防着板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】